JP2002246510A - 配線基板及びテープキャリア並びにこれを用いた半導体装置 - Google Patents
配線基板及びテープキャリア並びにこれを用いた半導体装置Info
- Publication number
- JP2002246510A JP2002246510A JP2001043091A JP2001043091A JP2002246510A JP 2002246510 A JP2002246510 A JP 2002246510A JP 2001043091 A JP2001043091 A JP 2001043091A JP 2001043091 A JP2001043091 A JP 2001043091A JP 2002246510 A JP2002246510 A JP 2002246510A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- copper
- plating
- wiring board
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】ウェハを湿式処理する必要なしに、フリップチ
ップボンディングのバンプを低コストで形成することの
できる量産に適した構造の配線基板を得ることにある。 【解決手段】絶縁性ベース材２に銅箔１を設けて所定の
配線パターンを形成した電子部品搭載用の配線基板にお
いて、半導体チップ６またはプリント配線基板類と接続
するために、前記銅箔パターンの一部、例えばインナー
リード先端にスズめっきまたはスズ合金めっきを施して
バンプ４を形成し、該めっき部以外の銅面露出部をスズ
めっきまたはスズ合金のめっき膜５で被覆する。
ップボンディングのバンプを低コストで形成することの
できる量産に適した構造の配線基板を得ることにある。 【解決手段】絶縁性ベース材２に銅箔１を設けて所定の
配線パターンを形成した電子部品搭載用の配線基板にお
いて、半導体チップ６またはプリント配線基板類と接続
するために、前記銅箔パターンの一部、例えばインナー
リード先端にスズめっきまたはスズ合金めっきを施して
バンプ４を形成し、該めっき部以外の銅面露出部をスズ
めっきまたはスズ合金のめっき膜５で被覆する。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣチップ等の電子
部品を搭載する基材である配線基板及びテープキャリア
並びにこれを用いた半導体装置に係り、詳しくはそれら
基材の表面処理構成に関するものである。
部品を搭載する基材である配線基板及びテープキャリア
並びにこれを用いた半導体装置に係り、詳しくはそれら
基材の表面処理構成に関するものである。
【０００２】
【従来の技術】ＩＣチップ等の電子部品をリードフレー
ムやテープキャリア等の基材に搭載した場合、電子部品
と基材との電気的接続方法には、ワイヤボンディング
法、インナーリード／バンプボンディング法（いわゆる
ＩＬＢ法またはギャングボンディング法）、異方導電性
フィルム（ＡＣＦ：Anisotropic Conductive Film ）に
よる接着法など、種々の方法がある。
ムやテープキャリア等の基材に搭載した場合、電子部品
と基材との電気的接続方法には、ワイヤボンディング
法、インナーリード／バンプボンディング法（いわゆる
ＩＬＢ法またはギャングボンディング法）、異方導電性
フィルム（ＡＣＦ：Anisotropic Conductive Film ）に
よる接着法など、種々の方法がある。
【０００３】最も実績のある接合法はワイヤボンディン
グ法であるが、ワイヤはＩＣチップの外側に張り出され
るため、パッケージサイズが大きくなる欠点がある。ま
た、ＩＬＢ法は、ＩＣチップの電極パッドに多くの場合
は湿式法で金バンプを設ける必要があり、湿式処理によ
るウェハのダメージを嫌うユーザも多い。ＡＣＦ接合法
の場合もＩＣチップの電極パッドにはバンプが必要であ
る。
グ法であるが、ワイヤはＩＣチップの外側に張り出され
るため、パッケージサイズが大きくなる欠点がある。ま
た、ＩＬＢ法は、ＩＣチップの電極パッドに多くの場合
は湿式法で金バンプを設ける必要があり、湿式処理によ
るウェハのダメージを嫌うユーザも多い。ＡＣＦ接合法
の場合もＩＣチップの電極パッドにはバンプが必要であ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、近年、
パッケージの小型化の要求は益々強くなっているため、
フリップチップボンディング法が好んで用いられるよう
になった。この方法はＩＣチップの電極パッドに突起
（バンプ）を設けておき、電極面を下向きにして電子部
品搭載用基板に載せ、電極のバンプと基板の所望のリー
ドまたはパターンとを電気的に導通させる方法である。
パッケージの小型化の要求は益々強くなっているため、
フリップチップボンディング法が好んで用いられるよう
になった。この方法はＩＣチップの電極パッドに突起
（バンプ）を設けておき、電極面を下向きにして電子部
品搭載用基板に載せ、電極のバンプと基板の所望のリー
ドまたはパターンとを電気的に導通させる方法である。
【０００５】ＩＣチップの電極上に高さの高いバンプを
積み上げるには、湿式めっき法またはワイヤスタッドバ
ンプ法が行われるが、湿式めっき法の場合には作業時間
がかかり、またウェハへのダメージが懸念される。一
方、ワイヤスタッドバンプ法は、ワイヤボンディング法
の応用で、ボールボンディング部のみを切り離し、突起
とする方法であるが、一つのパッドずつボールを打ち込
む必要があるため、量産性が悪く、高コストとなりやす
い。
積み上げるには、湿式めっき法またはワイヤスタッドバ
ンプ法が行われるが、湿式めっき法の場合には作業時間
がかかり、またウェハへのダメージが懸念される。一
方、ワイヤスタッドバンプ法は、ワイヤボンディング法
の応用で、ボールボンディング部のみを切り離し、突起
とする方法であるが、一つのパッドずつボールを打ち込
む必要があるため、量産性が悪く、高コストとなりやす
い。
【０００６】そこで、本発明の目的は、上記課題を解決
し、ウェハを湿式処理する必要なしに、フリップチップ
ボンディングのバンプを低コストで形成することのでき
る量産に適した構造の配線基板及びテープキャリア並び
にこれを用いた半導体装置を提供することにある。
し、ウェハを湿式処理する必要なしに、フリップチップ
ボンディングのバンプを低コストで形成することのでき
る量産に適した構造の配線基板及びテープキャリア並び
にこれを用いた半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【０００８】（１）本発明の配線基板は、絶縁性ベース
材に銅または銅合金材を設けて所定の配線パターンを形
成した電子部品搭載用の配線基板において、半導体チッ
プまたはプリント配線基板類と接続するために、前記配
線パターンの一部にスズめっきまたはスズ合金めっきを
施してバンプを形成し、該めっき部以外の銅面露出部を
スズめっきまたはスズ合金めっきで被覆したことを特徴
とする（請求項１）。
材に銅または銅合金材を設けて所定の配線パターンを形
成した電子部品搭載用の配線基板において、半導体チッ
プまたはプリント配線基板類と接続するために、前記配
線パターンの一部にスズめっきまたはスズ合金めっきを
施してバンプを形成し、該めっき部以外の銅面露出部を
スズめっきまたはスズ合金めっきで被覆したことを特徴
とする（請求項１）。
【０００９】本発明の配線基板においては、前記バンプ
がスズ合金めっきにより形成され、該スズ合金めっき
が、スズ−鉛、スズ−銀、スズ−ビスマス、スズ−銅、
スズ−銀−銅、スズ−亜鉛のうちのいずれか１種から成
る構成とするのがよい（請求項２）。
がスズ合金めっきにより形成され、該スズ合金めっき
が、スズ−鉛、スズ−銀、スズ−ビスマス、スズ−銅、
スズ−銀−銅、スズ−亜鉛のうちのいずれか１種から成
る構成とするのがよい（請求項２）。
【００１０】また本発明の配線基板においては、前記銅
面露出部がスズ合金めっきにより被覆され、該スズ合金
めっきが、スズ−鉛、スズ−銀、スズ−ビスマス、スズ
−銅、スズ−銀−銅、スズ−亜鉛のうちのいずれか１種
から成る構成とするのがよい（請求項３）。
面露出部がスズ合金めっきにより被覆され、該スズ合金
めっきが、スズ−鉛、スズ−銀、スズ−ビスマス、スズ
−銅、スズ−銀−銅、スズ−亜鉛のうちのいずれか１種
から成る構成とするのがよい（請求項３）。
【００１１】また、これらのいずれかに記載の配線基板
を用い、その配線基板を二層以上積層し、各配線基板の
ベース材に部分的に貫通させて設けた導電性ビアを、こ
れに隣接する配線基板の前記バンプに接合して多層配線
基板として構成することもできる（請求項４）。
を用い、その配線基板を二層以上積層し、各配線基板の
ベース材に部分的に貫通させて設けた導電性ビアを、こ
れに隣接する配線基板の前記バンプに接合して多層配線
基板として構成することもできる（請求項４）。
【００１２】（２）本発明のテープキャリアは、絶縁性
ベース材に銅または銅合金材を設けて所定のリード等を
含む配線パターンを形成した半導体チップ搭載用のテー
プキャリアにおいて、半導体チップを接続するため、前
記リード先端にスズめっきまたはスズ合金めっきを施し
てバンプを形成し、該めっき部以外の銅面露出部をスズ
めっきまたはスズ合金めっきで被覆したことを特徴とす
るテープキャリア（請求項５）。
ベース材に銅または銅合金材を設けて所定のリード等を
含む配線パターンを形成した半導体チップ搭載用のテー
プキャリアにおいて、半導体チップを接続するため、前
記リード先端にスズめっきまたはスズ合金めっきを施し
てバンプを形成し、該めっき部以外の銅面露出部をスズ
めっきまたはスズ合金めっきで被覆したことを特徴とす
るテープキャリア（請求項５）。
【００１３】本発明のテープキャリアにおいては、前記
リード先端のバンプが、スズ−鉛、スズ−銀、スズ−ビ
スマス、スズ−銅、スズ−銀−銅、スズ−亜鉛のうちの
いずれか１種から成るスズ合金めっきにより形成され、
また該めっき部以外の前記銅面露出部が、スズめっきま
たはスズ−鉛、スズ−銀、スズ−ビスマス、スズ−銅、
スズ−銀−銅、スズ−亜鉛のうちのいずれか１種から成
るスズ合金めっきにより被覆されている構成とするのが
よい（請求項６）。
リード先端のバンプが、スズ−鉛、スズ−銀、スズ−ビ
スマス、スズ−銅、スズ−銀−銅、スズ−亜鉛のうちの
いずれか１種から成るスズ合金めっきにより形成され、
また該めっき部以外の前記銅面露出部が、スズめっきま
たはスズ−鉛、スズ−銀、スズ−ビスマス、スズ−銅、
スズ−銀−銅、スズ−亜鉛のうちのいずれか１種から成
るスズ合金めっきにより被覆されている構成とするのが
よい（請求項６）。
【００１４】（３）本発明の半導体装置は、上記のテー
プキャリアを用い、これに半導体チップを搭載し、半導
体チップのＡｕめっきの施された外部引きだし用電極に
前記リード先端のバンプを接合させたことを特徴とす
る。
プキャリアを用い、これに半導体チップを搭載し、半導
体チップのＡｕめっきの施された外部引きだし用電極に
前記リード先端のバンプを接合させたことを特徴とす
る。
【００１５】＜発明の要点＞本発明は、半導体チップの
電極パッド上ではなく、基板又はテープキャリアの銅箔
パターンの一部、例えばインナーリード部またはパター
ン上に、突起（バンプ）を形成するものであり、本発明
ではその突起の構成を述べるものである。
電極パッド上ではなく、基板又はテープキャリアの銅箔
パターンの一部、例えばインナーリード部またはパター
ン上に、突起（バンプ）を形成するものであり、本発明
ではその突起の構成を述べるものである。
【００１６】すなわち、本発明の要点は、半導体チップ
の電極パッドに対する接合部であるインナーリード先端
あるいは接合基板のパターン面に、スズまたはスズ合金
からなるバンプをめっき法で作製することにあり、これ
により、半導体チップの電極へバンプを形成する工程を
極力低減するものである。
の電極パッドに対する接合部であるインナーリード先端
あるいは接合基板のパターン面に、スズまたはスズ合金
からなるバンプをめっき法で作製することにあり、これ
により、半導体チップの電極へバンプを形成する工程を
極力低減するものである。
【００１７】また、本発明は、インナーリード先端や接
合基板のスズめっきまたはスズ合金めっきによるバンプ
形成部以外の銅配線露出部を、薄いスズまたはスズ合金
めっきで覆うことにより、銅配線部の酸化変色防止を狙
うものである。
合基板のスズめっきまたはスズ合金めっきによるバンプ
形成部以外の銅配線露出部を、薄いスズまたはスズ合金
めっきで覆うことにより、銅配線部の酸化変色防止を狙
うものである。
【００１８】＜要点の補足説明＞インナーリード先端あ
るいは接合基板のパターン面に、スズまたはスズ合金に
より形成する突起めっきとしては、純スズめっきや、ス
ズ−鉛、スズ−銀、スズ−ビスマス、スズ−銅、スズ−
銀−銅、スズ−亜鉛めっきが対応できるが、純スズめっ
きは、スズ特有のウィスカと呼ばれるひげ状結晶が成長
しやすく、これはパターン間の短絡の原因となる恐れが
ある。そのため、純スズめっきでバンプを形成した場合
は、表面被覆めっきはスズ合金めっきとすることが望ま
しい。
るいは接合基板のパターン面に、スズまたはスズ合金に
より形成する突起めっきとしては、純スズめっきや、ス
ズ−鉛、スズ−銀、スズ−ビスマス、スズ−銅、スズ−
銀−銅、スズ−亜鉛めっきが対応できるが、純スズめっ
きは、スズ特有のウィスカと呼ばれるひげ状結晶が成長
しやすく、これはパターン間の短絡の原因となる恐れが
ある。そのため、純スズめっきでバンプを形成した場合
は、表面被覆めっきはスズ合金めっきとすることが望ま
しい。
【００１９】また、スズ合金めっきにより突起を形成し
た場合、鉛を含有するスズ合金（いわゆるはんだめっ
き）は、昨今の鉛規制の環境問題から、敬遠される傾向
にある。したがってスズ合金によるバンプ形成は、鉛を
含まないスズ合金めっきを用いる方が良い。
た場合、鉛を含有するスズ合金（いわゆるはんだめっ
き）は、昨今の鉛規制の環境問題から、敬遠される傾向
にある。したがってスズ合金によるバンプ形成は、鉛を
含まないスズ合金めっきを用いる方が良い。
【００２０】また、めっきバンプ形成部以外の銅配線露
出部を被覆するスズめっきまたはスズ合金めっきとして
最も簡便な方法は、無電解スズめっき法である。この無
電解スズめっき法は、めっき液中に添加されたチオ尿素
が銅表面の電位を低下させることによって、スズとの電
位差を逆転させ、銅面上にスズが置換析出する析出原理
であり、浸漬処理のみで０．５μｍ程度のスズめっき層
が容易に形成できるため、簡便で低コストな表面被覆法
である。無電解スズめっきを被覆した場合、ウィスカ防
止対策として、１３０℃で１時間程度のアニール処理が
必要となる。
出部を被覆するスズめっきまたはスズ合金めっきとして
最も簡便な方法は、無電解スズめっき法である。この無
電解スズめっき法は、めっき液中に添加されたチオ尿素
が銅表面の電位を低下させることによって、スズとの電
位差を逆転させ、銅面上にスズが置換析出する析出原理
であり、浸漬処理のみで０．５μｍ程度のスズめっき層
が容易に形成できるため、簡便で低コストな表面被覆法
である。無電解スズめっきを被覆した場合、ウィスカ防
止対策として、１３０℃で１時間程度のアニール処理が
必要となる。
【００２１】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００２２】＜実施形態１＞図１及び図２に、本発明の
配線基板及びＴＡＢテープキャリアの実施形態を示す。
配線基板及びＴＡＢテープキャリアの実施形態を示す。
【００２３】図１は配線基板及びＴＡＢテープキャリア
の構成を示したもので、厚さ５０μｍのポリイミド樹脂
フィルムから成る絶縁性ベース材３に、厚さ１２μｍの
接着剤２を貼り合わせたものに、パンチングで送り穴
（パーフォレーション）を打ち抜きし、はんだボール用
ビアホール１１をレーザ加工して設けた後、１８μｍの
銅箔１をラミネート・キュアし、接着剤使用の片面銅貼
り１層ＣＣＬを得た。
の構成を示したもので、厚さ５０μｍのポリイミド樹脂
フィルムから成る絶縁性ベース材３に、厚さ１２μｍの
接着剤２を貼り合わせたものに、パンチングで送り穴
（パーフォレーション）を打ち抜きし、はんだボール用
ビアホール１１をレーザ加工して設けた後、１８μｍの
銅箔１をラミネート・キュアし、接着剤使用の片面銅貼
り１層ＣＣＬを得た。
【００２４】この銅箔１／接着剤２／ベース材３構成の
ＴＡＢテープ用材料を用い、その銅箔１を所定の方法で
露光・エッチングしてパターニング処理し、インナーリ
ード１ａを含む所望の形状の銅箔パターン（配線パター
ン）を有するＩＣチップ搭載用基板（半導体チップ搭載
用のテープキャリア）を作製した。
ＴＡＢテープ用材料を用い、その銅箔１を所定の方法で
露光・エッチングしてパターニング処理し、インナーリ
ード１ａを含む所望の形状の銅箔パターン（配線パター
ン）を有するＩＣチップ搭載用基板（半導体チップ搭載
用のテープキャリア）を作製した。
【００２５】次いで、この基板の銅箔パターン面に、厚
さ１５μｍのドライフィルムレジストを圧着させ、イン
ナーリード１ａ先端の半導体チップの電極パッド７（図
２）との接合部に相当する部分を、露光及び現像工程を
経て、所望の形状の微細開口を形成した。
さ１５μｍのドライフィルムレジストを圧着させ、イン
ナーリード１ａ先端の半導体チップの電極パッド７（図
２）との接合部に相当する部分を、露光及び現像工程を
経て、所望の形状の微細開口を形成した。
【００２６】次いで、該基板をスズ−銅めっき液に浸漬
し、深さ１５μｍの該微細開口内をスズ−銅めっきで約
１０μｍ埋め込んだ。これにより、スズ−銅めっきから
成るバンプ４を形成した。
し、深さ１５μｍの該微細開口内をスズ−銅めっきで約
１０μｍ埋め込んだ。これにより、スズ−銅めっきから
成るバンプ４を形成した。
【００２７】次いで、ドライフィルムレジストをアルカ
リ剥離液で剥離除去した後、無電解スズめっき液に浸漬
し、バンプ４のめっき部以外の露出している銅箔配線面
にスズを厚さ約０．５μｍ置換析出させ、バンプ４のめ
っき部以外の銅面露出部をスズのめっき膜５で被覆し
た。かくして、配線基板及びＴＡＢテープキャリアとし
ての完成品を得た。
リ剥離液で剥離除去した後、無電解スズめっき液に浸漬
し、バンプ４のめっき部以外の露出している銅箔配線面
にスズを厚さ約０．５μｍ置換析出させ、バンプ４のめ
っき部以外の銅面露出部をスズのめっき膜５で被覆し
た。かくして、配線基板及びＴＡＢテープキャリアとし
ての完成品を得た。
【００２８】次に、図２に示すように、上記ＴＡＢテー
プキャリアを用いて半導体装置を組み立てた。すなわ
ち、ＴＡＢテープキャリアにＩＣチップから成る半導体
チップ６を搭載し、半導体チップの外部引きだし用電極
パッド７（Ａｕめっき有り）と、上記テープキャリアの
ＣＯＦ接続のためのインナリード４を、加熱ボンディン
グツールで熱圧着させ、フリップチップ・インナリード
ボンディングのＳｎ／Ａｕ接合（フリップチップ接合）
を得た。そして、その接続部を図示してないアンダフィ
ル剤で充填し固めた。また、はんだボール用ビアホール
１１にはんだボール８を搭載して、半導体装置パッケー
ジを完成させた。
プキャリアを用いて半導体装置を組み立てた。すなわ
ち、ＴＡＢテープキャリアにＩＣチップから成る半導体
チップ６を搭載し、半導体チップの外部引きだし用電極
パッド７（Ａｕめっき有り）と、上記テープキャリアの
ＣＯＦ接続のためのインナリード４を、加熱ボンディン
グツールで熱圧着させ、フリップチップ・インナリード
ボンディングのＳｎ／Ａｕ接合（フリップチップ接合）
を得た。そして、その接続部を図示してないアンダフィ
ル剤で充填し固めた。また、はんだボール用ビアホール
１１にはんだボール８を搭載して、半導体装置パッケー
ジを完成させた。
【００２９】上記テープキャリアに搭載する半導体チッ
プ６のアルミ電極（電極パッド７）には、所定の方法で
薄い金めっきが施されている。そこで、上記スズ合金め
っき突起（バンプ４）の付いたリードパターンと半導体
チップ６の位置を整合させ、一括接続させると、半導体
チップ６の電極上の金とリードパターン上のスズ合金バ
ンプ４のスズとが拡散し、良好な接合が得られることを
確認した。
プ６のアルミ電極（電極パッド７）には、所定の方法で
薄い金めっきが施されている。そこで、上記スズ合金め
っき突起（バンプ４）の付いたリードパターンと半導体
チップ６の位置を整合させ、一括接続させると、半導体
チップ６の電極上の金とリードパターン上のスズ合金バ
ンプ４のスズとが拡散し、良好な接合が得られることを
確認した。
【００３０】＜実施形態２＞図２に本発明の第２の実施
形態として、配線基板を二層以上（ここでは３層）積層
し、多層基板とした実装基板の例を示す。
形態として、配線基板を二層以上（ここでは３層）積層
し、多層基板とした実装基板の例を示す。
【００３１】まず、単位積層板となる基板を、次のよう
にして作成した。
にして作成した。
【００３２】銅箔１８μｍ／接着剤１２μｍ／ポリイミ
ドテープ５０μｍからなる銅箔１／接着剤２／ベース材
３構成のＴＡＢテープ用材料を所定のパターニング方法
で処理し、所望の形状の銅箔パターンを有する基板を作
製した。該基板のポリイミドテープ材には、パンチング
により微細な穴（ビアホール１２）が形成されている。
ドテープ５０μｍからなる銅箔１／接着剤２／ベース材
３構成のＴＡＢテープ用材料を所定のパターニング方法
で処理し、所望の形状の銅箔パターンを有する基板を作
製した。該基板のポリイミドテープ材には、パンチング
により微細な穴（ビアホール１２）が形成されている。
【００３３】次いで、該基板を硫酸銅めっき液にし、深
さ６２μｍの多数の微細なビア開口（ビアホール１２）
内を導電性物質である電気銅めっき９で充填し、導電性
ビアを形成した。
さ６２μｍの多数の微細なビア開口（ビアホール１２）
内を導電性物質である電気銅めっき９で充填し、導電性
ビアを形成した。
【００３４】次いで、該基板の銅箔パターン面に、厚さ
１５μｍのドライフィルムレジストを圧着させ、銅箔パ
ターンの一部、例えばインナーリード先端のＩＣチップ
の電極パッド７との接合部に相当する部分に、露光及び
現像工程を経て、所望の形状の微細開口を形成した。次
いで、該基板をスズ−銅めっき液に浸漬し、深さ１５μ
ｍの該微細開口内をスズ−銅めっきで約１０μｍ埋め込
んで、バンプ４を形成した。
１５μｍのドライフィルムレジストを圧着させ、銅箔パ
ターンの一部、例えばインナーリード先端のＩＣチップ
の電極パッド７との接合部に相当する部分に、露光及び
現像工程を経て、所望の形状の微細開口を形成した。次
いで、該基板をスズ−銅めっき液に浸漬し、深さ１５μ
ｍの該微細開口内をスズ−銅めっきで約１０μｍ埋め込
んで、バンプ４を形成した。
【００３５】次いで、ドライフィルムレジストをアルカ
リ剥離液で剥離除去した後、無電解スズめっき液に浸漬
し、バンプ４のめっき部周囲に露出している銅箔配線面
に、すなわち微細ビアを埋め込んだ銅面（銅めっき９）
を含めた銅面露出部上に、スズを厚さ約０．５μｍ置換
析出させ、スズのめっき膜５で覆った。
リ剥離液で剥離除去した後、無電解スズめっき液に浸漬
し、バンプ４のめっき部周囲に露出している銅箔配線面
に、すなわち微細ビアを埋め込んだ銅面（銅めっき９）
を含めた銅面露出部上に、スズを厚さ約０．５μｍ置換
析出させ、スズのめっき膜５で覆った。
【００３６】上記の如く構成した配線基板を３枚用意
し、これらの基板間にＮＣＦ（Non-Conductive Film ）
を挟めた後に、１枚の基板の銅箔配線上のバンプ４と、
他の基板の銅めっき埋め込みビア（導電性ビア）の位置
が整合するように位置合わせを行い、加熱しながらプレ
スを行った。なお、１０はアンダーフィル剤の部分を示
す。
し、これらの基板間にＮＣＦ（Non-Conductive Film ）
を挟めた後に、１枚の基板の銅箔配線上のバンプ４と、
他の基板の銅めっき埋め込みビア（導電性ビア）の位置
が整合するように位置合わせを行い、加熱しながらプレ
スを行った。なお、１０はアンダーフィル剤の部分を示
す。
【００３７】この多層基板は、１枚の基材の厚みが８０
μｍ程度であるので、３枚を併せた結果として、厚みが
２５０μｍ程度の３層の配線基材から成る多層基板がで
きあがった。また多層基板はＴＡＢテープ材の積層基板
であるため、配線の最小ピッチが５０μｍ程度のファイ
ンパターンも可能であった。
μｍ程度であるので、３枚を併せた結果として、厚みが
２５０μｍ程度の３層の配線基材から成る多層基板がで
きあがった。また多層基板はＴＡＢテープ材の積層基板
であるため、配線の最小ピッチが５０μｍ程度のファイ
ンパターンも可能であった。
【００３８】上記図１及び図２の実施形態では、バンプ
４及びめっき膜５をスズ合金めっきにより構成したが、
スズめっきにより形成することもできる。また、スズ合
金めっきとする場合には、スズ−鉛、スズ−銀、スズ−
ビスマス、スズ−銅、スズ−銀−銅、スズ−亜鉛のうち
のいずれか１種を用いることができる。
４及びめっき膜５をスズ合金めっきにより構成したが、
スズめっきにより形成することもできる。また、スズ合
金めっきとする場合には、スズ−鉛、スズ−銀、スズ−
ビスマス、スズ−銅、スズ−銀−銅、スズ−亜鉛のうち
のいずれか１種を用いることができる。
【００３９】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００４０】（１）本発明の配線基板及びテープキャリ
ア並びにこれを用いた半導体装置は、半導体チップまた
はプリント配線基板類と接続するために、前記配線パタ
ーンの一部にスズめっきまたはスズ合金めっきを施して
バンプを形成し、該めっき部以外の銅面露出部をスズめ
っきまたはスズ合金めっきで被覆した構成のものであ
る。従来、半導体チップの電極面に高さの高いバンプを
設けるためには、ウェハを湿式処理するか、ワイヤスタ
ッドバンプを形成する必要があるが、本発明ではこれら
が不要のため、ウェハのダメージを極力防止することが
できる。
ア並びにこれを用いた半導体装置は、半導体チップまた
はプリント配線基板類と接続するために、前記配線パタ
ーンの一部にスズめっきまたはスズ合金めっきを施して
バンプを形成し、該めっき部以外の銅面露出部をスズめ
っきまたはスズ合金めっきで被覆した構成のものであ
る。従来、半導体チップの電極面に高さの高いバンプを
設けるためには、ウェハを湿式処理するか、ワイヤスタ
ッドバンプを形成する必要があるが、本発明ではこれら
が不要のため、ウェハのダメージを極力防止することが
できる。
【００４１】（２）本発明によれば、電極パッド等との
接合部以外の銅箔配線露出面をスズめっきまたはスズ合
金めっきで被覆しているので、銅面の酸化変色防止を図
ることができる。
接合部以外の銅箔配線露出面をスズめっきまたはスズ合
金めっきで被覆しているので、銅面の酸化変色防止を図
ることができる。
【００４２】（３）本発明において、スズ合金バンプを
鉛フリースズ合金とすれば、昨今の鉛フリーの環境問題
に容易に対応することができる。
鉛フリースズ合金とすれば、昨今の鉛フリーの環境問題
に容易に対応することができる。
【００４３】（４）本発明において、銅箔配線露出面の
被覆に無電解スズめっき法を用いれば、浸漬処理のみで
簡便に薄いスズめっきが被覆できる。従って、低コスト
化、生産性の向上を図ることができる。
被覆に無電解スズめっき法を用いれば、浸漬処理のみで
簡便に薄いスズめっきが被覆できる。従って、低コスト
化、生産性の向上を図ることができる。
【図１】本発明のめっきバンプを形成した配線基板及び
テープキャリアの断面図である。
テープキャリアの断面図である。
【図２】本発明の配線基板又はテープキャリアを用いて
構成した半導体装置の断面図である。
構成した半導体装置の断面図である。
【図３】本発明の単位配線基板を２枚以上用いて構成し
た多層配線基板の断面図である。
た多層配線基板の断面図である。
１ 銅箔 １ａ インナーリード ２ 接着剤 ３ ベース材 ４ バンプ（スズまたはスズ合金） ５ めっき膜（スズまたはスズ合金） ６ 半導体チップ ７ 電極パッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０１ Ｈ０５Ｋ 3/46 Ｌ 3/46 Ｈ０１Ｌ 23/12 Ｆ Ｎ Ｆターム(参考） 5E319 AC17 BB01 BB07 BB08 5E346 AA22 AA43 BB16 CC40 EE43 HH31 5F044 KK07 KK18 KK19 MM35
Claims (7)
- 【請求項１】絶縁性ベース材に銅または銅合金材を設け
て所定の配線パターンを形成した電子部品搭載用の配線
基板において、 半導体チップまたはプリント配線基板類と接続するため
に、前記配線パターンの一部にスズめっきまたはスズ合
金めっきを施してバンプを形成し、該めっき部以外の銅
面露出部をスズめっきまたはスズ合金めっきで被覆した
ことを特徴とする配線基板。 - 【請求項２】請求項１記載の配線基板において、前記バ
ンプがスズ合金めっきにより形成され、該スズ合金めっ
きが、スズ−鉛、スズ−銀、スズ−ビスマス、スズ−
銅、スズ−銀−銅、スズ−亜鉛のうちのいずれか１種か
ら成ることを特徴とする配線基板。 - 【請求項３】請求項１又は２記載の配線基板において、
前記銅面露出部がスズ合金めっきにより被覆され、該ス
ズ合金めっきが、スズ−鉛、スズ−銀、スズ−ビスマ
ス、スズ−銅、スズ−銀−銅、スズ−亜鉛のうちのいず
れか１種から成ることを特徴とする配線基板。 - 【請求項４】請求項１〜３のいずれかに記載の配線基板
を用い、その配線基板を二層以上積層し、各配線基板の
ベース材に部分的に貫通させて設けた導電性ビアを、こ
れに隣接する配線基板の前記バンプに接合したことを特
徴とする配線基板。 - 【請求項５】絶縁性ベース材に銅または銅合金材を設け
て所定のリード等を含む配線パターンを形成した半導体
チップ搭載用のテープキャリアにおいて、 半導体チップを接続するため、前記リード先端にスズめ
っきまたはスズ合金めっきを施してバンプを形成し、該
めっき部以外の銅面露出部をスズめっきまたはスズ合金
めっきで被覆したことを特徴とするテープキャリア。 - 【請求項６】請求項５記載のテープキャリアにおいて、
前記リード先端のバンプが、スズ−鉛、スズ−銀、スズ
−ビスマス、スズ−銅、スズ−銀−銅、スズ−亜鉛のう
ちのいずれか１種から成るスズ合金めっきにより形成さ
れ、また該めっき部以外の前記銅面露出部が、スズめっ
きまたはスズ−鉛、スズ−銀、スズ−ビスマス、スズ−
銅、スズ−銀−銅、スズ−亜鉛のうちのいずれか１種か
ら成るスズ合金めっきにより被覆されていることを特徴
とするテープキャリア。 - 【請求項７】請求項５又は６記載のテープキャリアを用
い、これに半導体チップを搭載し、半導体チップのＡｕ
めっきの施された外部引きだし用電極に前記リード先端
のバンプを接合させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043091A JP2002246510A (ja) | 2001-02-20 | 2001-02-20 | 配線基板及びテープキャリア並びにこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043091A JP2002246510A (ja) | 2001-02-20 | 2001-02-20 | 配線基板及びテープキャリア並びにこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246510A true JP2002246510A (ja) | 2002-08-30 |
Family
ID=18905316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001043091A Pending JP2002246510A (ja) | 2001-02-20 | 2001-02-20 | 配線基板及びテープキャリア並びにこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246510A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568496B1 (ko) | 2004-10-21 | 2006-04-07 | 삼성전자주식회사 | 주석-인듐 합금층을 갖는 필름 회로 기판 |
| KR100908432B1 (ko) * | 2008-01-15 | 2009-07-21 | 삼성전기주식회사 | 인쇄회로기판 및 이를 구비한 전자소자 패키지 |
| US8168890B2 (en) | 2008-01-15 | 2012-05-01 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and component package having the same |
-
2001
- 2001-02-20 JP JP2001043091A patent/JP2002246510A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568496B1 (ko) | 2004-10-21 | 2006-04-07 | 삼성전자주식회사 | 주석-인듐 합금층을 갖는 필름 회로 기판 |
| KR100908432B1 (ko) * | 2008-01-15 | 2009-07-21 | 삼성전기주식회사 | 인쇄회로기판 및 이를 구비한 전자소자 패키지 |
| US8168890B2 (en) | 2008-01-15 | 2012-05-01 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and component package having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8610001B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| TW200938020A (en) | Part built-in wiring board, and manufacturing method for the part built-in wiring board | |
| JPH1012765A (ja) | 半導体パッケージ及び製造方法 | |
| WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
| KR20000029352A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2013118255A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| US20120126423A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP4230680B2 (ja) | 多層化回路基板 | |
| JP2019186319A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2002246510A (ja) | 配線基板及びテープキャリア並びにこれを用いた半導体装置 | |
| TWI778056B (zh) | 佈線基板和製造佈線基板的方法 | |
| JP2002190549A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP4984502B2 (ja) | Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板 | |
| JP3938017B2 (ja) | 電子装置 | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| KR20010070088A (ko) | 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP5115241B2 (ja) | 電子部品の実装方法 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2000340594A (ja) | 転写バンプシートとその製造方法 | |
| JPH11103164A (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| JP2872531B2 (ja) | 半導体モジュール基板，及びそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050523 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051004 |