TWI778056B - 佈線基板和製造佈線基板的方法 - Google Patents

佈線基板和製造佈線基板的方法 Download PDF

Info

Publication number
TWI778056B
TWI778056B TW107114766A TW107114766A TWI778056B TW I778056 B TWI778056 B TW I778056B TW 107114766 A TW107114766 A TW 107114766A TW 107114766 A TW107114766 A TW 107114766A TW I778056 B TWI778056 B TW I778056B
Authority
TW
Taiwan
Prior art keywords
layer
wiring
insulating layer
hole
metal plate
Prior art date
Application number
TW107114766A
Other languages
English (en)
Other versions
TW201901889A (zh
Inventor
笠原哲一郎
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201901889A publication Critical patent/TW201901889A/zh
Application granted granted Critical
Publication of TWI778056B publication Critical patent/TWI778056B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明的目的是提高佈線基板的可靠度。佈線基板包括絕緣層、第一佈線層以及第二佈線層。第一佈線層埋入到絕緣層，第一佈線層的上表面從絕緣層露出。第二佈線層包括位於比絕緣層的下表面更下方的位置的端子部和埋入到絕緣層的埋入部。佈線基板進一步包括連接第一佈線層和埋入部的連接通路。絕緣層包括埋入部與第一佈線層的下表面之間的延伸部。延伸部包括貫穿孔，連接通路形成於延伸部的貫穿孔內。

Description

佈線基板和製造佈線基板的方法
本發明有關於佈線基板和製造佈線基板的方法。
習知薄型佈線基板包括各種類型的佈線基板，例如安裝有諸如半導體芯片的電子部件，參見日本特開平11-298143號公報以及日本特開2009-194312號公報。
＜發明要解決的課題＞
要求提高佈線基板的可靠度。 ＜用以解決課題之手段＞
本發明的一個實施例是佈線基板。佈線基板包括絕緣層和埋入絕緣層的第一佈線層，第一佈線層的上表面從絕緣層露出。另外，佈線基板包括第二佈線層。第二佈線層包括位於比絕緣層下表面更下方的端子部和埋入絕緣層的埋入部。佈線基板進一步包括連接第一佈線層和第二佈線層的埋入部的連接通路。絕緣層包括介於第二佈線層的埋入部與第一佈線層的下表面之間的延伸部。絕緣層的延伸部包括沿厚度方向貫穿延伸部的貫穿孔。連接通路形成於貫穿延伸部的貫穿孔內。
本發明的另一實施例是佈線基板的製造方法。製造方法包括：對包括第一面和相反於第一面的第二面的第一金屬板從第一面進行蝕刻，然後在第一金屬板形成第一佈線層。製造方法還包括：對包括第一面和位於第一面相反側的第二面的第二金屬板從第一面進行蝕刻，然後在第二金屬板形成突起部。製造方法還包括：該方法還包括在第一金屬板和第二金屬板之間佈置半固化樹脂層，使得第一佈線層面對半固化樹脂層的上表面，並使得突出部面對半固化樹脂層的下表面。製造方法還包括：藉由將第一金屬板和第二金屬板朝向半固化狀態的樹脂層按壓，使半固化狀態的樹脂層固化，然後形成埋設有第一佈線層和突起部的絕緣層。製造方法還包括：形成貫穿第一金屬板和絕緣層的貫穿孔，使突起部的上表面的一部分從貫穿孔露出，利用電解電鍍法在貫穿孔形成金屬鍍層，然後形成連接第一金屬板和第二金屬板的連接通路；對第一金屬板的第二面進行蝕刻，保留埋設於絕緣層的第一佈線層；以及對第二金屬板的第二面進行圖案化，形成位於比絕緣層的下表面更下方的佈線部。
本發明的另一實施例是佈線基板的製造方法。製造方法包括：準備支承板，支承板包括載體板和隔著剝離層層積於載體板下表面的金屬箔。製造方法還包括：利用電解電鍍法在支承板的金屬箔下表面形成第一佈線層。製造方法還包括：對金屬板進行蝕刻以在金屬板形成突起部。製造方法還包括：在支撐板和金屬板之間佈置半固化樹脂層，使得第一佈線層面對半固化樹脂層的上表面，並使得突起面向半固化樹脂層的下表面。製造方法還包括：將支承板和金屬板朝向半固化狀態的樹脂層按壓，使半固化狀態的樹脂層固化，形成埋設有第一佈線層和突起部的絕緣層。製造方法還包括：將載體板從金屬箔剝離。製造方法還包括：形成貫穿金屬箔、第一佈線層以及絕緣層的貫穿孔，突起部的上表面的一部分從貫穿孔露出。製造方法還包括：利用電解電鍍法在貫穿孔形成金屬鍍層，然後形成連接第一佈線層和金屬板的連接通路。製造方法進一步包括：將金屬箔除去並對金屬板進行圖案化以形成位於比絕緣層的下表面更下方的佈線部。 ＜發明效果＞
根據本發明的技術而將佈線基板的可靠度提高。
以下參照圖式說明每個實施例。此外，在圖式中，爲了便於容易理解特徵，有時將成爲特徵的部分放大示出，各構成要素的尺寸比例等不侷限於與實際相同。另外，在剖面圖中，爲了易於理解各部件的剖面結構，取代陰影線而示出一部分部件的剖面線，並將一部分部件的剖面線省略。此外，在每個實施例中，對相同構成部件標注相同符號，有時將其說明的一部分或者全部省略。在以下說明中，所謂“俯視圖”是指從垂直方向（例如在圖1A中爲上下方向）觀看對象物，所謂“俯視形狀”是指對象物從垂直方向觀看到的形狀。 （第一實施例）
說明第一實施例的佈線基板1。如圖1A所示，佈線基板1包括第一佈線層10、第二佈線層20、絕緣層30、連接通路40、阻焊層51、52以及表面處理層61、62。
絕緣層30爲薄平板狀。能使用例如熱固性樹脂作爲絕緣層30的材料。熱固性樹脂則例如能使用環氧樹脂、聚醯亞胺樹脂、或者氰酸酯樹脂等。
第一佈線層10配設於絕緣層30的上表面30a的一側。第一佈線層10埋設於絕緣層30。第一佈線層10的上表面10a從絕緣層30露出。在本實施例中，第一佈線層10的上表面10a與絕緣層30的上表面30a位於相同的高度。
如圖1B所示，第一佈線層10的側面10c形成爲曲面狀，從第一佈線層10的下表面10b朝上表面10a以橫向擴展的方式彎曲。因此，俯視時，第一佈線層10的剖面從第一佈線層10的下表面10b朝向絕緣層30的上表面30a變大。此外，第一佈線層10的側面10c從第一佈線層10的下表面10b至上表面10a相對於絕緣層30朝向第一佈線層10的內側呈凹陷。第一佈線層10的下表面10b及側面10c與絕緣層30接觸。
如圖1A所示，第二佈線層20配設於絕緣層30的下表面30b側。第二佈線層20包括：作爲端子部的佈線部21，其位於比絕緣層30的下表面30b更下方的位置；以及作爲埋入部的突起部22，其埋入到絕緣層30。
如圖1B所示，突起部22的側面22b形成爲曲面狀，從突起部22的上表面22a朝佈線部21以橫向擴展的方式彎曲。因此，俯視時的突起部22的剖面從突起部22的上表面22a朝佈線部21變大。此外，突起部22的側面22b從突起部22的上表面22a到佈線部21相對於絕緣層30朝突起部22的內側呈凹陷。突起部22的側面22b及上表面22a與絕緣層30接觸。
第二佈線層20的突起部22的上表面22a面對第一佈線層10的下表面10b。並且，在突起部22的上表面22a與第一佈線層10的下表面10b之中的間隙設有絕緣層30的延伸部31。延伸部31填充突起部22的上表面22a與第一佈線層10的下表面10b之中的間隙。絕緣層30的一部分形成延伸部31。第一佈線層10的下表面10b與突起部22的上表面22a分離而不接觸。
第一佈線層10包括在期望位置沿上下方向（即厚度方向）貫穿第一佈線層10的貫穿孔10X。絕緣層30的延伸部31包括在俯視時與第一佈線層10的貫穿孔10X在相同的位置沿上下方向貫穿延伸部31的貫穿孔31X。在本實施例中，貫穿孔10X的內徑和貫穿孔31X的內徑相等。
在第一佈線層10的貫穿孔10X和絕緣層30的貫穿孔31X中配設有連接通路40。連接通路40包括：作爲連接部的通路部41，其配設於絕緣層30（延伸部31）的貫穿孔31X；以及作爲貫穿部的通路部42，其配設於第一佈線層10的貫穿孔10X。此外，兩通路部41、42是一體成形。
連接通路40（通路部41）的下表面連接到第二佈線層20的突起部22的上表面22a。通路部41的周面與絕緣層30（延伸部31）的貫穿孔31X的內周面接觸。通路部42的周面連接到第一佈線層10的貫穿孔10X的內周面。使用例如銅（Cu）、銅合金作爲連接通路40的材料。連接通路40將第一佈線層10和第二佈線層20相互連接。
如圖1A所示，阻焊層51形成於絕緣層30的上表面30a並包覆第一佈線層10的一部分。阻焊層51包括使第一佈線層10的上表面10a的一部分露出的開口部51X。
阻焊層52形成於絕緣層30的下表面30b並包覆第二佈線層20的一部分。阻焊層52包括使第二佈線層20的下表面20b的一部分露出的開口部52X。
舉例來說，使用感光性的乾膜抗蝕劑或者液態的光致抗蝕劑作爲阻焊層51。使用例如酚醛系樹脂、丙烯酸系樹脂等作爲這種抗蝕劑的材料。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於絕緣層30及第一佈線層10，並利用光刻法對該乾膜進行圖案化，因此形成具有開口部51X的阻焊層51。在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序來形成阻焊層51。
使用例如與阻焊層51的材料相同的材料、即感光性的乾膜抗蝕劑或者液態的光致抗蝕劑（例如酚醛系樹脂、丙烯酸系樹脂等）來作爲阻焊層52的材料。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於絕緣層30及第二佈線層20，並利用光刻法對該乾膜進行圖案化，因此形成具有開口部52X的阻焊層52。在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序形成阻焊層52。此外，阻焊層51、52也能以相互不同的材料而製成。
在由阻焊層51的開口部51X露出的第一佈線層10的上表面10a形成表面處理層61。表面處理層61的上表面作為外部連接端子P1而配置成與電子部件如半導體芯片連接。
表面處理層61可以是例如金（Au）層、鎳（Ni）/Au層（將Ni層作爲底層，並在Ni層之上層積Au層而成的金屬層）、Ni/鈀（Pd）/Au層（將Ni層作爲底層，並將Ni層、Pd層以及Au層按該順序層積而成的金屬層）等。另外，也可以實施OSP（Organic Solderability Preservative，有機保焊劑）程序等防氧化程序來形成表面處理層61。例如在已實施OSP程序的情況下，可利用吡咯化合物、咪唑化合物等的有機覆膜形成表面處理層61。
在由阻焊層52的開口部52X露出的第二佈線層20的佈線部21的下表面21b形成表面處理層62。表面處理層62的下表面作為外部連接端子P2用來將佈線基板1安裝在另一電路板等。
表面處理層62可以是例如金（Au）層、鎳（Ni）/Au層（將Ni層作爲底層，並在Ni層之上層積Au層而成的金屬層）、Ni/鈀（Pd）/Au層（將Ni層作爲底層，並將Ni層、Pd層以及Au層按該順序層積而成的金屬層）等。另外，也可以實施OSP程序等防氧化程序來形成表面處理層62。例如在已實施OSP程序的情況下，可利用吡咯化合物、咪唑化合物等的有機覆膜形成表面處理層62。
如圖2所示，半導體裝置包括佈線基板1和搭載於該佈線基板1的半導體芯片81（電子部件）。半導體芯片81利用凸點82連接到外部連接端子P1。半導體芯片81是覆晶連接到佈線基板1。在半導體芯片81與佈線基板1之間的間隙形成有底部填充樹脂83。半導體芯片81是CPU等邏輯芯片、存儲芯片等。凸點82例如是錫凸點、金凸點。錫凸點的材料例如是含鉛的合金、錫和金的合金、錫和銅的合金、錫和銀的合金、錫和銀以及銅的合金等。底部填充樹脂83的材料例如是環氧系樹脂等絕緣性樹脂。 （佈線基板的製造方法）
接著說明佈線基板1的製造方法。此外，為了簡潔起見，對最終成爲佈線基板1的各構成要素的部分標注最終的構成要素的符號進行說明。另外，針對說明各圖的所需部件標註符號，針對不進行說明的部件有時會省略符號。
如圖3A所示，準備第一金屬板100。第一金屬板100用於形成圖1A所示的第一佈線層10。第一金屬板100的材料，例如使用銅（Cu）、銅合金。第一金屬板100的厚度例如爲50至70μm。此外，第一金屬板100的厚度例如與圖1A所示的第二佈線層20的佈線部21的厚度相等。
如圖3B所示，在第一金屬板100的下表面100b形成具有開口部101X的蝕刻掩模101。蝕刻掩模101的位置與圖1A所示的第一佈線層10的部分對應。
蝕刻掩模101例如是抗蝕層。可使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲抗蝕層的材料。例如，抗蝕層可使用感光性的乾膜抗蝕劑或者液態的光致抗蝕劑。這種抗蝕層的材料例如使用酚醛系樹脂、丙烯酸系樹脂等。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於第一金屬板100的下表面100b，並利用曝光和顯影對該乾膜進行圖案化而形成蝕刻掩模101。此外，在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序形成蝕刻掩模101。
另外，在第一金屬板100的上表面100a形成保護層102。保護層102在針對第一金屬板100的上述的蝕刻程序中保護第一金屬板100的上表面100a。保護層102的材料例如能使用與蝕刻掩模101的材料相同的材料。但是，保護層102的材料也可以與蝕刻掩模101的材料不同。
如圖3C所示，從蝕刻掩模101的開口部101X對第一金屬板100實施蝕刻程序，在第一金屬板100上形成期望深度的凹部100c。在使用銅板作爲第一金屬板100的情況下，可使用氯化鐵溶液或者氯化銅溶液等作爲蝕刻液。例如能使用噴霧蝕刻裝置作爲蝕刻裝置。進行蝕刻程序後，下表面100b殘留的第一金屬板100的部分，也就是被蝕刻掩模101覆蓋的部分用來當作圖1A所示的第一佈線層10。
如圖3D所示，將蝕刻掩模101和保護層102從第一金屬板100（參照圖3C）去除。在使用抗蝕層作爲蝕刻掩模101的情況下，藉由灰化程序或使用鹼性的剝離液將蝕刻掩模101去除。利用與去除蝕刻掩模101同樣的方式去除保護層102。由此，得到具有第一佈線層10的第一金屬板100。
如圖4A所示，準備第二金屬板110。第二金屬板110用來形成圖1A所示的第二佈線層20。例如能使用銅（Cu）或銅合金作爲第二金屬板110的材料。第二金屬板110的厚度例如爲100至150μm。
如圖4B所示，在第二金屬板110的上表面110a形成具有開口部111X的蝕刻掩模111。蝕刻掩模111形成在與圖1A所示的第二佈線層20的突起部22相應的位置上。
蝕刻掩模111例如是抗蝕層。能使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲抗蝕層的材料。例如，使用感光性的乾膜抗蝕劑或者液態的光致抗蝕劑作爲抗蝕層。例如能使用酚醛系樹脂、丙烯酸系樹脂等作爲這種抗蝕層的材料。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於第二金屬板110的上表面110a，利用曝光和顯影對該乾膜進行圖案化而形成蝕刻掩模111。此外，在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序形成蝕刻掩模111。
另外，保護層112形成在第二金屬板110的下表面110b上。如上所述，在蝕刻第二金屬板110的過程中，保護層112保護第二金屬板110的下表面110b。 保護層112的材料可與蝕刻掩模111的材料相同。或者，蝕刻掩模111和保護層112可使用不同的材料製成。
如圖4C所示，從蝕刻掩模111的開口部111X對第二金屬板110實施蝕刻程序，因此在第二金屬板110上形成期望深度的凹部110c。在使用銅板作爲第二金屬板110的情況下，能使用氯化鐵溶液或者氯化銅溶液等作爲蝕刻液。例如能使用噴霧蝕刻裝置作爲蝕刻裝置。在蝕刻程序後第二金屬板110的上表面110a殘留的部分、也就是被蝕刻掩模111覆蓋的部分成爲圖1A所示的第二佈線層20的突起部22。
如圖4D所示，將蝕刻掩模111和保護層112從第二金屬板110（參照圖4C）上去除。在使用抗蝕層作爲蝕刻掩模111的情況下，能藉由灰化程序或鹼性剝離液將蝕刻掩模111去除。利用與去除蝕刻掩模111同樣的方式去除保護層112。由此，得到具有突起部22的第二金屬板110。
如圖5A所示，準備模塑片120。作爲模塑片120，能使用具有熱固性的半固化狀態的樹脂層。例如能使用熱固性環氧樹脂、熱固性聚烯烴系樹脂等作爲該半固化狀態的樹脂層的材料，但不限於這些樹脂。另外，能使用含有二氧化矽顆粒等無機填充物的半固化狀態的樹脂層作爲模塑片120。此外，也可以使用氧化鋁顆粒、碳化矽顆粒等作爲無機填充物。另外，也可以使用多種顆粒。另外，也可以使用上述以外的樹脂作爲模塑片120的材料。
如圖5A所示，模板120佈置在第一金屬板100和第二金屬板110之間，使得第一佈線層10面對上表面120a且使得突出部22面對下表面120b。
如圖5B所示，例如在真空氛圍下將第一金屬板100和第二金屬板110朝向模塑片120按壓，將模塑片120加熱到預定的溫度（例如190至230度）使其固化而形成絕緣層30。藉由該程序得到結構體130。該結構體130包括絕緣層30、層積於絕緣層30的上表面30a（參照圖1A）的一側的第一金屬板100以及層積於絕緣層30的下表面30b的一側的第二金屬板110。第一金屬板100的第一佈線層10埋設於絕緣層30上表面30a的一側。第二金屬板110的突起部22埋設於絕緣層30下表面30b的一側。夾在第一金屬板100的下表面100b和第二金屬板110的突起部22的上表面22a之間的絕緣層30的部分用來作為延伸部31。
如圖6A所示，在第一金屬板100的上表面100a形成具有開口部141X的蝕刻掩模141。蝕刻掩模141的開口部141X形成於與圖1A所示的第一佈線層10的貫穿孔10X相應的位置。與上述每個蝕刻掩模101、111一樣能使用抗蝕層作爲蝕刻掩模141。
另外，在第二金屬板110的下表面110b形成保護層142。保護層142完全包覆第二金屬板110的下表面110b。例如使用與蝕刻掩模141相同的材料作爲保護層142的材料。但是，保護層142的材料也可以與蝕刻掩模141的材料不同。
如圖6B所示，從蝕刻掩模141的開口部141X對第一金屬板100實施蝕刻程序，形成貫穿第一金屬板100的貫穿孔10X。在形成該貫穿孔10X的蝕刻程序中，與上述的蝕刻程序相同，使用氯化鐵溶液或者氯化銅溶液等作爲蝕刻液，並使用噴霧蝕刻裝置作爲蝕刻裝置。
如圖6C所示，在從蝕刻掩模141的開口部141X露出的絕緣層30的延伸部31形成貫穿孔31X。習知的去除樹脂程序可用於形成貫穿孔31X。去除樹脂程序例如是使用高錳酸鉀溶液的除膠程序或是使用CO2雷射的雷射鑽孔。
如圖7A所示，形成具有開口部151X的抗蝕層151以覆蓋第一金屬板100的上表面100a。抗蝕層152形成為覆蓋第二金屬板110的整個下表面110b。例如使用針對接下來的電鍍程序具有耐電鍍性的材料作爲抗蝕層151、152的材料。例如，作爲抗蝕層151、152能使用感光性的乾膜抗蝕劑（例如酚醛系樹脂、丙烯酸系樹脂等）。例如，在第一金屬板100的上表面100a及第二金屬板110的下表面110b分別利用熱壓接層壓乾膜，並利用曝光和顯影對該乾膜進行圖案化而形成抗蝕層151、152。此外，在圖6B與6C的蝕刻程序中使用的蝕刻掩模141及保護層142可不被剝離，而將那些蝕刻掩模141和保護層142用來作為抗蝕層151、152。
如圖7A所示，將第二金屬板110作爲電鍍供電層使用，對結構體130實施電解電鍍。
電解電鍍允許電鍍膜153（電鍍金屬）逐漸沉積並生長在暴露於貫穿孔10X和31X的第二金屬板110的突起部22的上表面22a。在本例中，電鍍膜153是銅電鍍膜。由於絕緣層30的延伸部31較薄，所以電鍍膜153也沉積並生長在第一金屬板100中的貫穿孔10X的壁面。因此，如圖7B所示，貫穿孔10X、31X被電鍍膜153填充。電鍍膜153將第二金屬板110的突起部22連接到第一金屬板100。將貫穿孔10X和31X填充的電鍍膜153可作為圖1A中所示的連接通路40。
接著，將抗蝕層151、152去除。例如，利用鹼性的剝離液將抗蝕層151、152去除。
在本實施例中，連接通路40例如由電鍍金屬（電鍍膜153）形成且不包括晶種層。例如，在將銅箔應用於絕緣層的兩個相對表面的敷銅芯而用於製造佈線基板時，為了在絕緣層的貫穿孔中形成連接通路，需要在絕緣層中貫穿孔的壁面上形成晶種層。就此而言，本實施例的製造程序中，形成晶種層是並非必要的。這使製造時間得以縮短。
如圖8A所示，在第二金屬板110的下表面110b形成保護層161。保護層161完全包覆第二金屬板110的下表面110b。保護層161例如是抗蝕層。能使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲該抗蝕層的材料。例如，可使用感光性的乾膜抗蝕劑或者液態的光致抗蝕劑作爲抗蝕層。例如能使用酚醛系樹脂、丙烯酸系樹脂等作爲這種抗蝕層的材料。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於第二金屬板110的下表面110b，利用曝光和顯影對該乾膜進行圖案化而形成保護層161。此外，在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序形成保護層161。
接著，從上表面100a蝕刻第一金屬板100。如圖8B所示，由此得到包括埋設於絕緣層30的第一佈線層10的結構體131。如此一來，從上表面100a蝕刻第一金屬板100，將埋設於絕緣層30的第一佈線層10保留。在使用銅板作爲第一金屬板100的情況下，能使用氯化鐵溶液或者氯化銅溶液等作爲蝕刻液，能使用噴霧蝕刻裝置作爲蝕刻裝置。然後，將保護層161去除。使用抗蝕層在作爲保護層161的情況下，例如能利用鹼性的剝離液將保護層161去除。
如圖9A所示，在第二金屬板110的下表面110b形成具有開口部171X的蝕刻掩模171。蝕刻掩模171形成於與圖1A所示的第二佈線層20的佈線部21相應的位置。與上述每個蝕刻掩模相同，能使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲蝕刻掩模171。另外，利用保護層172包覆結構體131的上表面、也就是包覆絕緣層30與第一佈線層10。與上述每個保護層相同，能使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲保護層172。
如圖9B所示，藉由從蝕刻掩模171的開口部171X對第二金屬板110實施蝕刻程序，形成露出絕緣層30的下表面30b的貫穿孔，因此形成第二佈線層20的佈線部21。
如圖9C所示，將蝕刻掩模171及保護層172去除（參照圖9B）。在分別使用抗蝕層作爲蝕刻掩模171及保護層172的情況下，例如能利用鹼性的剝離液將蝕刻掩模171及保護層172去除。
如圖10A所示，形成具有開口部51X的阻焊層51和具有開口部52X的阻焊層52。阻焊層51的每個開口部51X使第一佈線層10的上表面10a的一部分露出。阻焊層52的每個開口部52X使第二佈線層20的佈線部21的下表面21b的一部分露出。例如藉由層壓感光性的樹脂膜，或者塗佈液態或膏狀的樹脂，並利用光刻法將該樹脂曝光和顯影進而圖案化爲所需的形狀，由此得到阻焊層51。同樣，例如藉由層壓感光性的樹脂膜，或者塗佈液態或膏狀的樹脂，並利用光刻法將該樹脂曝光和顯影進而圖案化爲所需的形狀，由此得到阻焊層52。
如圖10B所示，在阻焊層51的每個開口部51X內露出的第一佈線層10的上表面10a形成表面處理層61。例如在表面處理層61是Ni層/Au層的情況下，在第一佈線層10的上表面10a層積Ni層，並在該Ni層之上層積Au層而形成表面處理層61。Ni層及Au層能藉由例如無電解電鍍法形成。
另外，在阻焊層52的每個開口部52X內露出的第二佈線層20的佈線部21的下表面21b形成表面處理層62。例如，在表面處理層62是Ni層/Au層的情況下，在佈線部21的下表面21b層積Ni層，並在該Ni層之上層積Au層而形成表面處理層62。此外，Ni層及Au層能藉由例如無電解電鍍法形成。
第一實施例具有以下優點。
（1-1）佈線基板1包括在絕緣層30的上表面30a的一側埋設於絕緣層30的第一佈線層10。因此，與在絕緣層的上表面形成而不嵌入絕緣層中的佈線層相比，第一佈線層10不易從絕緣層30剝離。因此，能提高佈線基板1的可靠度。
（1-2）佈線基板1包括配置於絕緣層30的下表面30b的一側的第二佈線層20。第二佈線層20包括位於比絕緣層30的下表面30b更下方的位置的佈線部21和埋入到絕緣層30的突起部22。因此，第二佈線層20比絕緣層的下表面形成而不被嵌入絕緣層中的佈線層更不易於與絕緣層30分離。因此，能提高佈線基板1的可靠度。另外，因爲突起部22埋設於絕緣層30，所以第二佈線層20可用來在絕緣層30的下表面30b形成佈線。
（1-3）第一佈線層10和第二佈線層20利用連接通路40連接。連接通路40形成在第一佈線層10的貫穿孔10X和延伸部31的貫穿孔31X中。延伸部31位於第一佈線層10和第二佈線層20的突起部22之間。因此，第一佈線層10和第二佈線層20的突起部22利用延伸部31相互接合。因此，佈線部21及突起部22不易從絕緣層30脫落，佈線基板1的可靠度提高。
（1-4）在佈線基板1的製造程序中，第一金屬板100的厚度與形成於第二金屬板110的佈線部21的厚度相等。因此，在第一金屬板100和第二金屬板110夾著模塑片120層積而構成的結構體130（參照圖5B）中，在模塑片120的上側層積的第一金屬板100的厚度和在模塑片120的下側層積的第二金屬板110的厚度相等。因此，能避免結構體130產生翹曲。 （第二實施例）
接著說明第二實施例的佈線基板201。此外，第二實施例中與上述第一實施例相同的構成部件會標注相同符號，有時會省略其說明的一部分或者全部。
如圖11A所示，佈線基板201包括第一佈線層210、第二佈線層20、絕緣層30、連接通路40、阻焊層51、52以及表面處理層61、62。
絕緣層30爲薄平板狀。例如能使用熱固性樹脂作爲絕緣層30的材料。例如能使用環氧樹脂、聚醯亞胺樹脂或者氰酸酯樹脂等作爲熱固性樹脂。
第一佈線層210配設於絕緣層30的上表面30a的一側。第一佈線層210埋設於絕緣層30。第一佈線層210的上表面210a從絕緣層30露出。在第二實施例中，第一佈線層210的上表面210a位於與絕緣層30的上表面30a相同的高度。
如圖21所示，第一佈線層210包括焊盤部211和佈線部212。焊盤部211在俯視時爲圓形。佈線部212與焊盤部211適當連接。每個佈線部212的線寬例如能設爲30μm。
如圖11B所示，焊盤部211的側面211c沿上下方向延伸。同樣地，佈線部212的側面212c沿上下方向延伸。每個側面211c、212c例如相對於絕緣層30的上表面30a垂直。焊盤部211的側面211c及下表面211b與絕緣層30接觸。同樣地，佈線部212的側面212c及下表面212b與絕緣層30接觸。
如圖11A所示，第二佈線層20配設於絕緣層30的下表面30b側。第二佈線層20包括位於比絕緣層30的下表面30b更下方的位置的佈線部21（端子部）和埋入到絕緣層30的突起部22（埋入部）。
如圖11B所示，突起部22具有從突起部22的上表面22a朝佈線部21橫向擴張的側面22b。因此，俯視時的突起部22的剖面從突起部22的上表面22a朝佈線部21變大。此外，突起部22的側面22b沿著絕緣層30彎曲並且從突起部22的上表面22a到佈線部21朝向突起22的內側凹陷。突起部22的側面22b和上表面22a與絕緣層30接觸。
第二佈線層20的突起部22的上表面22a面對第一佈線層210的焊盤部211的下表面211b。絕緣層30的延伸部31設於突起部22的上表面22a與第一佈線層210的下表面211b之中的間隙。延伸部31填充突起部22的上表面22a與第一佈線層210的下表面211b之中的間隙。絕緣層30的一部分形成延伸部31。第一佈線層210的下表面211b與突起部22的上表面22a分離而不接觸。
第一佈線層210的焊盤部211包括在期望位置沿上下方向貫穿焊盤部211（即第一佈線層210）的貫穿孔211X。
絕緣層30的延伸部31包括在俯視時與第一佈線層210的貫穿孔211X相同的位置沿上下方向貫穿延伸部31的貫穿孔31X。在第一佈線層210（焊盤部211）的貫穿孔211X和絕緣層30（延伸部31）的貫穿孔31X中配設有連接通路40。連接通路40包括：通路部41（連接部），其配設於絕緣層30的延伸部31的貫穿孔31X；以及通路部42（貫穿部），其配設於第一佈線層210的焊盤部211的貫穿孔211X。此外，兩通路部41、42為一體成形。
連接通路40（通路部41）的下表面連接到第二佈線層20的突起部22的上表面22a。通路部41的周面與絕緣層30（延伸部31）的貫穿孔31X的內周面接觸。通路部42的周面連接到第一佈線層210的焊盤部211的貫穿孔211X的內周面。例如能使用銅（Cu）、銅合金作爲連接通路40的材料。該連接通路40將第一佈線層210和第二佈線層20相互連接。
如圖11A所示，阻焊層51形成於絕緣層30的上表面30a並包覆第一佈線層210的一部分。阻焊層51包括使第一佈線層210的上表面210a的一部分露出的開口部51X。
阻焊層52形成於絕緣層30的下表面30b，將第二佈線層20的一部分包覆。阻焊層52包括使第二佈線層20的下表面20b的一部分露出的開口部52X。
例如可使用感光性的乾膜抗蝕劑或者液態的光致抗蝕劑作爲阻焊層51。例如能使用酚醛系樹脂、丙烯酸系樹脂等作爲這樣的抗蝕劑的材料。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於絕緣層30及第一佈線層210，並利用光刻法對該乾膜進行圖案化，因此形成具有開口部51X的阻焊層51。在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序形成阻焊層51。
例如能使用與阻焊層51的材料相同的材料，也就是感光性的乾膜抗蝕劑或者液態的光致抗蝕劑（例如酚醛系樹脂、丙烯酸系樹脂等）作爲阻焊層52的材料。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於絕緣層30及第二佈線層20，並利用光刻法對該乾膜進行圖案化，因此形成具有開口部52X的阻焊層52。在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序形成阻焊層52。此外，阻焊層51、52的材料也可以彼此不同。
在阻焊層51的開口部51X內露出的第一佈線層210的上表面210a形成有表面處理層61。表面處理層61的上表面作為外部連接端子P1被配置成連接至半導體芯片等電子部件。
例如金（Au）層、鎳（Ni）/Au層（將Ni層作爲底層，並在Ni層之上層積Au層而成的金屬層）、Ni/鈀（Pd）/Au層（將Ni層作爲底層，並將Ni層、Pd層以及Au層按該順序層積而成的金屬層）等可作爲表面處理層61。另外，也可以實施OSP（Organic Solderability Preservative）等防氧化程序來形成表面處理層61。例如在已實施OSP程序的情況下，可利用吡咯化合物、咪唑化合物等的有機覆膜形成表面處理層61。
在阻焊層52的開口部52X內露出的第二佈線層20的佈線部21的下表面21b形成有表面處理層62。表面處理層62的下表面作爲外部連接端子P2用來將佈線基板201搭載至其他的電路基板等之上。
例如金（Au）層、鎳（Ni）/Au層（將Ni層作爲底層，並在Ni層之上層積Au層而成的金屬層）、Ni/鈀（Pd）/Au層（將Ni層作爲底層，將Ni層、Pd層以及Au層按該順序層積而成的金屬層）等可作爲表面處理層62。另外，也可以實施OSP等防氧化程序來形成表面處理層62。例如在已實施OSP程序的情況下，利用吡咯化合物、咪唑化合物等的有機覆膜形成表面處理層62。 （佈線基板的製造方法）
接著說明佈線基板201的製造方法。
如圖12A所示，在支承體301的上表面301a和下表面301b分別層積作爲支承板的帶載體的金屬箔302。例如能使用半固化狀態的樹脂層作爲支承體301。例如能使用熱固性環氧樹脂、熱固性聚烯烴系樹脂等作爲半固化狀態的樹脂層，但是不限於這些樹脂。另外，也能使用含有二氧化矽顆粒等無機填充物的半固化狀態的樹脂層作爲支承體301。此外，也可以使用氧化鋁顆粒、碳化矽顆粒等作爲無機填充物，也可以使用多種顆粒。另外，也可以使用上述以外的樹脂作爲支承體301的材料。
每個帶載體的金屬箔302包括載體板303和超薄金屬箔304，金屬箔304間隔著剝離層（未示出）層積於載體板303的一面。載體板303的厚度例如爲35μm。例如能使用銅、銅合金作爲載體板303的材料。金屬箔304的厚度例如爲5μm。例如能使用銅、銅合金作爲金屬箔304的材料。
兩個帶載體的金屬箔302位於支撐體301的兩個相對表面上，使得每個載體板303面向支撐體301。並且，例如在真空氛圍下將兩個帶載體的金屬箔302以預定的壓力朝向支承體301按壓，將支承體301加熱到預定的溫度（例如190至230℃）使其固化。
如圖12B所示，具有開口305X的抗蝕層305形成於位在支撐體301的上側的載體金屬箔302的金屬箔304的上表面。同樣，具有開口部305X的抗蝕層305形成於為在支承體301的下側的帶載體的金屬箔302的金屬箔304的下表面。例如能使用針對接下來的程序的電鍍程序具有耐電鍍性的材料作爲抗蝕層305的材料。例如，能使用感光性的乾膜抗蝕劑（例如酚醛系樹脂、丙烯酸系樹脂等）作爲抗蝕層305。例如利用熱壓接乾膜層壓於每個金屬箔304的表面，並利用光刻法對該乾膜進行圖案化而形成抗蝕層305。此外，也可以使用液態的光致抗蝕劑（例如酚醛系樹脂、丙烯酸系樹脂等）形成抗蝕層305。
如圖13A所示，利用電解電鍍法將第一佈線層210形成於位在支承體301的上側的帶載體的金屬箔302的金屬箔304的上表面。同樣地，利用電解電鍍法將第一佈線層210形成於位在支承體301的下側的帶載體的金屬箔302的金屬箔304的下表面。在本例中，關於每個帶載體的金屬箔302，藉由使用抗蝕層305作爲電鍍掩模且使用金屬箔304作爲供電層的電解鍍銅法，將第一佈線層210形成於由抗蝕層305的開口部305X露出的金屬箔304的表面。然後，如圖13B所示，例如利用灰化程序或使用鹼性的剝離液將抗蝕層305去除。
如圖14所示，在支承體301的上側的第一佈線層210的上方配置模塑片120和金屬板110。同樣，在支承體301的下側的第一佈線層210的下方配置模塑片120和金屬板110。能使用具有熱固性的半固化狀態的樹脂層作爲模塑片120。例如能使用熱固性環氧樹脂、熱固性聚烯烴系樹脂等作爲半固化狀態的樹脂層的材料，但是不限於這些樹脂。另外，也能使用含有二氧化矽顆粒等無機填充物的半固化狀態的樹脂層作爲模塑片120。此外，也可以使用氧化鋁顆粒、碳化矽顆粒等作爲無機填充物，也可以使用多種顆粒。另外，也可以使用上述以外的樹脂作爲模塑片120的材料。金屬板110包括藉由與上述的圖4A至4D同樣的程序蝕刻金屬板110而形成的突起部22。另外，金屬板110也包括用後面的程序（圖19B）形成佈線部21的部分。例如能使用銅、銅合金作爲金屬板110的材料。
如圖15A所示，例如在真空氛圍下將每個金屬板110朝向支承體301按壓，將每個模塑片120加熱到預定的溫度（例如190至230度）使其固化而形成絕緣層30。利用該程序得到結構體310。在該結構體310中，在支承體301的上側層積有帶載體的金屬箔302、第一佈線層210、絕緣層30和金屬板110。此外，在支承體301的下側也層積有帶載體的金屬箔302、第一佈線層210、絕緣層30和金屬板110。
並且，在每個帶載體的金屬箔302中，利用兩者間的剝離層（省略圖示）將金屬箔304從載體板303剝離。如圖15B所示，由此得到兩個結構體311。
如圖16A所示，在結構體311中，在金屬箔304的上表面304a形成具有開口部321X的蝕刻掩模321。蝕刻掩模321的開口部321X形成於與圖11A所示的第一佈線層210的貫穿孔211X相應的位置。與上述的每個蝕刻掩模相同，能使用例如抗蝕層作爲蝕刻掩模321。
另外，在金屬板110的下表面110b形成保護層322。保護層322完全包覆金屬板110的下表面110b。例如能使用與蝕刻掩模321相同的材料來作爲保護層322的材料。但是，也可以使用與蝕刻掩模321不同的材料來作為保護層322的材料。
如圖16B所示，從蝕刻掩模321的開口部321X對金屬箔304及焊盤部211（第一佈線層210）實施蝕刻程序，以形成貫穿金屬箔304及焊盤部211的貫穿孔211X。與上述的蝕刻程序相同，在形成該貫穿孔211X的蝕刻程序中，能使用氯化鐵溶液或者氯化銅溶液等作爲蝕刻液，能使用噴霧蝕刻裝置作爲蝕刻裝置。
如圖16C所示，貫穿孔31X形成於由蝕刻掩模321的開口部321X露出的絕緣層30的延伸部31。能使用已有的樹脂去除程序來形成貫穿孔31X。例如可舉出使用高錳酸鉀溶液等的去鑽污程序或使用CO2雷射等的雷射加工等來作爲樹脂去除程序。
如圖17A所示，形成覆蓋金屬箔304的上表面並具有開口部331X的抗蝕層331。另外，形成完全覆蓋金屬板110的下表面110b的抗蝕層332。例如能使用針對接下來的程序的電鍍程序具有耐電鍍性的材料作爲抗蝕層331、332的材料。例如，能使用感光性的乾膜抗蝕劑（例如酚醛系樹脂、丙烯酸系樹脂等）等作爲抗蝕層331、332。例如，在金屬箔304的上表面及金屬板110的下表面110b分別利用熱壓接層壓乾膜，並利用光刻法對該乾膜進行圖案化而形成抗蝕層331、332。此外在圖16B及16C的蝕刻程序中使用的蝕刻掩模321及保護層322可不被剝離，而將蝕刻掩模321和保護層322用來作為抗蝕層331、332。
並且，如圖17A所示，使用金屬板110作爲電鍍供電層對結構體311實施電鍍。藉由電解電鍍，電鍍膜153（電鍍金屬）逐漸沉積並生長在暴露於貫穿孔10X和31X的第二金屬板110的突起部22的上表面22a。在本例中，電鍍膜153是銅電鍍膜。因爲絕緣層30的延伸部31較薄，所以電鍍膜153也在貫穿焊盤部211及金屬箔304的貫穿孔211X的內表面析出生長。並且，如圖17B所示，利用電鍍膜153填充貫穿孔31X、211X。電鍍膜153將金屬板110的突起部22、焊盤部211以及金屬箔304連接。這樣，填充到貫穿孔31X、211X內的電鍍膜153形成爲圖11A所示的連接通路40。
電解電鍍允許電鍍膜153（電鍍金屬）逐漸沉積並生長在暴露於貫穿孔10X和31X的第二金屬板110的突起部22的上表面22a。在本例中，電鍍膜153是銅電鍍膜。由於絕緣層30的延伸部31較薄，所以電鍍膜153也沉積並生長在第一金屬板100中的貫穿孔10X的壁面。因此，如圖7B所示，貫穿孔10X、31X被電鍍膜153填充。電鍍膜153將第二金屬板110的突起部22連接到第一金屬板100。將貫穿孔10X和31X填充的電鍍膜153可作為圖1A中所示的連接通路40。
接著，將抗蝕層331、332去除。例如，利用鹼性的剝離液將抗蝕層331、332去除。
在第二實施例中，連接通路40例如由電鍍金屬（電鍍膜153）形成且不包括晶種層。例如，在將銅箔應用於絕緣層的兩個相對表面的敷銅芯而用於製造佈線基板時，為了在絕緣層的貫穿孔中形成連接通路，需要在絕緣層中貫穿孔的壁面上形成晶種層。就此而言，本實施例的製造程序中，形成晶種層是並非必要的。這使製造時間得以縮短。
如圖18A所示，在金屬板110的下表面110b形成保護層341。保護層341完全包覆金屬板110的下表面110b。保護層341例如是抗蝕層。能使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲該抗蝕層的材料。例如，可使用感光性的乾膜抗蝕劑或者液態的光致抗蝕劑作爲抗蝕層。例如能使用酚醛系樹脂、丙烯酸系樹脂等作爲這樣的抗蝕層的材料。例如在使用感光性的乾膜抗蝕劑的情況下，利用熱壓接將乾膜層壓於金屬板110的下表面110b，利用曝光和顯影對該乾膜進行圖案化而形成保護層341。在使用液態的光致抗蝕劑的情況下，也能經由同樣的程序形成保護層341。
接著，對金屬箔304進行蝕刻。由此，如圖18B所示，得到包括埋設於絕緣層30的佈線層210的結構體312。在作爲金屬箔304使用銅箔的情況下，能使用氯化鐵溶液或者氯化銅溶液等作爲蝕刻液，能使用噴霧蝕刻裝置作爲蝕刻裝置。然後，將保護層341去除。在作爲保護層341使用抗蝕層的情況下，例如能利用鹼性的剝離液將保護層341去除。
如圖19A所示，在金屬板110的下表面110b形成具有開口部351X的蝕刻掩模351。蝕刻掩模351形成於與圖11A所示的第二佈線層20的佈線部21相應的位置。與上述的每個蝕刻掩模相同，能使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲蝕刻掩模351。另外，利用保護層352包覆結構體312的上表面，也就是絕緣層30及第一佈線層210。與上述的每個保護層相同，能使用針對接下來的程序的蝕刻程序具有耐蝕刻性的材料作爲保護層352。
如圖19B所示，藉由從蝕刻掩模351的開口部351X對金屬板110實施蝕刻程序，形成使絕緣層30的下表面30b露出的貫穿孔，因此形成第二佈線層20的佈線部21。
如圖19C所示，將蝕刻掩模351及保護層352去除（參照圖19B）。在作爲蝕刻掩模351及保護層352分別使用抗蝕層的情況下，例如能利用鹼性的剝離液將蝕刻掩模351及保護層352去除。
如圖20A所示，形成具有開口部51X的阻焊層51和具有開口部52X的阻焊層52。阻焊層51的每個開口部51X使第一佈線層210的上表面210a的一部分露出。阻焊層52的每個開口部52X使第二佈線層20的佈線部21的下表面21b的一部分露出。例如，藉由層壓感光性的樹脂膜，或者塗佈液態或膏狀的樹脂，並利用光刻法將該樹脂曝光和顯影而圖案化爲所需的形狀，由此得到阻焊層51。同樣地，例如，藉由層壓感光性的樹脂膜，或者塗佈液態或者膏狀的樹脂，並利用光刻法將該樹脂曝光和顯影而圖案化爲所需的形狀，由此得到阻焊層52。
如圖20B所示，在阻焊層51的每個開口部51X內露出的第一佈線層210的上表面210a形成表面處理層61。例如在表面處理層61是Ni層/Au層的情況下，在第一佈線層210的上表面210a層積Ni層，並在該Ni層之上層積Au層而形成表面處理層61。Ni層及Au層例如能利用無電解電鍍法形成。
另外，在阻焊層52的每個開口部52X內露出的第二佈線層20的佈線部21的下表面21b形成表面處理層62。例如在表面處理層62是Ni層/Au層的情況下，在佈線部21的下表面21b層積Ni層，並在該Ni層之上層積Au層而形成表面處理層62。此外，Ni層及Au層例如能利用無電解電鍍法形成。
第二實施例的優點除了與上述第一實施例的（1-1）至（1-3）相同之外，還具有以下優點。
（2-1）利用將金屬箔304使用於供電層的電解電鍍法形成第一佈線層210。因此，與對金屬板進行蝕刻來形成佈線層的情況相比，能將第一佈線層210所包含的佈線部212微細化。因此，能得到佈線密度高的佈線基板201。
（2-2）在支承體301的兩面黏貼帶載體的金屬箔302，使用帶載體的金屬箔302的金屬箔304形成了兩個結構體311（參照圖15B）。因此，在得到結構體311之前的製造程序中，能避免結構體130產生翹曲。
上述每個實施例也可以按如下變更。
在上述每個實施例中，在第一佈線層10、210的上表面10a、210a形成有表面處理層61，但也可以省略表面處理層61。在該情況下，第一佈線層10、210的上表面10a、210a用來當作外部連接端子P1，且能在外部連接端子P1上搭載半導體芯片等電子部件或其他的佈線基板。
在上述每個實施例中，在第二佈線層20的佈線部21的下表面21b形成有表面處理層62，但是也可以省略表面處理層62。在該情況下，第二佈線層20的佈線部21的下表面21b用來當作外部連接端子P2，且能在外部連接端子P2上利用焊錫等的凸點以安裝主板等電路基板。
在上述每個實施例中，在第二佈線層20的佈線部21的下表面21b所形成的表面處理層62的表面用來當作外部連接端子P2，但是也可以用來當作將第二佈線層20的佈線部21安裝於電路基板等的凸點。
圖22A至22C示出在第二佈線層20形成佈線部25來當作凸點的程序的一例。
如圖22A所示，在金屬板110的下表面110b的期望位置形成抗蝕層361。該抗蝕層361相應於形成凸點的位置。
接著，如圖22B所示，對金屬板110（參照圖22A）實施蝕刻程序，將位於比絕緣層30的下表面30b靠下方的位置的佈線部25（端子部）形成於第二佈線層20。與突起部22（埋入部）相同，該佈線部25的側面25c形成爲曲面狀，並從佈線部25的下表面25b朝絕緣層30的下表面30b以橫向擴展的方式彎曲。因此，俯視時的佈線部25的剖面從佈線部25的下表面25b朝向絕緣層30的下表面30b變大。此外，佈線部25的側面25c從佈線部25的下表面25b到絕緣層30的下表面30b朝向佈線部25的內側凹陷。然後，如圖22C所示，將抗蝕層361（參照圖22B）去除。這樣形成的佈線部25可用來當作凸點使用。
在上述每個實施例中，也可以形成搭載半導體芯片的焊盤（芯片焊盤）。
如圖23A所示，佈線基板401包括第一佈線層410和第二佈線層420。第一佈線層410包括焊盤部411。第二佈線層420包括焊盤部421。阻焊層51將絕緣層30的上表面和第一佈線層410的一部分包覆，包括使焊盤部411的上表面露出的開口部51X。阻焊層52部分包覆絕緣層30的下表面和第二佈線層420，阻焊層52包括使焊盤部421的下表面的一部分露出的開口部52X。
如圖23B所示，半導體芯片481以面朝上的方式安裝在焊盤部411。利用半導體芯片481的下表面481b與焊盤部411的上表面411a之間的黏合層（省略圖示）將半導體芯片481搭載於焊盤部411上。半導體芯片481的上表面481a的電極端子（省略圖示）借由金屬線482連接到在阻焊層51的開口部51X內露出的第一佈線層410的上表面410a。在該第一佈線層410的上表面410a形成有與第一實施例的佈線基板1同樣的表面處理層（省略圖示）。例如能使用環氧樹脂等的芯片黏接材料（芯片接合材料），或在環氧樹脂等絕緣性樹脂中分散有銀填充物的銀膏作爲黏合層。例如能使用金（Au）線、鋁（Al）線或者銅（Cu）線等作爲金屬線482。此外，也可以形成將半導體芯片481和金屬線482覆蓋的樹脂層（例如環氧樹脂）。
藉由這樣在第一佈線層410形成焊盤部411來作爲芯片焊盤，因此能利用佈線基板401作爲搭載半導體芯片481的模塊基板。另外，藉由在第二佈線層420形成焊盤部421，因此使搭載於第一佈線層410的焊盤部411的半導體芯片481的熱可從焊盤部421有效地逸散至外部。此外，第二佈線層420的焊盤部421也可直接連接散熱部件。
圖24A所示的佈線基板501包括第一佈線層510和第二佈線層520。第一佈線層510包括焊盤部511，第二佈線層520包括焊盤部521。另外，第二佈線層520包括位於比絕緣層30的下表面30b靠下方的位置的佈線部522。該佈線部522能用來作爲凸點。如圖24B所示，半導體芯片581以面朝上的方式安裝在第一佈線層510的焊盤部511。利用半導體芯片581的下表面581b和焊盤部511的上表面511a之間的黏合層（省略圖示）將半導體芯片581搭載於焊盤部511上。半導體芯片581的上表面581a的電極端子（省略圖示）借由金屬線582連接到第一佈線層510的上表面510a。在該第一佈線層510的上表面510a形成有與第一實施例的佈線基板1同樣的表面處理層（省略圖示）。例如能使用環氧樹脂等的芯片黏接材料（芯片接合件），或在環氧樹脂等絕緣性樹脂中分散有銀填充物的銀膏作爲黏合層。例如能使用金（Au）線、鋁（Al）線或者銅（Cu）線等作爲金屬線582。此外，也可以形成將半導體芯片481和金屬線482覆蓋的樹脂層（例如環氧樹脂）。
藉由這樣在第一佈線層510形成焊盤部511作爲芯片焊盤，因此能利用佈線基板501作爲搭載半導體芯片581的模塊基板。另外，藉由在第二佈線層520形成焊盤部521，因此能使搭載於第一佈線層510的焊盤部511的半導體芯片581的熱從焊盤部521有效地逸散至外部。此外，第二佈線層520的焊盤部521也能直接連接散熱部件。
也可以將上述每個實施例的構成部件的形狀適當變更。
如圖25A所示，也可以將絕緣層30所接觸的面作爲粗化面。在圖25A的例子中，將第一佈線層10的下表面10b及側面10c作爲粗化面，並將第二佈線層20的突起部22（埋入部）的側面22b及上表面22a作爲粗化面。藉由這樣的粗化面，可提高佈線層10、20與絕緣層30之間的貼合度。例如能使用黑化程序、蝕刻程序、雷射程序或者噴砂程序等，作爲形成粗化面的粗化程序。此外，也可以在第一佈線層10和第二佈線層20中的任一方形成粗化面。
如圖25B所示，也可以使絕緣層30的延伸部31的貫穿孔31X的內徑大於第一佈線層10的貫穿孔10X的內徑。例如，在形成第一佈線層10的貫穿孔10X後，對形成貫穿孔31X時的樹脂去除程序的程序時間進行調整，因此能形成內徑大於貫穿孔10X的內徑的貫穿孔31X。藉由這樣形成貫穿孔10X、31X，因此能在第一佈線層10與第二佈線層20的突起部22之間形成絕緣層30的延伸部31，並且能使連接通路40與第一佈線層10之間的連接部分的面積、連接通路40與第二佈線層20之間的連接部分的面積增大。
如圖25C所示，也可以使絕緣層30的上表面30a位於比第一佈線層10的上表面10a靠上方的位置。這樣的話，例如在以面朝下將半導體芯片搭載於第一佈線層10的芯片焊盤上時，能形成使搭載半導體芯片變得容易進行的凹部。
如圖25D所示，也可以使連接通路40的上表面40a位於比第一佈線層10的上表面10a靠下方的位置。即使這樣，也可確保連接通路40與第一佈線層10之間的連接性，也就是第一佈線層10與第二佈線層20之間所需的連接性。當連接通路40的上表面40a低於第一佈線層10的上表面10a時，可縮短形成連接通路40的所需的時間，也就是將電鍍的時間縮短。因此，得以縮短製造時間。
在上述每個實施例中，例如在圖6B所示的程序中，對第一金屬板100實施蝕刻來形成貫穿孔10X，但是也可以利用雷射加工來形成貫穿孔10X。在該情況下，貫穿孔31X也能利用雷射加工形成於絕緣層30。在該雷射加工中，例如能使用CO2雷射。此外，也可以在雷射加工後根據需要實施去鑽污程序以將貫穿孔10X、31X的殘渣去除。
在第二實施例中，在支承體301的兩面分別層積帶載體的金屬箔302，使用那些帶載體的金屬箔302的金屬箔304製造包括第一佈線層210的兩個結構體311（參照圖15B），由每個結構體311形成佈線基板201（參照圖11A）。相反的，也可以在支承體301的單面（上表面或者下表面）層積帶載體的金屬箔302，使用該帶載體的金屬箔302的金屬箔304形成佈線基板201。
1‧‧‧佈線基板10‧‧‧第一佈線層10a‧‧‧上表面10b‧‧‧下表面10X‧‧‧貫穿孔20‧‧‧第二佈線層20b‧‧‧下表面21‧‧‧端子部21b‧‧‧下表面22‧‧‧突起部22a‧‧‧上表面22b‧‧‧下表面25‧‧‧佈線部25b‧‧‧下表面25c‧‧‧側面30‧‧‧絕緣層30a‧‧‧上表面30b‧‧‧下表面31‧‧‧延伸部31X‧‧‧貫穿孔40‧‧‧連接通路41‧‧‧通路部42‧‧‧通路部51‧‧‧阻焊層51X‧‧‧開口部52‧‧‧阻焊層52X‧‧‧開口部61‧‧‧表面處理層62‧‧‧表面處理層81‧‧‧半導體芯片82‧‧‧凸點100‧‧‧第一金屬板100a‧‧‧上表面100b‧‧‧下表面100c‧‧‧凹部101‧‧‧蝕刻掩模101X‧‧‧開口部102‧‧‧保護層110‧‧‧第二金屬板110a‧‧‧上表面110b‧‧‧下表面110c‧‧‧凹部111‧‧‧蝕刻掩模111X‧‧‧開口部112‧‧‧保護層120‧‧‧模塑片120a‧‧‧上表面120b‧‧‧下表面130‧‧‧結構體131‧‧‧結構體141‧‧‧蝕刻掩模141X‧‧‧開口部142‧‧‧保護層151‧‧‧抗蝕層151X‧‧‧開口部152‧‧‧抗蝕層153‧‧‧電鍍膜161‧‧‧保護層171‧‧‧蝕刻掩模171X‧‧‧開口部172‧‧‧保護層201‧‧‧佈線基板210‧‧‧第一佈線層210a‧‧‧上表面211‧‧‧焊盤部211b‧‧‧下表面211c‧‧‧側面211X‧‧‧貫穿孔212‧‧‧佈線部212b‧‧‧下表面212c‧‧‧側面301‧‧‧支承體301a‧‧‧上表面301b‧‧‧下表面302‧‧‧金屬箔303‧‧‧載體板304‧‧‧金屬箔305‧‧‧抗蝕層305X‧‧‧開口部311‧‧‧結構體312‧‧‧結構體321‧‧‧蝕刻掩模321X‧‧‧開口部322‧‧‧保護層331‧‧‧抗蝕層331X‧‧‧開口部332‧‧‧抗蝕層341‧‧‧保護層351‧‧‧蝕刻掩模351X‧‧‧開口部352‧‧‧保護層361‧‧‧抗蝕層401‧‧‧佈線基板410‧‧‧第一佈線層410a‧‧‧上表面420‧‧‧第二佈線層411‧‧‧焊盤部411a‧‧‧上表面421‧‧‧焊盤部481‧‧‧半導體芯片481a‧‧‧上表面481b‧‧‧下表面482‧‧‧金屬線501‧‧‧佈線基板510‧‧‧第一佈線層510a‧‧‧上表面511‧‧‧焊盤部511a‧‧‧上表面520‧‧‧第二佈線層521‧‧‧焊盤部522‧‧‧佈線部581‧‧‧半導體芯片581a‧‧‧上表面581b‧‧‧下表面582‧‧‧金屬線P1‧‧‧外部連接端子P2‧‧‧外部連接端子
圖1A是第一實施例的佈線基板的示意剖面圖。 圖1B是圖1A的佈線基板的局部放大剖面圖。 圖2是具備圖1A的佈線基板的半導體裝置的示意剖面圖。 圖3A至圖3D、圖4A至圖4D、圖5A、圖5B、圖6A至圖6C、圖7A、圖7B、圖8A、圖8B、圖9A至圖9C、圖10A以及圖10B是示出圖1A的佈線基板的製造方法的示意剖面圖。 圖11A是第二實施例的佈線基板的示意剖面圖。 圖11B是圖11A的佈線基板的局部放大剖面圖。 圖12A、圖12B、圖13A、圖13B、圖14、圖15A、圖15B、圖16A至圖16C、圖17A、圖17B、圖18A、圖18B、圖19A至圖19C、圖20A以及圖20B是示出圖11A的製造佈線基板的方法的示意剖面圖。 圖21是圖11A的佈線基板的局部放大俯視圖。 圖22A至22C是示出製造佈線基板的方法的變形例示意剖面圖。 圖23A是佈線基板的變形例的示意剖面圖。 圖23B是具備圖23A的佈線基板的半導體裝置的示意剖面圖。 圖24A是佈線基板的變形例的示意剖面圖。 圖24B是具備圖24A的佈線基板的半導體裝置的示意剖面圖。 圖25A至圖25D是示出佈線基板的各種變形例的局部放大剖面圖。
1‧‧‧佈線基板
10‧‧‧第一佈線層
10a‧‧‧上表面
10b‧‧‧下表面
20‧‧‧第二佈線層
20b‧‧‧下表面
21‧‧‧端子部
21b‧‧‧下表面
30‧‧‧絕緣層
30a‧‧‧上表面
30b‧‧‧下表面
31‧‧‧延伸部
40‧‧‧連接通路
51‧‧‧阻焊層
51X‧‧‧開口部
52‧‧‧阻焊層
52X‧‧‧開口部
61‧‧‧表面處理層
62‧‧‧表面處理層
P1‧‧‧外部連接端子
P2‧‧‧外部連接端子

Claims (8)

  1. 一種佈線基板，具備：絕緣層；第一佈線層，其以上表面從該絕緣層露出的狀態埋入到該絕緣層；以及第二佈線層，其包括端子部和埋入部，該端子部位於比該絕緣層的下表面更下方的位置，該端子部與該絕緣層的該下表面接觸，該埋入部埋入到該絕緣層，該埋入部與該端子部連續地且一體地成形；以及連接通路，其連接該第一佈線層和該第二佈線層的該埋入部，該絕緣層包括該第二佈線層的該埋入部與該第一佈線層的下表面之間的延伸部，該絕緣層的該延伸部包括沿厚度方向貫穿該延伸部的貫穿孔，該連接通路形成於貫穿該延伸部的該貫穿孔內，該第一佈線層包括在俯視時與該延伸部的該貫穿孔相同的位置沿厚度方向貫穿該第一佈線層的貫穿孔，該連接通路一體地配設於該第一佈線層的該貫穿孔內和該絕緣層的該貫穿孔內，該連接通路包括：貫穿部，其配設於該第一佈線層的該貫穿孔內；以及連接部，其配設於該絕緣層的該貫穿孔內，該絕緣層的該貫穿孔的內徑大於該第一佈線層的該貫穿孔的內徑。
  2. 根據申請專利範圍第1項所述的佈線基板，其中，該第一佈線層的上表面位於與該絕緣層的上表面相同高度的位置。
  3. 根據申請專利範圍第1項所述的佈線基板，其中， 該第一佈線層的上表面位於比該絕緣層的上表面靠下方的位置。
  4. 根據申請專利範圍第1項所述的佈線基板，其中，該連接通路的上表面位於比該第一佈線層的上表面靠下方的位置。
  5. 根據申請專利範圍第1項所述的佈線基板，其中，與該絕緣層接觸的該第一佈線層的該下表面和該第一佈線層的側面分別是粗化面，與該絕緣層接觸的該埋入部的側面和該埋入部的上表面分別是粗化面。
  6. 一種半導體裝置，具備：申請專利範圍第1項所述的佈線基板；以及搭載於該佈線基板的至少一個電子部件。
  7. 一種佈線基板的製造方法，具備：對包括第一面和位於該第一面相反側的第二面的第一金屬板從該第一面進行蝕刻，因此在該第一金屬板形成第一佈線層；對包括第一面和位於該第一面相反側的第二面的第二金屬板從該第一面進行蝕刻，因此在該第二金屬板形成突起部；以該第一佈線層與半固化狀態的樹脂層的上表面對置、且該突起部與該半固化狀態的樹脂層的下表面對置的方式，在該第一金屬板與該第二金屬板之間配置該半固化狀態的樹脂層；將該第一金屬板和該第二金屬板朝向該半固化狀態的樹脂層按壓，使該半固化狀態的樹脂層固化，因此形成埋設有該第一佈線層和該突起部的絕緣層； 形成貫穿該第一金屬板和該絕緣層並使該突起部的上表面的一部分露出的貫穿孔；利用電解電鍍法在該貫穿孔形成金屬鍍層，因此形成連接該第一金屬板和該第二金屬板的連接通路；對該第一金屬板從該第二面進行蝕刻，將埋設於該絕緣層的該第一佈線層留下；以及對該第二金屬板從該第二面進行圖案化，形成位於比該絕緣層的下表面更下方的位置的佈線部，其中，形成該貫穿孔包括：形成貫穿該第一金屬板以露出該絕緣層的第一貫穿孔；以及藉由使用樹脂去除程序形成第二貫穿孔，該第二貫穿孔於俯視時在與第一貫穿孔相同的位置處貫穿該絕緣層，其中，形成該第二貫穿孔包括調整該樹脂去除程序的時間，以形成具有比該第一貫穿孔大的直徑的該第二貫穿孔。
  8. 一種佈線基板的製造方法，具備：準備支承板，該支承板包括載體板和隔著剝離層層積於該載體板的下表面的金屬箔；利用電解電鍍法在該支承板的該金屬箔的下表面形成第一佈線層；對金屬板進行蝕刻而在該金屬板形成突起部；以該第一佈線層與半固化狀態的樹脂層的上表面對置、該突起部與該半固化狀態的樹脂層的下表面對置的方式，在該支承板與該金屬板之間配置該半固化狀態的樹脂層；將該支承板和該金屬板朝向該半固化狀態的樹脂層按壓，使該半固化狀態的樹脂層固化，形成埋設有該第一佈線層和該突起部的絕緣層； 將該載體板從該金屬箔剝離；形成貫穿該金屬箔、該第一佈線層以及該絕緣層並使該突起部的上表面的一部分露出的貫穿孔；利用電解電鍍法在該貫穿孔形成金屬鍍層，因此形成連接該第一佈線層和該金屬板的連接通路；將該金屬箔去除；以及對該金屬板進行圖案化而形成位於比該絕緣層的下表面更下方的位置的佈線部，其中，形成該貫穿孔包括：形成貫穿該金屬箔及該第一佈線層兩者以露出該絕緣層的第一貫穿孔，以及藉由使用樹脂去除程序形成第二貫穿孔，該第二貫穿孔於俯視時在與第一貫穿孔相同的位置處貫穿該絕緣層，其中，形成該第二貫穿孔包括調整該樹脂去除程序的時間，以形成具有比該第一貫穿孔大的直徑的該第二貫穿孔。
TW107114766A 2017-05-12 2018-05-01 佈線基板和製造佈線基板的方法 TWI778056B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-095240 2017-05-12
JP2017095240A JP6856444B2 (ja) 2017-05-12 2017-05-12 配線基板、配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201901889A TW201901889A (zh) 2019-01-01
TWI778056B true TWI778056B (zh) 2022-09-21

Family

ID=64096700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114766A TWI778056B (zh) 2017-05-12 2018-05-01 佈線基板和製造佈線基板的方法

Country Status (4)

Country Link
US (2) US20180331026A1 (zh)
JP (1) JP6856444B2 (zh)
CN (1) CN108878373B (zh)
TW (1) TWI778056B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828510B1 (en) * 1999-06-02 2004-12-07 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
TW200625559A (en) * 2004-07-07 2006-07-16 Nec Corp Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US20090309231A1 (en) * 2008-06-17 2009-12-17 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
TW201631715A (zh) * 2014-11-27 2016-09-01 新光電氣工業股份有限公司 佈線基板、製造佈線基板之方法及電子組件裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298143A (ja) 1998-04-10 1999-10-29 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造方法
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
JP3769587B2 (ja) * 2000-11-01 2006-04-26 株式会社ノース 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
JP2009194312A (ja) 2008-02-18 2009-08-27 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5010669B2 (ja) * 2009-12-07 2012-08-29 パナソニック株式会社 配線基板及びその製造方法
JP5580374B2 (ja) * 2012-08-23 2014-08-27 新光電気工業株式会社 配線基板及びその製造方法
JP5315447B2 (ja) * 2012-09-03 2013-10-16 新光電気工業株式会社 配線基板及びその製造方法
JP2022038851A (ja) * 2020-08-27 2022-03-10 新光電気工業株式会社 ループ型ヒートパイプ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828510B1 (en) * 1999-06-02 2004-12-07 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
TW200625559A (en) * 2004-07-07 2006-07-16 Nec Corp Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US20090309231A1 (en) * 2008-06-17 2009-12-17 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
TW201631715A (zh) * 2014-11-27 2016-09-01 新光電氣工業股份有限公司 佈線基板、製造佈線基板之方法及電子組件裝置

Also Published As

Publication number Publication date
US20210151371A1 (en) 2021-05-20
US11923282B2 (en) 2024-03-05
CN108878373B (zh) 2023-10-17
JP6856444B2 (ja) 2021-04-07
TW201901889A (zh) 2019-01-01
US20180331026A1 (en) 2018-11-15
CN108878373A (zh) 2018-11-23
JP2018195600A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
TWI451536B (zh) 多層配線基板及其製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
JP5231340B2 (ja) 配線基板の製造方法
US8464423B2 (en) Method of manufacturing a printed circuit board having metal bumps
US20120211464A1 (en) Method of manufacturing printed circuit board having metal bump
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP7064349B2 (ja) 配線基板及びその製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2016208007A (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR101055586B1 (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
JP2016063130A (ja) プリント配線板および半導体パッケージ
TW201511626A (zh) 晶片封裝基板及其製作方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5176676B2 (ja) 部品内蔵基板の製造方法
TWI778056B (zh) 佈線基板和製造佈線基板的方法
US7964106B2 (en) Method for fabricating a packaging substrate
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
TW202205555A (zh) 電子封裝及其製造方法
JP2002246510A (ja) 配線基板及びテープキャリア並びにこれを用いた半導体装置
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2012099808A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent