JP2012099808A - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP2012099808A JP2012099808A JP2011227066A JP2011227066A JP2012099808A JP 2012099808 A JP2012099808 A JP 2012099808A JP 2011227066 A JP2011227066 A JP 2011227066A JP 2011227066 A JP2011227066 A JP 2011227066A JP 2012099808 A JP2012099808 A JP 2012099808A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- bump
- layer
- carrier
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000009713 electroplating Methods 0.000 claims abstract description 13
- 238000007772 electroless plating Methods 0.000 claims description 17
- 239000003351 stiffener Substances 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 27
- 238000007747 plating Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】回路基板の製造工程を単純化することができ、それによってリードタイムを短縮することができるとともに、バンプが外力によって破壊されたり反ることを防止することができる回路基板の製造方法を提供する。
【解決手段】本発明による回路基板１００の製造方法は、（Ａ）キャリアの一面にバンプ用キャビティを形成する段階と、（Ｂ）電解めっき工程によりバンプ用キャビティにバンプ１３０を形成する段階と、（Ｃ）バンプ１３０を塗布するように、キャリアの一面に絶縁層１４０を積層する段階と、（Ｄ）バンプ１３０に連結されたビア１５５を含む回路層１５０を絶縁層１４０に形成する段階と、（Ｅ）キャリアを除去する段階と、を含むものである。
【選択図】図１１Ａ
【解決手段】本発明による回路基板１００の製造方法は、（Ａ）キャリアの一面にバンプ用キャビティを形成する段階と、（Ｂ）電解めっき工程によりバンプ用キャビティにバンプ１３０を形成する段階と、（Ｃ）バンプ１３０を塗布するように、キャリアの一面に絶縁層１４０を積層する段階と、（Ｄ）バンプ１３０に連結されたビア１５５を含む回路層１５０を絶縁層１４０に形成する段階と、（Ｅ）キャリアを除去する段階と、を含むものである。
【選択図】図１１Ａ
Description
本発明は、回路基板の製造方法に関する。
最近、電子産業の発達につれて、電子部品の高性能化、高機能化、小型化が求められており、これにより、ＳＩＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）、３Ｄパッケージなどの表面実装部品用基板においても、高集積化、薄型化、微細回路パターン化に対する要求が高まっている。
特に、電子部品の基板への表面実装技術において、半導体チップと印刷回路基板との電気的連結のために、ワイヤボンディング方式及びフリップチップボンディング方式が用いられている。
ここで、ワイヤボンディング方式は、設計回路が印刷された半導体チップを接着剤を利用して印刷回路基板にボンディングさせ、印刷回路基板のリードフレームと半導体チップの金属端子（即ち、パッド）との間の情報送受信のために金属ワイヤで接続させた後、電子素子及びワイヤを熱硬化性樹脂または熱可塑性樹脂などでモールドする。
このようなワイヤボンディング方式は、他のパッケージング方式に比べ生産性が高いが、ワイヤを利用して印刷回路基板と連結しなければならないため、モジュールのサイズが大きくなり、追加工程を要するという欠点がある。このため、最近は、フリップチップボンディング方式が多く用いられている実情である。
フリップチップボンディング方式は、半導体チップに金、半田あるいはその他の金属などの材料で数十μｍ〜数百μｍのサイズの外部接続端子（即ち、バンプ）を形成し、既存のワイヤボンディングによる実装方法とは反対に、バンプが形成された半導体チップを裏返して（ｆｌｉｐ）表面が基板方向に向かうように実装させる。
図１は、従来技術によるフリップチップボンディングに用いられる回路基板の断面図である。
図１に図示したように、従来技術による回路基板１０は、パッド３を含む回路層４が形成される絶縁層５と、パッド３に備えられ、外部素子と連結される半田ボール１と、回路層４を保護し、半田ボール１を露出させる開口部を備えた半田レジスト層２と、を含む構成である。
しかし、従来技術によるフリップチップボンディングに用いられる回路基板の製造方法は、次のような問題点を有する。
まず、半田ボール１を形成するためには、半田レジスト層２に開口部を加工する工程と、半田ペーストを印刷する工程と、半田ペーストをリフローする工程と、を行わなければならない。従って、回路基板の製造工程が複雑となり、それによって、長いリードタイム（ｌｅａｄ ｔｉｍｅ）を要するという問題点が存在する。
また、半田ボール１がパッド３のみによって支持されるため、半田ボール１の接合強度が弱くて、せん断力のような外力によって半田ボール１が破壊されたり、反りが発生するという問題点が存在する。
本発明は、上記のような問題点を解決するためになされたものであり、本発明の目的は、外部連結端子の役割を遂行するバンプを追加工程を行うことなく、回路層とともに形成することができる回路基板の製造方法を提供することにある。
本発明の好ましい実施例による回路基板の製造方法は、（Ａ）キャリアの一面にバンプ用キャビティを形成する段階と、（Ｂ）電解めっき工程により前記バンプ用キャビティにバンプを形成する段階と、（Ｃ）前記バンプを塗布するように、前記キャリアの一面に絶縁層を積層する段階と、（Ｄ）前記バンプに連結されたビアを含む回路層を前記絶縁層に形成する段階と、（Ｅ）前記キャリアを除去する段階と、を含む構成である。
ここで、前記バンプ用キャビティを形成する段階において、前記バンプ用キャビティは、前記キャリアの他面方向に向かって幅が細くなることを特徴とする。
また、前記バンプを形成する段階において、前記バンプは、前記キャリアの一面から突出するように形成することを特徴とする。
また、前記バンプ用キャビティを形成する段階において、前記キャリアは、金属で形成されることを特徴とする。
また、前記バンプを形成する段階の前に、前記キャリアの一面に、無電解めっき工程により無電解めっき層を形成する段階をさらに含むことを特徴とする。
また、前記キャリアを除去する段階の後に、露出した前記バンプを含む前記絶縁層に残存する前記無電解めっき層を除去する段階をさらに含むことを特徴とする。
また、前記バンプを形成する段階において、前記キャリアの一面に、電解めっき工程により受動素子用端子、スティフナ、放熱層、または電磁波遮蔽層を形成することを特徴とする。
また、前記絶縁層を積層する段階において、前記受動素子用端子、前記スティフナ、前記放熱層、または前記電磁波遮蔽層は、前記絶縁層に埋め込まれることを特徴とする。
また、前記絶縁層を積層する段階において、前記絶縁層は、熱硬化性絶縁層であることを特徴とする。
また、前記回路層を前記絶縁層に形成する段階の後に、前記絶縁層にビルドアップ層を形成する段階をさらに含むことを特徴とする。
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
本発明によると、バンプ用キャビティをキャリアに形成してバンプを形成することにより、別の半田ボールの形成工程を省略することができるため、回路基板の製造工程を単純化することができ、それによってリードタイムを短縮することができる長所がある。
また、本発明によると、バンプはメッキ工程によりビアと連結されるだけでなく、絶縁層に埋め込まれるため、バンプと回路基板本体との接合強度が非常に大きい。従って、バンプが外力によって破壊されたり反ることを防止することができる効果がある。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意するべきである。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合は、その詳細な説明を省略する。
以下、添付された図面を参照して、本発明の好ましい実施例を詳細に説明する。
図２から図１１Ｂは、本発明の好ましい実施例による回路基板の製造方法を工程順に図示した断面図である。
図２から図１１Ｂに図示されたように、本実施例による回路基板１００の製造方法は、（Ａ）キャリア１１０の一面１１１にバンプ用キャビティ１１５を形成する段階と、（Ｂ）電解めっき工程によりバンプ用キャビティ１１５にバンプ１３０を形成する段階と、（Ｃ）バンプ１３０を塗布するように、キャリア１１０の一面１１１に絶縁層１４０を積層する段階と、（Ｄ）バンプ１３０に連結されたビア１５５を含む回路層１５０を絶縁層１４０に形成する段階と、（Ｅ）キャリア１１０を除去する段階と、を含む構成である。
まず、図２及び図３に図示されたように、キャリア１１０を準備した後、キャリア１１０の一面１１１にバンプ用キャビティ１１５を形成する段階を行う。ここで、キャリア１１０は、製造工程中に回路基板の構成要素を支持する役割を遂行するものであり、例えば、ステンレス鋼（Ｓｔａｉｎｌｅｓｓ Ｓｔｅｅｌ）などの金属または有機樹脂材で形成することができる。金属でキャリア１１０を形成する場合、後述するバンプ１３０の電解めっき工程でキャリア１１０が引込線の役割をするため、別の無電解めっき層１２０を形成する必要がない長所がある。また、有機樹脂材でキャリア１１０を形成する場合、デスミア処理したり、有機樹脂材の硬化程度を調節して表面の粗さを制御することにより、最終段階でキャリア１１０を容易に分離することができる。
一方、バンプ用キャビティ１１５は、レーザー（ＹＡＧレーザーまたはＣＯ２レーザー）、インプリント（ｉｍｐｒｉｎｔ）またはドリルを利用して加工することができる。この際、バンプ用キャビティ１１５の形状が最終的なバンプ１３０の形状を決めるため、必要なバンプ１３０の形状を考慮してバンプ用キャビティ１１５を形成する。バンプ用キャビティ１１５の形状は、特に限定されるものではないが、バンプ１３０と外部素子との精密な整合のために、バンプ１３０が「Ｖ」状になるように製作することが好ましい。従って、バンプ用キャビティ１１５は、キャリア１１０の他面１１３の方向に向かって幅が細くなるように形成することが好ましい。
次に、図４から図６に図示されたように、バンプ用キャビティ１１５にバンプ１３０を形成する段階を行う。ここで、バンプ１３０は、外部連結端子の役割を遂行するものであり、電解めっき工程により形成する。従って、従来技術による半田ボールと異なって、半田ペーストを印刷する工程及び半田ペーストをリフローする工程などを省略することができ、回路基板の製造工程を単純化することができる。本段階を具体的に説明すると、まず、電解めっき工程の前に、無電解めっき工程によりキャリア１１０の一面１１１に無電解めっき層１２０を形成することが好ましい（図４参照）。ここで、無電解めっき層１２０は、電解めっき工程で引込線の役割を遂行する。但し、キャリア１１０を金属で形成する場合、キャリア１１０自体が引込線の役割をするため、無電解めっき層１２０を形成する必要がないということは、上述のとおりである。
その後、電解めっき工程を行う際、バンプ用キャビティ１１５にのみ選択的にバンプ１３０を形成するために、メッキレジスト１３３を利用することができる（図５参照）。まず、メッキレジスト１３３をキャリア１１０の一面１１１に塗布した後、露光及び現像によりバンプ用キャビティ１１５に対応する開口部１３５をパターニングする。その後、開口部１３５内の無電解めっき層１２０に電解めっき層が析出されるように、無電解めっき層１２０に電気を供給してバンプ１３０を形成する。バンプ１３０が形成された後、メッキレジスト１３３は、除去する（図６参照）。この際、メッキレジスト１３３の厚さによって、バンプ１３０は、キャリア１１０の一面１１１から突出するように形成される。バンプ１３０の突出部１３１は、後述する段階でキャリア１１０に積層する絶縁層１４０に埋め込まれ（図７参照）、これにより、最終的にバンプ１３０と回路基板１００本体との強い接着強度を具現することができる。
一方、前記電解めっき工程を行う時、メッキレジスト１３３にバンプ用キャビティ１１５に対応する開口部１３５だけでなく、受動素子用端子１３７とスティフナ（ｓｔｉｆｆｅｎｅｒ）１３９に対応する開口部１３５をパターニングして、受動素子用端子１３７またはスティフナ１３９を形成することができる。ここで、受動素子用端子１３７は、受動素子と回路層１５０とを連結する役割をし、スティフナ１３９は、基板の反り（ｗａｒｐａｇｅ）を防止する役割をする。この際、受動素子用端子１３７の一面は、キャリア１１０が除去された後に絶縁層１４０の露出面と同一平面を成すため（図１１Ａ及び図１１Ｂ参照）、受動素子用端子１３７に半田ボールなどを印刷する時に気泡が発生しないため、受動素子用端子１３７と半田ボールの結合信頼性を確保することができる長所がある。一方、受動素子用端子１３７とスティフナ１３９を形成する方式と同一の方式でメッキレジスト１３３に開口部１３５をパターニングして、熱を放出する放熱層や電磁波を遮蔽する電磁波遮蔽層を形成することができる。
次に、図７に図示されたように、バンプ１３０を塗布するように、キャリア１１０の一面１１１に絶縁層１４０を積層する段階を行う。ここで、絶縁層１４０を半硬化状態（Ｂ−ｓｔａｇｅ）で積層することにより、キャリア１１０の一面１１１から突出したバンプ１３０の突出部１３１、受動素子用端子１３７、スティフナ１３９、放熱層、または電磁波遮蔽層を絶縁層１４０に埋め込む。また、次の段階で絶縁層１４０に回路層１５０を形成する時、メッキの密着力を強化するために絶縁層１４０は、熱硬化性絶縁層であることが好ましい。しかし、必ずしも絶縁層は、熱硬化性絶縁層に限定されるものではなく、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）またはＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などのエポキシ樹脂を利用することができるということはいうまでもない。
次に、図８から図９Ａに図示されたように、バンプ１３０に連結されたビア１５５を含む回路層１５０を絶縁層１４０に形成する段階を行う。本段階をより詳細に説明すると、絶縁層１４０にバンプ１３０に対応するビアホール１４５をＹＡＧレーザーまたはＣＯ２レーザーなどを利用して加工する（図８参照）。その後、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）またはサブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）などのメッキ工程によりビア１５５を含む回路層１５０を形成する（図９Ａ参照）。この際、回路層１５０を保護するために、回路層１５０の露出面には、半田レジスト層１７０を塗布することができ、外部素子と電気的連結のために、露光、現像工程により、半田レジスト層１７０には、ホール１７５を加工することができる。
一方、図９Ｂに図示されたように、絶縁層１４０には、多数の回路パターン１６３と絶縁資材１６５とを交互に積層したビルドアップ層１６０を備え、ビルドアップ層１６０の露出面に半田レジスト層１７０を塗布して、多層構造の回路基板を製作することができる。
次に、図１０Ａから図１１Ａに図示されたように、キャリア１１０を除去する段階を行う。ここで、キャリア１１０は、化学的なエッチング（ｅｔｈｉｎｇ）工程または物理的な離型工程により除去することができる。キャリア１１０を除去した後、露出したバンプ１３０を含む絶縁層１４０に無電解めっき層１２０が残存する場合（図１０Ａ参照）、バンプ１３０が互いに導通される可能性があるという問題点が存在する。従って、ソフトエッチングなどにより残存する無電解めっき層１２０を完全に除去することが好ましい（図１１Ａ参照）。本段階でキャリア１１０を除去すると、バンプ１３０は一端が「Ｖ」状に絶縁層１４０から尖って突出され、他端が絶縁層１４０に埋め込まれてビア１５５と連結される。バンプ１３０の一端が尖っているため、外部素子と精密な整合が可能であり、バンプ１３０の他端が絶縁層１４０に埋め込まれビア１５５と連結されるため、バンプ１３０が外力によって破壊されたり反ることを防止することができる。また、絶縁層１４０は、回路基板１００の最外層に位置して半田レジスト層の役割をするが、上述の段階で既にバンプ１３０の一端が絶縁層１４０から突出するように形成されるため、従来技術による半田レジスト層と異なって、バンプ１３０を露出させるために絶縁層１４０に露光、現像工程を行う必要がないという長所がある。さらに、キャリア１１０を除去した後、別の半田レジスト層を形成する必要がないため、半田レジスト層を形成する工程中に発生する可能性がある回路基板の反りを予め防止することができる効果がある。
一方、図１０Ｂから図１１Ｂに図示されたように、絶縁層１４０にビルドアップ層１６０を形成する場合も、キャリア１１０を除去した後、残存する無電解めっき層１２０を除去する同一の工程を行って、多層構造の回路基板１００を製作することができる。
本実施例による回路基板の製造方法は、基本的に印刷回路基板を基準として説明したが、必ずしもこれに限定されるものではなく、半導体チップにも同様に適用されることができる。勿論、回路基板１００が半導体チップである場合、絶縁層１４０は、セラミック系列を利用することが好ましい。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明による回路基板の製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。
本発明は、外部連結端子の役割を遂行するバンプを追加工程を行うことなく、回路層とともに形成することができる回路基板の製造方法に適用可能である。
１ 半田ボール
２ 半田レジスト層
３ パッド
４ 回路層
５ 絶縁層
１０ 回路基板
１００ 回路基板
１１０ キャリア
１１１ キャリアの一面
１１３ キャリアの他面
１１５ バンプ用キャビティ
１２０ 無電解めっき層
１３０ バンプ
１３１ バンプの突出部
１３３ メッキレジスト
１３５ 開口部
１３７ 受動素子用端子
１３９ スティフナ
１４０ 絶縁層
１４５ ビアホール
１５０ 回路層
１５５ ビア
１６０ ビルドアップ層
１６３ 回路パターン
１６５ 絶縁資材
１７０ 半田レジスト層
１７５ ホール
２ 半田レジスト層
３ パッド
４ 回路層
５ 絶縁層
１０ 回路基板
１００ 回路基板
１１０ キャリア
１１１ キャリアの一面
１１３ キャリアの他面
１１５ バンプ用キャビティ
１２０ 無電解めっき層
１３０ バンプ
１３１ バンプの突出部
１３３ メッキレジスト
１３５ 開口部
１３７ 受動素子用端子
１３９ スティフナ
１４０ 絶縁層
１４５ ビアホール
１５０ 回路層
１５５ ビア
１６０ ビルドアップ層
１６３ 回路パターン
１６５ 絶縁資材
１７０ 半田レジスト層
１７５ ホール
Claims (10)
- （Ａ）キャリアの一面にバンプ用キャビティを形成する段階と、
（Ｂ）電解めっき工程により前記バンプ用キャビティにバンプを形成する段階と、
（Ｃ）前記バンプを塗布するように、前記キャリアの一面に絶縁層を積層する段階と、
（Ｄ）前記バンプに連結されたビアを含む回路層を前記絶縁層に形成する段階と、
（Ｅ）前記キャリアを除去する段階と、
を含むことを特徴とする回路基板の製造方法。 - 前記バンプ用キャビティを形成する段階において、
前記バンプ用キャビティは、前記キャリアの他面方向に向かって幅が細くなることを特徴とする請求項１に記載の回路基板の製造方法。 - 前記バンプを形成する段階において、
前記バンプは、前記キャリアの一面から突出するように形成することを特徴とする請求項１に記載の回路基板の製造方法。 - 前記バンプ用キャビティを形成する段階において、
前記キャリアは金属で形成されることを特徴とする請求項１に記載の回路基板の製造方法。 - 前記バンプを形成する段階の前に、
前記キャリアの一面に、無電解めっき工程により無電解めっき層を形成する段階をさらに含むことを特徴とする請求項１に記載の回路基板の製造方法。 - 前記キャリアを除去する段階の後に、
露出した前記バンプを含む前記絶縁層に残存する前記無電解めっき層を除去する段階をさらに含むことを特徴とする請求項５に記載の回路基板の製造方法。 - 前記バンプを形成する段階において、
前記キャリアの一面に、電解めっき工程により受動素子用端子、スティフナ、放熱層、または電磁波遮蔽層を形成することを特徴とする請求項１に記載の回路基板の製造方法。 - 前記絶縁層を積層する段階において、
前記受動素子用端子、前記スティフナ、前記放熱層、または前記電磁波遮蔽層は、前記絶縁層に埋め込まれることを特徴とする請求項７に記載の回路基板の製造方法。 - 前記絶縁層を積層する段階において、
前記絶縁層は熱硬化性絶縁層であることを特徴とする請求項１に記載の回路基板の製造方法。 - 前記回路層を前記絶縁層に形成する段階の後に、
前記絶縁層にビルドアップ層を形成する段階をさらに含むことを特徴とする請求項１に記載の回路基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100109296A KR101119306B1 (ko) | 2010-11-04 | 2010-11-04 | 회로기판의 제조방법 |
| KR10-2010-0109296 | 2010-11-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012099808A true JP2012099808A (ja) | 2012-05-24 |
Family
ID=46018579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011227066A Pending JP2012099808A (ja) | 2010-11-04 | 2011-10-14 | 回路基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120111728A1 (ja) |
| JP (1) | JP2012099808A (ja) |
| KR (1) | KR101119306B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6533680B2 (ja) * | 2015-03-20 | 2019-06-19 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003218286A (ja) * | 2002-01-25 | 2003-07-31 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
| JP2005236244A (ja) * | 2004-01-19 | 2005-09-02 | Shinko Electric Ind Co Ltd | 回路基板の製造方法 |
| JP2007165513A (ja) * | 2005-12-13 | 2007-06-28 | Shinko Electric Ind Co Ltd | 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法 |
| JP2009064973A (ja) * | 2007-09-06 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2009065114A (ja) * | 2008-05-12 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2009081356A (ja) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2010062430A (ja) * | 2008-09-05 | 2010-03-18 | Shinko Electric Ind Co Ltd | 電子部品パッケージの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4292638B2 (ja) | 1999-08-23 | 2009-07-08 | 日立化成工業株式会社 | 配線板の製造方法 |
| CN100544558C (zh) * | 2004-04-28 | 2009-09-23 | 揖斐电株式会社 | 多层印刷配线板 |
| TWI283916B (en) * | 2005-12-08 | 2007-07-11 | Taiwan Solutions Systems Corp | Manufacturing method of chip package structure |
| KR101009176B1 (ko) * | 2008-03-18 | 2011-01-18 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
| KR20100043547A (ko) * | 2008-10-20 | 2010-04-29 | 삼성전기주식회사 | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 |
-
2010
- 2010-11-04 KR KR1020100109296A patent/KR101119306B1/ko not_active IP Right Cessation
-
2011
- 2011-10-14 JP JP2011227066A patent/JP2012099808A/ja active Pending
- 2011-10-27 US US13/283,329 patent/US20120111728A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003218286A (ja) * | 2002-01-25 | 2003-07-31 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
| JP2005236244A (ja) * | 2004-01-19 | 2005-09-02 | Shinko Electric Ind Co Ltd | 回路基板の製造方法 |
| JP2007165513A (ja) * | 2005-12-13 | 2007-06-28 | Shinko Electric Ind Co Ltd | 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法 |
| JP2009064973A (ja) * | 2007-09-06 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2009081356A (ja) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2009065114A (ja) * | 2008-05-12 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2010062430A (ja) * | 2008-09-05 | 2010-03-18 | Shinko Electric Ind Co Ltd | 電子部品パッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101119306B1 (ko) | 2012-03-16 |
| US20120111728A1 (en) | 2012-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100965339B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
| KR101119303B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
| US20200163223A1 (en) | Method of Manufacturing a Component Carrier Using a Separation Component, the Component Carrier, and a Semifinished Product | |
| US10098243B2 (en) | Printed wiring board and semiconductor package | |
| JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| US11152293B2 (en) | Wiring board having two insulating films and hole penetrating therethrough | |
| JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| CN109640521B (zh) | 制造具有嵌入式集群的部件承载件的方法以及部件承载件 | |
| JP2012195447A (ja) | 配線基板及びその製造方法 | |
| JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
| US20200205300A1 (en) | Component Carrier Comprising Pillars on a Coreless Substrate | |
| JP6669330B2 (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
| JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
| CN116709645A (zh) | 制造部件承载件的方法及部件承载件 | |
| JP2019087723A (ja) | プリント回路基板及びこれを含む電子素子パッケージ | |
| JP2019067864A (ja) | プリント配線板の製造方法 | |
| KR101119306B1 (ko) | 회로기판의 제조방법 | |
| TWI778056B (zh) | 佈線基板和製造佈線基板的方法 | |
| WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
| JP2001015912A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| KR20160103270A (ko) | 인쇄회로기판 및 그 제조방법 | |
| US20190013263A1 (en) | Wiring board and semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |