JP2019186319A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP2019186319A
JP2019186319A JP2018072937A JP2018072937A JP2019186319A JP 2019186319 A JP2019186319 A JP 2019186319A JP 2018072937 A JP2018072937 A JP 2018072937A JP 2018072937 A JP2018072937 A JP 2018072937A JP 2019186319 A JP2019186319 A JP 2019186319A
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
connection terminal
layer
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018072937A
Other languages
English (en)
Other versions
JP7386595B2 (ja
JP2019186319A5 (ja
Inventor
浩文 竹内
Hirofumi Takeuchi
浩文 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018072937A priority Critical patent/JP7386595B2/ja
Priority to US16/354,472 priority patent/US10790256B2/en
Priority to TW108109521A priority patent/TWI771573B/zh
Priority to KR1020190034104A priority patent/KR20190116913A/ko
Publication of JP2019186319A publication Critical patent/JP2019186319A/ja
Publication of JP2019186319A5 publication Critical patent/JP2019186319A5/ja
Application granted granted Critical
Publication of JP7386595B2 publication Critical patent/JP7386595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】良好な導電性及び機械的強度を得ながら微細化することができる配線基板、半導体装置及び配線基板の製造方法を提供する。【解決手段】配線基板１００は、絶縁層１３０と、第１の面１３２Ａ及び第１の面１３２Ａと交差する側面を有し、第１の面１３２Ａが絶縁層１３０から露出した接続端子１３２と、を有し、絶縁層１３０に、接続端子１３２の側面の少なくとも一部に沿った空隙１３３が形成されている。【選択図】図１

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関する。
配線基板を製造する際には、導電パッドを覆うようにソルダレジスト層を形成し、導電パッドを露出する開口部をソルダレジスト層に形成し、開口部を通じて突出する導電ポストを形成している。そして、半導体チップ等の電子部品を実装して半導体装置を製造する際には、はんだボール等を用いて、導電ポストと電子部品の導電パッドとを接合している。
特開２０１４−３３０６７号公報
近年、半導体装置及び配線基板の更なる微細化が要求されているが、良好な導電性及び機械的強度を得ながら従来の配線基板を微細化することは困難である。
本発明は、良好な導電性及び機械的強度を得ながら微細化することができる配線基板、半導体装置及び配線基板の製造方法を提供することを目的とする。
配線基板の一態様は、絶縁層と、第１の面及び前記第１の面と交差する側面を有し、前記第１の面が前記絶縁層から露出した接続端子と、を有し、前記絶縁層に、前記側面の少なくとも一部に沿った空隙が形成されている。
開示の技術によれば、良好な導電性及び機械的強度を得ながら微細化することができる。
第１の実施形態に係る配線基板を示す図である。 第１の実施形態に係る配線基板を用いて半導体パッケージを製造する方法を示す断面図である。 配線基板の参考例を示す断面図である。 第１の実施形態に係る配線基板の製造方法を示す断面図（その１）である。 第１の実施形態に係る配線基板の製造方法を示す断面図（その２）である。 第２の実施形態に係る配線基板を示す断面図である。 第３の実施形態に係る配線基板を示す平面図である。 第１の実施形態の変形例を示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１の実施形態）
第１の実施形態について説明する。第１の実施形態は配線基板に関する。
［配線基板の構造］
先ず、配線基板の構造について説明する。図１は、第１の実施形態に係る配線基板の構造を示す図である。図１（ａ）は断面図であり、図１（ｂ）は平面図である。図１（ａ）は図１（ｂ）中のＩ−Ｉ線に沿った断面図に相当する。
図１に示すように、第１の実施形態に係る配線基板１００は、導電層１２０、絶縁層１３０、接続端子１３２及び薄箔１１３を有する。接続端子１３２は、第１の面１３２Ａ及び第１の面１３２Ａと交差する側面を有しており、第１の面１３２Ａが絶縁層１３０から露出している。絶縁層１３０には、接続端子１３２の側面に沿った空隙１３３が形成されている。
絶縁層１３０の材料としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を主成分とする熱硬化性の非感光性樹脂を用いることができる。絶縁層１３０の材料として、例えば、エポキシ系樹脂、フェノール系樹脂、合成ゴム等を主成分とする熱硬化性の感光性樹脂を用いてもよい。接続端子１３２としては、例えば銅（Ｃｕ）ポストが用いられる。
導電層１２０は絶縁層１３０内に設けられ、接続端子１３２に接続されている。導電層１２０は、接続端子１３２に接続された接続部１２２の他に、微細配線１２１及び導電パッド１２３を有する。例えば、微細配線１２１を介して、接続部１２２と導電パッド１２３とが電気的に接続されている。
第１の面１３２Ａは絶縁層１３０の第１の面１３０Ａから露出しており、接続端子１３２の直径は、第１の面１３２Ａから離間するにつれて減少している。導電層１２０は、第１の面１３０Ａとは反対側の第２の面１３０Ｂから露出している。第２の面１３０Ｂは薄箔１１３により覆われており、導電層１２０が薄箔１１３に接している。導電層１２０及び薄箔１１３の材料には、例えば銅等の金属が用いられる。
［配線基板を用いて半導体パッケージを製造する方法］
次に、配線基板１００を用いて半導体パッケージを製造する方法について説明する。図２は、配線基板１００を用いて半導体パッケージを製造する方法を示す断面図である。
先ず、電極パッド５０１を備えた半導体チップ５００を準備し、電極パッド５０１と接続端子１３２との間にはんだボールを介在させてリフローを行う。この結果、図２（ａ）に示すように、はんだボールが溶融し、その一部が空隙１３３に流れ込み、空隙１３３内で凝固し、接続端子１３２の第１の面１３２Ａ及び側面を覆うように、はんだ層５０２が形成される。また、はんだ層５０２により、接続端子１３２と電極パッド５０１とが接合される。次いで、エポキシ樹脂等の封止樹脂５１０により半導体チップ５００を封止する。半導体チップ５００に代えて、キャパシタや抵抗等の電子部品を実装してもよい。
その後、図２（ｂ）に示すように、薄箔１１３を剥離し、導電パッド１２３上にはんだボール５２０を搭載する。はんだボール５２０及びはんだ層５０２の材料としては、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。
このようにして半導体パッケージ５３０を製造することができる。半導体パッケージ５３０は半導体装置の一例である。
ここで、本実施形態に係る配線基板１００の効果について、二つの参考例と比較しながら説明する。図３は、配線基板の参考例を示す断面図である。
図３（ａ）に示す第１の参考例には、接続端子１３２が含まれておらず、接続部１２２上にはんだバンプ１８１が設けられている。第１の参考例と配線基板１００とを比較すると、半導体チップの実装後における、はんだと銅との接合面積が、配線基板１００で大きい。また、半導体チップを引き抜く方向の荷重が作用した場合、第１の参考例では、当該方向に垂直な面のみではんだバンプ１８１と接続部１２２とが接するのに対し、配線基板１００では、図２（ａ）に示すように、はんだ層５０２が接続端子１３２の側面に沿って第１の面１３２Ａの裏側まで回り込んでいる。このため、接続端子１３２がはんだ層５０２の離脱を阻害し、半導体チップも離脱しにくい。従って、配線基板１００は機械的強度の点で第１の参考例よりも有利である。更に、銅の導電率ははんだの導電率より著しく高いため、配線基板１００は電流経路の抵抗の点でも第１の参考例よりも有利である。
図３（ｂ）に示す第２の参考例には、接続部１２２に接続される配線層１９１が絶縁層１３０上に形成され、配線層１９１を覆うようにソルダレジスト層１９０が形成されている。ソルダレジスト層１９０に、配線層１９１の一部を露出する開口部１９２が形成されている。第２の参考例と配線基板１００とを比較すると、ソルダレジスト層１９０の分だけ第２の参考例が厚く、配線基板１００は薄さの点で第２の参考例よりも有利である。更に、第２の参考例の配線基板を製造するためには、ソルダレジスト層１９０の形成に関する塗布、露光、現像及び硬化等の処理が必要となり、配線基板１００は工数及びコストの点でも第２の参考例よりも有利である。
［配線基板の製造方法］
次に、配線基板の製造方法について説明する。図４〜図５は、第１の実施形態に係る配線基板の製造方法を示す断面図である。
先ず、図４（ａ）に示すように、最外層が金属箔である支持体１１０を準備する。支持体１１０としては、例えば、プリプレグ１１１上にキャリア付き金属箔１１４が積層されたものを用いることができる。支持体１１０の厚さは、例えば１８μｍ〜１００μｍ程度とすることができる。
プリプレグ１１１は、例えば、ガラス繊維やアラミド繊維等の織布や不織布（図示せず）にエポキシ系樹脂等の絶縁樹脂を含侵させたものである。キャリア付き金属箔１１４は、銅等の金属箔からなる厚さ１０μｍ〜５０μｍ程度の厚箔（キャリア箔）１１２上に、剥離層（図示せず）を介して、銅等の金属箔からなる厚さ１．５μｍ〜５μｍ程度の薄箔１１３が剥離可能な状態で貼着されたものである。厚箔１１２は、薄箔１１３の取り扱いを容易にするための支持材として設けられている。厚箔１１２の下面は、プリプレグ１１１の上面に接着されている。
図４（ａ）に示すように、キャリア付き金属箔１１４は支持体１１０の両面に設けられており、以降の処理は、両キャリア付き金属箔１１４上で行われる。ただし、図４（ｂ）以降には、キャリア付き金属箔１１４の一方のみを図示する。
支持体１１０の準備後、図４（ｂ）に示すように、支持体１１０の薄箔１１３の上面に、微細配線１２１、接続部１２２及び導電パッド１２３を含む導電層１２０を形成する。具体的には、例えば、支持体１１０の薄箔１１３の上面に、導電層１２０を形成する部分に開口部を備えたレジスト層（ドライフィルムレジスト等）を形成する。そして、キャリア付き金属箔１１４をめっき給電層に利用する電解めっき法により、レジスト層の開口部内に露出する薄箔１１３の上面に銅等を析出させ導電層１２０を形成する。その後、剥離液を用いてレジスト層を剥離することで、支持体１１０の薄箔１１３の上面に、微細配線１２１、接続部１２２及び導電パッド１２３を含む導電層１２０が形成される。
その後、図４（ｃ）に示すように、導電層１２０を覆う絶縁層１３０を薄箔１１３上に形成する。絶縁層１３０の材料としては、上述のように、例えば、熱硬化性の非感光性樹脂又は感光性樹脂を用いることができる。
続いて、図４（ｄ）に示すように、レーザ光の照射により、接続部１２２に達するビアホール１３１を絶縁層１３０に形成する。次いで、デスミア処理により、ビアホール１３１内に露出する接続部１２２に付着した絶縁層１３０の残渣を除去すると共に、接続部１２２の表面及びビアホール１３１の内面を粗化する。
その後、図５（ａ）に示すように、ビアホール１３１内で接続部１２２上に接続端子１３２を形成する。例えば、接続端子１３２は、キャリア付き金属箔１１４をめっき給電層に利用する電解めっき法により形成することができる。接続端子１３２はビアホール１３１内に形成すればよく、絶縁層１３０上にまで形成する必要がないため、シード層の形成及びめっきレジストパターンの形成等は不要である。
続いて、接続端子１３２の周辺にレーザ光を照射することにより、図５（ｂ）に示すように、接続端子１３２の側面に沿う空隙１３３を形成する。プラズマ処理等により空隙１３３を形成してもよい。
次いで、図５（ｃ）に示すように、図５（ｂ）に示す構造体から支持体１１０の一部を除去する。具体的には、支持体１１０に機械的な力を加え、キャリア付き金属箔１１４の薄箔１１３と厚箔１１２との界面を剥離する。前述のように、キャリア付き金属箔１１４は、薄箔１１３上に剥離層（図示せず）を介して厚箔１１２が貼着された構造を有するため、厚箔１１２は、剥離層（図示せず）とともに薄箔１１３から容易に剥離する。
これにより、薄箔１１３のみが絶縁層１３０側に残り、支持体１１０を構成する他の部材（プリプレグ１１１及び厚箔１１２）が除去される。剥離層とともに薄箔１１３から厚箔１１２が剥離する場合の他に、剥離層内で凝集破壊が起こり、薄箔１１３から厚箔１１２が剥離する場合もある。又、剥離層から厚箔１１２が剥離することで、薄箔１１３から厚箔１１２を剥離する場合もある。
このようにして、第１の実施形態に係る配線基板１００を製造することができる。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は配線基板に関する。図６は、第２の実施形態に係る配線基板を示す断面図である。
図６に示すように、第２の実施形態に係る配線基板２００は、接続端子１３２に代えて接続端子２３２を有する。接続端子１３２の第１の面１３２Ａが絶縁層１３０の第１の面１３０Ａと実質的に同じ平面にあるのに対し、接続端子２３２の第１の面２３２Ａは第１の面１３０Ａより深い位置にある。つまり、第１の面２３２Ａは第１の面１３０Ａから後退し、空隙１３３の内側に窪みが存在する。他の構成は第１の実施形態に係る配線基板１００と同様である。
第２の実施形態に係る配線基板２００によっても配線基板１００と同様の効果を得ることができる。更に、接続端子２３２の第１の面２３２Ａが第１の面１３０Ａより深い位置にあるため、半導体チップ等の電子部品の実装時に、はんだボールを接続端子２３２上から位置ずれしにくくすることができる。また、第１の実施形態に係る配線基板１００と比較して、実装後の半導体装置の厚さを薄くすることができる。
接続端子２３２は、接続端子１３２と同様に、キャリア付き金属箔１１４をめっき給電層に利用する電解めっき法により形成することができ、ビアホール１３１がめっき膜で満たされる前に成膜を止めればよい。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は配線基板に関する。図７は、第３の実施形態に係る配線基板を示す平面図である。
図７に示すように、第３の実施形態に係る配線基板３００では、絶縁層１３０に、空隙１３３に代えて空隙３３３が形成されている。空隙１３３が接続端子１３２の側面の全周にわたって形成されているのに対し、空隙３３３は接続端子１３２の側面の一部のみに形成されている。例えば、隣り合う二つの接続端子１３２の間を避けるように空隙３３３が形成されている。他の構成は第１の実施形態に係る配線基板１００と同様である。
第２の実施形態に係る配線基板３００によっても配線基板１００と同様の効果を得ることができる。更に、隣り合う二つの接続端子１３２に関し、空隙３３３が平面視で他方の接続端子１３２から隠されるようにして形成されているため、半導体チップ等の電子部品の実装時に、はんだ層５０２を他方の接続端子１３２側に流れ出しにくくすることができる。
空隙３３３は、空隙１３３と同様に、レーザ光の照射により形成することができ、レーザ光を照射する位置を調整すればよい。
なお、導電層１２０に接続部１２２及び導電パッド１２３が個別に設けられる必要はなく、図８に示すように、接続部１２２が導電パッドを兼ね、接続部１２２上にはんだボール５２０が搭載されてもよい。図８には、第１の実施形態の変形例を図示しているが、第２、第３の実施形態についても同様である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１００ 配線基板
１２０ 導電層
１２２ 接続部
１３０ 絶縁層
１３２ 接続端子
１３２Ａ 第１の面
１３３ 空隙
５００ 半導体チップ
５０１ 電極パッド
５０２ はんだ層
５１０ 封止樹脂
５３０ 半導体パッケージ

Claims (8)

  1. 絶縁層と、
    第１の面及び前記第１の面と交差する側面を有し、前記第１の面が前記絶縁層から露出した接続端子と、
    を有し、
    前記絶縁層に、前記側面の少なくとも一部に沿った空隙が形成されていることを特徴とする配線基板。
  2. 前記空隙は、前記側面の全周にわたって形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記接続端子の直径は、前記第１の面から離間するにつれて減少していることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１の面が前記絶縁層の表面より深い位置にあることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  5. 前記絶縁層内に設けられ、前記接続端子に接続された導電層を有し、
    前記導電層は、前記絶縁層の前記接続端子を露出する面とは反対側の面から露出していることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
  6. 請求項１乃至５のいずれか１項に記載の配線基板と、
    前記配線基板に実装された半導体チップと、
    を有し、
    前記半導体チップは、前記接続端子に接続された電極パッドを有することを特徴とする半導体装置。
  7. 絶縁層にビアホールを形成する工程と、
    前記ビアホール内に、第１の面及び前記第１の面と交差する側面を有し、前記第１の面が前記絶縁層から露出する接続端子を形成する工程と、
    前記絶縁層に、前記側面の少なくとも一部に沿った空隙を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  8. レーザ光の照射により前記空隙を形成することを特徴とする請求項７に記載の配線基板の製造方法。
JP2018072937A 2018-04-05 2018-04-05 配線基板、半導体装置及び配線基板の製造方法 Active JP7386595B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018072937A JP7386595B2 (ja) 2018-04-05 2018-04-05 配線基板、半導体装置及び配線基板の製造方法
US16/354,472 US10790256B2 (en) 2018-04-05 2019-03-15 Wiring board and semiconductor device
TW108109521A TWI771573B (zh) 2018-04-05 2019-03-20 配線基板、半導體裝置及配線基板的製造方法
KR1020190034104A KR20190116913A (ko) 2018-04-05 2019-03-26 배선 기판, 반도체 장치 및 배선 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018072937A JP7386595B2 (ja) 2018-04-05 2018-04-05 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2019186319A true JP2019186319A (ja) 2019-10-24
JP2019186319A5 JP2019186319A5 (ja) 2021-03-11
JP7386595B2 JP7386595B2 (ja) 2023-11-27

Family

ID=68096569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018072937A Active JP7386595B2 (ja) 2018-04-05 2018-04-05 配線基板、半導体装置及び配線基板の製造方法

Country Status (4)

Country Link
US (1) US10790256B2 (ja)
JP (1) JP7386595B2 (ja)
KR (1) KR20190116913A (ja)
TW (1) TWI771573B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196496A (ja) * 2000-01-13 2001-07-19 Shinko Electric Ind Co Ltd 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US20140293547A1 (en) * 2013-03-26 2014-10-02 Via Technologies, Inc. Circuit substrate, semiconductor package and process for fabricating the same
JP2016208007A (ja) * 2015-04-23 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、半導体パッケージ及びその製造方法
JP2017034059A (ja) * 2015-07-31 2017-02-09 イビデン株式会社 プリント配線板、半導体パッケージおよびプリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089157B2 (ja) * 2006-12-15 2012-12-05 新光電気工業株式会社 色素増感型太陽電池モジュールおよびその製造方法
JP5032456B2 (ja) * 2008-08-12 2012-09-26 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法
JP2013110151A (ja) * 2011-11-17 2013-06-06 Elpida Memory Inc 半導体チップ及び半導体装置
JP5853896B2 (ja) 2012-08-03 2016-02-09 富士通株式会社 半導体チップ、半導体装置、および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196496A (ja) * 2000-01-13 2001-07-19 Shinko Electric Ind Co Ltd 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US20140293547A1 (en) * 2013-03-26 2014-10-02 Via Technologies, Inc. Circuit substrate, semiconductor package and process for fabricating the same
JP2016208007A (ja) * 2015-04-23 2016-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板、半導体パッケージ及びその製造方法
JP2017034059A (ja) * 2015-07-31 2017-02-09 イビデン株式会社 プリント配線板、半導体パッケージおよびプリント配線板の製造方法

Also Published As

Publication number Publication date
JP7386595B2 (ja) 2023-11-27
KR20190116913A (ko) 2019-10-15
TW201944505A (zh) 2019-11-16
US10790256B2 (en) 2020-09-29
US20190312003A1 (en) 2019-10-10
TWI771573B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
EP2866257A2 (en) Printed circuit board and manufacturing method thereof and semiconductor pacakge using the same
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6671256B2 (ja) 配線基板及びその製造方法
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
JP2019186330A (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP2019016683A (ja) 配線基板及びその製造方法、半導体パッケージ
JP2018010931A (ja) 配線基板及びその製造方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2014195124A (ja) 部品内蔵配線板の製造方法
JP2021027122A (ja) 半導体装置
US12133330B2 (en) Wiring substrate and semiconductor device
US20230109322A1 (en) Wiring board
US20240234278A9 (en) Interconnect substrate, method of making the same, and semiconductor apparatus
JP2002246510A (ja) 配線基板及びテープキャリア並びにこれを用いた半導体装置
TWI420989B (zh) 印刷電路板及其製造方法
JP2023183319A (ja) 積層基板及び積層基板の製造方法
JP6623056B2 (ja) 配線基板、半導体装置
JP2023183320A (ja) 積層基板及び積層基板の製造方法
JP2012204732A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220809

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220816

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220823

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221028

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231114

R150 Certificate of patent or registration of utility model

Ref document number: 7386595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150