JP2016127066A - バンプ付きプリント配線板およびその製造方法 - Google Patents

バンプ付きプリント配線板およびその製造方法 Download PDF

Info

Publication number
JP2016127066A
JP2016127066A JP2014265129A JP2014265129A JP2016127066A JP 2016127066 A JP2016127066 A JP 2016127066A JP 2014265129 A JP2014265129 A JP 2014265129A JP 2014265129 A JP2014265129 A JP 2014265129A JP 2016127066 A JP2016127066 A JP 2016127066A
Authority
JP
Japan
Prior art keywords
conductor
opening
insulating layer
bump
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014265129A
Other languages
English (en)
Inventor
克彦 丹野
Katsuhiko Tanno
克彦 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014265129A priority Critical patent/JP2016127066A/ja
Publication of JP2016127066A publication Critical patent/JP2016127066A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体素子のフリップチップ接合部に接合されるはんだ端子の、エレクトロマイグレーションの発生による導体パッドとの間の断裂の発生リスクを低くするとともに、バンプのリフローの際のはんだ凝集によるはんだ端子の高さの変化を発生しにくくする。
【解決手段】実施形態のプリント配線板は、絶縁材料からなる基部絶縁層と、基部絶縁層上に形成された、導体パッドを含む導体層と、基部絶縁層上および前記導体層上に形成された、導体パッドを露出する開口を有する被覆絶縁層と、その開口から露出した導体パッド上に設けられた、はんだからなるバンプと、前記開口から露出した前記導体パッド上に前記開口の内壁面から離間して形成された導体ポストとを具え、導体ポストは、はんだと比較して電気抵抗が低くかつ融点が高い金属からなり、バンプは、前記導体ポストの上端面上のみに形成されている。
【選択図】図1

Description

本発明は、バンプ付きプリント配線板およびその製造方法に関する。
特許文献1は、パッケージ基板を開示している。そして、特許文献1は、パッケージ基板と半導体素子との接続部となるバンプを、被覆絶縁層としてのソルダーレジスト層の開口内の導体パッド上へのはんだボールの搭載により形成することを示している。
パッケージ基板と半導体素子との接続部となるバンプは従来、ソルダーレジスト層の開口内に露出した導体パッド上に、例えば特許文献1のようにしてはんだボールを搭載し、あるいはマスクの開口を通してはんだペーストを搭載し、そのはんだボールやはんだペーストを溶融・固化させることにより、ソルダーレジスト層の開口内でソルダーレジスト層の表面よりも高くはんだを突出させて形成している。
特開2006−074002号公報
しかしながら近年の半導体素子の高集積化に伴って、パッケージ基板に搭載される半導体素子のフリップチップ接合部の狭ピッチ化が進み、パッケージ基板のバンプのリフローによって形成されてフリップチップ接合部に接合されるはんだ端子の電流密度が上昇して、はんだ材料へのエレクトロマイグレーションの発生によるはんだ端子と導体パッドとの間の断裂の発生リスクが高まっている。
また、フリップチップ接合部の狭ピッチ化に伴うバンプの小型化により、半導体素子の実装時のはんだ端子の高さひいては半導体素子のスタンドオフ高さ(パッケージ基板表面と半導体素子との隙間の高さ)を確保することが難しくなっており、それゆえ今後は、パッケージ基板表面と実装後の半導体素子との隙間におけるフラックスの洗浄やアンダーフィルの充填が困難になると予想される。
本発明の目的は、半導体素子のフリップチップ接合部に接合されるはんだ端子の、エレクトロマイグレーションの発生による導体パッドとの間の断裂の発生リスクを低くすることである。別の目的は、バンプのリフローの際のはんだ凝集によるはんだ端子の高さの変化を発生しにくくすることである。
本発明のバンプ付きプリント配線板は、
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上および前記導体層上に形成された、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記開口から露出した前記導体パッド上に設けられた、はんだからなるバンプと、
前記開口から露出した前記導体パッド上に前記開口の内壁面から離間して形成された導体ポストと、
を具えるものであって、
前記導体ポストは、前記はんだと比較して電気抵抗が低くかつ融点が高い金属からなり、
前記バンプは、前記導体ポストの上端面上のみに形成されている。
前記導体層を形成する金属と前記導体ポストを形成する金属とは、何れも銅であると好ましい。
前記導体ポストの上端部は、前記被覆絶縁層の上面から突出していると好ましい。
前記バンプは、前記導体ポストの上端面上のみでなく前記導体ポストの側面上にも形成されていてもよい。
前記バンプは、前記開口から露出した前記導体パッドの少なくとも一部も覆っていてもよい。
前記導体ポストの外径は、10μm〜40μmであると好ましい。
本発明のバンプ付きプリント配線板の製造方法は、
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層および前記導体層上に形成された被覆絶縁層と、
を有するプリント配線板を準備することと、
前記被覆絶縁層に、その被覆絶縁層を貫通して前記導体パッドに至る開口を形成することと、
前記開口内に、はんだと比較して電気抵抗が低くかつ融点が高い金属からなり前記導体パッドに電気的に接続する導体ポストを前記開口の内壁面から離間させて形成することと、
前記導体ポストの少なくとも上端面上に粘着層を介してはんだ粒を付着させることと、
前記はんだ粒を加熱によりリフローさせて、前記導体ポストの少なくとも上端面上に前記被覆絶縁層の上面から突出したバンプを形成することと、
を有している。
前記バンプは、前記導体ポストの上端面および側面上と、前記開口から露出した前記導体パッドの少なくとも一部とを覆うように形成されてもよい。
本発明のバンプ付きプリント配線板の一実施形態としての、SMDタイプのパッドを具えるプリント配線板を示す断面図である。 (A)〜(E)は、図1の実施形態のプリント配線板の製造方法の一例を示す断面図である。 (A)〜(E)は、図1の実施形態のプリント配線板の製造方法の一例を図2に引き続いて示す断面図である。 図3(C),(D)に示す製造方法の一変形例を示す断面図である。 (A)〜(D)は、図3(A)〜(E)に示す製造方法の他の一変形例を示す断面図である。 本発明のバンプ付きプリント配線板の他の一実施形態としての、NSMDタイプのパッドを具えるプリント配線板を示す断面図である。 本発明の実施形態のバンプ付きプリント配線板の一適用例を示す断面図である。 本発明の実施形態のバンプ付きプリント配線板の他の一適用例を示す断面図である。
以下に、本発明の実施形態が図面に基づいて説明される。図1は、本発明のバンプ付きプリント配線板の一実施形態としての、SMD(Solder Mask Defined)タイプの導体パッド2aを具えるプリント配線板を示す断面図である。SMDタイプの導体パッドでは、導体パッド2aを形成する導体が、導体パッド(被覆絶縁層3の開口3aから露出している導体の部分)2aより大きい。
実施形態のバンプ付きプリント配線板は、絶縁材料からなる基部絶縁層1と、基部絶縁層1上に形成された、導体パッド2aを含む導体層2と、基部絶縁層1上に形成され、導体パッド2aを露出する開口3aを有する被覆絶縁層3と、開口3aから露出した導体パッド2a上に設けられた、はんだからなるバンプ4と、開口3aから露出した導体パッド2a上に開口3aの内壁面から離間して形成された導体ポスト5と、を具えるものであって、導体ポスト5は、バンプ4のはんだと比較して電気抵抗が低くかつ融点が高い金属からなり、導体ポスト5の上端部は、被覆絶縁層3の上面よりも突出している。バンプ4は、少なくとも導体ポスト5上に形成されている。
基部絶縁層1を形成する絶縁材料は、エポキシ等の樹脂でもよいがセラミックでもよい。導体層2は、導電性金属であればよいが銅であると好ましい。被覆絶縁層3を形成する材料は、絶縁性樹脂フィルムとしてのABF(味の素ビルドアップフィルム:商品名)でもよいが通常のソルダーレジストでもよい。バンプ4同士のピッチ(中心間距離)は、45μm以上で150μm以下が好ましい。これにより例えば搭載した半導体素子同士を超高密度配線で接続するパッケージ基板を形成できる。
バンプ4のはんだは、スズを50%以上含むものであり、導体ポスト5の、バンプ4のはんだと比較して電気抵抗が低くかつ融点が高い金属は、金やニッケルでもよいが、導体パッド2aと同じ金属であると導体パッド2aとの接合強度が高いので好ましく、特に導体パッド2aが銅の場合に、導体ポスト5も銅であると、バンプ4のはんだと比較して何れも電気抵抗が低くかつ融点が高いので好ましい。導体ポスト5の外径は、10μm以上で40μm以下とすると、バンプの狭ピッチ化に対応できかつバンプを補強できる強度を持つので好ましい。
導体ポスト5の上端部が被覆絶縁層3の上面よりも突出しているので、半導体素子の実装時のバンプ4のリフローで形成されたはんだ端子の高さひいては半導体素子のスタンドオフ高さ(パッケージ基板表面と半導体素子との隙間の高さ)を確保でき、パッケージ基板表面と実装後の半導体素子との隙間におけるフラックスの洗浄やアンダーフィルの充填が容易になって半導体素子の実装性が向上する。導体パッド2aの表面からの導体ポスト5の上端の高さは、30μm以上で60μm以下が好ましい。
バンプ4は、被覆絶縁層3の開口3aから露出した導体層2の部分である導体パッド2aの少なくとも一部と導体ポスト5の全体とを覆うように形成されて概ね球状をなしている。バンプ4と導体パッド2aおよび導体ポスト5との接触面積が従来のバンプ4と導体パッド2aとの接触面積よりも大きいので、バンプ4と導体層2との間の電気抵抗が低くなる。しかも導体ポスト5は、バンプ4のはんだと比較して電気抵抗が低い金属で形成されている。これにより電流密度が低くなるので、半導体素子のフリップチップ接合部に接合されるはんだ端子の、エレクトロマイグレーションの発生による導体パッドとの間の断裂の発生リスクが低くなる。バンプ4のはんだと比較して融点が高い金属からなる導体ポスト5を接続端子の芯にしているので、半導体素子の実装のためにバンプ4をリフローさせる際にもはんだの凝集による高さ変化が発生せず、半導体素子のスタンドオフ高さ(パッケージ基板表面と半導体素子との隙間の高さ)を確保することができる。バンプ4のはんだの量が充分多いので、半導体素子の実装時にバンプ4のはんだがリフローにより半導体素子の電極側面にも上って濡れ広がることができ、ファインピッチ形成ができると同時に接続強度も高めることができる。バンプ4は、開口3aから露出した導体パッド2aの全面を覆っていると好ましい。
以下に、図1に示される実施形態のバンプ付きプリント配線板の製造方法の例が図面に基づいて説明される。図2(A)〜(E)および図3(A)〜(E)は、上記実施形態のバンプ付きプリント配線板の製造方法の一例を示す断面図である。
この例のバンプ付きプリント配線板の製造方法では、図2(A)に示されるように、基部絶縁層1と基部絶縁層1上に形成されている導体層2とを有する中間基板が準備される。基部絶縁層1は、例えばエポキシ等の樹脂やセラミックで形成されている。導体層2は、例えばアディティブ法、セミアディティブ法、サブトラクティブ法等によって形成される。導体層2は、例えば銅で形成されている。導体層2は、半導体素子などの電子部品を搭載するための導体パッド2aと、信号線や電源等の図示されない配線とを含む。
図2(B)に示されるように、基部絶縁層1および導体層2上に被覆絶縁層3が形成される。被覆絶縁層3は、例えばエポキシ等の絶縁樹脂からなるソルダーレジストで形成される。被覆絶縁層3には、その被覆絶縁層3を貫通して導体パッド2aに至る開口3aが形成される。被覆絶縁層3の開口3aは、この実施形態ではレーザ、好ましくは小径孔の形成に適しているUVレーザで形成される。レーザの出力を高くすることにより、被覆絶縁層3が十分に溶融し、開口3aの内壁面は導体パッド2aの表面に対し直線的に交差する倒立裁頭円錐状となる。レーザ光束を絞ることにより、被覆絶縁層3で被覆されている導体パッド2aの表面に対する開口3aの内壁面の交差角は45°以上で90°未満とされる。
開口3aの開口ピッチ(中心間距離)は、バンプ4同士のピッチ(中心間距離)に対応し、好ましくは45μm以上で150μm以下とされる。開口径(開口底部径)は、好ましくは開口ピッチの1/2以下とされ、例えば開口ピッチ55μmに対し開口径25μmとされる。開口3aの内壁面は、導体パッド2aの表面に対し直角に交差する一定内径の円筒状とされてもよい。その場合、開口3aは、レーザの代わりに例えばドライエッチング、プラズマエッチング、ライトエッチング等のエッチングを行い、その後にアルカリ脱脂処理を施すことで形成される。
図2(C)に示されるように、被覆絶縁層3の上面上および開口3aの内壁面上並びに開口3a内に露出する導体パッド2a上に、無電解めっきあるいはスパッタリングにより、0.2〜0.9μm程度の厚みでシード層6が形成される。シード層6は、好ましくは無電解銅めっきで形成される。シード層6は、無電解ニッケルめっきで形成されてもよい。
図2(D)に示されるように、シード層6上に、開口7aを持つめっきレジスト層7が形成される。開口7aを持つめっきレジスト層7は、例えば感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、マスクパターンを載置し、露光・現像処理することによって形成される。開口7aは、導体パッド2a上のシード層6の、開口3aの内壁面から離間した中央部を露出させる。
図2(E)に示されるように、めっきレジスト層7の開口7a内に露出した、導体パッド2a上のシード層6上に、例えばそのシード層6を電極とした電解めっきにより、例えば銅からなる導体ポスト5が形成される。導体ポスト5はシード層6を介して導体パッド2aに接合される。電解めっきの厚みを増減することで、任意の高さの導体ポスト5を形成することができる。導体パッド2aの表面からの導体ポスト5の上端の高さは、好ましくは30μm以上で60μm以下とされる。被覆絶縁層3の上面からの導体ポスト5の上端の高さは、好ましくは12μm以上で15μm以下とされる。導体ポスト5の外径は、被覆絶縁層3の開口3aの内径(底部内径)よりも小さいものとされ、好ましくは10μm以上で40μm以下とされる。従来は実質的に導体パッド2aのみであったバンプ下金属(UBM)が、導体ポスト5により底上げされる。
図3(A)に示されるように、めっきレジスト層7がシード層6から剥離される。この剥離は例えば作業者が手作業で行うことができる。
図3(B)に示されるように、シード層6が例えばエッチングにより除去されて、被覆絶縁層3の上面および開口3aの内壁面並びに開口3a内の導体パッド2aの表面が露出する。
図3(C)に示されるように、導体ポスト5の表面上および開口3a内に露出する導体パッド2aの表面上に粘着層8が形成される。粘着層8は、導体ポスト5および導体パッド2aの金属である例えば銅と作用して粘着性を発現する化合物が被覆絶縁層3の全体に塗布された後、その化合物が洗浄等により被覆絶縁層3の上面上および開口3aの内壁面上から除去されることで、導体ポスト5および導体パッド2aの表面上のみに形成される(例えば昭和電工株式会社のSJ(スーパージャフィット)法:特開平10−51119号公報参照)。粘着層8は、SJ法の代わりに、マスク等を用いて粘着剤が選択的に供給されることで、導体ポスト5および導体パッド2aの表面上のみに形成されてもよい。
図3(D)に示されるように、導体ポスト5および導体パッド2aの表面上のみに形成された粘着層8上に、例えばはんだボール9あるいははんだ粒もしくははんだ粉末(以下、「はんだボール9等」と呼ばれる。)が付着される。はんだボール9等は、例えば被覆絶縁層3の全体に散布された後、粘着層8に付着したものを除いて吸引等により被覆絶縁層3の上面上および開口3aの内壁面上から除去されることで、導体ポスト5および導体パッド2aの表面上のみに付着される。
その後、この基板を加熱してはんだボール9等を溶融させ、それを冷却固化させることにより、図3(E)および図1に示されるように、導体ポスト5および導体パッド2aの表面を全体的に覆う、はんだからなる概ね球状のバンプ4が形成されて、実施形態のバンプ付きプリント配線板が製造される。バンプ4と導体パッド2aおよび導体ポスト5との接触面積が従来のバンプ4と導体パッド2aとの接触面積よりも大きいので、バンプ4と導体層2との間の電気抵抗が低くなる。しかも導体ポスト5は、バンプ4のはんだと比較して電気抵抗が低い金属で形成されている。これにより電流密度が低くなるので、半導体素子のフリップチップ接合部に接合されるはんだ端子の、エレクトロマイグレーションの発生による導体パッドとの間の断裂の発生リスクが低くなる。バンプ4のはんだと比較して融点が高い金属からなる導体ポスト5を接続端子の芯にしているので、半導体素子の実装のためにバンプ4をリフローさせる際にもはんだの凝集による高さ変化が発生せず、半導体素子のスタンドオフ高さ(パッケージ基板表面と半導体素子との隙間の高さ)を確保することができる。
図4は、図3(C),(D)に示す製造方法の一変形例を示す断面図である。この変形例では、上述したバンプ付きプリント配線板の製造方法における図3(C),(D)に示されるSJ法の工程に代えて、図3(B)に示される被覆絶縁層3の上面上にメタルマスク10を搭載し、メタルマスク10の開口10aを被覆絶縁層3の開口3aに重ね合わせて、それらの開口3a,10a内にはんだペースト11を例えば印刷により充填する。
その後、メタルマスク10を取り除いてからこの基板を加熱してはんだペースト11を溶融させ、それを冷却固化させることにより、図3(E)および図1に示されるように、導体ポスト5および導体パッド2aの表面を全体的に覆う、はんだからなる概ね球状のバンプ4が形成されて、実施形態のバンプ付きプリント配線板が製造される。
図5(A)〜(D)は、図3(A)〜(E)に示す製造方法の他の一変形例を示す断面図である。この変形例では、図5(A)に示されるように、図2(E)に示されるめっきレジスト層7の開口7a内の導体ポスト5の上端面上のみに、無電解めっき若しくは電解めっきあるいは印刷によりはんだ層12が形成される。
図5(B)に示されるように、図3(A)に示されると同様に、めっきレジスト層7がシード層6から剥離される。この剥離は例えば作業者が手作業で行うことができる。
図5(C)に示されるように、図3(B)に示されると同様に、シード層6が例えばエッチングにより除去されて、被覆絶縁層3の上面および開口3aの内壁面並びに開口3a内の導体パッド2aの表面が露出する。
その後、この基板を加熱してはんだ層12を溶融させ、それを冷却固化させることにより、図5(D)に示されるように、導体ポスト5の上端面のみを覆う、はんだからなる角の丸くなった概ね円盤状のバンプ4が形成されて、実施形態のバンプ付きプリント配線板が製造される。このように導体ポスト5の上端面上のみにバンプ4が形成されることで、55μmピッチでもバンプ4が互いにショートせず、ファインピッチを形成することができる。また、導体ポスト5の上端面の直径が導体パッド2aよりも小さいので、半導体素子側の端子径も小さく設計されることで、バンプ4の少量のはんだでも充分な接続強度を保つことができる。
図6は、本発明のプリント配線板の他の一実施形態としての、NSMDタイプの導体パッドを具えるプリント配線板を示す断面図である。NSMDタイプの導体パッド2aでは、導体パッド2aの外周面と被覆絶縁層3の開口3aの内壁面との間に隙間が存在する。被覆絶縁層3は導体パッド2aを覆っていない。被覆絶縁層3の開口3a内で、導体パッド2aの周囲に基部絶縁層1の表面が露出される。
この実施形態のバンプ付きプリント配線板も、絶縁材料からなる基部絶縁層1と、基部絶縁層1上に形成された、導体パッド2aを含む導体層2と、基部絶縁層1上に形成され、導体パッド2aを露出する開口3aを有する被覆絶縁層3と、開口3aから露出した導体パッド2a上に設けられた、はんだからなるバンプ4と、開口3aから露出した導体パッド2a上に開口3aの内壁面から離間して形成された導体ポスト5と、を具えるものであって、導体ポスト5は、バンプ4のはんだと比較して電気抵抗が低くかつ融点が高い金属からなり、導体ポスト5の上端部は、被覆絶縁層3の上面よりも突出している。バンプ4は、少なくとも導体ポスト5上に形成されている。
図6に示されるように、バンプ4は、導体ポスト5と導体パッド2aの全体を覆うとともに、被覆絶縁層3の開口3a内で、導体パッド2aの周囲に露出した基部絶縁層1の表面も覆っていると、NSMDタイプの導体パッド2aにおいてバンプ4と導体ポスト5および導体パッド2aとの接触面積が大きくなるので好ましい。
図7は、この発明の実施形態のバンプ付きプリント配線板の一適用例を示す断面図である。この適用例では、半導体素子E1,E2を搭載した下側パッケージ基板P1上に、半導体素子E3を搭載した上側パッケージ基板P2が積層されるとともに電気的に接続されたパッケージオンパッケージ(POP)型のプリント配線基板のうち下側パッケージ基板P1に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板が適用されており、下側パッケージ基板P1は、半導体素子E1,E2の微細化した端子ピッチに対応したピッチの中央部領域の導体パッド2a上にこの発明に基づいて形成された、小径導体ポスト5Aとその上のバンプ4を介して半導体素子E1,E2の端子と接続するとともに、上側パッケージ基板P2の大きな端子ピッチに対応した周辺領域の導体パッド2a上にこの発明に基づいて形成された、小径導体ポスト5Aよりも大径で高さも高い大径導体ポスト5Bとその上のバンプ4を介して上側パッケージ基板P2の下面の端子に接続している。
図8は、この発明の実施形態のバンプ付きプリント配線板の他の一適用例を示す断面図である。この適用例では、多層プリント配線板P3の外層2層分に形成された凹部内に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板P4が埋設されており、プリント配線板P4は、多層プリント配線基板P3上に実装される半導体素子としての例えばメモリチップC1とCPUチップC2とのそれぞれの微細化した端子ピッチに対応したピッチの導体パッド2a上にこの発明に基づいて形成された、小径の導体ポスト5とその上のバンプ4を介してメモリチップC1とCPUチップC2との端子同士を接続し、基板上(内)広帯域信号伝送路(Wide Band Signaling on/in Substrate)を構成する。なお、実施形態のバンプ付きプリント配線板P4は、多層プリント配線基板P3の2層の外層上に搭載されて、例えばメモリチップC1とCPUチップC2とを接続してもよい。
1 基部絶縁層
2 導体層
2a 導体パッド
3 被覆絶縁層
3a 開口
4 バンプ
5 導体ポスト
5A 小径導体ポスト
5B 大径導体ポスト
6 シード層
7 めっきレジスト層
7a 開口
8 粘着層
9 はんだボール
10 メタルマスク
10a 開口
11 はんだペースト
12 はんだ層

Claims (8)

  1. 絶縁材料からなる基部絶縁層と、
    前記基部絶縁層上に形成された、導体パッドを含む導体層と、
    前記基部絶縁層上および前記導体層上に形成された、前記導体パッドを露出する開口を有する被覆絶縁層と、
    前記開口から露出した前記導体パッド上に設けられた、はんだからなるバンプと、
    前記開口から露出した前記導体パッド上に前記開口の内壁面から離間して形成された導体ポストと、
    を具えるバンプ付きプリント配線板において、
    前記導体ポストは、前記はんだと比較して電気抵抗が低くかつ融点が高い金属からなり、
    前記バンプは、前記導体ポストの上端面上のみに形成されている。
  2. 前記導体層を形成する金属と前記導体ポストを形成する金属とは、何れも銅であることを特徴とする、請求項1記載のバンプ付きプリント配線板。
  3. 前記導体ポストの上端部は、前記被覆絶縁層の上面から突出していることを特徴とする、請求項1または2記載のバンプ付きプリント配線板。
  4. 前記バンプは、前記導体ポストの上端面上のみでなく前記導体ポストの側面上にも形成されていることを特徴とする、請求項1から3までの何れか1項記載のバンプ付きプリント配線板。
  5. 前記バンプは、前記開口から露出した前記導体パッドの少なくとも一部も覆っていることを特徴とする、請求項4記載のバンプ付きプリント配線板。
  6. 前記導体ポストの外径は、10μm〜40μmであることを特徴とする、請求項1から5までの何れか1項記載のバンプ付きプリント配線板。
  7. 絶縁材料からなる基部絶縁層と、
    前記基部絶縁層上に形成された、導体パッドを含む導体層と、
    前記基部絶縁層および前記導体層上に形成された被覆絶縁層と、
    を有するプリント配線板を準備することと、
    前記被覆絶縁層に、その被覆絶縁層を貫通して前記導体パッドに至る開口を形成することと、
    前記開口内に、はんだと比較して電気抵抗が低くかつ融点が高い金属からなり前記導体パッドに電気的に接続する導体ポストを前記開口の内壁面から離間させて形成することと、
    前記導体ポストの少なくとも上端面上に粘着層を介してはんだ粒を付着させることと、
    前記はんだ粒を加熱によりリフローさせて、前記導体ポストの少なくとも上端面上に前記被覆絶縁層の上面から突出したバンプを形成することと、
    を有している、バンプ付きプリント配線板の製造方法。
  8. 前記バンプは、前記導体ポストの上端面および側面上と、前記開口から露出した前記導体パッドの少なくとも一部とを覆うように形成されることを特徴とする、請求項7記載のバンプ付きプリント配線板の製造方法。
JP2014265129A 2014-12-26 2014-12-26 バンプ付きプリント配線板およびその製造方法 Pending JP2016127066A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014265129A JP2016127066A (ja) 2014-12-26 2014-12-26 バンプ付きプリント配線板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014265129A JP2016127066A (ja) 2014-12-26 2014-12-26 バンプ付きプリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016127066A true JP2016127066A (ja) 2016-07-11

Family

ID=56359708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014265129A Pending JP2016127066A (ja) 2014-12-26 2014-12-26 バンプ付きプリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2016127066A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159464A1 (ja) * 2017-03-03 2018-09-07 株式会社村田製作所 回路基板
WO2020062195A1 (zh) * 2018-09-29 2020-04-02 华为技术有限公司 一种焊盘、电子器件及其连接结构、阻焊层的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266230A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体装置およびその製造方法
JPH1051119A (ja) * 1996-07-30 1998-02-20 Showa Denko Kk はんだコート形成方法
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266230A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体装置およびその製造方法
JPH1051119A (ja) * 1996-07-30 1998-02-20 Showa Denko Kk はんだコート形成方法
JP2009177118A (ja) * 2008-01-22 2009-08-06 Samsung Electro-Mechanics Co Ltd ポストバンプ及びその形成方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159464A1 (ja) * 2017-03-03 2018-09-07 株式会社村田製作所 回路基板
US11049831B2 (en) 2017-03-03 2021-06-29 Murata Manufacturing Co., Ltd. Circuit substrate
WO2020062195A1 (zh) * 2018-09-29 2020-04-02 华为技术有限公司 一种焊盘、电子器件及其连接结构、阻焊层的制作方法
CN112771663A (zh) * 2018-09-29 2021-05-07 华为技术有限公司 一种焊盘、电子器件及其连接结构、阻焊层的制作方法

Similar Documents

Publication Publication Date Title
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US8410604B2 (en) Lead-free structures in a semiconductor device
JP2016076533A (ja) バンプ付きプリント配線板およびその製造方法
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
JP2016076534A (ja) 金属ポスト付きプリント配線板およびその製造方法
JP2004281556A (ja) 半導体装置の製造方法
JP6473002B2 (ja) バンプ付きプリント配線板
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
TW201414386A (zh) 印刷電路基板之製造方法
JP2016122776A (ja) バンプ付きプリント配線板およびその製造方法
US9373576B2 (en) Flip chip pad geometry for an IC package substrate
JP6220799B2 (ja) 配線基板及びその製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2017045923A (ja) バンプ付きプリント配線板およびその製造方法
TWI424545B (zh) 封裝基板之製法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2012204732A (ja) 配線基板およびその製造方法
JP2003243816A (ja) 配線基板およびその製造方法
JP2007035870A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190130