JP2012204732A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2012204732A
JP2012204732A JP2011069605A JP2011069605A JP2012204732A JP 2012204732 A JP2012204732 A JP 2012204732A JP 2011069605 A JP2011069605 A JP 2011069605A JP 2011069605 A JP2011069605 A JP 2011069605A JP 2012204732 A JP2012204732 A JP 2012204732A
Authority
JP
Japan
Prior art keywords
semiconductor element
connection pad
wiring conductor
element connection
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011069605A
Other languages
English (en)
Inventor
Seiichi Takami
征一 高見
Kiminori Tada
公則 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocer Slc Tech Corp
Kyocera SLC Technologies Corp
Original Assignee
Kyocer Slc Tech Corp
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocer Slc Tech Corp, Kyocera SLC Technologies Corp filed Critical Kyocer Slc Tech Corp
Priority to JP2011069605A priority Critical patent/JP2012204732A/ja
Publication of JP2012204732A publication Critical patent/JP2012204732A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止し、半導体素子の電極端子と半導体素子接続パッドとを接合する半田が不足することがなく両者を良好に接続することが可能であるとともに、ソルダーレジスト層が剥がれることがなく配線導体の絶縁信頼性に優れる配線基板を提供すること。
【解決手段】絶縁基板１と、絶縁基板１の上面に形成された銅から成る配線導体３と、絶縁基板１および配線導体３上に被着されており、配線導体３の一部を半導体素子接続パッド４として露出させる開口部６ａを有するソルダーレジスト層６と、半導体素子接続パッド４の上面に被着された錫めっき層７とを備えた配線基板１０であって、配線導体３における半導体素子接続パッド４とソルダーレジスト層６との間に配線導体３が銅のままで露出する銅露出部８が形成されている。
【選択図】図２

Description

本発明は、半導体素子を搭載するために用いられる配線基板およびその製造方法に関するものである。
従来、図４に示すように、下面外周部に電極端子Ｔがペリフェラル配置された半導体素子Ｓをフリップチップ接続により搭載する配線基板２０として、多数のスルーホール１２を有する樹脂系絶縁材料から成る絶縁基板１１の上面の中央部に半導体素子Ｓを搭載するための搭載部１１ａを設けるとともに、絶縁基板１１の上面からスルーホール１２内を介して下面に導出する銅から成る複数の配線導体１３を被着させ、この配線導体１３の一部を搭載部１１ａの外周部において半導体素子Ｓの電極端子Ｔに接続するための半導体素子接続パッド１４として配置するとともに絶縁基板１１の下面において外部電気回路基板と接続するための外部接続パッド１５として配置し、さらに絶縁基板１１の上下面およびスルーホール１２内に半導体素子接続パッド１４および外部接続パッド１５を露出させる開口部１６ａおよび１６ｂを有する樹脂系絶縁材料から成るソルダーレジスト層１６を被着させてなる配線基板２０が知られている。なお、半導体素子Ｓの電極端子Ｔの下端には半導体素子接続パッド１４と接続するための鉛フリー半田から成る半田バンプＢが被着されており、半導体素子接続パッド１４の露出する上面には半田バンプＢとの濡れ性を向上させるための錫めっき層１７が被着されている。
このような配線基板２０においては、図５（ａ）に示すように、半導体素子接続パッド１４上に半導体素子Ｓの電極端子Ｔを載置し、その状態で図５（ｂ）に示すように、半田バンプＢを加熱溶融することによって半導体素子Ｓが配線基板２０上に実装される。
しかしながら、この従来の配線基板においては、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド１４上に載置して半田バンプＢを加熱溶融させる際に、半導体素子接続パッド１４の露出する上面に被着させた錫めっき層１７も半田バンプＢとともに溶融して電極端子Ｔと半導体素子接続パッド１４とを接続するための半田Ｂ＋１７となる。このとき、溶融した半田Ｂ＋１４の一部が半導体素子接続パッド１４に隣接するソルダーレジスト層１６と配線導体１３との間に滲入して潜り込み、その結果、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド１４とを接続する半田Ｂ＋１７の量が不足して両者を良好に接続することができなくなったり、ソルダーレジスト層１６に剥がれが発生して配線導体１３の絶縁信頼性が低下したりしてしまうことがあった。
特開２００２−２８９６５２号公報 特開２００５−５７２２３号公報
本発明の課題は、半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止し、半導体素子の電極端子と半導体素子接続パッドとを接合する半田が不足することがなく両者を良好に接続することが可能であるとともに、ソルダーレジスト層が剥がれることがなく配線導体の絶縁信頼性に優れる配線基板を提供することにある。
本発明の配線基板は、絶縁基板と、該絶縁基板の上面に形成された銅から成る配線導体と、前記絶縁基板および前記配線導体上に被着されており、前記配線導体の一部を半導体素子接続パッドとして露出させる開口部を有するソルダーレジスト層と、前記半導体素子接続パッドの上面に被着された錫めっき層とを備えた配線基板であって、前記配線導体における前記半導体素子接続パッドと前記ソルダーレジスト層との間に前記配線導体が銅のままで露出する銅露出部が形成されていることを特徴とするものである。
また本発明の配線基板の製造方法は、絶縁基板の上面に下地金属層を被着させる工程と、前記下地金属層上に半導体素子接続パッドとなる部位を一部に含む配線導体に対応するパターンに銅めっき層を被着させる工程と、前記半導体素子接続パッドとなる部位の前記銅めっき層の上面のみに錫めっき層を選択的に被着させる工程と、前記銅めっき層から露出する前記下地金属層をエッチング除去して上面に錫めっき層が被着された半導体素子接続パッドを一部に有する配線導体を形成する工程と、前記絶縁基板および前記配線導体上に、前記半導体素子接続パッドを露出させる開口部を有するソルダーレジスト層を、前記配線導体における前記半導体素子接続パッドと前記ソルダーレジスト層との間に前記配線導体が銅のままで露出する銅露出部が形成されるように被着する工程とを行なうことを特徴とするものである。
本発明の配線基板によれば、上面に錫めっき層が被着された半導体素子接続パッドを一部に有する銅から成る配線導体における半導体素子接続パッドとこの半導体素子接続パッドを露出させる開口部を有するソルダーレジスト層との間に配線導体が銅のままで露出する銅露出部が形成されており、この銅露出部は鉛フリー半田との濡れ性に劣ることから、半導体素子接続パッド上に半導体素子の電極端子を半田を介して接続する際に、半導体素子接続パッド上で溶融した半田は銅露出部を越えてソルダーレジスト層側に濡れ広がることはない。したがって配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することができる。
また、本発明の配線基板の製造方法によれば、上面に錫めっき層が被着された半導体素子接続パッドを一部に有する銅から成る配線導体おける半導体素子接続パッドとこの半導体素子接続パッドを露出させる開口部を有するソルダーレジスト層との間に配線導体が鉛フリー半田との濡れ性に劣る銅のままで露出する銅露出部を形成することから、半導体素子接続パッド上に半導体素子の電極端子を半田を介して接続する際に、半導体素子接続パッド上で溶融した半田が銅露出部を越えてソルダーレジスト層側に濡れ広がることがなく、したがって配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することが可能な配線基板を提供することができる。
即ち、本発明の配線基板および本発明の配線基板の製造方法によれば、半導体素子の電極端子を半導体素子接続パッドに半田を介して接続する際に、半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止し、半導体素子の電極端子と半導体素子接続パッドとを接合する半田が不足することがなく両者を良好に接続することが可能であるとともに、ソルダーレジスト層が剥がれることがなく配線導体の絶縁信頼性に優れる配線基板を提供することができる。
図１は、本発明の配線基板における実施形態の一例を示す概略断面図である。 図２は、図１に示す配線基板の要部拡大概略断面図である。 （ａ）〜（ｈ）は、本発明の配線基板の製造方法における実施形態の一例を説明するための工程毎の概略断面図である。 図４は、従来の配線基板を示す概略断面図である。 図５は、図４に示す配線基板の要部拡大概略断面図である。
次に、本発明の配線基板およびその製造方法について図１〜図３を基にして説明する。図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。図１に示すように、本例の配線基板１０は、主として絶縁基板１と配線導体３とソルダーレジスト層６とから構成されており、その上面中央部に半導体素子Ｓを搭載するための搭載部１ａを有している。絶縁基板１は、例えばガラスクロス基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた厚みが３０〜２００μｍ程度の単層または多層の絶縁層を熱硬化させた樹脂系電気絶縁材料から成り、その上面から下面にかけては直径が５０〜３００μｍ程度のスルーホール２が形成されている。
絶縁基板１の内部および上下面およびスルーホール２の内壁には、厚みが１０〜２０μｍ程度の銅箔や銅めっき層等の銅から成る配線導体３が被着形成されている。これらの配線導体３のうち絶縁基板１の内部および上下面の所定のもの同士がスルーホール２を介して互いに電気的に接続されている。また、絶縁基板１の上面における配線導体３の一部は、半導体素子Ｓの電極端子Ｔが接続される半導体素子接続パッド４を形成しており、絶縁基板１の下面における配線導体３の一部は外部電気回路基板に接続するための外部接続パッド５を形成している。そして、半導体素子接続パッド４には、半導体素子Ｓの電極端子Ｔが半田を介して接続され、外部接続パッド５は外部電気回路の配線導体に半田ボールを介して接続される。なお、半導体素子Ｓの電極端子Ｔには半導体素子接続パッド４と接続するための鉛フリー半田から成る半田バンプＢが被着されており、半導体素子接続パッド４の上面には半田バンプＢとの濡れ性を向上させるための錫めっき層７が被着されている。
さらに、絶縁基板１の上下面およびスルーホール２の内部には、配線導体３を覆うようにしてソルダーレジスト層６が被着されている。ソルダーレジスト層６は、例えばアクリル変性エポキシ樹脂等の感光性熱硬化性樹脂の硬化物から成り、絶縁基板１の上下面での厚みが１０〜３０μｍ程であり、スルーホール２の内部を充填している。そして上面側のソルダーレジスト層６には、半導体素子接続パッド４を露出させる開口部６ａが形成されているとともに、下面側のソルダーレジスト層６には外部接続パッド５を露出させる開口部６ｂが形成されている。
そして、本例の配線基板１０においては、図２（ａ）に示すように、半導体素子接続パッド４上に半導体素子Ｓの電極端子Ｔを載置し、その状態で図２（ｂ）に示すように、半田バンプＢを加熱溶融することによって半導体素子Ｓが配線基板１０上に実装される。このとき、半導体素子接続パッド４の露出する上面に被着させた錫めっき層７も半田バンプＢとともに溶融して電極端子Ｔと半導体素子接続パッド４とを接続するための半田Ｂ＋７となる。
ところで、本例の配線基板においては、図２に示すように、配線導体３における半導体素子接続パッド４とソルダーレジスト層６との間に配線導体３が銅のままで露出する銅露出部８が形成されている。この銅露出部８は、銅がそのままで露出していることから鉛フリー半田に対する濡れ性に劣る。このように、配線導体３における半導体素子接続パッド４とソルダーレジスト層６との間に鉛フリー半田に対する濡れ性に劣る銅露出部８が形成されていることから、半導体素子接続パッド４上に半導体素子Ｓの電極端子Ｔを半田Ｂ＋７を介して接続する際に、半導体素子接続パッド４上で溶融した半田Ｂ＋７は銅露出部８を越えてソルダーレジスト層６側に濡れ広がることはない。したがって配線導体３とソルダーレジスト層６との間に半田Ｂ＋７が滲入して潜り込むことを有効に防止することができる。
なお、このような配線導体３における銅露出部８の半導体素子接続パッド４からソルダーレジスト層６までの露出長さは、５０〜５００μｍの範囲であることが好ましい。露出長さが５０μｍ未満では、半導体素子接続パッド４上に半導体素子Ｓの電極端子Ｔを半田Ｂ＋７を介して接続する際に、半導体素子接続パッド４上で溶融した半田Ｂ＋７が銅露出部８を越えてソルダーレジスト層６側に濡れ広がって配線導体３とソルダーレジスト層６との間に滲入する危険性があり、５００μｍを超えると、配線導体３がソルダーレジスト層６から露出する面積が大きくなるので、配線導体３の電気的絶縁信頼性が低下してしまう危険がある。
さらに、配線導体３における半導体素子接続パッド４と銅露出部８との間に露出部側の銅の高さが１〜５μｍ程度低くなる段差が形成されていることが好ましい。このような段差が形成されていることで、半導体素子接続パッド４上に半導体素子Ｓの電極端子Ｔを半田Ｂ＋７を介して接続する際に、半導体素子接続パッド４上で溶融した半田Ｂ＋７が銅露出部８を越えてソルダーレジスト層６側に濡れ広がることを更に有効に防止することが可能となる。
次に、本発明の配線基板の製造方法における実施形態の一例を説明する。先ず、図３（ａ）に示すように、絶縁基板１の上面に下地金属層３ａを被着させる。下地金属層３ａは例えば厚みが０．１〜２μｍ程度の無電解銅めっき層や厚みが１〜５μｍ程度の銅箔から成る。下地金属層３ａが無電解銅めっき層から成る場合であれば、周知の無電解銅めっき法により被着させればよく、下地金属層３ａが銅箔から成る場合であれば、プライマー樹脂と呼ばれる接着剤を介して銅箔を貼り付けることにより被着させればよい。
次に、図３（ｂ）に示すように、下地金属層３ａの上面に第１のめっきレジスト層２１を被着する。第１のめっきレジスト層２１には半導体素子接続パッド４となる部位を一部に含む配線導体３に対応するパターンの開口部２１ａが形成されている。このようなめっきレジスト層２１は、感光性を有するドライフィルムレジストを下地金属層３ａ上に貼着するとともに周知のフォトリソグラフィー技術を採用して所定のパターンに露光および現像した後、熱硬化させることにより形成される。
次に、図３（ｃ）に示すように、開口部２１ａ内に露出する下地金属層３ａ上に電解銅めっき層３ｂを被着する。電解銅めっき層３ｂの厚みは、例えば１０〜２０μｍ程度である。このような電解銅めっき層３ｂは周知の電解銅めっき法により被着される。
次に、図３（ｄ）に示すように、第１のめっきレジスト層２１および電解銅めっき層３ｂ上に、第２のめっきレジスト層２２を被着する。第２のめっきレジスト層２２は、配線導体３のうち半導体素子接続パッド４となる部位のみを露出させるように第１のめっきレジスト層２１および電解銅めっき層３ｂを覆っている。このような第２のめっきレジスト層２２は上述した第１のめっきレジスト層２１と実質的に同一の材料および実質的に同一の方法で形成される。
次に、図３（ｅ）に示すように、第１および第２のめっきレジスト層２１，２２から露出する半導体素子接続パッド４となる部位の電解銅めっき層３ｂ上に電解錫めっき層７を被着する。電解錫めっき層７の厚みは２〜５μｍ程度である。このような電解錫めっき層７は、周知の電解錫めっき法により被着される。
次に、図３（ｆ）に示すように、第１および第２のめっきレジスト層２１，２２を除去する。めっきレジスト層２１，２２の除去は、周知のレジスト剥離液を用いて剥離する方法により行なわれる。
次に、図３（ｇ）に示すように、電解銅めっき層３ｂから露出する下地金属層３ａをエッチング除去する。これにより上面に錫めっき層７が被着された半導体素子接続パッド４を一部に有する配線導体３が絶縁基板１の上面に形成される。なお、下地金属層３ａの除去には周知の銅エッチング液を用いる。この際、電解銅めっき層３ｂも若干エッチングされるので、錫めっき層７で覆われていない部分の厚みがエッチングにより薄くなり、錫めっき層７で覆われている半導体素子接続パッド４と錫めっき層７で覆われていない部分との間に１〜５μｍ程度の段差が形成される。
最後に、図３（ｈ）に示すように、絶縁基板１および配線導体３上に、錫めっき層７が被着された半導体素子接続パッド４を露出させる開口部６ａを有するソルダーレジスト層６を、配線導体３における錫めっき層７が被着された半導体素子接続パッド４とソルダーレジスト層６との間に配線導体３が銅のままで露出する銅露出部８が形成されるように被着する。これより、上面に錫めっき層７が被着された半導体素子接続パッド４を一部に有する銅から成る配線導体３おける半導体素子接続パッド４とこの半導体素子接続パッド４を露出させる開口部６ａを有するソルダーレジスト層６との間に配線導体３が鉛フリー半田との濡れ性に劣る銅のままで露出する銅露出部８を形成することから、半導体素子接続パッド４上に半導体素子Ｓの電極端子Ｔを半田Ｂ＋７を介して接続する際に、半導体素子接続パッド４上で溶融した半田Ｂ＋７が銅露出部８を越えてソルダーレジスト層６側に濡れ広がることがなく、したがって配線導体３とソルダーレジスト層６との間に半田Ｂ＋７が滲入して潜り込むことを有効に防止することが可能な配線基板１０を提供することができる。なお、ソルダーレジスト層６は、アクリル変性エポキシ樹脂等の感光性を有する樹脂ペーストを絶縁基板１の上面に塗布するとともに、周知のフォトリソグラフィー技術を採用して露光および現像した後、熱硬化させることにより形成される。
かくして、本発明の配線基板およびその製造方法によれば、半導体素子の電極端子を半導体素子接続パッドに半田を介して接続する際に、半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止できる。従って、半導体素子の電極端子と半導体素子接続パッドとを接合する半田が不足することがなく両者を良好に接続することが可能であるとともに、ソルダーレジスト層が剥がれることがなく配線導体の絶縁信頼性に優れる配線基板を提供することができる。
１ 絶縁基板
３ 配線導体
３ａ 下地金属層
３ｂ 電解銅めっき層
４ 半導体素子接続パッド
６ ソルダーレジスト層
６ａ ソルダーレジスト層の開口部
７ 錫めっき層
８ 銅露出部

Claims (2)

  1. 絶縁基板と、該絶縁基板の上面に形成された銅から成る配線導体と、前記絶縁基板および前記配線導体上に被着されており、前記配線導体の一部を半導体素子接続パッドとして露出させる開口部を有するソルダーレジスト層と、前記半導体素子接続パッドの上面に被着された錫めっき層とを備えた配線基板であって、前記配線導体における前記半導体素子接続パッドと前記ソルダーレジスト層との間に前記配線導体が銅のままで露出する銅露出部が形成されていることを特徴とする配線基板。
  2. 絶縁基板の上面に下地金属層を被着させる工程と、前記下地金属層上に半導体素子接続パッドとなる部位を一部に含む配線導体に対応するパターンに銅めっき層を被着させる工程と、前記半導体素子接続パッドとなる部位の前記銅めっき層の上面のみに錫めっき層を選択的に被着させる工程と、前記銅めっき層から露出する前記下地金属層をエッチング除去して上面に錫めっき層が被着された半導体素子接続パッドを一部に有する配線導体を形成する工程と、前記絶縁基板および前記配線導体上に、前記半導体素子接続パッドを露出させる開口部を有するソルダーレジスト層を、前記配線導体における前記半導体素子接続パッドと前記ソルダーレジスト層との間に前記配線導体が銅のままで露出する銅露出部が形成されるように被着する工程とを行なうことを特徴とする配線基板の製造方法。
JP2011069605A 2011-03-28 2011-03-28 配線基板およびその製造方法 Withdrawn JP2012204732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011069605A JP2012204732A (ja) 2011-03-28 2011-03-28 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011069605A JP2012204732A (ja) 2011-03-28 2011-03-28 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012204732A true JP2012204732A (ja) 2012-10-22

Family

ID=47185333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011069605A Withdrawn JP2012204732A (ja) 2011-03-28 2011-03-28 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2012204732A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026774A (ja) * 2013-07-29 2015-02-05 京セラサーキットソリューションズ株式会社 配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP5693977B2 (ja) 配線基板及びその製造方法
JP4361826B2 (ja) 半導体装置
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
US9510450B2 (en) Printed wiring board and method for manufacturing the same
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
JP5942074B2 (ja) 配線基板
JP4835629B2 (ja) 半導体装置の製造方法
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
JP2019021752A (ja) 配線基板、電子機器、配線基板の製造方法及び電子機器の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2005005545A (ja) 半導体装置の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
JP2009212160A (ja) 配線基板およびその製造方法
JP2008166464A (ja) 配線基板及びその製造方法
JP2012204732A (ja) 配線基板およびその製造方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2016051747A (ja) 配線基板
JP2016100352A (ja) プリント配線板およびその製造方法
JP2015026774A (ja) 配線基板の製造方法
JP5835735B2 (ja) 配線基板の製造方法
JP2011119655A (ja) 配線基板およびその製造方法
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
JP2014072468A (ja) 配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603