JPH11245083A - 半田及びそれを用いた回路基板 - Google Patents

半田及びそれを用いた回路基板

Info

Publication number
JPH11245083A
JPH11245083A JP4601398A JP4601398A JPH11245083A JP H11245083 A JPH11245083 A JP H11245083A JP 4601398 A JP4601398 A JP 4601398A JP 4601398 A JP4601398 A JP 4601398A JP H11245083 A JPH11245083 A JP H11245083A
Authority
JP
Japan
Prior art keywords
solder
plating layer
conductor pattern
alloy
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4601398A
Other languages
English (en)
Other versions
JP3660798B2 (ja
Inventor
Takashi Kanezuka
堂 金塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP04601398A priority Critical patent/JP3660798B2/ja
Publication of JPH11245083A publication Critical patent/JPH11245083A/ja
Application granted granted Critical
Publication of JP3660798B2 publication Critical patent/JP3660798B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、表面にAuメッキ層を有する導体
パターンに、初期状態及び高温状態においても安定した
接合が可能な半田及びそれを用いた回路基板を提供す
る。 【解決手段】基板上に下地導体膜21、Niメッキ層2
2、Auメッキ層23からなる導体パターン2を形成す
るとともに、前記導体パターン2に電子部品4などを、
Cuが0〜1.0重量%(0を含まない)含有する半田
3を介して接合した回路基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、Auメッキ層に接
合可能な半田及びその半田を用いて下地導体導体膜、N
iメッキ層、Auメッキ層からなる導体パターンに電子
部品及びまたは他の回路基板をした回路基板に関するも
のである。
【0002】
【従来の技術】従来より、半田は、Sn−Pb合金、S
n−Pb−Ag合金、Sn−Pb−Bi合金、Sn−P
b−In合金、Sn−Pb−In−Sb合金などが知ら
れていた。
【0003】しかし、これらの半田は、回路基板の厚膜
導体膜やCu箔などから成る導体パターンを形成し、こ
の導体パターンに電子部品や他の回路基板を接合する際
に広く利用されている。
【0004】ところが、表面にAuメッキ層を有する導
体パターンにおいては、これらの半田を直接使用するこ
とができなかった。
【0005】表面にAuメッキ層を有する導体パターン
は、ICチップなどの接合方法としてワイヤボンディン
グを行うためである。そして、このような導体パターン
は、結果ととして、ワイヤボンディング接合される部分
以外のすべての箇所、例えば、電子部品の電極パッド
(導体パターン)や端子部(導体パターン)にも必然的
にAuメッキ層が被着される。このように表面に金メッ
キ層が被着された導体パターンは、半田濡れ性に優れて
いること、導体パターンの腐食変化がなく、安定した電
気的な特性が維持されることの利点を有している。
【0006】従来のAuメッキ層を表面に有する導体パ
ターンの構造は、例えばセラミック基板の表面に、メタ
ライズ導体膜、Niメッキ層、Auメッキ層の多層構造
となっている。このNiメッキ層は、表面のAuメッキ
の被着を確実に行えるようにするものである。
【0007】このような導体パターンに、電子部品など
を半田接合するにあたり、導体パターンの表面メッキ層
の材料であるAu成分と、半田の成分であるSnとでA
uSn合金が形成されないように留意していた。このA
uSn合金が、半田中に形成されると、これを起点に物
理的破壊、電気的な故障を招いてしまう。
【0008】このため、従来では、Auメッキが施され
た導体パターン上に半田接合する場合には、Auメッキ
層の厚みを、例えば0.1μm以下と非常に薄くした
り、Auメッキ層上にさらにNiメッキ層を形成したり
して、半田中に、SnとAuとの共晶合金が形成されな
いように制御していた。即ち、導体パターンの構成は、
基板材料、下地導体膜、Niメッキ層、Auメッキ層、
Niメッキ層としていた(特開平6ー283844
号)。
【0009】このような構成とすることにより、半田へ
のAuの拡散が発生しても、比較的早くに分散反応が終
了して、初期状態の半田接合の信頼性が向上する。
【0010】
【発明が解決しようとする課題】しかし、上述のよう
に、初期状態の半田接合については安定した接合信頼性
を示していても、その後、例えば、100℃以上の高温
環境下では、半田中に分散されていたAuが、導体パタ
ーン側、即ち、表面Niメッキ層側に拡散集結してしま
い、表面Niメッキ層の近傍で、Ni3 Sn4 合金層
が、表面Niメッキ層から離れるにしたがって、AuS
4 合金層が生成されやすくなり、その結果、高い信頼
性の半田接合が維持できなくなるという問題点があっ
た。しかも、このようなメカニズムは、半田中のAuが
0.21重量%と極めて極微量でも発生することが知ら
れている。
【0011】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、Auメッキ層に直接接合可
能な半田を提供することにある。
【0012】また、別の目的は、初期状態の接合は勿論
のこと、高温状態においても、安定した接合が維持でき
る半田接合される回路基板を提供することにある。
【0013】
【課題を解決するための手段】第1の発明は、Cuを
1.0重量%以下含有して成る半田である。
【0014】また、第2の発明は、基板上に下地導体
膜、Niメッキ層、Auメッキ層からなる導体パターン
に、Cuを0〜1.0重量%(0は含まない)含有する
半田を介して電子部品及び又は他の回路基板の導体パタ
ーンを接合させた回路基板である。
【0015】
【作用】本発明においては、SnPb、SnAgなどの
半田中材料として、金属成分に対してCuが0〜1.0
重量%(0を含まない)となるように添加した半田であ
る。
【0016】このような半田は、Auメッキ層上に電子
部品などを半田接合しても、Sn−Auの合金が形成さ
れない。従って、半田の利用範囲が非常に広がる。
【0017】また、回路基板において、導体パターンの
表面にNiメッキ層、Auメッキ層が順次被着されてい
ても、Cuを所定量添加した上述の半田でもって接合し
ても、AuSn合金よりも優先的にCu3 SnとCu6
Sn5 の2種合金層形成される。尚、Auメッキ層は半
田に拡散することから、実質的にCu3 SnとCu6
5 の2種合金層は、半田とNiメッキ界面に形成され
る。
【0018】即ち、従来から半田接合の悪影響をあたえ
るAuSn合金を形成するAu成分は、固溶体として、
CuSn合金中に分散する。その結果、AuSn合金層
は形成されないことになる。
【0019】さらに高温環境下ではAu拡散による合金
形成過程を経ても、AuはCuSn合金層と半田中に分
散した状態を維持される。
【0020】これにより、導体パターン上に電子部品や
他の回路基板を半田接合を行っても、その接合状態が初
期状態及び高温環境下であっても、安定した状態が維持
できる。
【0021】尚、Cu箔やCuの下地厚膜導体に直接半
田接合を行った場合、Cuと半田のSn成分との合金で
あるCu6 Sn5 合金層は、その合金表面形状が激しい
凹凸となってしまい、その結果、熱サイクル試験によっ
て、Cu6 Sn5 合金層の凹凸が破壊しやすいものとな
る。しかし、本発明におけるCu6 Sn5 合金層の表面
には、凹凸が発生しにくく、熱サイクル試験をおこなっ
ても、Cu6 Sn5 合金層と半田との間で剥離が発生し
にくくなる。尚、この激しい凹凸は、Cu6 Sn5 合金
形成に際してCu箔、Cuメッキ、Cu系厚膜導体より
も、Cuの供給量が少なくことにより緩和されるものと
考えられる。
【0022】
【発明の実施の形態】以下、本発明に係る回路基板を図
面に基づいて説明する。
【0023】図1は、本発明の回路基板の断面図であ
り、図2(a)〜(b)は半田の接合状態を示す概略図
である。
【0024】図において、1はセラミックなどの耐熱性
絶縁基板、ガラス−エポキシなど樹脂基板であり、2は
導体パターンであり、3は半田であり、4は電子部品で
ある。
【0025】絶縁基板1の表面に、所定回路を構成する
配線、外部のマザー基板と半田接合するための端子電極
部、例えばボンディングワイヤを介してICチップが接
続される電極パッド、抵抗、コンデンサやトランジスタ
などが半田接合される電極パッドなどになる導体パター
ン2が形成されている。
【0026】この導体パターン2は、図2(a)に示す
ように、絶縁基板1上に被着形成された下地導体膜2
1、該下地導体膜21上に被着されたNiメッキ層2
2、該Niメッキ層22上に被着されたAuメッキ層2
3とから構成されている。
【0027】下地導体膜21は、例えば、モリブデン
系、タングステン系、Cu系、Ag系の金属を主成分と
するメタライズ導体、Cu箔導体などが例示できる。例
えば、メタライズ導体では、所定導電性ペーストを基板
1の表面に印刷・焼き付け処理を行うことにより形成さ
れる。
【0028】Niメッキ層22は、下地導体21の表面
に被着されるものであり、これは、表面にAuメッキ層
23を形成するための下地メッキ層として作用するもの
である。尚、このNiメッキ層22は、Niの電界メッ
キや無電解メッキ法によって、例えば厚み0.5〜1
5.0μm程度に形成されている。
【0029】Auメッキ層23は、Niメッキ層22の
表面に被着され、例えば、ICチップのボンディングワ
イヤ接合を可能として、また、導体パターン2の表面の
腐食を防止、半田濡れ性を良好にするものである。この
Auメッキ層23は、例えば厚み0.05〜0.1μm
程度で形成されている。
【0030】以上のように、Auメッキ層23は、特
に、ICチップをボンディングワイヤ接合するために、
導体パターン2の安定した半田接合をするために被着形
成するものであり、その形成方法がメッキ法であるた
め、導体パターン2の表面に付着されてしまうものであ
る。
【0031】このような構造の導体パターン2上には、
半田3を介して、積層セラミックコンデンサなどの電子
部品4が接合されている。
【0032】本発明の半田3は、SnPb、SnAgな
どの半田材料には、金属成分中に0〜1.0重量%(0
を含まない)の範囲でCuが添加されて構成されてい
る。
【0033】上述のようにCuを添加することにより、
導体パターン2の表面のAuメッキ層23のAu成分と
半田3の成分であるSn成分との共晶合金の生成を抑制
し、導体パターン2と半田3との剥離を発生させること
を抑制する。
【0034】尚、上述の説明では、導体パターン2上に
半田3を介して電子部品4を半田接合しているが、導体
パターン2を端子電極として用いて、他の回路基板の導
体パターンと半田接合しても構わない。
【0035】次に、図2は導体パターン2と半田3との
接合状態、特に、接合に際しての化合物の状態を示す概
略図である。
【0036】図2(a)は、基板1の表面に形成される
導体パターン2、即ち、基板側から下地導体膜21、N
iメッキ層22、Auメッキ層23の層構成を示してい
る。
【0037】図2(b)は、本発明の半田3を導体パタ
ーン2上に半田接合した状態の図である。尚、図2
(b)では、電子部品や他の回路基板の導体パターンな
どを省略している。
【0038】本発明の半田3で半田接合を行うと、導体
パターン2のAuメッキ層中のAu成分が、半田3に拡
散され、同時に、導体パターン2と半田3との接合界面
部分に、いくつかの共晶合金23a、23bが形成され
る。
【0039】上述の生成共晶合金物質は、主に、Cu6
Sn5 、Cu3 Snなどが挙げられ、両者の接合界面に
おいて、導体パターン2側にCu3 Sn共晶合金がリッ
チな層23aが生成され、半田側にCu6 Sn5 共晶合
金がリッチな層23bが生成される。
【0040】そして、Auメッキ層23のAu成分は、
この生成共晶合金物質であるCuSn共晶合金が形成さ
れた層23a、23b及び半田3中に、置換型固溶体と
して取り込まれて残留するものの、剥離等の原因となる
AuSn共晶合金の生成が有効に抑えられる。
【0041】しかも、高温環境下、熱サイクル試験を行
っても、Cu−Sn層23a、23bのCu6 Sn5
Cu3 Snなどの共晶合金の変質はみられず、AuSn
共晶合金の生成の発生がないため、導体パターン2と半
田3との安定した接合が維持できることになる。
【0042】〔実験例〕本発明は、半田に対するCuの
添加量のよる作用効果について調べた。試料として、ア
ルミナ基板の表面にタングステンからなる下地導体膜2
1を約8〜15μmの厚みで形成し、その表面にNiメ
ッキ層22を約3〜15μmの厚みで形成し、さらにそ
の表面にAuメッキ層23を約0.01〜0.10μm
の厚みで形成した。
【0043】このような回路基板1に対して、基板材料
であるアルミナとは異なる熱膨張係数を有する表面実装
用電子部品を半田3でもっても半田接合した。
【0044】そして、冷熱サイクル環境にさらすことで
基板と表面実装用電子部品との間での機械的なストレス
が発生して、半田に機械的ストレスが加わり、クラック
が発生する。これは半田金属の機械的疲労による劣化で
ある。さらに冷熱サイクル環境にさらすことで、ついに
は半田3部分で電気的な断線が発生する。冷熱サイクル
環境は−40℃℃と+130℃の2種類の液体の中に交
互に各5分間浸すことを1サイルクとして、クラックが
発生するサイクル数と断線が発生するサイクル数を調べ
た。
【0045】尚、高温にさらすことで、Auが集合して
AuSn合金層を形成するメカニズムは、この冷熱サイ
クル試験の高温環境下で発生させた。
【0046】また、研磨断面をX線マイクロアナライザ
ーで面分析して、各含有元素の所在を確認して生成され
た合金層を確認した。
【0047】以上のとおり、半田の劣化は機械的疲労劣
化と熱疲労劣化の2つが支配する。
【0048】半田接合に用いる半田3は、SnAgから
成る合金(Sn:Ag=96.5:3.5)に対して、
Cuを0〜1.75wt%の範囲で種々変化させた材料
と、一般に多用されている半田を比較評価した。
【0049】また、基板のAuメッキ厚みも0.01〜
0.10μmの範囲で種々変化させて、上記半田との組
み合わせ評価を行った。尚、表面実装用電子部品として
チタン酸バリウム系のセラミックコンデンサを用いた。
尚、各々の熱膨張係数は基板7ppm、表面実装用電子
部品11ppm、半田25ppmであり、1素子あたり
の熱膨張収縮の差は約1.0μmに相当する。
【0050】その結果を表1に示す。尚、評価として半
田にクラックが発生するサイクル数は、1000回を越
えるものを良品とし、表面実装用電子部品(積層セラミ
ックコンデンサ)の電気特性不良が発生するサイクル数
は、3000回以上を良品として、Au−Sn合金層の
形成の可否は、形成されないものを良品とした。
【0051】
【表1】
【0052】表1から、半田に添加するCu成分の添加
量が0の場合(試料番号1〜8)、導体パターン2と半
田3との接合界面に、導体パターン2と半田3との間で
剥離を発生させるAuSn共晶層が生成されてしまう。
このため、初期接合強度が充分でなく、さらに、約10
00回以下の冷熱サイクルで半田部分にクラックが発生
してしまう。
【0053】さらに、Cuの添加量が1.0重量%を越
える(試料番号17、18)と、半田のクラックが冷熱
サイクルが約1100回となり、また、表面実装用電子
部品(積層セラミックコンデンサ)の熱にクラックが発
生しやすくなる。これは、冷熱サイクルが約1100回
程度で半田にクラックが発生し、その後のストレスが直
接積層セラミックコンデンサに印加されるためと考えら
れる。
【0054】以上のことは、半田にCu成分を1.0重
量%以下の範囲で添加することが重要である。これよ
り、Auメッキ層23を有する導体パターンに電子部品
4やその他の回路基板の導体パターンを半田接合して
も、Au−Sn合金層が形成されず、非常に良好な接合
が達成される。
【0055】具体的には、初期状態の接合強度勿論のこ
と、−40℃〜+130℃の環境下で使用しても、非常
に信頼性の高い接合が達成される回路基板となる。
【0056】尚、上述の実験例としては、半田3とし
て、SnAg系半田で説明した。これれは、人的保護、
環境保護の観点で、Pbを含まないように考慮している
ことが背景にあり、試料番号1〜6のような半田であっ
ても同様の作用効果を有することを確認している。
【0057】上述の実施例では、基板の表面に形成した
導体パターンについて説明したが、基板の端面や裏面に
形成した導体パターンを、端子電極部に用い、他のマザ
ー基板に上述の半田を用いて接合しても構わない。
【0058】
【発明の効果】本発明によれば、Snを含有するSnP
bやSnAgなどの半田中に、Cuを添加している。こ
のため、AuSn合金よりも優先的に異なる合金(Cu
3 SnとCu6 Sn5 )が形成される。このため、Au
メッキ層上に半田を接合して、Auが半田中に拡散して
も、拡散したAuはCuSn合金中に置換型固溶体とし
て取り込まれるため、AuSn4 合金の生成を抑制でき
る。
【0059】また、このような半田を使用した回路基板
においては、高温環境下でのAu拡散による合金形成過
程を経ても、AuはCuSn合金内に固溶体として残留
し、拡散集結によるAuSn合金形成を行わない。
【0060】従って、導体パターンの表面に、Auメッ
キ層のAu成分の拡散を防止するNiメッキ層を形成す
る必要がなく、特に、高温環境下、熱サイクル環境下に
おいても、電子部品や他の回路基板の導体パターンと信
頼性の高い接合強度が達成される。
【図面の簡単な説明】
【図1】本発明に係る回路基板の断面図である。
【図2】(a)〜(b)は、本発明の半田による共晶合
金の生成状態を示す概略図である。
【符号の説明】
1・・・回路基板 2・・・導体パターン 21・・・下地導体膜 22・・・Niメッキ層 23・・・Auメッキ層 3・・・・半田

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 Cuを1.0重量%以下含有して成る半
    田。
  2. 【請求項2】 基板上に形成された下地導体膜、Niメ
    ッキ層、Auメッキ層からなる導体パターンに、Cuを
    0〜1.0重量%(0は含まない)含有する半田を介し
    て電子部品及び又は他の回路基板の導体パターンを接合
    させたことを特徴とする回路基板。
JP04601398A 1998-02-26 1998-02-26 回路基板 Expired - Lifetime JP3660798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04601398A JP3660798B2 (ja) 1998-02-26 1998-02-26 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04601398A JP3660798B2 (ja) 1998-02-26 1998-02-26 回路基板

Publications (2)

Publication Number Publication Date
JPH11245083A true JPH11245083A (ja) 1999-09-14
JP3660798B2 JP3660798B2 (ja) 2005-06-15

Family

ID=12735185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04601398A Expired - Lifetime JP3660798B2 (ja) 1998-02-26 1998-02-26 回路基板

Country Status (1)

Country Link
JP (1) JP3660798B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001076335A1 (en) * 2000-03-30 2001-10-11 Rohm Co., Ltd. Mounting structure of electronic device and method of mounting electronic device
WO2002005609A1 (fr) * 2000-07-12 2002-01-17 Rohm Co., Ltd. Structure permettant l'interconnexion de conducteurs et procede de connexion
JP2002111186A (ja) * 2000-09-28 2002-04-12 Kyocera Corp 配線基板およびこれを用いた電子装置
WO2002062117A1 (fr) * 2001-01-31 2002-08-08 The Furukawa Electric Co., Ltd. Procede d'assemblage de pieces electroniques
JP2010226115A (ja) * 2010-03-29 2010-10-07 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2011233879A (ja) * 2011-04-07 2011-11-17 Hitachi Ltd 電子装置の製造方法
US8421232B2 (en) 2005-08-31 2013-04-16 Hitachi, Ltd. Semiconductor device and automotive ac generator
JP2014123745A (ja) * 2014-01-06 2014-07-03 Hitachi Power Semiconductor Device Ltd 自動車用パワーモジュール。

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4868892B2 (ja) * 2006-03-02 2012-02-01 富士通株式会社 めっき処理方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001076335A1 (en) * 2000-03-30 2001-10-11 Rohm Co., Ltd. Mounting structure of electronic device and method of mounting electronic device
WO2002005609A1 (fr) * 2000-07-12 2002-01-17 Rohm Co., Ltd. Structure permettant l'interconnexion de conducteurs et procede de connexion
US7018721B2 (en) 2000-07-12 2006-03-28 Rohm Co., Ltd. Structure for interconnecting conductors and connecting method
CN1299547C (zh) * 2000-07-12 2007-02-07 罗姆股份有限公司 导体间的连接结构及其连接方法
JP2002111186A (ja) * 2000-09-28 2002-04-12 Kyocera Corp 配線基板およびこれを用いた電子装置
WO2002062117A1 (fr) * 2001-01-31 2002-08-08 The Furukawa Electric Co., Ltd. Procede d'assemblage de pieces electroniques
US7721425B2 (en) 2001-01-31 2010-05-25 The Furukawa Electric Co., Ltd. Method for connecting electronic parts
US8421232B2 (en) 2005-08-31 2013-04-16 Hitachi, Ltd. Semiconductor device and automotive ac generator
JP2010226115A (ja) * 2010-03-29 2010-10-07 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2011233879A (ja) * 2011-04-07 2011-11-17 Hitachi Ltd 電子装置の製造方法
JP2014123745A (ja) * 2014-01-06 2014-07-03 Hitachi Power Semiconductor Device Ltd 自動車用パワーモジュール。

Also Published As

Publication number Publication date
JP3660798B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
US6822331B2 (en) Method of mounting a circuit component and joint structure therefor
WO2002087296A1 (fr) Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere
JP5293185B2 (ja) 電子部品の製造方法
JP2002335082A (ja) 多層プリント配線基板及び多層プリント配線基板の製造方法
JP2007242900A (ja) 電子デバイス及びその製造方法
JP3660798B2 (ja) 回路基板
JP2004266074A (ja) 配線基板
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2007201286A (ja) 表面実装モジュールの製造方法および表面実装モジュール
JP2007063042A (ja) セラミクス基板およびセラミクス基板を用いた電子部品
JP2008227055A (ja) 回路基板
JP2001244622A (ja) 電子回路装置
JP4663975B2 (ja) 電子部品用パッケージ
JP3218281B2 (ja) 基板間の接続構造
WO2024090143A1 (ja) 装置、電気装置および基板
JP4403661B2 (ja) 放熱板を用いた部品の実装構造及びその製造方法
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP3723350B2 (ja) 配線基板およびその製造方法
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JPH10144850A (ja) 接続ピンと基板実装方法
JP2001267734A (ja) 電子部品の実装構造およびこの実装構造に用いられる電子部品構成体
JP2886945B2 (ja) 配線基板
JPS5828380Y2 (ja) 印刷配線板
JP2004146444A (ja) 配線基板
JP2004119440A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

EXPY Cancellation because of completion of term