JP2010226115A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010226115A
JP2010226115A JP2010074078A JP2010074078A JP2010226115A JP 2010226115 A JP2010226115 A JP 2010226115A JP 2010074078 A JP2010074078 A JP 2010074078A JP 2010074078 A JP2010074078 A JP 2010074078A JP 2010226115 A JP2010226115 A JP 2010226115A
Authority
JP
Japan
Prior art keywords
connection
semiconductor device
semiconductor element
electrode body
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010074078A
Other languages
English (en)
Other versions
JP5517694B2 (ja
Inventor
Yasushi Ikeda
靖 池田
Masato Nakamura
真人 中村
Satoshi Matsuyoshi
松吉　　聡
Koji Sasaki
康二 佐々木
Shinji Hiramitsu
真二 平光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010074078A priority Critical patent/JP5517694B2/ja
Publication of JP2010226115A publication Critical patent/JP2010226115A/ja
Application granted granted Critical
Publication of JP5517694B2 publication Critical patent/JP5517694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 これまで、高耐熱性が要求される半導体装置、特に車載用交流発電機に用いられる半導体装置の接続部材には高Ｐｂはんだが使用されてきているが、環境負荷低減のためＰｂフリーの接続部材とすることが必要となってきた。これに対し、既存のPbフリーはんだによる接続では、高温下で使用すると、界面反応によるボイドの発生を招き、接続不良の問題を回避できない。
【解決手段】 耐熱性２００℃の接続方法として、室温から200℃においてCu6Sn5相を含有するSn系はんだとNi系めっきを組合せることで界面反応を抑制させ、２００℃以上の耐熱性をもつ半導体装置の提供を実現する。
【選択図】 図4

Description

本発明は、半導体装置用はんだ材、これを用いた半導体装置、およびその製造方法に関し、さらに詳しくは、交流発電機の交流出力を直流出力に変換する車載用交流発電機（オルタネーター）に使用される半導体装置に関するものである。
車両用交流発電機に用いられる半導体装置は、例えば特許文献１に示されるように、厳しい温度サイクルに耐えるよう半導体素子と電極との熱膨張率の差に基づく熱応力を低減するような構造をしている。またエンジン近傍に設置されることから半導体装置に対して
２００℃の耐熱温度が要求される。そのため、半導体素子の接続には例えば固相線が３００℃付近の高Ｐｂはんだ（例えば９５重量％のＰｂと５重量％のＳｎを含む固相線３００℃液相線３１４℃のＰｂ−Ｓｎ合金）が接続に使用される。
しかしながら、環境保護の観点から、環境負荷が大きいＰｂを排除した接続材料を使用した半導体装置が要求されるようになってきている。Ｐｂを含まず高Ｐｂはんだに近い融点を有するPbフリーはんだ材料としては、Au-20Sn（共晶、280℃）、Au-12Ge（共晶、356℃）Au-3.15Si（共晶、363℃）等のAu系材料があるが、極めて高コストである。またAu含有率が比較的少ないAu-20Snの場合、硬はんだであるため、大面積の接続では十分な応力緩衝ができず、半導体素子が破損しやすい欠点がある。
他のPbフリーはんだ材料としては、融点２００℃以上のSn-3Ag-0.5Cu等のＳｎ系中温はんだがあり、部品を基板に実装するために広く用いられ、１５０℃以下では良好な接続信頼性を有する。しかしながら、２００℃以上の使用環境で長時間保持するような場合には接続界面で界面反応が進み、ボイドの形成および金属間化合物層の成長等により、接続信頼性が低下する問題がある。
この問題に対し、Ｓｎ系はんだの界面反応を抑制する手法としては、例えば特許文献２のように、Cu：0.1〜2重量%、Ni：0.002〜1重量%、残部SnからなるSn系はんだを使用することによって、Cuの添加により被接続材のCu食われを抑止すると同時に、Ni添加により接続界面におけるCu6Sn5、Cu3Sn等の金属間化合物の成長を抑制することが可能であることが報告されている。また、特許文献３には、はんだバンプ形成において、被接続材表面に、Sn系はんだと反応して金属間化合物を形成する２種類の金属層を設けて、そこにSn系はんだボールを接続することで、接続界面にSnを含む２〜３種の元素からなる金属間化合物層を薄く形成することにより、界面反応を抑制することが可能であることが報告されている。
特開平０７−２２１２３５号公報 特許第３１５２９４５号公報 特開２００２−２８０４１７号公報
しかし、従来技術においては、以下のような問題があり、界面反応抑制が十分とはいえず、接続信頼性が低い。特に、高温下で使用される車載用交流発電機（オルタネータ）用半導体装置には従来技術で界面反応を抑制することは困難であることがわかった。
すなわち、上記特許文献２の場合、Ni添加により界面反応の抑制は多少期待できるが、Cu6Sn5、Cu3Snの化合物が常にCu及びSn系はんだと接しているため、200℃以上の高温下では界面反応がすすんでしまう。これにより、Cu-Sn化合物が成長しつづけ、その界面でボイド等が発生し、結果、接続信頼性の低下を招く。
一方、上記特許文献３の場合は、はんだ最近接に形成された金属間化合物がSn系はんだと金属層との間でバリア層となるため、界面反応抑制効果は大きいと考えられるが、被接続材に予め第１の金属層と第２の金属層との２層を設ける必要があり、めっき工程の増加する、選択的に局所めっきをすることで高コストになる、電極を設けることができない構造の場合金属層形成が困難等の問題がある。また、接続面最表面に形成された金属層を接続時にSn系はんだと反応させてバリア層とする必要があるため、最表面に形成された金属層が厚いと、接続時に未反応の最表面金属層が残存してしまいバリア層の効果が十分に得られない、完全に最表面金属層を反応させるのに接続時間を長くする等のプロセスの調整が必要となるといった問題が生じる可能性がある。一方、最表面の金属層が薄い場合、界面反応を抑制するためのバリア層が薄くなり、200℃以上の高温下では十分に界面反応を抑制できないおそれがある。更に、図２のように、Sn系はんだとの反応において接続面最表面層に形成された層（例えばCu層）１５の未反応部分が残存・露出する場合には、その露出部分からの酸化、腐食が起こり問題となる。一方、図３のように、接続面最表面層の残存を回避するため、仮に局所めっき等をして接続面最表面層を局所的に設けた場合、今度はSn系はんだがその下層にある金属層（例えばNi層）１１まで濡れ広がるおそれが生じる。この場合、これらの間で金属間化合物（例えばNi-Sn化合物）１６が形成され、この部分で界面反応がすすみ、体積変化に伴うボイドが生じてしまうおそれがある。
本発明の目的は、環境負荷が小さく低コストで、200℃以上の高温で長時間使用しても接続信頼性を維持できる半導体素子の接続材料を提供するとともに、その接続材料を用いた半導体装置および車載用交流発電機を提供することにある。
上記目的を達成するために本願において開示される発明のうち代表的なものの概要を説明すると次の通りである。
（１）半導体素子と、半導体素子の第一の面と第一の接続材料も用いて接続される支持電極体と、前記支持電極体に支持された前記半導体素子の第二の面と第二の接続材料を用いて接続されるリード電極体とを有する半導体装置であって、前記支持部材の接続部及び前記リード電極体の接続部にはNi系めっきが施されており、前記第一の接続材料及び前記第二の接続材料は共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだであることを特徴とする半導体装置。
（２）半導体素子と、半導体素子の第一の面と第一の接続材料も用いて接続される支持電極体と、前記支持電極体に支持された前記半導体素子の第二の面と第二の接続材料を用いて接続されるリード電極体とを有する半導体装置であって、前記支持部材の接続部及び前記リード電極体の接続部にはNi系めっきが施されており、前記第一の接続材料及び前記第二の接続材料材は、室温から200℃においてCu6Sn5相を含有するSn系はんだであることを特徴とする半導体装置。
（３）半導体素子と、半導体素子の第一の面と第一の接続部材を介して接続された支持電極体と、前記支持電極体に支持された前記半導体素子の第二の面と第二の接続部材を介して接続されたリード電極体とを有する半導体装置であって、前記支持部材と前記第一の接続部材の界面、及び、前記第一の接続部材と前記半導体素子の界面には、Ni系めっき層とCu-Sn化合物層を有し、前記リード電極体と前記第二の接続部材の界面、及び、前記第二の接続部材と前記半導体素子の界面には、Ni系めっき層とCu-Sn化合物層を有することを特徴とする半導体装置。
（４）車載用交流発電機であって、前記上記（１）乃至（３）のいずれかの半導体装置を搭載したことを特徴とする車載用交流発電機。
本半導体装置を搭載することにより、エンジンの回転駆動力にて回転される電気子巻線に誘起される交流を直流に変換する車載用交流発電機の通常使用環境である２００℃以上の高温下でも半導体装置の接続信頼性は保たれ、結果として高温下でも電気不良等を起こさず、より高温な環境への配置に耐えうる車載用交流発電機を提供することができる。
（５）半導体素子と、半導体素子の一側と室温から200℃においてCu6Sn5相を含有するSn系はんだを介して接続されるNi系めっきを施した支持電極体と、該支持電極体に支持された前記半導体素子の他側とを室温から200℃においてCu6Sn5相を含有するSn系はんだを介して接続されるNi系めっきを施したリード電極体を備える半導体装置において、室温から200℃においてCu6Sn5相を含有するSn系はんだによる接続工程が、220〜４５０℃、還元性雰囲気で行うことを特徴とする半導体装置の製造方法。
（６）半導体素子と、半導体素子の一側と接続部材およびNi系めっきを施した応力熱膨張率差緩衝材を介して接続されるNi系めっきを施した支持電極体と、該支持電極体に支持された前記半導体素子の他側とを接続部材を介して接続されるNi系めっきを施したリード電極体を備える半導体装置において、接続部材として室温から200℃においてCu6Sn5相を含有するSn系はんだを用いることを特徴とした半導体装置において、室温から200℃においてCu6Sn5相を含有するSn系はんだによる接続工程が、220〜４５０℃、還元性雰囲気で行うことを特徴とする半導体装置の製造方法。
（７）Pbフリーはんだ接続材料であって、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだであることを特徴とするPbフリーはんだ接続材料。
（８）Pbフリーはんだ接続材料であって、室温から200℃においてCu6Sn5相を含有するSn系はんだであることを特徴とするPbフリーはんだ接続材料。
（９）Pbフリーはんだ接続材料であって、Cu6Sn5相を内部に有するSn系はんだであることを特徴とするPbフリーはんだ。
本発明によれば、環境負荷が小さくまた２００℃以上の耐熱性がある半導体装置を提供することができる。
本発明の接続状況を模式的に示す断面図である。 特許文献３で可能性のある接続状況を模式的に示す断面図である。 特許文献３で可能性のある接続状況を模式的に示す断面図である。 本発明の接続機構を模式的に示す断面図である。 熱膨張率差緩和材として使用可能な各種材料のヤング率と降伏応力を示した図である。 本発明の接続機構を模式的に示す断面図である。 本発明の接続機構を模式的に示す断面図である。 本発明の半導体装置の一実施形態を示す図である。 本発明の半導体装置の一実施形態を示す図である。 接合界面のボイド形成状況を模式的に示す断面図である。 接合界面のボイド形成状況を模式的に示す断面図である。 高温放置試験後の接合界面を模式的に示す断面図である。 高温放置試験後の接合界面を模式的に示す断面図である。 Cu-Sn２元系状態図である。 本発明の半導体装置の一実施形態を示す図である。 本発明の半導体装置の一実施形態を示す図である。 本発明の半導体装置の一実施形態を示す図である。
まず、本発明の接続材料及び接続機構について図４により説明する。
本発明の接続材料の一例は、室温から２００℃においてCu-Sn化合物（例えばCu6Sn5）の相１０を含有するSn系はんだ箔１７である。このはんだ箔１７を用いて、Ni系めっき１１を施した被接続材１２を接続することにより、はんだ箔１７中に相として浮いていたCu6Sn5相１０がNi系めっき１１上に析出あるいは移動し、Cu-Sn化合物を主体とする化合物層１０が形成される。その結果、２００℃以上の高温下に長時間さらされても、Cu-Sn化合物を主体とした化合物層１０がNi系めっき１１とSn系はんだのバリア層となり、接続界面反応による化合物層の成長及びそれに伴うボイドの形成を抑制することができる。
本発明の接続機構では、被接続材に少なくともNi、Ni-P、Ni-B等のNiめっきを１層設けておけばよいため、少ない工程数での接続が可能となる。また、本発明の接続機構では、形成されるバリア層の厚さは、はんだ箔に含まれるCu-Sn化合物相の量に依存するため、Cu-Sn化合物量の増減によりバリア厚の調節が可能となる。さらに、図１に示すように、はんだが濡れた接続界面にはんだ中のCu-Sn化合物１０がNi系めっき１１上に能動的に析出あるいは移動し、Cu-Sn化合物のバリア層が形成されるため、接続後の接続部では上記した図２及び図３での問題は生じない。
ここで、本発明の接続材料のように、Cu-Sn化合物が相として含まれる状態、室温から２００℃においてCu6Sn5を含有するSn系はんだの状態となる条件について、Sn-Cu２元系状態図を示す図１４を用いて説明する。
Sn-0.9CuよりCu含有量の少ない組成では、はんだが溶融して凝固する際に、共晶組成より多く含まれるSnが初晶としてまず析出し、最後にSnとCu6Sn5が共晶組織として凝固する。そのとき、Cu6Sn5は接続内部の粒界等に分散して析出するため、Ni系めっき上にバリア層状に析出しない。そのため、耐熱性が得られない。一方、Sn-0.9CuよりCu含有量が多い組成では、はんだが溶融して凝固する際に、まずCu6Sn5相が析出する。その際、Cu6Sn5がNi系めっき上に優先的に析出するために、Cu-Sn化合物のバリア層が形成される。そして、最後にSnとCu6Sn5が共晶組織として凝固する。上記のような機構でCu-Sn化合物のバリア層が形成される。
すなわち、本発明の接続材料としては、共晶組成よりCu6Sn5相の含有量が多い組成を選択すればよい。Sn-Cu２元系であれば、Cuが0.9wt%以上あればよいことになるが、他元素が含まれる場合には合金系によって共晶組成が異なるため、いずれの場合でも、共晶組成よりCu6Sn5相の含有量が多い組成の接続材料を選択すればよい。なお、これにより通常使用されるSn-3Ag-0.5CuやSn-0.7Cuの場合では、共晶組成に比べてCu6Sn5相が少ないため、Ni系めっき上にはバリア層が形成されない。
以上のように、本発明の接続材料及びその接続機構について説明したが、接続材料の供給形態は箔にこだわらず、図６及び図７に示すように、ペーストやワイヤ等のいずれの形状で供給されても、接続後にNi系めっき上にCu-Sn化合物のバリア層が形成される。適宜、接続環境に応じた供給方法を選択することが可能である。
なお、室温から200℃においてCu6Sn5相を含有するSn系はんだは、良好な濡れを得るために、好ましくは液相線温度が接続温度以下となる組成を選択すればよい。
次に、本発明の接続材料を用いた半導体装置及びその製造方法の一形態について、車載用交流発電機用の半導体装置を示す図８、図９を用いて説明する。
図８に示す半導体装置は、半導体素子１と、半導体素子１の第一の面と本発明の接続材料を用いて形成された接続部材２を介して接続される接続部にNi系めっきを施したリード電極体７と、半導体素子１の第二の面と本発明の接続材料を用いて接続された接続部材４を介して接続される接続部にNi系めっきを施した熱膨張率差緩衝材５と、熱膨張率差緩衝材５の他方の面と本発明の接続材料を用いて接続された接続部材６を介して接続される接続部にNi系めっきを施した支持電極体３とを有する。
本発明の接続材料を用いて接続することにより、高温下での使用でも界面反応を抑制し、接続信頼性のある半導体装置を提供することができる。なお、すべての接続部で本発明の接続材料を用いず、一部他の材料の使用も可能だが、接続信頼性の観点からすべての接続部で本発明の接続材料を用いることが好ましい。この際、共晶組成よりCu6Sn5相の含有量が多い組成の接続材料であればいかなるものでもよく、各接続部で異なる材料であっても構わない。
ここで、熱膨張率差緩衝材５としては、Al、Mg、Ag、Zn、Cu、Niのうちのいずれかを用いることができる。これらは降伏応力が小さい金属であり、惰性変形しやすい。そこで、接続部にこれらの金属を付与することにより、接続後の冷却時および温度サイクル時に接続部に被接続材の熱膨張率差により発生する応力を緩衝することができる。このとき、図５に示すように、降伏応力が75MPa以下であることが好ましい。降伏応力が100MPa以上の場合、応力を充分に緩衝できず、半導体素子に割れが発生する場合がある。厚さは、30〜500μｍにすることが好ましい。厚さが、30μｍ以下の場合、応力を充分に緩衝できず、半導体素子および金属間化合物にクラックが発生する場合がある。厚さが、500μｍ以上の場合、Al、Mg、Ag、ZnはCu製の電極より熱膨張率が大きいため、熱膨張率の効果が大きくなり、信頼性の低下につながる場合がある。
また、熱膨張率差緩衝材５としては、Cu/インバー合金/Cu複合材、Cu/Cu2O複合材Cu-Mo合金、Ti、Mo、Wのいずれかを用いることができる。この熱膨張率差緩衝材５により、半導体素子とCu電極との間の熱膨張率差から生じる温度サイクル時及び接続後の冷却時の接続に発生する応力を緩衝することができる。このとき、厚さが薄すぎると応力を十分に緩衝できず、半導体素子および金属間化合物にクラックが発生する場合があるので、その厚さを３０μｍ以上にすることが好ましい。
なお、Sn系はんだは高鉛はんだに比べて熱伝導率が高いため、半導体装置の低抵抗化および高放熱化の可能であり、図９のように熱膨張率緩衝材５を省略することも可能だが、高鉛はんだよりも硬いSn系はんだを使用しても十分な接続信頼性を得るべく、挿入する方が好ましい。
各被接続材に設けるNi系めっきとしては、上記の通り、Ni、Ni-P、Ni-B等を用いればよいが、そのめっき上に更にAuめっき、Agめっきを施しても構わない。これにより、濡れ性を向上させることができる。その場合、Au、Agといっためっき層は接続時にはんだ内部に全て拡散させることにより、下地のNi系めっき上にCu-Sn化合物のバリア層を形成することができる。
次に、半導体装置の製造方法について説明する。図８に示すような部材および接続部材の順序で、すなわち支持電極体３の上に、室温から200℃においてCu6Sn5相を含有するSn系はんだ箔６、熱膨張係数が１１×１０−６／℃の直径６．８ｍｍ、厚さ０．６ｍｍのＮｉめっきＣＩＣ（Ｃｕ/Ｉｎｖｅｒ/Ｃｕ）クラッド材の熱膨張率差緩衝材５、室温から200℃においてCu6Sn5相を含有するSn系はんだ箔４、直径６ｍｍ厚さ０．２ｍｍのＮｉめっき半導体素子１、室温から200℃においてCu6Sn5相を含有するSn系はんだ箔２、直径４．５ｍｍ厚さ０．２ｍｍのＣｕ板付Ｃｕリード電極体７を積み重ね、位置合わせ治具内に置き、熱処理炉にて、窒素に水素５０％を混合した還元性雰囲気で、380℃、1分の温度条件で接続し、続いて接続部周辺にシリコーンゴム８を注入後硬化させて、半導体装置を製造する。なお、接続工程は２２０〜４５０℃、還元性雰囲気で行えば、フラックスを使用しないで良好な接続を行うことができる。
この半導体装置の温度サイクル試験および高温放置試験後の半導体素子および各部材間の接続強度を実際測定した結果を表１に示す。
Figure 2010226115
初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。実施例１〜６の全てにおいて、−40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、初期接続強度の80%以上の強度を維持することを確認した。また、210℃1000hの高温放置試験後も、実施例１−６の全てにおいて初期接続強度の80％以上の強度を維持することを確認した。更に、これらについては、試験前と試験後で熱抵抗変動が10％以内であることも確認した。図12に、一例としてSn-5Cuはんだを用いて接続したサンプルを210℃1000h高温放置したときの接続界面の断面を示す。Cu-Sn化合物のバリア層により、高温放置後もNi層が消失せず残存しており、体積変化に伴うボイド形成も観察されない。
なお、上記では全体構造を同時に室温から200℃においてCu6Sn5相を含有するSn系はんだで接続するプロセスについて述べたが、熱膨張率差緩衝材５の上に、半導体素子１およびＣｕ板付リード電極体３を室温から200℃においてCu6Sn5相を含有するSn系はんだで接続したものを作製し、続いてこれを支持電極３の上に室温から200℃においてCu6Sn5相を含有するSn系はんだで接続するなど、いくつかの部品に分けて接続しても良い。
図９に示すような部材および接続部材の順序で、すなわち支持電極体３の上に、室温から200℃においてCu6Sn5相を含有するSn系はんだ箔の接続部材４、直径６ｍｍ厚さ０．２ｍｍのＮｉめっき半導体素子１、室温から200℃においてCu6Sn5相を含有するSn系はんだ箔の接続部材２、直径４．５ｍｍ厚さ０．２ｍｍのＣｕ板付Ｃｕリード電極体７を積み重ね、位置合わせ治具内に置き、熱処理炉にて、窒素に水素５０％を混合した還元性雰囲気で、４５０℃、５分の温度条件で接続し、続いて接続部周辺にシリコーンゴム８を注入後硬化させて半導体装置を作製する。
この半導体装置の温度サイクル試験および高温放置試験後の半導体素子および各部材間の接続強度を実際測定した結果を表１に示す。初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。実施例７〜12の全てにおいて、−40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、初期接続強度の80%以上の強度を維持することを確認した。また、210℃1000hの高温放置試験後も、実施例７−12の全てにおいて初期接続強度の80％以上の強度を維持することを確認した。更に、これらについては、試験前と試験後で熱抵抗変動が10％以内であることも確認した。
次に、比較例として、共晶組成よりCu6Sn5相の含有量が多くならない組成の接続材料に
ついて測定した結果を以下説明する。
接続構造は、実施例１−６と同じである。その結果は表１に示す通り、初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。比較例１、２において、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、初期接続強度の80%以上の強度を維持することを確認した。しかしながら、210℃1000hの高温放置試験後では、比較例１、２ともに初期接続強度の80％未満の強度となった。接続断面を観察すると、図10，11のようなボイド14が接続界面に形成されていた。高温放置により界面反応が進み、化合物層の成長に伴う体積変化で生じたボイド形成により、接続強度が低下したと考えられる。図13に、一例としてSn-3Ag-0.5Cuはんだで接続したサンプルを210℃で1000h高温放置したときの接続界面の断面を示す。Cu-Sn化合物のバリア層が形成されないため、SnとNiが反応してNi層が完全に消失し、更に下地のCuまでもSnと反応しCu-Sn化合物層が厚く形成されている。その結果、大きな体積変化が生じボイドが形成され、良好な接続状況を維持することができなくなる。
比較例３、４においては、-40℃(30min.)/200℃(30min.)500サイクルの温度サイクル試験後、210℃1000hの高温放置試験後ともに、比較例１、２ともに初期接続強度の80％未満の強度となった。接続断面を観察すると、図10，11のようなボイド14が接続界面に形成されていた。高温放置により界面反応が進み、化合物層の成長に伴う体積変化で生じたボイド形成により、接続強度が低下したと考えられる。
なお、比較例５は高鉛フリーはんだによる比較例であり、いずれも良好な結果となって
いる。
次に、本発明の接続材料を用いた半導体装置の他の形態について、図１５を用いて説明する。
図１５はプリント基板への部品実装の例であり、プリント基板１０２と、前記プリント基板１０２と本発明の接続材料を用いて接続され、実装された表面実装部品１０１と、前記プリント基板１０２と本発明の接続材料を用いて接続され、実装されたチップ部品１０３と、前記プリント基板１０２と本発明の接続材料を用いて接続され、実装された挿入実装部品１０４とを有する。図示しないが、接続される各面にはNi系めっきが施される。本発明の接続機構を用いて実装することにより、高温下でも界面反応を抑制し、接続信頼性の高い半導体装置を提供することができる。
なお、図１５は表面実装部品１０１、チップ部品１０３、挿入実装部品１０４の全てが実装されているが、いずれか一つ又は二つだけであっても構わない。また、一部の接続においてSn-3Ag-0.5Cu等の他のはんだ材料を用いても構わない。
次に、本発明の接続材料を用いた半導体装置の他の形態について、図１６を用いて説明する。
図１６に示す半導体装置は、半導体素子１と、半導体素子１と本発明の接続材料を用いて接続されたフレーム１０５と、半導体素子１に設けられた電極（図示しない）とワイヤ１０８により電気的に接続された外部リード１０７と、半導体素子１を覆うように設けられたモールド樹脂とを有する。図示しないが、接続される各面にはNi系めっきが施される。本発明の接続機構を用いることにより、高温下でも界面反応を抑制し、接続信頼性の高い半導体装置を提供することができる。
他の半導体装置の形態について、図１７を用いて説明する。
図１７に示す半導体装置は、RFモジュール等に代表される構造であり、モジュール基板１０９と、モジュール基板に本発明の接続材料を用いて接続された表面実装部品１０１と、モジュール基板に本発明の接続材料を用いて接続された半導体素子１と、モジュール基板に本発明の接続材料を用いて接続されたチップ部品と、モジュール基板１の裏面に設けられたはんだボール１１０とを有する。図示しないが、接続される各面にはNi系めっきが施される。本発明の接続機構を用いることにより、高温下でも界面反応を抑制し、接続信頼性の高い半導体装置を提供することができる。
なお、図１５は表面実装部品１０１、チップ部品１０３、挿入実装部品１０４の全てが実装されているが、いずれか一つ又は二つだけであっても構わない。また、一部の接続においてSn-3Ag-0.5Cu等の他のはんだ材料を用いても構わない。
以上、半導体装置の実施形態についていくつか説明したが、本発明はこれらの形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、パワートランジスタ、パワーIC、IGBT基板、RFモジュール等のフロントエンドモジュール、自動車用パワーモジュール等のダイボンディング等に用いても構わない。また、接続に用いる本発明の接続材料は、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだであれば、その供給形態は問わず、プリント基板へのレベリング処理、部品へのディップ、印刷、箔、ワイヤ等いずれの方法でも構わない。
１ 半導体素子、２，４，６ 接続部材、３ 支持電極体、５ 熱膨張率差緩和材、７ リード電極、８ シリコーンゴム、10 Cu-Sn化合物、11 Niめっき、12 被接続材、13 金属間化合物、14 ボイド、15 Cu層、16 Ni-Sn化合物、17 はんだ箔、18 はんだペースト、19 はんだワイヤ、101 表面実装部品、102 プリント基板、103 チップ部品、104 挿入実装部品、105 フレーム、106 モールド樹脂、107 リード、108 ワイヤ、109 モジュール基板、110 はんだボール。

Claims (16)

  1. 半導体素子と、半導体素子の第一の面と第一の接続材料も用いて接続される支持電極体と、前記支持電極体に支持された前記半導体素子の第二の面と第二の接続材料を用いて接続されるリード電極体とを有する半導体装置であって、前記支持部材の接続部及び前記リード電極体の接続部にはNi系めっきが施されており、前記第一の接続材料及び前記第二の接続材料は共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだであることを特徴とする半導体装置。
  2. 半導体素子と、半導体素子の第一の面と第一の接続材料も用いて接続される支持電極体と、前記支持電極体に支持された前記半導体素子の第二の面と第二の接続材料を用いて接続されるリード電極体とを有する半導体装置であって、前記支持部材の接続部及び前記リード電極体の接続部にはNi系めっきが施されており、前記第一の接続材料及び前記第二の接続材料材は、室温から200℃においてCu6Sn5相を含有するSn系はんだであることを特徴とする半導体装置。
  3. 半導体素子と、半導体素子の第一の面と第一の接続部材を介して接続された支持電極体と、前記支持電極体に支持された前記半導体素子の第二の面と第二の接続部材を介して接続されたリード電極体とを有する半導体装置であって、
    前記支持部材と前記第一の接続部材の界面、及び、前記第一の接続部材と前記半導体素子の界面には、Ni系めっき層とCu-Sn化合物層を有し、
    前記リード電極体と前記第二の接続部材の界面、及び、前記第二の接続部材と前記半導体素子の界面には、Ni系めっき層とCu-Sn化合物層を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置であって、
    前記支持電極体と前記半導体素子との間に熱膨張率差緩衝材があることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記熱膨張差緩衝材は、Al、 Mg、 Ag、 Zn、Cu、Niのいずれかであることを特徴とする半導体装置。
  6. 請求項４記載の半導体装置であって、
    前記熱膨張差緩衝材は、Cu/インバー合金/Cu複合材、Cu/Cu2O複合材Cu-Mo合金、Ti、Mo、Wのいずれかであることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれかに記載の半導体装置であって、
    前記Ni系めっきは、Ni、Ni-P、Ni-B等のめっきのいずれかであることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置であって、
    前記Ni系めっきの上に更にAu、Ag、Pdのうちの少なくとも一のめっきが施されていることを特徴とする半導体装置。
  9. 車載用交流発電機であって、
    前記請求項１乃至８のいずれかの半導体装置を搭載したことを特徴とする車載用交流発電機。
  10. 基板と、前記基板と接続部材を介して接続された半導体素子とを有する半導体装置であって、
    前記基板と前記接続部材との界面、前記接続部材と前記半導体素子との界面には、Ni系めっき層とCu-Sn化合物層とを有することを特徴とする半導体装置。
  11. 基板と、前記基板と接続材料を用いて接続された半導体素子とを有する半導体装置であって、
    前記基板の接続面及び前記半導体素子の接続面にはNi系めっき層が設けられており、前記接続材料は、共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだであることを特徴とする半導体装置。
  12. 請求項３又は請求項１０に記載の半導体装置であって、
    前記Cu-Sn化合物はCu6Sn5であることを特徴とする半導体装置。
  13. 請求項１、２、１１のいずれかに記載の半導体装置であって、
    前記接続材料は、箔、ペースト、ワイヤのいずれかの形状であることを特徴とする半導体装置。
  14. Pbフリーはんだ接続材料であって、
    共晶組成よりCu6Sn5相の含有量が多い組成のSn系はんだであることを特徴とするPbフリーはんだ接続材料。
  15. Pbフリーはんだ接続材料であって、
    室温から200℃においてCu6Sn5相を含有するSn系はんだであることを特徴とするPbフリーはんだ接続材料。
  16. Pbフリーはんだ接続材料であって、
    Cu6Sn5相を内部に有するSn系はんだであることを特徴とするPbフリーはんだ接続材料。
JP2010074078A 2010-03-29 2010-03-29 半導体装置 Active JP5517694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010074078A JP5517694B2 (ja) 2010-03-29 2010-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010074078A JP5517694B2 (ja) 2010-03-29 2010-03-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005251090A Division JP4569423B2 (ja) 2005-08-31 2005-08-31 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014000048A Division JP5779666B2 (ja) 2014-01-06 2014-01-06 自動車用パワーモジュール、自動車

Publications (2)

Publication Number Publication Date
JP2010226115A true JP2010226115A (ja) 2010-10-07
JP5517694B2 JP5517694B2 (ja) 2014-06-11

Family

ID=43042906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010074078A Active JP5517694B2 (ja) 2010-03-29 2010-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JP5517694B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244022A (zh) * 2011-04-26 2011-11-16 哈尔滨工业大学 倒装芯片单金属间化合物微互连结构制备方法
KR20170057138A (ko) * 2015-11-16 2017-05-24 도요타지도샤가부시키가이샤 반도체 장치의 제조 방법
CN106735663A (zh) * 2017-01-17 2017-05-31 大连理工大学 一种全金属间化合物窄间距微焊点的制备方法及结构
US11195815B2 (en) 2019-01-11 2021-12-07 Denso Corporation Semiconductor device and manufacturing method thereof with Cu and Sn intermetallic compound

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6287759B2 (ja) 2014-10-30 2018-03-07 トヨタ自動車株式会社 半導体装置とその製造方法
JP6281468B2 (ja) 2014-10-30 2018-02-21 トヨタ自動車株式会社 半導体装置とその製造方法
JP6042577B1 (ja) 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147065A (en) * 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor device
JPH11245083A (ja) * 1998-02-26 1999-09-14 Kyocera Corp 半田及びそれを用いた回路基板
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2002222708A (ja) * 2001-01-24 2002-08-09 Toko Inc 鉛フリー半田を用いた小型コイル
JP2002305213A (ja) * 2000-12-21 2002-10-18 Hitachi Ltd はんだ箔および半導体装置および電子装置
JP2005095977A (ja) * 2003-08-26 2005-04-14 Sanyo Electric Co Ltd 回路装置
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147065A (en) * 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor device
JPH11245083A (ja) * 1998-02-26 1999-09-14 Kyocera Corp 半田及びそれを用いた回路基板
JP2002305213A (ja) * 2000-12-21 2002-10-18 Hitachi Ltd はんだ箔および半導体装置および電子装置
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2002222708A (ja) * 2001-01-24 2002-08-09 Toko Inc 鉛フリー半田を用いた小型コイル
JP2005095977A (ja) * 2003-08-26 2005-04-14 Sanyo Electric Co Ltd 回路装置
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244022A (zh) * 2011-04-26 2011-11-16 哈尔滨工业大学 倒装芯片单金属间化合物微互连结构制备方法
KR20170057138A (ko) * 2015-11-16 2017-05-24 도요타지도샤가부시키가이샤 반도체 장치의 제조 방법
RU2648300C1 (ru) * 2015-11-16 2018-03-23 Тойота Дзидося Кабусики Кайся Способ изготовления полупроводникового устройства
KR101967511B1 (ko) 2015-11-16 2019-04-09 도요타지도샤가부시키가이샤 반도체 장치의 제조 방법
CN106735663A (zh) * 2017-01-17 2017-05-31 大连理工大学 一种全金属间化合物窄间距微焊点的制备方法及结构
CN106735663B (zh) * 2017-01-17 2019-05-28 大连理工大学 一种全金属间化合物窄间距微焊点的制备方法及结构
US11195815B2 (en) 2019-01-11 2021-12-07 Denso Corporation Semiconductor device and manufacturing method thereof with Cu and Sn intermetallic compound

Also Published As

Publication number Publication date
JP5517694B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
JP4569423B2 (ja) 半導体装置の製造方法
JP2011044624A (ja) 半導体装置および車載用交流発電機
JP5517694B2 (ja) 半導体装置
JP6797797B2 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
JP4939891B2 (ja) 電子装置
WO2017217145A1 (ja) はんだ接合部
JP5331322B2 (ja) 半導体装置
JP2002307188A (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP6429208B2 (ja) 半導体装置および移動体
TW201213552A (en) Bi-Sn-BASED HIGH-TEMPERATURE SOLDER ALLOY
US20160300809A1 (en) Lead-Free Solder Alloy and Semiconductor Device
JP6810915B2 (ja) はんだ材
JP2011143442A (ja) 高信頼はんだ接続部をもつパワーモジュール
JP5557788B2 (ja) 電子装置の製造方法
JP6967252B2 (ja) 電子部品の製造方法、及び電子部品
JP5779666B2 (ja) 自動車用パワーモジュール、自動車
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP5723225B2 (ja) 接合構造体
JP3719624B2 (ja) 電子部品実装用はんだ及び電子部品の実装方法
WO2023139976A1 (ja) はんだおよび半導体装置
KR20090114118A (ko) 전자 부품용 금속 프레임

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5517694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150