JP6967252B2 - 電子部品の製造方法、及び電子部品 - Google Patents

電子部品の製造方法、及び電子部品 Download PDF

Info

Publication number
JP6967252B2
JP6967252B2 JP2017216616A JP2017216616A JP6967252B2 JP 6967252 B2 JP6967252 B2 JP 6967252B2 JP 2017216616 A JP2017216616 A JP 2017216616A JP 2017216616 A JP2017216616 A JP 2017216616A JP 6967252 B2 JP6967252 B2 JP 6967252B2
Authority
JP
Japan
Prior art keywords
plating
plating layer
layer
nickel
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017216616A
Other languages
English (en)
Other versions
JP2019085631A5 (ja
JP2019085631A (ja
Inventor
怜史 大矢
由加利 小野
早紀 中木原
廣一 志方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualtec Co Ltd
Original Assignee
Qualtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualtec Co Ltd filed Critical Qualtec Co Ltd
Priority to JP2017216616A priority Critical patent/JP6967252B2/ja
Publication of JP2019085631A publication Critical patent/JP2019085631A/ja
Publication of JP2019085631A5 publication Critical patent/JP2019085631A5/ja
Application granted granted Critical
Publication of JP6967252B2 publication Critical patent/JP6967252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Chemically Coating (AREA)
  • Die Bonding (AREA)

Description

本発明は、支持体の金属層にニッケルめっき層又はニッケル−リンめっき層を設け、該ニッケルめっき層又はニッケル−リンめっき層と、支持体に対向する被着体との間に半田材料を配して半田接合部分を形成する電子部品の製造方法、及び電子部品に関する。
電子部品としてのパワーモジュールは、コンバータ,インバータ等の電力変換器において、電力制御に用いられるパワー半導体素子であり、MOSFET(MOS電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等のパワーデバイスの駆動回路及び自己保護構造を組み込んである。
前記電力変換器としては、太陽光発電装置,風力発電装置等の発電装置、エアコンディショナー,洗濯機,冷蔵庫等の民生用機器、及びHV車,電気自動車,電車等の車両等に備えられるものが挙げられる。
パワーモジュールとして、一面にCu配線を有する絶縁基板の該Cu配線と、パワーデバイスの下面にスパッタリング等により形成された金属層とを、半田層を含む接合部分を介し接合してケース内に収容した後、ケース内に封止樹脂を充填し、ケースの底面には冷却器を配し、パワーデバイスからの熱を放熱するように構成されたものがある。
前記接合部分は、例えば以下のようにして形成される。
絶縁基板のCu配線の表面に、次亜リン酸を還元剤とする無電解Ni−Pめっき液及び置換Auめっき液を用いて順次Ni−Pめっき層及びAuめっき層を形成する。そして、パワーデバイスの金属層とAuめっき層との間に半田材料を配し、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層との界面に合金層が形成された状態で半田材料が凝固し、接合部分が形成される。
従来、パワーデバイスの材料はSiであったが、近年、電力損失が少なく、電力密度を向上させることができるという観点からSiC又はGaN等の、バンドギャップが2.2eV以上であるワイドバンドギャップ半導体を有するパワーデバイスを用いることが検討されている。
Siパワーデバイスは150℃以上、ワイドバンドギャップ半導体を有するパワーデバイスは200℃以上の高温動作が可能であるので、パワーモジュールの冷却器を小さくすることができ、パワーモジュール全体を小さくすることができる。そして、パワーモジュールが自動車に用いられる場合、車体の軽量化に繋げることができる。
パワーデバイスが高温で動作されるので、前記接合部分の温度は150℃以上になり、前記Ni−Pめっき層のNiが半田層側に拡散して、合金層が成長する。その結果、合金層の下部にボイドが生じ、ボイドを起点としてクラックが生じ、このクラックが生じた部分から接合部分が剥離し易くなり、接合信頼性が低下するという問題がある。
特許文献1には、表面にNiめっき層及びAuめっき層を順次形成してなるリードフレームに対してパワーデバイスを半田付けし、中間体を製造する第1ステップ、中間体の表面にプライマーを塗布し、乾燥させてプライマー層を形成する第2ステップ、プライマー層の表面に封止樹脂体を成形し、パワーモジュールを製造する第3ステップからなるパワーモジュールの製造方法において、第1ステップで熱処理を施して、Niが拡散されたAuめっき層を形成する発明が開示されている。この発明においては、Auめっき層によって、リードフレームに対し半田との間で良好な濡れ性を確保するとともに、Niの拡散によりAuめっき層とプライマーとの密着性を高めることが図られている。
特開2016−122719号公報
しかし、特許文献1の場合、Niの拡散によって、上述したように接合信頼性が低下する虞がある。
パワーモジュール以外の電子部品においても、夫々金属層を有する支持体と被着体とが、すずを含む半田材料を用いて形成された接合部分により接続されることが多い。接合部分は、支持体のCu配線にOSP処理を施した後、又は該Cu配線にNi−Pめっき層及びAuめっき層を形成した後、表面に半田材料を配することにより形成される。電子部品はさらなる小型化及び薄型化が要求されており、より高い接合信頼性が必要とされている。
本発明は斯かる事情に鑑みてなされたものであり、半田により部材を接合する接合部分における高温下でのニッケルの拡散が抑制され、ボイドの発生が抑制されて、高温環境下を含み、良好な接合信頼性を維持することができる電子部品の製造方法、及び電子部品を提供することを目的とする。
本発明に係る電子部品の製造方法は、夫々金属層を有する支持体と被着体とを、すずを含む半田材料を用いて接続する電子部品の製造方法において、前記支持体の金属層上にニッケルめっき又はニッケル−リンめっきを行って、第1めっき層を形成し、該第1めっき層上にニッケル−銅−リンめっきを行って第2めっき層を形成し、該第2めっき層上に置換金めっきを行って第3めっき層を形成し、該第3めっき層と、前記被着体の金属層との間に、前記半田材料を配し、該半田材料を加熱により溶融させ、その後、凝固させて、前記第1めっき層側に(Cu,Ni)6 Sn5 を含む合金層を有する接合部分を形成することを特徴とする。
ここで、金属層とは、支持体若しくは被着体の表面に設けられたものであってもよく、又は支持体若しくは被着体が金属からなり、その金属表面を指すものであってもよい。以下、同様である。
従来のように、ニッケル−リンめっき層上に金めっき層を形成し、半田接合を行った場合、初期に(Cu,Ni)6Sn5合金層が形成され、(Cu,Ni)6Sn5合金層の成長とともに、該合金層の下側に(Ni,Cu)3 Sn4 合金層が形成される。(Ni,Cu)3 Sn4 合金層は、ニッケルが拡散して成長し易く、ボイドが生じてクラックが発生し易い。
本発明においては、第1めっき層上に第2めっき層を設けた上で金めっき層を形成し、半田材料を配して接合部分を形成するので、第2めっき層から銅が供給されて(Cu,Ni)6Sn5合金層が速やかに形成される。銅は経時的に供給され、接合部分で銅が所定量含まれるので、(Ni,Cu)3 Sn4 合金層の形成が抑制され、高温下での接合部分におけるニッケルの拡散が抑制される。ニッケルが拡散しないので、P−rich層が生じるのが抑制される。従って、合金層の下部にボイドが形成されてクラックが生じるのが抑制される。
金めっき層を有するので、ニッケル、銅の酸化が防止される。
以上より、第1めっき層と半田層との接合強度が低下することがなく、電子部品は高温下で使用される場合も含み、良好な接合信頼性を維持することができる。
本発明に係る電子部品の製造方法は、前記第2めっき層中の銅の含有量は、1質量%以上98質量%以下であることを特徴とする。
本発明においては、第2めっき層から良好に銅が供給され、(Cu,Ni)6Sn5合金層が維持され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。
本発明に係る電子部品の製造方法は、前記ニッケル−銅−リンめっきは、硫酸、硝酸、塩酸、及び酢酸からなる群から選択される無機酸の銅塩及び該無機酸のニッケル塩を含むニッケル−銅−リンめっき液を用いて行い、前記銅塩及びニッケル塩の含有量、pH、及び浴温を調整して、前記第2めっき層中の銅の含有量を制御することを特徴とする。
本発明においては、第2めっき層から銅が良好に供給されるとともに、銅の拡散により金めっき層が酸化され、変色するのが抑制される。
本発明に係る電子部品の製造方法は、前記第2めっき層中のリンの含有量は、0.1質量%以上14質量%以下であることを特徴とする。
本発明においては、P−rich層が形成されるのが抑制される。
本発明に係る電子部品の製造方法は、前記第2めっき層は、厚みが0.03μm以上10μm以下になるように形成することを特徴とする。
本発明においては、高温下においても、継続的に銅が供給されて(Cu,Ni)6Sn5合金層が維持され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。
本発明に係る電子部品の製造方法は、無電解ニッケル−リンめっきによりニッケル−リンめっき層を形成し、前記ニッケル−銅−リンめっきは、無電解ニッケル−銅−リンめっきであることを特徴とする。
本発明においては、無電解ニッケル−リンめっきの後、無電解ニッケル−銅−リンめっきを行うので、通電の必要がなく、作業性が良好である。無電解ニッケル−銅−リンめっき液のpHを強アルカリ側ではなく、中性寄りにできるので、パワーデバイス等の電子部品のデバイスの絶縁膜等が剥がれるのが抑制される。
本発明に係る電子部品の製造方法は、前記電子部品は、夫々金属層を有する1又は2の放熱板、絶縁基板又は金属板、及びパワーデバイスを備えるパワーモジュールであり、前記放熱板、前記絶縁基板又は金属板、及び前記パワーデバイスのうちの少なくとも一つの部材の金属層上に前記ニッケルめっき又はニッケル−リンめっきを行うことを特徴とする。
本発明においては、高温下で使用されるパワーモジュールの接合信頼性が長期的に維持される。
本発明に係る電子部品は、夫々金属層を有する支持体と被着体とが、すずを含む半田材料により接続されている電子部品において、前記支持体の金属層上に設けられた、ニッケルめっき層又はニッケル−リンめっき層と、該ニッケルめっき層上又はニッケル−リンめっき層上に設けられたニッケル−銅−リンめっき層、該ニッケル−銅−リンめっき層上に設けられた(Cu,Ni)6 Sn5 を含む合金層、及びすずを含む半田層を有し、前記被着体の金属層を接合している接合部分とを備えることを特徴とする。
本発明においては、長期的に銅が供給されて(Cu,Ni)6Sn5合金層が維持され、(Ni,Cu)3 Sn4 合金層の形成が抑制され、ボイドの発生が抑制される。従って、高温下で使用される場合も含み、良好な接合信頼性を維持することができる。
本発明に係る電子部品は、200℃で50時間放置した後に、前記ニッケルめっき層又はニッケル−リンめっき層の厚みの減少率が0%以上50%以下であることを特徴とする。
ここで、厚みの減少率とは、最初のニッケルめっき層又はニッケル−リンめっき層の厚みに対する、減少した厚みの量の割合である。
本発明においては、ニッケルの拡散が抑制されて、接合信頼性がより良好である。
本発明によれば、第1めっき層上に第2めっき層を設けた上で金めっき層を形成し、半田材料を配して接合部分を形成するので、第2めっき層から銅が供給されて(Cu,Ni)6Sn5合金層が速やかに形成される。銅は経時的に供給され、接合部分で銅が所定量含まれるので、(Ni,Cu)3 Sn4 合金層の形成が抑制され、高温下での接合部分におけるニッケルの拡散が抑制される。ニッケルが拡散しないので、P−rich層が生じるのが抑制される。従って、合金層の下部にボイドが形成されてクラックが生じるのが抑制される。
従って、第1めっき層と半田層との接合強度が低下することがなく、電子部品は高温下で使用される場合も含み、良好な接合信頼性を維持することができる。
実施の形態1に係るパワーモジュールを示す模式的断面図である。 絶縁基板と放熱板との接合構造を示す模式的断面図である。 パワーデバイスと絶縁基板との接合構造を示す模式的断面図である。 無電解Ni−Pめっき処理及び無電解Ni−Cu−Pめっき処理を施して、Ni−Pめっき層及びNi−Cu−Pめっき層を形成する場合のフローチャートである。 実施の形態2に係るパワーモジュールを示す模式的断面図である。 実施の形態3に係るパワーモジュールを示す模式的断面図である。 実施の形態4に係るパワーモジュールを示す模式的断面図である。 実施の形態5に係る電子部品の接合の前後を示す模式的断面図である。 接合信頼性の評価試験方法を説明するための説明図である。 実施例1の試験基板を200℃、50時間放置した場合の接合部の断面のSEM写真である。 実施例2の試験基板を200℃、50時間放置した場合の接合部の断面のSEM写真である。 比較例1の試験基板を200℃、50時間放置した場合の接合部の断面のSEM写真である。 比較例2の試験基板のリフロー後の接合部の断面のSEM写真である。 比較例3の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真である。 比較例4の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真である。 比較例5の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真である。 比較例1の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真である。 比較例1、比較例4、及び比較例5の試験基板につき、200℃で放置した場合の、経過時間と、Ni−Pめっき層の厚みの減少量との関係を示すグラフである。
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
(実施の形態1)
図1は実施の形態1に係るパワーモジュール20を示す模式的断面図、図2は絶縁基板4と放熱板6との接合構造を示す模式的断面図、図3はパワーデバイス1と絶縁基板4との接合構造を示す模式的断面図である。
パワーモジュール20は、パワーデバイス1,1、絶縁基板4、放熱板6、冷却器7、ケース10、端子12,12、ワイヤ13,14、樹脂層15、及び絶縁基板19を備える。
放熱板6は銅製である。絶縁基板4は例えばセラミック製であり、絶縁基板4の下面にはCuパッド9(図2参照)が設けられている。放熱板6と、絶縁基板4の図2における下側のCuパッド9とは半田接合されている。図2Bに示すように、放熱板6の上面、及び絶縁基板4の下側のCuパッド9の下面夫々にNi−Pめっき層(又はNiめっき層)5が設けられ、Ni−Pめっき層5,5間に接合部3が設けられている。図2に示すように、Cuパッド9とNi−Pめっき層5とで接続金属部2が構成される。
なお、図1においては、放熱板6上にNi−Pめっき層5が連続して設けられ、Ni−Pめっき層5上に接合部3及び接続金属部2が設けられた状態を示しているが、Ni−Pめっき層5、接合部3、及び接続金属部2の三層の積層構造は放熱板6上に断続的に設けられるものであってもよい。
パワーデバイス1は、電力の変換及び制御、交流電源からの直流電源への変換(整流)等を行う、例えばSiC系又はGaN系等の半導体素子である。
図3に示すように、絶縁基板4のCuパッド9にNi−Pめっき層5が設けられ、Ni−Pめっき層5と、パワーデバイス1のスパッタリング等により形成されたTi,Ni,Au等からなる金属配線層との間に接合部3が設けられている。
図1に示すように、放熱板6には、絶縁基板19を介し冷却器7が取り付けられている。
ケース10は、底板に開口部を有する箱状をなす。該開口部から冷却器7が突出する状態で底板に放熱板6が嵌合し、パワーデバイス1、絶縁基板4、及び放熱板6がケース10に収容されている。
ケース10の高さ方向の中央部には、内側に突出した段部が設けられており、該段部に端子12,12が設けられている。
パワーデバイス1上の2つの電極は、アルミニウム製のワイヤ13,14により、端子12,12に接続されている。
そして、ケース10の内部には絶縁樹脂が充填され、樹脂層15が形成されている。
以下、絶縁基板4と放熱板6との接合について説明する。
図2Aに示すように、まず、放熱板6の表面、及び絶縁基板4の下側のCuパッド9にNi−Pめっき層5,5を設け、Ni−Pめっき層5,5の表面にNi−Cu−Pめっき層8,8を設ける。
Ni−Pめっき層5及びNi−Cu−Pめっき層8の形成は、以下のようにして行われる。
図4は、無電解Ni−Pめっき処理及び無電解Ni−Cu−Pめっき処理を施して、Ni−Pめっき層5及びNi−Cu−Pめっき層8を形成する場合のフローチャートである。
放熱板6及び絶縁基板4各々に対し酸性脱脂剤を用い、50℃、5分の処理条件で脱脂を行う(S1)。
過硫酸ナトリウム100g/L及び硫酸10ml/Lを用いてソフトエッチング処理を行う(S2)。保持時間は1分である。
硫酸50g/Lを用いて酸処理を行う(S3)。保持時間は0.5分である。
硫酸28.7g/Lを用いてプリディップ処理を行う(S4)。保持時間は0.5分である。
アクチベータ処理液を用いてアクチベータを行う(S5)。保持時間は1分である。アクチベータ処理は、還元析出型の無電解Ni−Pめっき液中の還元剤が放熱板6及びCuパッド9上でのみ電子を放出するように触媒となるPdを付与する処理である。
触媒残渣除去液によりアクチベータ処理後の触媒残渣を除去する、ポストディップ処理を行う(S6)。保持時間は2分である。
その後、次亜リン酸を還元剤とする無電解Ni−Pめっき液を用いて無電解Ni−Pめっき処理を行い、Ni−Pめっき層5を放熱板6及び絶縁基板4のCuパッド9の表面上に形成する(S7)。狙い厚みは一例として5μmであり、この厚みに限定されるものではない。
次に、以下の無電解Ni−Cu−Pめっき液組成及びめっき条件にて無電解Ni−Cu−Pめっき処理を行い、Ni−Cu−Pめっき層8をNi−Pめっき層5上に形成する(S8)。
<無電解Ni−Cu−Pめっき液組成>
硫酸銅・5水和物:0.00004−0.15mol/L
硫酸ニッケル・6水和物:0.000038−0.15mol/L
次亜リン酸ナトリウム:0.095−0.47mol/L
クエン酸三ナトリウム・2水和物:0.034−0.2mol/L
ホウ砂:0.013−0.078mol/L
界面活性剤:適量
<Ni−Cu−Pめっき条件>
浴温:65−95℃
pH:4−10
そして、置換Auめっき処理を行い、Ni−Cu−Pめっき層8上に、Auめっき層11を形成する(S9)。狙い厚みは0.03μmである。
Auめっき層11,11間に半田材料31を配する(図2A)。半田材料31としては、例えばSn−0.7Cu半田シート、Sn−3.0Ag−0.5Cu半田シート等が挙げられる。
そして、リフロー処理を行う。
リフローの装置としては、静止型リフロー装置(Malcom社製:「RDT250C」)を用いた。リフロー雰囲気は大気である。
一例として、昇温速度3.0℃/secで150℃まで昇温し、次に170℃まで120秒かけて昇温し、昇温速度1.5℃/secで250℃まで昇温し、10秒間保持する場合が挙げられる。
リフロー処理を行うことで、半田材料31が溶融し、図2Bに示すように、半田材料31とNi−Pめっき層5との間に(Cu,Ni)6 Sn5 を主に含む合金層32が形成された状態で半田材料31が凝固し、該合金層32、残存するNi−Cu−Pめっき層8、及び半田層33を有する接合部3が形成される。なお、一つの合金層32と半田層33とにより、本願の請求項1に係る接合部分34が構成される。
上述のステップS8において、Ni−Cu−Pめっき層8中のCuの含有量が1質量%以上98質量%以下になるように、Ni−Cu−Pめっき層8を形成するのが好ましい。この場合、Ni−Cu−Pめっき層8から良好に銅が供給され、(Cu,Ni)6Sn5合金層が形成されて維持される。Cuの含有量の上限値は95質量%であるのがより好ましく、90質量%であるのがさらに好ましい。Cuの含有量の下限値は10質量%であるのがより好ましく、20質量%であるのがさらに好ましい。
無電解Ni−Cu−Pめっき液は上述の組成に限定されず、硫酸、硝酸、塩酸、及び酢酸からなる群から選択される無機酸の銅塩及び該無機酸のニッケル塩を含むことができ、前記銅塩及びニッケル塩の含有量、pH、及び浴温を調整して、Ni−Cu−Pめっき層8中のCuの含有量を制御する。
Ni−Cu−Pめっき層8中のPの含有量が0.1質量%以上14質量%以下になるように、Ni−Cu−Pめっき層8を形成するのが好ましい。この場合、P−rich層が形成されるのが抑制される。Pの含有量の上限値は13質量%であるのがより好ましい。Pの含有量の下限値は0.2質量%であるのがより好ましい。
また、Ni−Cu−Pめっき層8は、厚みが0.03μm以上10μm以下になるように形成するのが好ましい。この場合、高温下においても、継続的に銅が供給されて(Cu,Ni)6Sn5合金層が維持され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。Ni−Cu−Pめっき層8の厚みの上限値は5μmであるのがより好ましい。厚みの下限値は0.1μmであるのがより好ましい。
Ni−Cu−Pめっき層8中のCuの含有量、及びNi−Cu−Pめっき層8の厚みは、後述する接合信頼性評価試験で、200℃で50時間放置した後の、Niめっき層5又はNi−Pめっき層5の厚みの減少率が0%以上50%以下になるように設定するのが好ましい。この場合、長期的にCuが供給されて(Cu,Ni)6Sn5合金層が維持され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。減少率の上限値は40%であるのがより好ましく、30%であるのがさらに好ましい。
本実施の形態の場合、初期に(Cu,Ni)6Sn5合金層が形成されるが、(Ni,Cu)3 Sn4 合金層の形成は抑制される。従って、ボイドが生じてクラックが発生するのが抑制され、絶縁基板4と放熱板6との接合信頼性が良好である。
以下、パワーデバイス1と絶縁基板4との接合について説明する。
図3Aに示すように、半田のリフロー処理前に、上記と同様にして絶縁基板4のCuパッド9にNi−Pめっき層5を設け、Ni−Pめっき層5にNi−Cu−Pめっき層8を設け、Ni−Cu−Pめっき層8にAuめっき層11を設ける。Auめっき層11とパワーデバイス1の前記金属配線層との間に半田材料31を配し、リフロー処理を行うことで、図3Bに示すように、半田材料31が溶融し、半田材料31とNi−Pめっき層5との間に(Cu,Ni)6 Sn5 を主に含む合金層32が形成された状態で半田材料31が凝固し、該合金層32、残存するNi−Cu−Pめっき層8、及び半田層33を有する接合部3が形成される。接合部3は、上述の絶縁基板4と放熱板6との間に設けられる接合部3と異なり、合金層32は一方の界面のみに有する。
Ni−Pめっき層5及びNi−Cu−Pめっき層8は、上述の無電解Ni−Pめっき処理及び無電解Ni−Cu−Pめっき処理により形成される場合には限定されない。Niめっき層を形成する場合、電解Niめっき処理により形成する。
無電解Ni−PめっきによりNi−Pめっき層5を形成し、無電解Ni−Cu−PめっきによりNi−Cu−Pめっき層8を形成する場合、通電の必要がなく、スムーズに連続して処理できる。また、無電解Ni−Cu−Pめっき液を用いる場合、無電解Cuめっき液を用いる場合と比較して、めっき液のpHを強アルカリ側ではなく、中性寄りにできるので、パワーデバイス等の電子部品のデバイスの絶縁膜等が剥がれるのが抑制される。
以上のように、本実施の形態においては、Ni−Pめっき層5(又はNiめっき層5)上にNi−Cu−Pめっき層8を設けた上でAuめっきを行い、接合部3を形成するので、高温下での接合部3におけるNiの拡散が抑制され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。
従って、合金層32の下部にボイドが形成されてクラックが生じるのが抑制され、パワーモジュール20は高温下の使用で、良好な接合信頼性を維持することができる。
以上のように形成されたNi−Cu−Pめっき層8の表面にはOSP処理を施すことにしてもよい。OSP処理液としては、通常用いられるプリフラックス液を用いることができる。例えば四国化成工業株式会社製の「タフエースF2(LX)」等を使用できる。
Ni−Cu−Pめっき層8に表面処理を行わなかった場合、長期に保管したとき、表面が酸化され、半田材料31の濡れ不良が生じることがある。OSP処理よりAuめっき処理を行った方が、濡れ性が良好である。
(実施の形態2)
図5は、実施の形態2に係るパワーモジュール21を示す模式的断面図である。図中、図1と同一部分は同一符号を付して詳細な説明を省略する。
パワーモジュール21はパワーモジュール20と異なり、両面放熱構造を有する。
パワーモジュール21は、パワーデバイス1、放熱板6,6、冷却器7,7、金属板16、端子12、ワイヤ13、及び樹脂層15を備える。
図5における下側の放熱板6の表面の所定部分には上記と同様にしてNi−Pめっき層5が設けられており、パワーデバイス1の裏面には、スパッタリング等により形成された金属配線層が設けられている。該金属配線層と放熱板6のNi−Pめっき層5とは、接合部3により接合されている。
リフロー処理前には、Ni−Pめっき層5に、図3Aと同様にNi−Cu−Pめっき層及びAuめっき層が設けられている。Auめっき層と前記金属配線層との間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層5との間に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
パワーデバイス1の表面には、金属配線層にNi−Pめっき層を積層して接続金属部2が設けられており、同様にCu製の金属板16の両面には、Ni−Pめっき層5が設けられている。パワーデバイス1の接続金属部2と金属板16の裏面のNi−Pめっき層5とは接合部3により接合されている。リフロー処理前には図2Aと同様に、前記接続金属部2のNi−Pめっき層、及びNi−Pめっき層5に夫々Ni−Cu−Pめっき層及びAuめっき層が設けられている。
図2Aと同様に、Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、各Ni−Pめっき層との間に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
図5における上側の放熱板6の裏面の所定部分にはNi−Pめっき層5が設けられており、Ni−Pめっき層5は、金属板16の表面のNi−Pめっき層5に接合部3により接合されている。
リフロー処理前には、図2Aと同様に、各Ni−Pめっき層5にNi−Cu−Pめっき層及びAuめっき層が設けられている。
Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、各Ni−Pめっき層5との間に(Cu,Ni)6 Sn5を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
放熱板6,6は対向するように配され、放熱板6,6の反対側の面には夫々絶縁基板19,19を介し冷却器7,7が取り付けられている。
冷却器7,7間には、絶縁樹脂を充填した樹脂層15が設けられている。
樹脂層15の高さ方向の中央部には端子12が挿入され、パワーデバイス1の電極とワイヤ13により接続されている。樹脂層15の、端子12が挿入されている部分と反対側の部分においては、放熱板6,6の端部が各別に外部に引き出されている。
本実施の形態においては、Ni−Pめっき層5(又はNiめっき層5)上にNi−Cu−Pめっき層8を設けた上でAuめっきを行い、接合部3を形成するので、高温下での接合部3におけるNiの拡散が抑制され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。
従って、合金層32の下部にボイドが形成されてクラックが生じるのが抑制され、パワーモジュール21は高温下の使用で、良好な接合信頼性を維持することができる。
(実施の形態3)
図6は、実施の形態3に係るパワーモジュール22を示す模式的断面図である。図中、図1、図5と同一部分は同一符号を付して詳細な説明を省略する。
パワーモジュール22はパワーモジュール21と同様に、両面放熱構造を有する。
パワーモジュール22は、パワーデバイス1、絶縁基板4,4、放熱板6,6、冷却器7,7、端子12,12、及び樹脂層15を備える。
図6における下側の放熱板6の表面の所定部分には上記と同様にしてNi−Pめっき層5及びAuめっき層が設けられている。下側の絶縁基板4の両面には上述の接続金属部2が設けられている。前記Ni−Pめっき層5と、前記絶縁基板4の裏面の接続金属部2のNi−Pめっき層との間に接合部3が設けられている。
リフロー処理前には、Ni−Pめっき層に、上記と同様にしてNi−Cu−Pめっき層及びAuめっき層が設けられている。図2Aと同様に、Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、各Ni−Pめっき層との間に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
前記絶縁基板4の表面の接続金属部2と、パワーデバイス1の下側のスパッタリング等により形成された金属配線層とは接合部3により接合されている。
パワーデバイス1の表面には、金属配線層にNi−Pめっき層が積層されて接続金属部2が設けられており、上側の絶縁基板4の両面には、Cu層にNi−Pめっき層が積層されて接続金属部2が設けられている。
上側の絶縁基板4の裏面の接続金属部2と、パワーデバイス1の接続金属部2とは接合部3により接合されている。
いずれもリフロー処理前には、接続金属部2のNi−Pめっき層にNi−Cu−Pめっき層及びAuめっき層が設けられている。Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層との間に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
上側の放熱板6の裏面の所定部分にはNi−Pめっき層5が設けられている。Ni−Pめっき層5と、上側の絶縁基板4の表面の接続金属部2とは接合部3により接合されている。リフロー処理前には、前記Ni−Pめっき層5及び接続金属部2のNi−Pめっき層にNi−Cu−Pめっき層及びAuめっき層が設けられている。Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層との界面に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
放熱板6,6の対向面の反対側の面には夫々絶縁基板19,19を介し冷却器7,7が取り付けられている。
冷却器7,7間には、絶縁樹脂を充填した樹脂層15が設けられている。
樹脂層15の両側面の、高さ方向の中央部には端子12,12が挿入されている。図6における左側の端子12は、上側の絶縁基板4の接続金属部2と、接合部3を介して接続され、右側の端子12は、下側の絶縁基板4の接続金属部2と、接合部3を介して接続されている。
本実施の形態においては、Ni−Pめっき層5(又はNiめっき層5)上にNi−Cu−Pめっき層8を設けた上でAuめっきを行い、接合部3を形成するので、高温下での接合部3におけるNiの拡散が抑制され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。
従って、合金層の下部にボイドが形成されてクラックが生じるのが抑制され、パワーモジュール22は高温下の使用で、良好な接合信頼性を維持することができる。
本実施の形態に係るパワーモジュール22はワイヤを有さないので、寄生容量を減じることができる。
(実施の形態4)
図7は、実施の形態4に係るパワーモジュール37を示す模式的断面図である。図中、図1、図5と同一部分は同一符号を付して詳細な説明を省略する。
パワーモジュール37はパワーモジュール21と同様に、両面放熱構造を有する。
パワーモジュール37は、IGBT/ダイオード等のパワーデバイス1、放熱板6、Cu端子40、樹脂層15、及びケース10を備える。
パワーモジュール37は、正極側の上アーム回路と負極側の下アーム回路とを1パッケージ化した2in1構造を有する。
下アーム回路の下側の放熱板6の表面の所定部分には、上記と同様にしてNi−Pめっき層5が設けられており、パワーデバイス1の裏面には、スパッタリング等により形成された金属配線層が設けられている。該金属配線層と放熱板6のNi−Pめっき層5とは、接合部3により接合されている。
リフロー処理前には、Ni−Pめっき層5に、図3Aと同様にNi−Cu−Pめっき層及びAuめっき層が設けられている。Auめっき層と前記金属配線層との間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料とNi−Pめっき層5との界面に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
パワーデバイス1の表面には、金属配線層にNi−Pめっき層を積層して接続金属部2が設けられており、Cu端子40の両面には、Niめっき層5が設けられている。パワーデバイス1の接続金属部2のNi−Pめっき層とCu端子40の裏面のNiめっき層5とは接合部3により接合されている。
リフロー処理前には図2Aと同様に、前記接続金属部2のNi−Pめっき層、及びNiめっき層5に夫々Ni−Cu−Pめっき層及びAuめっき層が設けられている。
図2Aと同様に、Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、Ni−Pめっき層又はNiめっき層との間に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
図7における上側の放熱板6の裏面の所定部分にはNi−Pめっき層5が設けられており、Ni−Pめっき層5は、Cu端子40の表面のNiめっき層5に接合部3により接合されている。
リフロー処理前には、図2Aと同様に、Ni−Pめっき層5及びNiめっき層5に夫々Ni−Cu−Pめっき層及びAuめっき層が設けられている。
Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、Ni−Pめっき層5又はNiめっき層5との間に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
放熱板6,6は対向するように配されている。
ケース10内には、絶縁樹脂を充填した樹脂層15が設けられている。
上アーム回路も下アーム回路と同様の構成を有する。
図7に示すように、下アーム回路の下側の放熱板6の上アーム回路側の端部には、斜め上方に延びる下アーム61が設けられ、下アーム61の先端部には、水平方向に延びる接続部62が設けられている。
上アーム回路の上側の放熱板6の下アーム回路側の端部には、水平方向に延びる接続部63が設けられている。
接続部62の表面、及び接続部63の裏面には、夫々Ni−Pめっき層5が設けられている。
リフロー処理前には図2Aと同様に、各Ni−Pめっき層に夫々Ni−Cu−Pめっき層及びAuめっき層が設けられている。
図2Aと同様に、Auめっき層間に半田材料を配した後、リフロー処理を行うことで、半田材料が溶融し、半田材料と、Ni−Pめっき層又はNiめっき層との界面に(Cu,Ni)6 Sn5 を主に含む合金層が形成された状態で半田材料が凝固し、該合金層、残存するNi−Cu−Pめっき層、及び半田層を有する接合部3が形成される。
本実施の形態においては、Ni−Pめっき層5(又はNiめっき層5)上にNi−Cu−Pめっき層8を設けた上でAuめっきを行い、接合部3を形成するので、高温下での接合部3におけるNiの拡散が抑制され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。
従って、合金層32の下部にボイドが形成されてクラックが生じるのが抑制され、パワーモジュール37は高温下の使用で、良好な接合信頼性を維持することができる。
(実施の形態5)
図8のA及びBは、実施の形態5に係る電子部品23の接合の前後を示す模式的断面図である。
電子部品23の基板24の表面には、Cu配線26,26が形成されている。
Cu配線26の表面及び側面には、上記と同様にして、Ni−Pめっき層5(又はNiめっき層5)が形成されている。
Ni−Pめっき層5の表面には、上記と同様にしてNi−Cu−Pめっき層8が形成されている。
Ni−Cu−Pめっき層8の表面には、上記と同様にしてAuめっき層11が形成されている。
チップ部品25の両端部に設けられた、例えばSn合金等からなる電極251,251をCu配線26,26に半田接合により接続することにより、チップ部品25が基板24に実装される。
電子部品23を製造する場合、Aに示すように、基板24のCu配線26,26の上側に、チップ部品25の電極251,251を配し、電極251,251とAuめっき層11,11との間に半田材料を配する。
リフロー処理を行うことで、半田材料が溶融し、Bに示すように、半田材料と、Ni−Pめっき層又はNiめっき層との界面に(Cu,Ni)6 Sn5 を主に含む合金層32が形成された状態で半田材料が凝固し、該合金層32、残存するNi−Cu−Pめっき層8、及び半田層33を有する接合部3が形成される。
本実施の形態においては、実施の形態1〜4と同様に、Ni−Pめっき層5(又はNiめっき層5)上にNi−Cu−Pめっき層8を設けた上でAuめっきを行い、接合部3を形成するので、高温下での接合部3におけるNiの拡散が抑制され、(Ni,Cu)3 Sn4 合金層の形成が抑制される。即ち、合金層32の下部にボイドが形成されてクラックが生じるのが抑制され、電子部品23は高温下での使用を含み、良好な接合信頼性を維持することができる。
電子部品23は、小型化及び薄型化を進め、接合部3がチップ部品25の発熱の影響を受け易くなった場合を含み、良好な接合信頼性を維持することができる。
以下、本発明の実施例を具体的に説明するが、本発明はこの実施例に限定されるものではない。
[接合信頼性の評価試験]
図9は、接合信頼性の評価試験方法を説明するための説明図である。図9Aは試験基板43の模式的断面図、図9Bはダミーチップ41を実装していない部分の拡大断面図、図9Cはダミーチップ41を実装している部分の拡大断面図である。
試験基板43は、Cu板42にダミーチップ41が半田層33により接合されてなる。
ダミーチップ41はSiCからなり、半田付けができるように、スパッタリングによりTi,Ni,Au等の金属層が設けられている。
図9Bにおいては、Cu板42上に、順に、無電解Ni−Pめっきにより形成されたNi−Pめっき層5、無電解Ni−Cu−Pめっきにより形成されたNi−Cu−Pめっき層8、及び置換Auめっきにより形成されたAuめっき層11が形成されている。
図9Cに示すように、リフロー処理により、合金層32及び半田層33が形成される。 高温下で放置することにより、上述したように、Ni−Pめっき層からNiが拡散する。図9B及び図9Cに示すように、Ni−Pめっき層5の厚みが減じてP−rich層35が生じ、ボイドが生じてクラックが発生し易くなる。
本発明者等は、試験基板43を高温下で放置し、経時的にSEM写真によりNi−Pめっき層5の厚みの減少率を求めることにより、接合信頼性を判断できると考えた。
[実施例1]
Cu板42として、無酸素銅板を使用し、ダミーチップ41として、SiCを使用した。
上述の図4の無電解Ni−Pめっき処理及び無電解Ni−Cu−Pめっき処理のフローチャートに従って、Cu板42にNi−Pめっき層5及びNi−Cu−Pめっき層8を形成した。Ni−Pめっき層5の狙い厚みは5μmである。Ni−Cu−Pめっき層8の狙い厚みは2μmであり、Cuの狙い含有量は50質量%である。無電解Ni−Cu−Pめっき液の組成は下記の通りである。
<無電解Ni−Cu−Pめっき液組成>
硫酸銅・5水和物:0.00004−0.15mol/L
硫酸ニッケル・6水和物:0.000038−0.15mol/L
次亜リン酸ナトリウム:0.3mol/L
クエン酸三ナトリウム・2水和物:0.2mol/L
ホウ砂:0.05mol/L
界面活性剤:適量
<Ni−Cu−Pめっき条件>
浴温:65−95℃
pH:4−10
Ni−Cu−Pめっき層8上に、図4のフローチャートに従ってAuめっき層11を形成した。
Auめっき層11上にSn−0.7Cuからなる半田シートを載置し、上述の条件でリフロー処理を行い、実施例1の試験基板43を得た。
[実施例2]
Ni−Cu−Pめっき層8の狙い厚みを2.8μmにしたこと以外は、実施例1と同様にして、実施例2の試験基板43を作製した。
[比較例1]
前記Cu板42に対し、図4のフローチャートの脱脂、ソフトエッチング、酸処理、プリディップ、アクチベータ、ポストディップ処理、及び無電解Ni−Pめっき処理を行った。そして、置換Auめっき処理を実施し、Ni−Pめっき層上にAuめっき層を形成した。また、Ni−Pめっき層の狙い厚みは5μm、Auめっき層の狙い厚みは0.03μmである。
Auめっき層上に前記半田シートを載置し、上述の条件でリフローを行い、比較例1の試験基板を得た。
[比較例2]
Ni−Pめっき層上に、Ni−Cu−Pめっき層8に代えて、電解CuめっきによりCuめっき層を形成したこと以外は、実施例1と同様にして、比較例2の試験基板を得た。Cuめっき層の狙い厚みは0.5μmである。
[比較例3]
Cuめっき層の狙い厚みを0.1μmにしたこと以外は、比較例2と同様にして比較例3の試験基板を得た。
[比較例4]
Cuめっき層の狙い厚みを1μmにしたこと以外は、比較例2と同様にして比較例4の試験基板を得た。
[比較例5]
Cuめっき層の狙い厚みを2μmにしたこと以外は、比較例2と同様にして比較例5の試験基板を得た。
図10は実施例1の試験基板を200℃、50時間放置した場合の接合部の断面のSEM写真であり、図11は実施例2の試験基板を200℃、50時間放置した場合の接合部の断面のSEM写真である。
図12は比較例1の試験基板を200℃、50時間放置した場合の接合部の断面のSEM写真である。
比較例1の場合、Ni−Pめっき層からNiが拡散し、(Ni,Cu)3 Sn4 合金層が形成され、P−rich層にボイドが生じていることが分かる。従って、クラックが発生し易い。
実施例1及び2の場合、Ni−Cu−Pめっき層から半田にCuが供給されて、(Cu,Ni)6 Sn5 合金層が形成されて維持され、Ni−Pめっき層からNiは拡散せず、P−rich層が形成されないので、合金層の下側にボイドが生じていないことが分かる。実施例2の場合、Ni−Cu−Pめっき層の残存量が、実施例1の前記残存量より多い。
図13は、比較例2の試験基板のリフロー後の接合部の断面のSEM写真である。
図13に示すように、Cuめっき層の厚みが0.5μmである場合、リフロー後に、Cuめっき層は完全に消失しており、半田にCuが供給されて(Cu,Ni)6 Sn5 合金層が形成されていることが分かる。
図14は比較例3の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真、図15は比較例4の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真、図16は比較例5の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真、図17は比較例1の試験基板を200℃、1000時間放置した場合の接合部の断面のSEM写真である。
図17より、比較例1の場合、Niが拡散してNi−Pめっき層の厚みが減じ、(Ni,Cu)3 Sn4 合金層が形成され、P−rich層が生じていることが分かる。(Ni,Cu)3 Sn4 合金層の下側のP−rich層においてはボイドが生じており、接合信頼性が悪い。
図14〜図16より、Cuめっき層の厚みが増加するのに従い、Cuめっき層からCuが供給され、(Ni,Cu)3 Sn4 合金層の形成が抑制され、(Cu,Ni)6 Sn5合金層が維持されることが分かる。厚み2μmのCuめっき層を有する比較例5の場合、1000時間経過時に、(Ni,Cu)3 Sn4 合金層は生じていない。そして、Ni−Pめっき層からのNiの拡散が抑制され、P−rich層が生じるのが抑制され、ボイドの発生も抑制される。
図18は、比較例1、比較例4、及び比較例5の試験基板につき、200℃で放置した場合の、経過時間と、Ni−Pめっき層の厚みの減少量との関係を示すグラフである。図18の横軸は経過時間(h)、縦軸は厚みの減少量(μm)である。
図18より、Cuめっき層を有さない比較例1の場合、250時間でNi−Pめっき層の厚みが大きく減少し、厚み1μmのCuめっき層を有する比較例4の場合、経過時間が500時間を超えたときから厚みが減少し始めることが分かる。厚み2μmのCuめっき層を有する比較例5の場合、1000時間経過後の厚みの減少量は僅か1μmである。
図14〜図18より、Cuめっき層の厚みを制御することにより、(Ni,Cu)3 Sn4 合金層の形成及びP−rich層の形成を抑制し、ボイドの発生を抑制できることが分かる。
本実施の形態に係る電子部品の接合部分においても、図13に示すようにリフロー後にCuめっき層が所定量消費されること、及びNi−Cu−Pめっき層のCu含有量及び厚みに応じて純Cu層をめっきした場合に相当する厚みが決まることを考慮して、無電解Ni−Cu−Pめっき液の組成、及びNi−Cu−Pめっき層の厚みを設定することで、ボイドの発生を抑制し、接合信頼性を向上させることができる。
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲と均等の意味及び特許請求の範囲内での全ての変更が含まれることが意図される。
電子部品は、パワーモジュールのように高温下で使用されるものに限定されず、本実施の形態の構成は、例えばIoTのセンサを含むセンサ、MEMS等の種々の電子部品に適用することができる。
接合信頼性が良好であるので、電子部品を小型化及び薄型化することができる。接合部がチップ部品等の発熱の影響を受け易くなった場合を含み、良好な接合信頼性を維持することができる。
1 パワーデバイス
2 接続金属部
3 接合部
31 半田材料
32 合金層
33 半田層
34 接合部分
4、19 絶縁基板
5 Ni−Pめっき層(又はNiめっき層:第1めっき層)
6 放熱板
7 冷却器
8 Ni−Cu−Pめっき層(第2めっき層)
9 Cuパッド
10 ケース
11 Auめっき層(第3めっき層)
12 端子
13、14 ワイヤ
15 樹脂層
16 金属板
18 OSP処理膜
20、21、22、37 パワーモジュール
23 電子部品
24 基板
25 チップ部品
26 Cu配線

Claims (9)

  1. 第1の金属層を有する第1の部材と、第2の金属層を有する第2の部材とを、すずを含む半田材料を用いて接続する電子部品の製造方法にあって、
    前記第1の金属層上に、ニッケル(Ni)めっき又はニッケル−リン(Ni−P)めっきにより第1めっき層を形成し、
    前記第1めっき層上に、ニッケル−銅−リン(Ni−Cu−P)めっきにより第2めっき層を形成し、
    前記第2めっき層上に、金(Au)めっきにより第3めっき層を形成し、
    前記第3めっき層と、前記第2の金属層との間に、前記半田材料を配置し、
    前記半田材料を溶融させ、前記第1めっき層側に(Cu,Ni)6 Sn5 を含む合金層を有する接合部分を形成し、
    前記第2めっき層中の銅の含有量は、1質量%以上98質量%以下であり、
    前記第2めっき層中のリンの含有量は、0.1質量%以上14質量%以下であることを特徴とする電子部品の製造方法。
  2. 第1の金属層を有する第1の部材と、第2の金属層を有する第2の部材とを、すずを含む半田材料を用いて接続する電子部品の製造方法にあって、
    前記第1の金属層上に、ニッケル(Ni)めっき又はニッケル−リン(Ni−P)めっきにより第1めっき層を形成し、
    前記第1めっき層上に、ニッケル−銅−リン(Ni−Cu−P)めっきにより第2めっき層を形成し、
    前記第2めっき層上に、置換金(Au)めっきにより第3めっき層を形成し、
    前記第3めっき層と、前記第2の金属層との間に、前記半田材料を配置し、
    前記半田材料を溶融させ、前記第1めっき層側に(Cu,Ni)6 Sn5 を含む合金層を有する接合部分を形成し、
    前記第2めっき層は、厚みが0.03μm以上10μm以下であり、
    前記第2めっき層中の銅の含有量は、20質量%以上90質量%以下であり、
    前記第2めっき層中のリンの含有量は、0.2質量%以上13質量%以下であることを特徴とする電子部品の製造方法。
  3. 前記ニッケル−銅−リン(Ni−Cu−P)めっきは、硫酸、硝酸、塩酸、酢酸からなる群から選択される無機酸の銅塩及び該無機酸のニッケル塩を含むニッケル−銅−リン(Ni−Cu−P)めっき液を用いて行い、
    前記ニッケル−銅−リン(Ni−Cu−P)めっきは、厚みが0.1μm以上5μm以下になるように形成し、
    前記銅塩及びニッケル塩の含有量、pH、浴温を調整して、前記第2めっき層中の銅の含有量を制御することを特徴とする請求項1又は請求項2記載の電子部品の製造方法。
  4. 前記ニッケル−リン(Ni−P)めっきは、無電解ニッケル−リン(Ni−P)めっきであり、
    前記ニッケル−銅−リン(Ni−Cu−P)めっきは、無電解ニッケル−銅−リン(Ni−Cu−P)めっきであり、
    前記ニッケル−リン(Ni−P)めっきにアクチベータ処理液を用いて、触媒となるPdを付与することを特徴とする請求項1又は請求項2記載の電子部品の製造方法。
  5. 前記電子部品は、半導体素子と放熱板を具備し、
    前記半導体素子と前記放熱板間に、前記第1めっき層が形成され、
    前記第1めっき層の厚みに対する減少した厚みの割合を、厚みの減少率とし、
    200℃で50時間放置した後に、前記第1めっき層の厚みの減少率が0%以上50%以下であることを特徴とする請求項1又は請求項2記載の電子部品の製造方法。
  6. 電極を有する部材と、配線を有する基板とを具備し、
    ニッケル(Ni)めっき又はニッケル−リン(Ni−P)めっきにより、前記配線上に形成された第1めっき層と、
    ニッケル−銅−リン(Ni−Cu−P)めっきにより、前記第1めっき層上に形成された第2めっき層と、
    前記第2めっき層中の銅の含有量は、20質量%以上90質量%以下であり、
    前記第2めっき層中のリンの含有量は、0.2質量%以上13質量%以下であり、
    前記第2めっき層に金めっき層を形成し、前記電極と前記金めっき層間に、すずを含む半田材料を配して前記半田材料を溶融させた半田層が形成され、
    前記半田層の前記第2めっき層側に、(Cu,Ni)6 Sn5 を含む合金層が形成されていることを特徴とする電子部品。
  7. 放熱部材と、配線を有する基板とを具備し、
    ニッケル(Ni)めっき又はニッケル−リン(Ni−P)めっきにより、前記放熱部材に形成された第1めっき層と、
    ニッケル−銅−リン(Ni−Cu−P)めっきにより、前記第1めっき層上に形成された第2めっき層と、
    ニッケル(Ni)めっき又はニッケル−リン(Ni−P)めっきにより、前記配線上に形成された第3めっき層と、
    ニッケル−銅−リン(Ni−Cu−P)めっきにより、前記第3めっき層上に形成された第4めっき層と、
    前記第2めっき層と前記第4めっき中の銅の含有量は、20質量%以上90質量%以下であり、
    前記第2めっき層と前記第4めっき中のリンの含有量は、0.2質量%以上13質量%以下であり、
    前記第2めっき層と前記第4めっき層に金めっき層を形成し、前記金めっき層間に、すずを含む半田材料を配して前記半田材料を溶融させた半田層が形成され、
    前記半田層の前記第2めっき層側に、(Cu,Ni)6 Sn5 を含む第1の合金層が形成され、
    前記半田層の前記第4めっき層側に、(Cu,Ni)6 Sn5 を含む第2の合金層が形成されていることを特徴とする電子部品。
  8. 半導体素子と、ケースとを更に具備し、
    前記半導体素子と、前記基板は、前記ケースに収容され、
    前記ケースの内部に、絶縁樹脂が充填されていることを特徴とする請求項6又は請求項7記載の電子部品。
  9. 電極を有する半導体素子と、ケースとを更に具備し、
    前記半導体素子と、前記基板は、前記ケースに収容され、
    前記ケースの内部に、絶縁樹脂が充填され、
    前記ケースの内側に突出した段部が設けられており、前記段部に端子が設けられ、
    前記端子と前記電極間が、ワイヤにより接続されていることを特徴とする請求項6又は請求項7記載の電子部品。
JP2017216616A 2017-11-09 2017-11-09 電子部品の製造方法、及び電子部品 Active JP6967252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017216616A JP6967252B2 (ja) 2017-11-09 2017-11-09 電子部品の製造方法、及び電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017216616A JP6967252B2 (ja) 2017-11-09 2017-11-09 電子部品の製造方法、及び電子部品

Publications (3)

Publication Number Publication Date
JP2019085631A JP2019085631A (ja) 2019-06-06
JP2019085631A5 JP2019085631A5 (ja) 2020-11-26
JP6967252B2 true JP6967252B2 (ja) 2021-11-17

Family

ID=66763946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017216616A Active JP6967252B2 (ja) 2017-11-09 2017-11-09 電子部品の製造方法、及び電子部品

Country Status (1)

Country Link
JP (1) JP6967252B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7306712B2 (ja) 2019-07-26 2023-07-11 株式会社クオルテック ヒータチップ及び接合層評価装置
CN112259383B (zh) * 2020-10-19 2022-02-22 南京工程学院 一种包覆钼酸镍铜复合膜的电极原位制备方法
JP2023079124A (ja) 2021-11-26 2023-06-07 国立大学法人東北大学 パワー半導体素子及びパワー半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
CN102738106A (zh) * 2006-05-29 2012-10-17 日本电气株式会社 电子部件、半导体封装件和电子器件
JP5450192B2 (ja) * 2010-03-24 2014-03-26 日立オートモティブシステムズ株式会社 パワーモジュールとその製造方法
JP6569511B2 (ja) * 2015-12-17 2019-09-04 三菱マテリアル株式会社 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
JP2019085631A (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
JP4569423B2 (ja) 半導体装置の製造方法
TW569412B (en) Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
TWI729158B (zh) 銅/陶瓷接合體、及絕緣電路基板
JP7117747B2 (ja) 電子部品の製造方法
JP6380539B2 (ja) 接合構造、接合材、及び接合方法
JP3736452B2 (ja) はんだ箔
US20110042815A1 (en) Semiconductor device and on-vehicle ac generator
JP6967252B2 (ja) 電子部品の製造方法、及び電子部品
JP2009060101A (ja) 電子機器
TW201523803A (zh) 接合體及功率模組用基板
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP5517694B2 (ja) 半導体装置
JP5331322B2 (ja) 半導体装置
JP2011143442A (ja) 高信頼はんだ接続部をもつパワーモジュール
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP4432541B2 (ja) 電子機器
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
JP5779666B2 (ja) 自動車用パワーモジュール、自動車
TWI415978B (zh) 抑制錫鬚晶生長的方法
JP4461268B2 (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
JP6967196B2 (ja) 半導体装置
JP6543890B2 (ja) 高温はんだ合金
JP2012142320A (ja) 半導体装置の製造方法
JP6776621B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211015

R150 Certificate of patent or registration of utility model

Ref document number: 6967252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150