JP6776621B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6776621B2 JP6776621B2 JP2016105385A JP2016105385A JP6776621B2 JP 6776621 B2 JP6776621 B2 JP 6776621B2 JP 2016105385 A JP2016105385 A JP 2016105385A JP 2016105385 A JP2016105385 A JP 2016105385A JP 6776621 B2 JP6776621 B2 JP 6776621B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- solder
- diffusion prevention
- layer
- prevention film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
[実施例]
実施例に係る接合部を製造した。被接合体としては、8.7mm×7.0mm×t1.4mmのリードフレーム、6mm×4.5mm×t0.28mmのSiチップを用いた。リードフレームはFe母材(Fe−42%Ni)上に、膜厚2μmのNi表面処理膜を形成し、Ni処理膜上に拡散防止膜として、膜厚2μmのSn拡散防止膜を電気めっき法にて形成した。一方、Siチップの表面処理はSiチップ側より、Ti/Ni/Auで構成し、それぞれの膜厚は、Ti:0.8μm、Ni:1μm、Au:0.03μmとした。さらに、Au表面処理層上に、拡散防止膜として、膜厚2μmのSn拡散防止膜を上記と同様の方法にて形成した。
上記実施例において、Siチップにも、リードフレームにも、Sn拡散防止膜を設けなかった以外は上記と同様にして、比較例サンプルを作製した。比較例におけるSiチップ/リードフレーム接合の断面観察結果を図4に示す。図4(a)は、走査型顕微鏡写真であり、被接合体1、3とはんだ接合層2との界面に、NiとBiの化合物Xがみられる。図4(b)は、EDXマッピングによるNiの元素分析結果である。Ni処理層11、31が観察され、さらにはんだ接合層2へ拡散し、化合物Xを形成しているNi成分がみられる。図4(c)は、EDXマッピングによるBiの元素分析結果である。Biは、はんだ接合層中に存在していることが確認できる。図4(d)は、EDXマッピングによるSnの元素分析結果である。比較例では、Sn拡散防止膜は形成しておらず、Snの存在は確認できない。これらの観察結果から、比較例の接合部では、Ni処理膜の成分であるNiが拡散し、Siチップ/はんだ接合界面、及び、はんだ/リードフレーム接合界面にBi−Ni化合物Xが異常成長(化合物層厚さ:最大23μm)していることが確認された。Siチップ1上のNi処理膜は1μmから0.3μmに減肉し、リードフレーム3上のNi処理膜は2μmから0.7μmへと減肉した。接合プロセス条件によっては、拡散がさらに進行し、Ni処理膜の消失に至る可能性がある。
ディスクリート製品のSiチップの耐熱性より、リフロープロセス条件として、ピーク加熱温度350℃以下、加熱時間3min以下が求められる。Siチップ表面にSnめっきを2μm狙い(平均値)で成膜した場合、膜厚バラツキ±0.4μmを考慮すると、膜厚範囲は1.6μm〜2.4μmとなる。3mm×3mm×t0.45mmのSiチップ上にSnめっき2μmを成膜した。接合層としては実施例と同じ純Biはんだを用いた。上記のリフロー温度プロファイル条件下で、Snが接合層中に完全に拡散した結果、残留Snめっき膜厚の最小値が0.2μmとなった。すなわち、被接合体のSnめっき膜減り量は1.4μmであり、少なくとも平均2μmのSnめっき膜を成膜する必要がある。したがって、Siチップやリードフレームの表面処理膜上の成膜するSnめっき膜厚の下限値は2μmに設定した。
10 Sn拡散防止膜
11 Ni処理膜
12 Au
13 Ti
14 Si
2 はんだ接合層
3 リードフレーム
30 Sn拡散防止膜
31 Ni処理膜
32 Cu
4 ワイヤ
5 封止材
100 半導体モジュール
Claims (10)
- Ni処理膜を備え、Snを含み、厚みが5〜10μmのSn拡散防止膜を接合面に備える被接合体と、Biを主成分とするはんだ材を溶融させてなるはんだ接合層とを少なくとも備えてなるはんだ接合部。
- 前記Sn拡散防止膜がSnからなる、請求項1に記載のはんだ接合部。
- 前記被接合体が、Ti層、Ni処理膜、Au層を含む電極層が形成され、当該電極層上に前記Sn拡散防止膜を備える半導体素子である、請求項1または2に記載のはんだ接合部。
- 前記被接合体が、母材表面にNi処理膜を備え、前記Ni処理膜上に前記Sn拡散防止膜を備えるリードフレームもしくは基板電極である、請求項1〜3のいずれか1項に記載のはんだ接合部。
- 前記Biを主成分とするはんだ材が、Bi単体、または、Biに、Sn、Sb、Ge、Ag、Cu、Ni、P、Alから選択される1以上の添加元素を含む、固相線温度が260℃以上の高温はんだである、請求項1〜4のいずれか1項に記載のはんだ接合部。
- 請求項1〜5のいずれか1項に記載のはんだ接合部を備える半導体装置。
- 請求項1〜5のいずれか1項に記載のはんだ接合部を備える電気機器
- Ni処理膜を備える被接合体の接合面にSn拡散防止膜を形成する工程と、
前記被接合体を、Biを主成分とする、固相線温度が260℃以上の高温はんだ材を用いて、リフロー接合する工程と
を含む、請求項6に記載の半導体装置の製造方法。 - 前記Sn拡散防止膜を形成する工程が、蒸着、スパッタリング、電気めっき、無電解めっき、溶融めっきから選択される方法により実施される、請求項8に記載の方法。
- 前記Ni処理膜を備える被接合体が、Ni処理膜を含む電極を備える半導体素子、及び/または、母材表面にNi処理膜を備えるリードフレームもしくは基板電極である、請求項8または9に記載の方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016105385A JP6776621B2 (ja) | 2016-05-26 | 2016-05-26 | 半導体装置 |
JP2020169187A JP6967196B2 (ja) | 2016-05-26 | 2020-10-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016105385A JP6776621B2 (ja) | 2016-05-26 | 2016-05-26 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020169187A Division JP6967196B2 (ja) | 2016-05-26 | 2020-10-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017212369A JP2017212369A (ja) | 2017-11-30 |
JP6776621B2 true JP6776621B2 (ja) | 2020-10-28 |
Family
ID=60474884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016105385A Active JP6776621B2 (ja) | 2016-05-26 | 2016-05-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6776621B2 (ja) |
-
2016
- 2016-05-26 JP JP2016105385A patent/JP6776621B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017212369A (ja) | 2017-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6642865B2 (ja) | はんだ接合部 | |
TWI230105B (en) | Solder | |
JP6380539B2 (ja) | 接合構造、接合材、及び接合方法 | |
EP0847828B1 (en) | Solder material and electronic part using the same | |
JP6895131B2 (ja) | 半導体装置用はんだ材 | |
TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
JP6088950B2 (ja) | スタッドバンプ構造およびその製造方法 | |
TWI618798B (zh) | Lead-free solder alloy | |
JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
JP2015130502A (ja) | スタッドバンプとそのパッケージ構造、および、その製造方法 | |
KR20180130002A (ko) | 면 실장 부품의 솔더링 방법 및 면 실장 부품 | |
WO2009157130A1 (ja) | 接合構造および電子部品 | |
JP2007142271A (ja) | バンプ材料および接合構造 | |
JP5725061B2 (ja) | パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板 | |
JP2011243752A (ja) | 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群 | |
JP6967252B2 (ja) | 電子部品の製造方法、及び電子部品 | |
JP2011023631A (ja) | 接合構造体 | |
JP7168008B2 (ja) | はんだ接合部 | |
JP6967196B2 (ja) | 半導体装置 | |
JP6776621B2 (ja) | 半導体装置 | |
JPH1093004A (ja) | 電子部品およびその製造方法 | |
JP2019188456A (ja) | はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置 | |
JP6543890B2 (ja) | 高温はんだ合金 | |
Chen et al. | Interfacial reactions of Ag and Ag-4Pd stud bumps with Sn-3Ag-0.5 Cu solder for flip chip packaging | |
JP2012142320A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6776621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |