JP6088950B2 - スタッドバンプ構造およびその製造方法 - Google Patents

スタッドバンプ構造およびその製造方法 Download PDF

Info

Publication number
JP6088950B2
JP6088950B2 JP2013191912A JP2013191912A JP6088950B2 JP 6088950 B2 JP6088950 B2 JP 6088950B2 JP 2013191912 A JP2013191912 A JP 2013191912A JP 2013191912 A JP2013191912 A JP 2013191912A JP 6088950 B2 JP6088950 B2 JP 6088950B2
Authority
JP
Japan
Prior art keywords
stud bump
silver alloy
stud
silver
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013191912A
Other languages
English (en)
Other versions
JP2014096571A (ja
Inventor
東漢 荘
東漢 荘
幸樺 蔡
幸樺 蔡
俊徳 李
俊徳 李
Original Assignee
樂金股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂金股▲ふん▼有限公司 filed Critical 樂金股▲ふん▼有限公司
Publication of JP2014096571A publication Critical patent/JP2014096571A/ja
Application granted granted Critical
Publication of JP6088950B2 publication Critical patent/JP6088950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Description

本発明は、スタッドバンプ構造およびその製造方法に係り、特に、銀合金スタッドバンプ構造およびその製造方法に関する。
集積回路チップの相互接続方法としては、ワイヤボンディング、テープ自動ボンディング、フリップチップボンディングなどがある。テープ自動ボンディング装置またはフリップチップボンディング装置では、導電性スタッドバンプは、チップと基板との間の接続点として用いられる。これらの技術は、全て高密度パッケージング技術である。
フリップチップボンディングの利点としては、大量の接続点を有する、各接続点間の距離が小さい、パッケージ面積が小さい、高周波で性能が高い、高信頼性、および電磁波干渉の耐性が高いなどが挙げられる。このため、フリップチップボンディングは、例えば、集積回路（ＩＣ）または発光ダイオード（ＬＥＤ）などの電子装置のパッケージングプロセスに一般的に用いられている。
バンプの製造およびパッケージングは、フリップチップボンディングプロセスにおいて重要な役割を果たす。ほとんどのフリップチップバンプは、はんだ合金、例えば、Sn-37Pb、Sn-9Zn、Sn-0.7Cu、Sn-3.5Ag、Sn-51In、Sn-58Bi、Sn-3-Ag-0.5Cu、Sn-9Zn-3Biでできている。
はんだバンプの製造方法としては、電気めっきまたは孔版印刷を含むことができる。しかしながら、電気めっきによって製造されたはんだバンプは、通常、環境に有害であり、特定の合金組成を、通常、制御することは困難である。また、好適なめっき溶液およびめっきプロセスを見つけ、その中に鉛フリーはんだバンプを形成するのも困難である。例えば、バンプがSn-3.5Ag、Sn-0.7Cu、またはAg-0.5Cuなどの合金で形成された場合、合金の組成は、通常、制御することが困難である。バンプがSn-51In、Sn-58Bi、またはSn-9Zn-Biなどの合金で形成された場合、通常、好適なめっき溶液を見つけることは非常に困難である。
よって、近年、はんだペーストの孔版印刷が、フリップチップパッケージングプロセスに欠くことのできない方法となっている。フリップチップはんだペーストの主要材料は、錫粉である。一般的に、表面実装技術（ＳＭＴ）の錫粉の粒子の大きさは、約３０μｍ〜５０μｍの間であり、このサイズの錫粉は、製造し易い。しかしながら、フリップチップバンプのサイズは、通常１２０μｍより小さいため、錫粉のサイズは、１０μｍより小さくする必要があり、錫粉のサイズを小さくすることは非常に難しい。また、フリップチップバンプのサイズが１００μｍより小さく、あるいは更には約５０μｍにまで縮小された時、各バンプは、錫粉のサイズが１０μｍより小さくても、僅かな錫粉しか含まない。よって、リフロープロセス後、共平面性の問題を発生し易い。はんだペーストによってフリップチップバンプを製造する場合の問題点は、リフロープロセス後、フラックスで空孔が形成されることと、各接続点の間の距離が１００μｍより小さい時、孔版印刷の不良が増大する可能性があることである。
電子パッケージングの業界では、金および銅バンプの電気めっきもフリップチップアセンブリに用いられる。しかしながら、金および銅バンプの電気めっきプロセスも環境汚染が懸念される。また、金属間化合物が金バンプとアルミニウムパッド間の界面で急成長し、これはカーケンダルボイドの発生をしばしば伴う。金属間化合物およびカーケンダルボイドによっては、接続点の脆化および電気抵抗の増加を招く可能性がある。一方、銅バンプ／アルミニウムパッドインターフェイスに形成される金属間化合物は、非常に薄く、不十分な接合を招く。金または銅線を用いて、金または銅スタッドバンプを製造する代替のバンプ方法は、金スタッドバンプの過度の金属間の成長および銅スタッドバンプの不十分な金属間の形成のため、同様の欠点を有する。銅スタッドバンプの剛性は、パッド下のチップ（ｕｎｄｅｒ‐ｐａｄ ｃｈｉｐ）の亀裂を更に招くことがある。
テープ自動ボンディング（ＴＡＢ）は、高密度パッケージングプロセスに用いられるもう１つの技術である。ＴＡＢパッケージの利点としては、大量の接続点を有する、接続点の強度が高い、且つ電気および熱伝導率がよいことなどがある。また、テープ自動ボンディングは、自動的に実行でき、パッキングプロセス中、試験することもできる。また、結果として得られたパッケージの厚さを、減少させることができる。ＴＡＢプロセスでは、金および銅バンプは、従来方式で用いられ、フリップチッププロセス同様、電気めっきまたはスタッドバンプ方式によって製造することもできる。しかしながら、電気めっきの金バンプまたは金スタッドバンプのいずれも材料のコスト高により高価であり、フリップチップアセンブリ同様、過度の金属間化合物およびカーケンダルボイドの問題が、ＴＡＢプロセスでも同様に起こる。一方、ＴＡＢパッケージの電気めっき銅バンプまたは銅スタッドバンプのいずれかは、不十分な金属間成長および激しい酸化という欠点を有する。銅の剛性による、パッド下のチップの亀裂の破損は、銅スタッドバンププロセス中に生じる可能性もある。
IEEE TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY, VOL.3, NO.1, JANUARY 2013
銀合金スタッドバンプ構造およびその製造方法を提供する。
本発明の実施形態は、基板、および基板上に設置された、銀：金：パラジウム＝６０〜９９.９８：０.０１〜３０：０.０１〜１０の重量比を有する第１の銀合金スタッドバンプを含むスタッドバンプ構造を提供する。
本発明の他の実施形態は、銀合金線を提供するステップ、銀合金線の先端を溶解し、第１のフリーエアボール（ＦＡＢ）を形成するステップ、第１のフリーエアボールを基板上に接合し、第１のボール接合を形成するステップ、および前記銀合金線を切断して、第１のボール接合が基板上に残され、銀：金：パラジウム＝６０〜９９.９８：０.０１〜３０：０.０１〜１０の重量比を有する第１の銀合金スタッドバンプを形成するステップを含むスタッドバンプ構造を製造する方法を提供する。
本発明の詳細な説明は、添付の図面と併せて以下の実施形態に基づいて説明する。
本発明は、添付の図面と併せて以下の詳細な説明と実施例を参酌することによって、より完全に理解することができる。
一実施形態に基づくスタッドバンプ構造を製造するフローチャート。 一実施形態に基づくスタッドバンプ構造を製造する工程図。 一実施形態に基づくスタッドバンプ構造を製造する工程図。 一実施形態に基づくスタッドバンプ構造を製造する工程図。 一実施形態に基づくスタッドバンプ構造を製造する工程図。 一実施形態に基づくスタッドバンプ積層構造を製造する方法を示す図。 図６に示された方法によって形成されたスタッドバンプ積層構造を表わす図。 いくつかの実施形態に基づくフリップチップパッケージングの銀スタッドバンプ構造のアプリケーションを表わす図。 いくつかの実施形態に基づくフリップチップパッケージングの銀スタッドバンプ構造のアプリケーションを表わす図。 いくつかの実施形態に基づくフリップチップパッケージングの銀スタッドバンプ構造のアプリケーションを表わす図。 いくつかの実施形態に基づくフリップチップパッケージングの銀スタッドバンプ構造のアプリケーションを表わす図。 いくつかの実施形態に基づくフリップチップパッケージングの銀スタッドバンプ構造のアプリケーションを表わす図。 一実施形態に基づくテープ自動ボンディングプロセスに用いられる銀合金スタッドバンプを表わす図。
以下の説明には、本発明を実施する最良の実施形態が開示されている。この説明は、本発明の一般原理を例示する目的のためのもので本発明を限定するものではない。本発明の範囲は、添付の請求の範囲に基づいて決定される。
また、本開示の第２特徴をこえる、または第２特徴に基づく第１特徴の形成は、続いて、特徴が直接接触で形成される複数の実施の形態を含むことができ、且つ前記特徴が直接接触でないように、付加的な特徴が前記第１と第２特徴間に形成された複数の実施の形態を含むこともできる。
図１は、一実施形態に基づいたスタッドバンプ構造を製造するフローチャートを表している。ステップ１０２では、銀合金線が提供される。ステップ１０４では、銀合金線の先端が、溶解されて第１のフリーエアボール（ＦＡＢ）が形成される。ステップ１０６では、第１のフリーエアボールは、基板上に接合されて第１のボール接合が形成される。ステップ１０８では、銀合金線は切断され、第１のボール接合が基板上に残され、第１の銀合金スタッドバンプが形成される。
図２〜図５は、スタッドバンプ構造を製造する工程図を表わしている。図１および２を参照すると、ステップ１０２で銀合金線２００が提供される。また、基板２０２およびボンディングパッド２０４も提供されることができる。銀合金線２００は、基板２０２上のボンディングパッド２０４の上方に引き上げられる。この実施形態で、銀合金線２００は、銀：金：パラジウム＝６０〜９９.９８：０.０１〜３０： ０.０１〜１０の重量比を有し、銀は、銀合金線２００の主成分である（例えば、５０ｗｔ％以上の銀を含む）。銀合金線の線径は、１０μｍ〜５０μｍの間であるが、他の線径を有する銀合金線も他のアプリケーションで用いることができる。基板２０２は、チップまたはウエハでもよい。ボンディングパッド２０４は、Ａｌパッド、Ｎｉパッド、Ｃｕパッド、Ａｕパッド、または他の好適な表面処理されたパッドを含むが、これに限定されるものではない。
図１乃至図３を参照すると、ステップ１０４では、銀合金線２００の先端は、溶解されて第１のフリーエアボール２０６を形成する。実施形態に基づくと、第１のフリーエアボール２０６は、電子フレームオフ（ＥＦＯ）によって形成することができる。しかしながら、いくつかの実施形態に基づいて、第１のフリーエアボール２０６は、ワイヤボンディングプロセス中、他の方法によって形成することができる。
図１乃至図４を参照すると、ステップ１０６では、第１のフリーエアボール２０６は、基板２０２のボンディングパッド２０４上に接合されて第１のボール接合２０７を形成する。実施形態に基づくと、第１のフリーエアボール２０６は、ホットプレスまたは超音波ホットプレスによって基板２０２上に接合される。しかしながら、いくつかの実施形態に基づくと、第１のフリーエアボール２０６は、基板２０２に接合され、ワイヤボンディングプロセス中、他の方法によって第１のボール接合２０７を形成する。
図１乃至図５を参照すると、ステップ１０８では、銀合金線２００は、切断され、第１のボール接合２０７は、基板２０２のボンディングパッド２０４に残され、第１の銀合金スタッドバンプ２０８が形成される。実施形態に基づいて、スタッドバンプ構造は、基板２０２、および基板２０２上のボンディングパッド２０４上に設置された第１の銀合金スタッドバンプ２０８を含むことができる。第１の銀合金スタッドバンプ２０８の直径は、２０μｍ〜１００μｍでありうる。
１つの実施形態に基づいて、第１の銀合金スタッドバンプ２０８は、銀：金：パラジウム＝６０〜９９.９８： ０.０１〜３０： ０.０１〜１０の重量比を有し、銀は、第１の銀合金スタッドバンプ２０８の主成分である（例えば、５０ｗｔ％以上の銀を含む）。実験によるとスタッドバンプが純銀（Ａｇ）で形成された場合、銀スタッドバンプは柔らか過ぎ、酸化し易くなることが分かっている。しかしながら、適量の金（Ａｕ）がスタッドバンプに加えられると、スタッドバンプの接合強度および耐酸化性が高くなる。また、適量のパラジウム（Ｐｄ）がスタッドバンプに加えられると、スタッドバンプの強度および耐酸化性を高めるだけでなく、金属間化合物の過剰形成および銀のエレクトロマイグレーションも抑制することができる。一方、過剰な金がスタッドバンプに加えられた場合、スタッドバンプとアルミニウムパッド間の界面は、金属間化合物が過多になり、接合点の弱化を招き、且つコストを増加させる。また、過剰なパラジウムがスタッドバンプに加えられた場合、スタッドバンプは硬過ぎて脆くなり、その応用を制限する可能性がある。
留意すべきは、上述のスタッドバンプ構造は、銀、金、およびパラジウムの特定の組成を含むが、本発明の範囲はこれに限定されるものではないことである。いくつかの実施形態に基づいて、スタッドバンプ構造は、他の金属元素、非金属元素、または何らかの汚染物質を含んでもよい。しかしながら、これらの他の元素は、各種の応用に応じて用いられなければならず、スタッドバンプ構造の性質は同一でなければならない。
他の金属で形成されたスタッドバンプに比べ（例えば、金スタッドバンプまたは銅スタッドバンプ）、各実施形態に基づいた銀合金スタッドバンプは、各応用により広く用いられることができ、より良い安定性を有する。例えば、金（Ａｕ）スタッドバンプが用いられる場合、スタッドバンプチップがはんだプロセスによって基板に組み立てられた時、金スタッドバンプの大量の金は、溶融はんだの中に溶解され、金属間化合物、ＡｕＳｎ４を形成する。また、装置が操作された時、または信頼性試験が実行された時、大量の脆性の金属間化合物、ＡｕｘＡｌｙ、およびカーケンダルボイドが金スタッドバンプとアルミニウムパッド間の界面に形成され、接続点の破損、電気抵抗の増加、および電気製品の信頼性の低下を招く可能性がある。よって、一般的に、金スタッドバンプは、ポリマ導電性接着剤によって組み立てられる。しかしながら、ポリマ導電性接着剤の電気および熱導電性は、金属のはんだ接合より更に悪い。
逆に、銅スタッドバンプが用いられる場合、銅スタッドバンプとアルミニウムパッド間の界面に形成される金属間化合物が不十分である可能性があるため、それが正常に接続されているかどうかがわかり難くなる。また、結果として得られた製品は、金属残留試験を実施した時、通過しない傾向がある。また、銅は、酸化および腐食する傾向があり、結果として得られた電子製品の信頼性は、通常低い。また、銅の剛性は高いため、パット下のチップは、銅スタッドバンププロセス中に破損する可能性もある。よって、上述のプロセスで銅スタッドバンプを用いることは難しい。
一方、各実施形態に基づいた銀合金スタッドバンプは、比較的軟らかいため、その上にフリーエアボールを接合する時、チップは、ダメージを受けないようにすることができる。ボンディングプロセス中、金スタッドバンプが形成された時、脆性の金属間化合物がそれ程形成されない可能性がある。銅スタッドバンプとは対照的に、十分な量の金属間化合物が形成される可能性があり、十分な接合をすることができる。また、結果として得られた製品は金属残留試験を通過することができる。各実施形態に基づいて、銀合金スタッドバンプは、はんだ付け、導電性接着剤、またはホットプレスによって接合されうるが、他の接合方法もアプリケーションによって用いられうる。
また、銀合金スタッドバンプは、チップ上に形成してもよく、またはウエハ上に直接形成してもよく、ウエハレベルパッケージを形成する。銀合金スタッドバンプをウエハ上に直接形成する利点は、ウエハを切断する前に、大量の銀合金スタッドバンプを形成することによって処理コストが削減される点にある。ウエハレベルパッケージングのプロセスでは、一万個以上のスタッドバンプがダイシング前に単一ウエハ上に形成される可能性がある。即ち、ウエハはホットプレスプロセス中、連続的に加熱されてスタッドバンプを形成する。よって、最後のスタッドバンプがようやくウエハ上に形成された時、プロセスの初めに形成された第１のスタッドバンプは、長時間ウエハと共に加熱される。結果として、初期に接合された金スタッドバンプには大量の金属間化合物がウエハレベルパッケージングのプロセスの完了後に、成長する可能性がある。この場合、プロセスの初期段階で形成された金スタッドバンプは、接続点の脆化および接合点の接合強度（即ち、接着力）が弱くなっているため、ダメージを受ける可能性がある。よって、金スタッドバンプは、ウエハレベルパッケージングのアプリケーションに対して深刻な問題に直面する。これに対して、銅スタッドバンプは、バンプ／パッド界面で金属間化合物が不十分となり、これもウエハレベルパッケージングに適合しない。また、銅は硬過ぎて、ウエハがボンディングプロセス中にダメージを受ける可能性がある。より深刻には、銅は、特にプロセスの初期に形成され、ウエハレベルパッケージング中、長時間ウエハと共に加熱されることから、これらのスタッドバンプに対して高温で酸化され易い。
一方、銀合金スタッドバンプでは、金属間化合物は、好適な厚さまで徐々に成長し、金属間化合物の接合状態が明確に確認されうる。また、銀合金スタッドバンプがウエハレベルパッケージング中、ウエハ上に直接形成された時、仮にプロセスの初期段階に形成された銀合金スタッドバンプが長時間、ウエハと共に加熱されていても、大量の金属間化合物を生成しない。よって、銀合金スタッドバンプは、十分な接合強度を得ることができる。本発明の銀合金スタッドバンプは、ウエハレベルパッケージのアプリケーションの金スタッドバンプおよび銅スタッドバンプよりも優れている。
図６は、一実施形態に基づいたスタッドバンプ積層構造を製造する方法を表わしている。図７は、図６に表わされた方法によって形成されたスタッドバンプ積層構造を表わしている。図６を参照すると、図１のステップ１０８の後、ステップ１１０、１１２、および１１４を実行してもよい。ステップ１１２では、第２のフリーエアボールは、第１の銀合金スタッドバンプ２０８上に接合されて第２のボール接合を形成する。ステップ１１４では、銀合金線２００は切断され、図７に示されるように、第２のボール接合が第１の銀合金スタッドバンプ上に残され、第２の銀合金スタッドバンプ２１０を形成する。
図７を参照すると、スタッドバンプ構造は、基板２０２、基板２０２上のボンディングパッド２０４に設置された第１の銀合金スタッドバンプ２０８、および第１の銀合金スタッドバンプ２０８上に配置された第２の銀合金スタッドバンプ２１０を含む。実施形態に基づくと、第２の銀合金スタッドバンプ２１０と第１の銀合金スタッドバンプ２０８とは、同一組成を有し、重量比は、銀：金：パラジウム＝６０〜９９.９８： ０.０１〜３０： ０.０１〜１０であり、銀は、第２の銀合金スタッドバンプ２１０と第１の銀合金スタッドバンプ２０８主成分である（例えば、５０ｗｔ％以上の銀を含む）。留意すべきは、上述のスタッドバンプ構造は、銀、金、パラジウムの特定の組成を含むが、本発明の範囲は、これに限定されるものではないことである。他の実施形態に基づいて、スタッドバンプ構造は、他の金属元素、非金属元素、または何らかの汚染物質を含んでもよい。しかしながら、これらの他の元素は、各種の応用に応じて用いられなければならず、スタッドバンプ構造の性質にダメージを与えてはならない。他の実施形態に基づくと、第２の銀合金スタッドバンプを、第１の銀合金スタッドバンプと異なる組成を有するようにすることができる。
第１の銀合金スタッドバンプ２０８および第２の銀合金スタッドバンプ２１０によって形成されたスタッドバンプ積層構造２１２は、高さがより高く、このため、スタッドバンプ積層構造によって組み立てられた電子装置は、変形に対してより大きな許容があり、より高い信頼性を有しうる。また、第１の銀合金スタッドバンプ２０８および第２の銀合金スタッドバンプ２１０は、同じ銀合金線２００によって形成することができ、その構造は、単一の製造機械で形成することができる。よって、プロセスが簡易化され、コストを削減することができる。
図８〜図１２は、いくつかの実施形態に基づいたフリップチップパッケージングの銀スタッドバンプ構造のアプリケーションを表わしている。簡略のために、上述の形態と同様の、または同一の形態については、再度の詳述は省略する。図８に示す一実施形態に基づくと、第１のチップ８０２上のボンディングパッド８０４の第１の銀合金スタッドバンプ８０８は、反転され、基板８１６上のボンディングパッド８１８上に配置される。次いで、第１の銀合金スタッドバンプ８０８は、接着剤８１４によって基板８１６上に接合され、第１のフリップチップパッケージを形成する。この実施形態では、第１の銀合金スタッドバンプ８０８は、銀：金：パラジウム＝６０〜９９.９８：０.０１〜３０：０.０１〜１０の重量比を有し、銀は、第２の銀合金スタッドバンプおよび第１の銀合金スタッドバンプである（例えば、５０ｗｔ％以上の銀を含む）。ボンディングパッド８０４およびボンディングパッド８１８の例では、銀合金線の線径は、１０μｍ〜５０μｍの間であるが、他の線径を有する銀合金線も他のアプリケーションに用いることができる。基板２０２は、チップまたはウエハでもよい。ボンディングパッド８０４の例では、Ａｌパッド、Ｎｉパッド、Ｃｕパッド、Ａｕパッド、または他の好適な表面処理されたパッドを含むが、これに限定されるものではない。接着剤８１４は、例えば、導電性接着剤またははんだであってもよい。基板８１６は、プリント回路板、他のチップまたはウエハでもよい。
図９に示された一実施形態に基づくと、銀合金スタッドバンプ９０８は、第２のチップ９０２上のボンディングパッド９０４に形成される。次いで、第１のチップ８０２上の第１の銀合金スタッドバンプ８０８および銀合金スタッドバンプ９０８は、接着剤８１４によって接合され、第２のフリップチップパッケージを形成する。
図１０に示された一実施形態に基づくと、第１の銀合金スタッドバンプ８０８および第２の銀合金スタッドバンプ８１０を含むスタッドバンプ積層構造８１２は、第１のチップ８０２上のボンディングパッド８０４に形成される。次いで、第１のチップ８０２は、反転され、スタッドバンプ積層構造８１２は、接着剤８１４によって基板８１６上のボンディングパッド８１８に接合され、第３のフリップチップパッケージを形成する。
図１１に示された一実施形態に基づくと、銀合金スタッドバンプ９０８は、第２のチップ９０２上のボンディングパッド９０４に形成される。次いで、第１のチップ８０２（その上に形成された第１の銀合金スタッドバンプ８０８および第２の銀合金スタッドバンプ８１０を含むスタッドバンプ積層構造８１２を有する）は、反転され、第２のチップ９０２上に配置される。次いで、第１のチップ８０２上のスタッドバンプ積層構造８１２および第２のチップ９０２上の銀合金スタッドバンプ９０８は、接着剤８１４によって接合され、第４のフリップチップパッケージを形成する。
図１２に示された一実施形態に基づくと、第１の銀合金スタッドバンプ９０８および第２の銀合金スタッドバンプ９１０を含むスタッドバンプ積層構造９１２は、第２のチップ９０２上のボンディングパッド９０４に形成される。次いで、第１のチップ８０２（その上に形成された第１の銀合金スタッドバンプ８０８および第２の銀合金スタッドバンプ８１０を含むスタッドバンプ積層構造８１２を有する）は、反転され、第２のチップ９０２上に配置される。次いで、スタッドバンプ積層構造８１２およびスタッドバンプ積層構造９１２は、接着剤８１４によって接合され、第５のフリップチップパッケージを形成する。
図１３は、一実施形態に基づいたテープ自動ボンディングプロセスに用いられる銀合金スタッドバンプを表わしている。図１３を参照すると、フレキシブル高分子基板８１６上のボンディングパッド８１８は、テープ自動ボンディングによってチップ８０２上のボンディングパッド８０４の第１の銀合金スタッドバンプ８０８に接合される。第１の銀合金スタッドバンプ８０８は、ホットプレスによってテープ自動ボンディングパッケージのフレキシブル高分子基板８１６上のボンディングパッド８１８に接合される。
上述の各実施形態に基づいて、新しい銀合金スタッドバンプおよびその製造方法が提供される。銀合金スタッドバンプは、アルミニウムパッドとの間で十分な量の金属間化合物を形成することができるため、十分な接合界面を形成することができる。一方、銀合金スタッドバンプの金属間化合物は、非常にゆっくりと成長するため、接続点の界面は、脆くならず、銀合金スタッドバンプの信頼性が向上しうる。また、はんだバンプに比べ、銀合金スタッドバンプは、環境によりよく（汚染がより少なくなる）、銀合金の組成は、より正確に制御することができる。更に、共平面性の問題が発生しえない。また、銀合金スタッドバンプは、ウエハレベルパッケージングプロセスに用いてもよい。
［比較例１］
純金線（直径２５.４μｍ）の一端は、電子フレームオフ（ＥＦＯ）によって溶解され、表面張力によりフリーエアボールを形成する。フリーエアボールは、超音波ホットプレスによってシリコンチップ上のアルミニウムパッドに接合され、ボール接合を形成する。次いで、金線は、切断され、金スタッドバンプを形成する。製造の詳細は表１に表わされる。結果として得られた金スタッドバンプのサイズは、表２に表わされる。結果として得られた金スタッドバンプの接着力は、表３に表わされる。
［比較例２］
純銅線（直径２５.４μｍ）の一端は、電子フレームオフ（ＥＦＯ）によって溶解され、表面張力によりフリーエアボールを形成する。フリーエアボールは、フォーミングガス（９５％Ｎ２＋５％Ｈ２）において、超音波ホットプレスによってシリコンチップ上のアルミニウムパッドに接合され、ボール接合を形成する。次いで、銅線は、切断され、銅スタッドバンプを形成する。製造の詳細は表１に表わされる。結果として得られた銅スタッドバンプのサイズは、表２に表わされる。結果として得られた銅スタッドバンプの接着力は、表３に表わされる。
［スタッドバンプの製造］
銀合金線の一端（８９ｗｔ％Ａｇ−８ｗｔ％Ａｕ−３ｗｔ％Ｐｄ；ｄｉａｍｅｔｅｒ：２５.４μｍ）は、電子フレームオフ（ＥＦＯ）によって溶解され、表面張力によりフリーエアボールを形成する。フリーエアボールは、超音波ホットプレスによってシリコンチップ上のアルミニウムパッドに接合され、ボール接合を形成する。次いで、銀合金線は、切断され、銀合金スタッドバンプを形成する。製造の詳細は表１に表わされる。結果として得られた銀合金スタッドバンプのサイズは、表２に表わされる。結果として得られた銀合金スタッドバンプの接着力は、表３に表わされる。図２を参照すると、銀合金スタッドバンプのサイズは、スタッドバンプを形成するのに用いられるはんだ線は、同じ直径を有するが、金スタッドバンプのサイズより小さく、銅スタッドバンプのサイズよりやや大きい。小さいサイズの銀合金スタッドバンプは、接続距離の小さい高密度のパッケージで用いることができるため利点を有する。ボールシェアテストは、ボンドテスタＤＡＧＥ４０００によって、実施例１の結果として得られた銀合金スタッドバンプおよび比較例１の金スタッドバンプに実行され、その結果、銀合金スタッドバンプの接着力は、金スタッドバンプおよび銅スタッドバンプの接着力よりそれぞれ２１％および２８％高いことが表わされている。
Figure 0006088950
Figure 0006088950
Figure 0006088950
［信頼性試験］
シリコンチップに製造される実施例１の銀合金スタッドバンプ、比較例１の金スタッドバンプ、および比較例２の銅スタッドバンプは、チップに各々接合され、次いで、アンダーフィルされ、はんだプロセス（はんだ組成： ９６.５ｗｔ％Ｐｂ−３ｗｔ％Ａｇ−０.５ｗｔ％Ｃｕ）によって、ボールグリッドアレイパッケージ（ＢＧＡ）のビスマレイミドトリアジン樹脂（ＢＴ樹脂）基板にフリップチップ組み立てされる。次いで、フリーエアボールは、ＢＴ基板の裏面に配置され、フリップチップ／ＢＧＡ高密度パッケージング製品の組み立てを完了する。その後、温度サイクル試験（ＴＣＴ）、プレッシャクッカ試験（ＰＣＴ）、高温保存試験（ＨＴＳ）が、結果として得られたスタッドバンプパッケージング製品の各々に実行され、それらの信頼性を試験する。
実験に基づくと、チップ上の金スタッドバンプとアルミニウムパッドとの界面に形成された金属間化合物は、２.１μｍの厚さを有する。金属間化合物は非常に厚いため、製品の接続点は非常に脆く破損し、欠品となる。一方、銅スタッドバンプとアルミニウムパッドとの界面に形成された金属間化合物は、０.２μｍの厚さを有する。金属間化合物の量が、少な過ぎて接続が完成したかどうかわからない。しかしながら、銀合金スタッドバンプとアルミニウムパッドとの界面に形成された金属間化合物は、０.６μｍの厚さを有する。金属間化合物は、接続が完成したかどうかわかるほど厚いが、それを容易に破損するほど厚くはない。
また、５００回の温度サイクル試験が実施例１の金スタッドバンプに実行され、金スタッドバンプの金属間化合物の厚さは、３.８μｍに増加される。３０００回の温度サイクル試験が比較例２の銅スタッドバンプに実行され、銅スタッドバンプの金属間化合物の厚さは、０.３μｍのみである。３０００回の温度サイクル試験が実施例１の銀合金スタッドバンプに実行され、銀合金スタッドバンプの金属間化合物の厚さは、１.０μｍに増加される。
また、１６８時間のプレッシャクッカ試験後、比較例１の金スタッドバンプの金属間化合物の厚さは、３.１μｍに増加され、比較例２の銅スタッドバンプの金属間化合物の厚さは、０.４μｍのみであり、実施例１の銀合金スタッドバンプの金属間化合物の厚さは、０.９μｍに増加される。
また、５００時間の高温保存試験後、比較例１の金スタッドバンプの金属間化合物の厚さは、４.３μｍに増加されるため、チップ上のアルミニウムパッドは、ほぼ完全に消耗され、比較例２の銅スタッドバンプの金属間化合物の厚さは、０.７μｍのみであり、実施例１の銀合金スタッドバンプの金属間化合物の厚さは、１.８μｍに増加される。
よって、比較例１の金スタッドバンプの金属間化合物は、急激に成長し、接続点は脆くなる。逆に、比較例２の銅スタッドバンプでは接続が完了したかどうかを知る充分な金属間化合物は成長していない。しかしながら、実施例１の銀合金スタッドバンプの金属間化合物は、金スタッドバンプと銅スタッドバンプの金属間化合物の厚さの間の厚さを有する。即ち、銀合金スタッドバンプの界面は、脆くならずに接続が完了する。よって、実施例１の銀合金スタッドバンプは、比較例１および２のスタッドバンプより、よりすぐれた信頼性を有する。
［ウエハレベルパッケージ］
１２０００の実施例１の銀合金スタッドバンプ、比較例１の金スタッドバンプ、および比較例２の銅スタッドバンプが、シリコンウエハ（６インチ）上にそれぞれ形成され、ウエハレベルパッケージ用に試験される。
全てのスタッドバンプがウエハ上に形成された後、その上に形成された金属間化合物の厚さが分析される。実験に基づいて、最初の１０個の金スタッドバンプ（プロセスの初めに形成された第１のスタッドバンプから第１０のスタッドバンプ）に形成された金属間化合物は、３.２μｍの平均の厚さを有し、最初の１０個の銅スタッドバンプに形成された金属間化合物は、０.４μｍの平均の厚さを有し、且つ最初の１０個の銀合金スタッドバンプに形成された金属間化合物は、０.８μｍの平均の厚さを有する。プロセスの初めに形成された金スタッドバンプは、全てのスタッドバンプが形成された後、脆くなり、破損する。銅スタッドバンプは接続が不完全で、著しく酸化し、チップはほぼ破損される。しかしながら、銀合金スタッドバンプは、上述の問題を有さない。
比較例１の金スタッドバンプおよび実施例１の銀合金スタッドバンプの収率は、ほぼ１００％である。しかしながら、銅スタッドバンプの収率は約６４％である。
また、最初の１０個の金スタッドバンプ（即ち、プロセスの初期段階に形成された第１のスタッドバンプ）の平均の接着力は、最後の１０個の金スタッドバンプの平均の接着力より１７％低い。最初の１０個の銅スタッドバンプの平均の接着力は、最後の１０個の銅スタッドバンプの平均の接着力より３７％低い。最初の１０個の銀スタッドバンプの平均の接着力は、最後の１０個の銀合金スタッドバンプの平均の接着力とほぼ同じである。
［自動ボンディング］
実施例１の銀合金スタッドバンプ、比較例１の金スタッドバンプ、および比較例２の銅スタッドバンプは、集積回路チップ上のアルミニウムパッドにそれぞれ形成される。ホットプレスヘッドは、スタッドバンプとポリイミド（ＰＩ）基板上の銅電極に用いられる。次いで、ボールシェアテストは、ボンドテスタＤＡＧＥ４０００によって、チップ上の銀合金スタッドバンプおよび金スタッドバンプに実行される。その結果は表４に表わされている。表４に表わされるように、銀合金スタッドバンプの接着力は、金スタッドバンプおよび銅スタッドバンプの接着力よりそれぞれ１７％および１８％高い。
Figure 0006088950
本発明は、実施例の方法及び望ましい実施の形態によって記述されているが、本発明は開示された実施形態に限定されるものではない。。逆に、当業者には自明の種々の変更及び同様の配置をカバーするものである。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
１０２、１０４、１０６、１０８、１１０、１１２、１１４ ステップ
２００ 銀合金スタッドバンプ
２０２、８１６ 基板
２０４、８０４、９０４、８１８ ボンディングパッド
２０６ 第１のフリーエアボール
２０８、８０８ 第１の銀合金スタッドバンプ
２１０、８１０、９１０ 第２の銀合金スタッドバンプ
８０２ 第１のチップ
８１４ 接着剤
９０２ 第２のチップ
２１２、８１２、９１２ スタッドバンプ積層構造
９０８ 銀合金スタッドバンプ

Claims (11)

  1. 基板、および
    前記基板上に設置された、銀：金：パラジウム＝８９〜９６．９９： ０.０１： ３〜１０の重量比を有する銀、金及びパラジウムからなる第１の銀合金スタッドバンプを含むスタッドバンプ構造。
  2. 前記基板はチップまたはウエハを含む請求項１に記載のスタッドバンプ構造。
  3. 前記基板上のボンディングパッドを更に含み、前記第１の銀合金スタッドバンプは前記ボンディングパッド上に配置される請求項１に記載のスタッドバンプ構造。
  4. 前記第１の銀合金スタッドバンプ上に配置された第２の銀合金スタッドバンプを更に含む請求項１に記載のスタッドバンプ構造。
  5. 前記第２の銀合金スタッドバンプおよび前記第１の銀合金スタッドバンプは、同一組成を有する請求項４に記載のスタッドバンプ構造。
  6. 銀合金線を提供するステップ、
    前記銀合金線の先端を溶解し、第１のフリーエアボール（ＦＡＢ）を形成するステップ、
    前記第１のフリーエアボールを基板上に接合し、第１のボール接合を形成するステップ、および
    前記銀合金線を切断して、前記第１のボール接合が基板上に残され、銀：金：パラジウム＝８９〜９６．９９： ０.０１： ３〜１０の重量比を有する銀、金及びパラジウムからなる第１の銀合金スタッドバンプを形成するステップを含むスタッドバンプ構造の製造方法。
  7. 前記基板はチップまたはウエハを含む請求項６に記載のスタッドバンプ構造の製造方法。
  8. 前記銀合金線の線径は、１０μｍ〜５０μｍの間である請求項６に記載のスタッドバンプ構造の製造方法。
  9. 前記第１のフリーエアボールは、ホットプレスまたは超音波ホットプレスによって前記基板上に接合される請求項６に記載のスタッドバンプ構造の製造方法。
  10. 前記基板上のボンディングパッドを更に含み、前記第１のフリーエアボールは、前記ボンディングパッドに配置される請求項６に記載のスタッドバンプ構造の製造方法。
  11. 前記銀合金線の先端を溶解し、第２のフリーエアボールを形成するステップ、
    前記第２のフリーエアボールを前記第１の銀合金スタッドバンプ上に接合し、第２のボール接合を形成するステップ、および
    前記銀合金線を切断して、前記第２のボール接合が前記第２の銀合金スタッドバンプ基板上に残され、第２の銀合金スタッドバンプを形成するステップを更に含む請求項６に記載のスタッドバンプ構造の製造方法。
JP2013191912A 2012-11-07 2013-09-17 スタッドバンプ構造およびその製造方法 Expired - Fee Related JP6088950B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101141253A TWI395313B (zh) 2012-11-07 2012-11-07 銲球凸塊結構及其形成方法
TW101141253 2012-11-07

Publications (2)

Publication Number Publication Date
JP2014096571A JP2014096571A (ja) 2014-05-22
JP6088950B2 true JP6088950B2 (ja) 2017-03-01

Family

ID=48482628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191912A Expired - Fee Related JP6088950B2 (ja) 2012-11-07 2013-09-17 スタッドバンプ構造およびその製造方法

Country Status (6)

Country Link
US (1) US9490147B2 (ja)
JP (1) JP6088950B2 (ja)
KR (1) KR101528030B1 (ja)
CN (1) CN103811449B (ja)
DE (1) DE102013107065A1 (ja)
TW (1) TWI395313B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400823A (zh) * 2013-07-30 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含铜柱的细间距叠层封装结构和封装方法
US8779604B1 (en) * 2013-11-06 2014-07-15 Chipmos Technologies Inc. Semiconductor structure and manufacturing method thereof
US20150171039A1 (en) * 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法
TWI576933B (zh) * 2014-07-30 2017-04-01 樂金股份有限公司 封裝結構的形成方法
WO2016024180A1 (en) * 2014-08-11 2016-02-18 Koninklijke Philips N.V. Alloy stud bump interconnects for semiconductor devices
KR102627991B1 (ko) 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
US10170429B2 (en) * 2016-11-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming package structure including intermetallic compound
US10600755B2 (en) * 2017-08-10 2020-03-24 Amkor Technology, Inc. Method of manufacturing an electronic device and electronic device manufactured thereby
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
US10347602B1 (en) * 2018-07-23 2019-07-09 Mikro Mesa Technology Co., Ltd. Micro-bonding structure
FR3088018B1 (fr) * 2018-11-06 2023-01-13 Mbda France Procede de liaison par brassage permettant d'ameliorer la tenue en fatigue de joints brases
WO2021108724A1 (en) * 2019-11-26 2021-06-03 Hsio Technologies, Llc Stud bumped printed circuit assembly
JP2022029226A (ja) * 2020-08-04 2022-02-17 株式会社ジャパンディスプレイ 回路基板、ｌｅｄモジュール及び表示装置、並びにｌｅｄモジュールの作製方法及び表示装置の作製方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123329A (ja) * 1984-07-12 1986-01-31 Nec Corp 半導体装置製造法
JP2891432B2 (ja) 1989-12-27 1999-05-17 田中電子工業株式会社 半導体材料の接続方法，それに用いる接続材料及び半導体装置
JP3527356B2 (ja) * 1996-04-04 2004-05-17 新日本製鐵株式会社 半導体装置
US5949654A (en) 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JPH11326379A (ja) * 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
JP2002261111A (ja) * 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
TWI284973B (en) 2002-04-03 2007-08-01 Advanced Semiconductor Eng Flip-chip joint structure, and fabricating process thereof
KR20050033254A (ko) * 2003-10-06 2005-04-12 학교법인 한양학원 칩 접합방법
TWI237857B (en) 2004-10-21 2005-08-11 Nanya Technology Corp Method of fabricating MOS transistor by millisecond anneal
JP2007142271A (ja) 2005-11-21 2007-06-07 Tanaka Electronics Ind Co Ltd バンプ材料および接合構造
WO2007062165A2 (en) * 2005-11-23 2007-05-31 Williams Advanced Materials, Inc. Alloys for flip chip interconnects and bumps
JP4863746B2 (ja) 2006-03-27 2012-01-25 富士通株式会社 半導体装置およびその製造方法
JP5388572B2 (ja) * 2006-04-27 2014-01-15 デクセリアルズ株式会社 導電粒子配置シート及び異方導電性フィルム
JP5487619B2 (ja) * 2007-01-10 2014-05-07 日立化成株式会社 回路部材接続用接着剤及びこれを用いた半導体装置
US8080884B2 (en) 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
JP2010123817A (ja) 2008-11-21 2010-06-03 Fujitsu Ltd ワイヤボンディング方法および電子装置とその製造方法
JP5616165B2 (ja) * 2010-08-24 2014-10-29 タツタ電線株式会社 銀ボンディングワイヤ
JP4771562B1 (ja) * 2011-02-10 2011-09-14 田中電子工業株式会社 Ａｇ−Ａｕ−Ｐｄ三元合金系ボンディングワイヤ
JP2012174803A (ja) * 2011-02-18 2012-09-10 Sharp Corp 半導体チップおよび半導体装置
JP5165810B1 (ja) * 2012-09-12 2013-03-21 田中電子工業株式会社 銀金パラジウム系合金バンプワイヤ

Also Published As

Publication number Publication date
KR20140059117A (ko) 2014-05-15
CN103811449B (zh) 2016-12-28
DE102013107065A1 (de) 2014-05-08
KR101528030B1 (ko) 2015-06-10
US9490147B2 (en) 2016-11-08
US20140124920A1 (en) 2014-05-08
JP2014096571A (ja) 2014-05-22
TWI395313B (zh) 2013-05-01
CN103811449A (zh) 2014-05-21
TW201312716A (zh) 2013-03-16

Similar Documents

Publication Publication Date Title
JP6088950B2 (ja) スタッドバンプ構造およびその製造方法
JP6050308B2 (ja) スタッドバンプとそのパッケージ構造、および、その製造方法
TWI392750B (zh) Lead-free solder alloy
TWI381901B (zh) 抑制錫-鎳介金屬於銲點中生成的方法
JP2003303842A (ja) 半導体装置およびその製造方法
JP5422826B2 (ja) 鉛フリーはんだ接続構造体およびはんだボール
US7132020B2 (en) Solder for use on surfaces coated with nickel by electroless plating
JP3925554B2 (ja) 鉛フリーはんだボール
KR20180130002A (ko) 면 실장 부품의 솔더링 방법 및 면 실장 부품
TWI275648B (en) Lead-free solder alloy
JP2012157873A (ja) はんだ、はんだ付け方法及び半導体装置
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP4432541B2 (ja) 電子機器
TW201604980A (zh) 封裝結構的形成方法
JP4339723B2 (ja) 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP4573167B2 (ja) ロウ材シート
JP4639607B2 (ja) 鉛フリー半田材料およびＰｂフリー半田材料の製造方法
JP3592054B2 (ja) 電子回路及びその製造方法
JP6543890B2 (ja) 高温はんだ合金
CN105870313A (zh) 一种新型的led封装工艺方法
TWI236756B (en) Flip-chip bonding process and package process
Abys SURFACE FINISH FOR ELECTRONIC PACKAGING WITH LEAD-FREE SOLDERS
Tsai et al. Applications of Ag-alloy stud bump for IC and LED packages
Nordin Effect of Different Cooling Rate on Integrated Circuit (ic) Package
Greig Flip Chip Assembly

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6088950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees