KR20050033254A - 칩 접합방법 - Google Patents

칩 접합방법 Download PDF

Info

Publication number
KR20050033254A
KR20050033254A KR1020030069230A KR20030069230A KR20050033254A KR 20050033254 A KR20050033254 A KR 20050033254A KR 1020030069230 A KR1020030069230 A KR 1020030069230A KR 20030069230 A KR20030069230 A KR 20030069230A KR 20050033254 A KR20050033254 A KR 20050033254A
Authority
KR
South Korea
Prior art keywords
bonding
bumps
solder
bump
chip
Prior art date
Application number
KR1020030069230A
Other languages
English (en)
Inventor
김영호
강운병
이민석
Original Assignee
학교법인 한양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 한양학원 filed Critical 학교법인 한양학원
Priority to KR1020030069230A priority Critical patent/KR20050033254A/ko
Publication of KR20050033254A publication Critical patent/KR20050033254A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85409—Indium (In) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85416—Lead (Pb) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85418—Zinc (Zn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩 접합방법에 관한 것으로, 융점이 서로 다른 솔더범프 간, 또는 솔더범프와 금속범프 간의 상호확산을 통해 조성의 변화를 가져와 두 범프의 융점 이하의 온도에서 부분적인 용융반응에 의해 칩을 기판(또는, 다른 칩)에 접합시킴으로써 공정온도와 접합하중(압력)을 낮추어 신뢰성있는 칩 접합부를 형성할 수 있는 방법이 개시된다.

Description

칩 접합방법{METHOD OF CHIP BONDING}
본 발명은 솔더범프를 이용한 칩 접합방법에 관한 것으로, 특히 저하중과 저온공정에서 칩 접합의 신뢰성을 향상시킬 수 있는 솔더범프 및/또는 금속범프를 이용한 칩 접합방법에 관한 것이다.
칩(chip)과 기판(substrate)을 서로 대향되는 형태로 접합시키는 플립 칩(flip chip) 접합기술은 1960년대 IBM사에서 제안된 후 다양한 형태로 개발되어 왔다. 이들 중, IBM사의 C4(Controlled-Collapse Chip Connection) 기술은 융점이 높은 95Pb-5Sn 또는 97Pb-3Sn 솔더(solder)를 사용하여 300℃ 이상의 고온에서 솔더를 용융시켜 칩과 기판을 접합하는 기술이다. 그러나, C4 기술은 300℃ 이상의 고온에서 접합공정이 이루어지기 때문에 열에너지에 의해 기판 등이 손상될 수 있으며, 높은 온도차로 인한 열팽창에 의해 신뢰성이 열화되는 문제가 발생될 수 있다.
이러한 연유로, 기판이나 기타 재료에 손상을 주지 않는 온도 범위내에서 접합공정이 가능한 플립 칩 접합기술이 요구되고 있다. 가장 일반적으로, IBM사의 C4 기술에서는 솔더 재료를 융점이 낮은 63Pb-37Sn 솔더로 대체하여 접합공정을 수행함으로써 솔더를 용융시키기 위한 온도를 약 200℃로 낮추는 것이 가능하게 되었다. 이러한 IBM사의 C4 기술은 솔더 재료의 선택에 따라 공정온도를 변화시킬 수 있으므로 다양한 응용분야에 적용될 수 있다. 그러나, 솔더의 실장이나 접합과정에서 액상의 솔더와 금속층 간의 반응에 의해 생성되는 금속 화합물로 인해 접합부의 신뢰성이 저하되는 문제점이 있다. 더우기, 솔더 접합부의 크기가 작아질수록 그 영향은 더욱 커지게 된다.
최근들어 전자부품의 다양화, 소형화 및 고성능화에 맞추어 플립 칩 접합기술의 응용분야가 증가되면서 솔더범프(solder bump)를 이용한 일반적인 플립 칩 기술 이외에도 다양한 접합방법들이 제시되었다. 크게 물리적인 힘에 의한 접합을 이용한 접합방법과 화학적인 반응에 의한 접합을 이용한 접합방법으로 구분될 수 있다.
물리적인 힘에 의한 접합을 이용한 접합방법에는 이방성전도필름(Anisotropic Conductive Film; ACF) 또는 이방성전도접착제(Anisotropic Conductive Adhesive; ACA)를 이용한 방법, 비전도필름(Non-Conductive Film; NCF) 또는 비전도접착제(Non-Conductive Adhesive; NCA)를 이용한 방법, 솔더범프를 이용한 기계적 접합방법 등이 있다. 이 외에도, 폴리머(polymer)에 금속을 코팅(coating)한 범프를 금속패드 상에 기계적으로 접합하는 접합방법 등이 있다.
ACF를 이용한 방법은 현재 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)를 비롯한 정보 디스플레이 장치의 구동소자의 실장기술에 널리 사용되고 있다. 이 방법은 구동소자의 Au 범프와 LCD 패널(pannel)의 전극(electrode) 사이에 전도성 입자가 접착제(adhesive)내에 고르게 분포된 ACF를 위치시킨 후 하중과 열을 가하여 전도성 입자들이 범프와 전극 사이에 물려 접합되는 방식이다. 전도성 입자가 포함된 에폭시 레진(epoxy resin)의 형태에 따라 ACA와 ACF로 나눌 수 있는데, 접착제 형태인 ACA는 단락과 단선의 문제를 제어하는 것이 쉽지 않아 거의 사용되지 않고 있다. 필름형태로 가공된 ACF를 이용한 방법 또한 단락 문제를 해결하기 위하여 여러 형태의 ACF가 개발되었으나 기본적으로 접합공정에서 높은 하중을 필요로 하며 전도 입자에 의한 국부적인 접합이므로 접속저항이 크고 Au 범프의 사용 등으로 재료 비용이 높은 단점이 있다.
NCF 또는 NCA를 이용한 방법은 금속범프와 금속패드간의 기계적인 접촉에 의한 접합방법으로 칩의 범프로는 Au가 가장 많이 사용된다. Au 범프의 형성방법으로는 전해도금법, 무전해도금법 또는 스터드 범프를 이용한 방법 등이 사용된다. 일례로, 스터드 범프를 이용한 방법은 기판 상에 금속패드를 형성하고 열가소성 접착제(thermoplastic adhesive) 타입(type)의 NCF를 형성한 다음 칩을 정렬하여 범프당 약 80g 내지 100g 하중을 가하여 180℃ 온도에서 15초 내지 20초 동안 접합시키는 방식이다. 이 방법은 범프를 용해하지 않으며 큰 하중으로 칩과 패널을 접속하는 물리적 접합방법으로 공정온도는 NCF나 NCA의 경화온도에 맞추어 실시된다. 접합공정에서 열을 가하지 않기 위해 자외선 처리(UV-curing)용 NCA를 사용하기도 하지만 수분 흡수에 대한 저항성이 좋지 않아 거의 사용되지 않는다. 또한, 이 방법은 기계적 접촉에 의한 접합이므로 Au 범프의 균일성이 매우 중요하며 시편 크기가 커질수록 열적주기(thermal cycling)에 의한 접속저항의 증가 등의 문제로 인해 큰 시편에 적용하기가 어렵다.
솔더범프를 이용한 기계적 접합방법은 칩이나 기판의 어느 한 부분에 솔더범프를 형성하고 다른 부분에는 금속범프 또는 금속패드를 형성하여 접합과정에서 솔더를 용융시키지 않고 금속과 기계적 접촉에 의해 접합하는 방법이다. 일례로, 기판에 솔더범프를 형성하고, 칩에 Cu 금속범프를 형성하여 Cu 범프를 무른 솔더범프 내에 기계적으로 접속하는 방법을 가진다. 이와 같은 접합 방법 역시 위의 NCA의 경우와 유사한 문제점을 갖고 있다.
스터드 범프와 금속 페이스트의 접합을 이용한 방법은 칩에 Au 스터드 범프를 형성하고, 기판에 전도성 금속입자가 포함된 페이스트를 형성하여 기계적 하중으로 접합하는 방식이다. 스터드 범프로는 Au가 많이 사용되며, 페이스트의 금속 분말로는 Ag가 사용된다. 공정이 단순하여 쉽게 사용될 수 있는 있으나, 극미세 피치에서 페이스트의 형상 제어가 어려우며 접촉저항이 크다.
이외에도, 물리적인 힘에 의한 접합을 이용한 접합방법으로는 폴리머(polymer)에 금속을 코팅(coating)한 범프를 금속패드 상에 기계적으로 접합하는 등의 다양한 방법이 제시되고 있으나, 기본적으로 기계적인 접합방법은 접속저항이 우수하지 못하고 높은 하중의 접합공정에서 기판이 손상될 우려가 있는 등의 문제를 갖고 있다.
한편, 화학적인 반응에 의한 접합방법은 접합부의 일부가 용융되거나 상호확산에 의한 고상접합으로 다른 부분과 접합하는 방법이다. 화학적인 반응에 의한 접합방법으로는 Au 스터드 범프와 솔더 페이스트의 접합, 금속 범프와 솔더 패드의 접합, 솔더를 용융시켜 접합하는 방법 등이 있다.
스터드 범프와 솔더 페이스트의 접합을 이용한 방법은 칩에 Au 스터드 범프를 형성하고, 기판에 솔더 페이스트를 형성한 후 솔더의 융점 이상으로 가열함으로써 솔더 페이스트를 용융시켜 결합하는 방식이다. 이 방법 역시 공정이 단순하여 쉽게 사용될 수는 있으나, 극미세 피치에서 솔더 페이스트의 형상 제어가 어렵고, Au와 솔더 페이스트 사이의 과도한 반응으로 접합부의 신뢰성에 문제가 발생될 수 있다.
금속 범프와 솔더 패드의 접합을 이용한 방법은 칩에 금속 범프를 형성하고, 기판의 패드 상에 솔더 패드를 형성한 후 열과 하중을 주어 접합하는 방식이다. 금속 범프로는 Ag, Ni, Zn 등이 사용되고, 기판의 패드 상에는 Sn이 사용된다. 접합 공정시 기판의 Sn의 융점 이상으로 가열하여 용해시켜 금속 범프와 접합시킨다. 그러나, 이 방법은 기판의 Sn 패드를 완전히 용융시킬 정도의 높은 온도에서 실시되는 단점이 있다.
솔더를 용융시켜 접합하는 방법은 앞서 설명한 IBM사의 C4 기술과는 다른 방법으로 솔더의 용융으로부터 기판과의 접합 메카니즘(mechanism)을 유도하는 방법이다. 일례로, 실리콘 다이(silicon die)에 Au/In/Sn/Cr의 금속층을 형성하고, 기판에 Au/Cr을 형성한 후 140℃의 온도에서 접합을 수행한다. In과 Sn의 혼합조성의 최저 융점인 118℃에 이르면 In/Sn 계면에서 확산에 의해 공정조성으로 변화하여 국부적으로 용융이 일어나게 되기 때문에 140℃의 온도에서 충분한 시간을 유지하면 솔더 전체가 용융되어 용융된 솔더와 Au가 반응하여 접합이 이뤄진다. 이 방법은 저온에서 기판의 Au 박막과 반응을 유도하기 위해 칩에 다층으로 형성된 솔더범프의 용융 방법을 사용한 경우이며 솔더가 모두 액상으로 변화하면서 기판과 반응하게 된다. 그러나, 이 방법은 칩에 다층의 솔더와 금속층을 형성해야 하는 공정의 어려움 있으며 IBM사의 C4 기술과 유사하게 솔더가 모두 용융되는 메카니즘을 사용하고 있다.
따라서, 본 발명은 상기에서 설명한 종래기술에 따른 플립 칩 접합기술들에서 발생되는 문제점들을 해결하기 위하여 안출된 것으로써, 특히 종래기술에 따른 플립 칩 접합기술들에서 필수 불가결하게 접합공정에서 적용하고 있는 고온 및 고하중(고압력)의 공정조건에 의해 발생되는 칩 접합의 신뢰성의 저하를 개선시키는데 그 목적이 있다.
또한, 본 발명은 솔더범프를 이용한 금속학적인 접합방법을 개선하여 솔더범프 및/또는 금속범프 간의 상호확산을 통해 조성의 변화를 가져와 두 범프의 융점 이하의 온도에서 부분적인 용융반응에 의해 칩을 기판에 접합시킴으로써 종래기술에 비해 공정온도와 접합하중(압력)을 낮추어 신뢰성있는 칩 접합방법을 제공하는데 또 다른 목적이 있다.
본 발명의 바람직한 실시예의 일측면에 따르면, 제1 및 제2 접합부재가 제공되는 단계와, 상기 제1 및 제2 접합부재 상에 각각 패터닝된 금속 박막층을 형성하는 단계와, 상기 금속 박막층을 덮도록 상기 제1 및 제2 접합부재 상에 각각 서로 융점이 다른 솔더 및 금속재료 중 적어도 어느 하나를 이용하여 범프를 형성하는 단계와, 상기 제1 접합부재를 상기 제2 접합부재 상에 정렬시킨 후 상기 범프들의 융점보다 낮은 온도로 열을 가하여 상기 제1 접합부재 상에 형성된 범프와 상기 제2 접합부재 상에 형성된 범프의 계면 간에 금속학적 결합을 유도하는 단계를 포함하는 칩 접합방법이 제공된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 3은 본 발명의 바람직한 실시예에 따른 칩 접합방법을 설명하기 위하여 도시된 단면도들이다.
도 1을 참조하면, 칩(10)과 기판(20)이 제공된다. 여기서, 기판(20)은 반도체 장치 및 전자장치 등에서 사용되는 기판들 중 어느 하나가 될 수 있다. 예컨대, 유리기판 또는 반도체 기판일 수 있다. 칩(10) 내에는 여러 반도체 구성요소 또는 반도체 소자가 내장될 수 있다. 여기서는 칩과 기판의 접합방법을 일례로 설명하였으나, 본 발명의 바람직한 실시예에 따른 칩 접합방법은 이에 한정되는 것이 아니며, 칩과 다른 칩 간의 접합 또는 반도체 구조물층이 형성된 기판 간의 접합에도 적용될 수 있다. 이에 따라, 이하에서는 칩 및 기판을 제1 접합부재 또는 제2 접합부재로 명명하여 설명하기로 한다.
이어서, 제1 접합부재(10) 및 제2 접합부재(20) 상의 전면에는 각각 금속 박막층(12, 22)이 증착된다. 이때, 금속 박막층(12, 22)으로는 후속 공정을 통해 형성되는 범프(도 2의 '14, 24'참조)의 재료와 반응할 수 있는 도전성 물질들 중 어느 하나가 사용된다. 바람직하게는 구리(Cu), 니켈(Ni), 금(Au), 백금(Pt), 텅스텐(W) 및 팔라듐(Pd) 중 어느 하나가 사용된다. 또한, 금속 박막층(12, 22)은 단층으로 증착되거나, 상기 도전성 물질들이 적어도 2층 이상 적층된 다층(또는, 혼합층)으로 증착될 수 있다. 여기서, 금속 박막층(12, 22)은 다양한 증착방법을 통해 증착된다. 예컨대, CVD(Chemical Vapor Deposition)법, PVD(Physical Vapor Deposition)법, 무전해 도금법(electroless plating), 전기도금법(electroplating) 등으로 증착될 수 있다.
이어서, 금속 박막층(12, 22) 상에는 포토레지스트(photoresist)가 코팅된 후 포토 마스크(photomask)를 이용한 노광공정 및 현상공정을 순차적으로 실시하여 포토레지스트 패턴(미도시)이 형성된다. 그런 다음, 상기 포토레지스트 패턴을 이용한 식각공정을 습식방식 또는 건식방식으로 실시하여 원하는 패턴으로 상기 금속 박막층(12, 22)을 패터닝한다. 이 외에, 리프트 오프(lift-off) 공정으로 금속 박막층(12, 22)이 패터닝될 수 있다. 이로써, 제1 접합부재(10) 및 제2 접합부재(20) 상에는 도 1에 도시된 프로파일(profile)과 같은 형태로 패터닝된 금속 박막층(12, 22)이 각각 형성된다. 이때, 금속 박막층(12)은 내부 패드 또는 내부 금속단자와 전기적으로 접속된다.
도 2를 참조하면, 제1 접합부재(10) 및 제2 접합부재(20) 상에는 금속 박막층(12, 22)을 덮도록 범프(14, 24)가 각각 형성된다. 또는, 제1 접합부재(10)에 범프(14)로 솔더재료를 이용하여 솔더범프를 형성하는 경우 제2 접합부재(20)에는 범프(24)로 금속재료를 이용하여 금속범프를 형성하거나, 이와 반대로, 제1 접합부재(10)에 범프(14)로 금속재료를 이용하여 금속범프를 형성하는 경우 제2 접합부재(20)에는 범프(24)로 솔더재료를 이용하여 솔더범프를 형성할 수도 있다. 이 경우, 금속범프로는 Ag, Cu, Zn이 사용된다.
상기 범프(14, 24)는 진공증착법, 프린팅 방법, 무전해도금법 또는 전해도금법 등의 방법으로 형성된다. 이때, 범프(14, 24)는 서로 다른 융점을 갖는 솔더재료로 형성하는 것이 바람직하다. 마찬가지로, 범프(14, 24)가 각각 솔더범프와 금속범프인 경우에도 서로 다른 융점을 갖는 솔더재료 및 금속재료를 사용하는 것이 바람직하다.
예컨대, 범프(14)를 인듐(In)으로 형성하는 경우 범프(24)는 주석(Sn)으로 형성한다. 이와 반대로, 범프(14)를 주석으로 형성하는 경우 범프(24)는 인듐으로 형성한다. 이와 같이, 범프(14)와 범프(24)를 서로 다른 융점을 갖는 솔더재료로 형성하는 이유는 도 3에서 제1 접합부재(10)와 제2 접합부재(20)를 서로 접합할 때 열에 의한 범프(14, 24) 간의 금속학적 접합을 유도하기 위함이다. 즉, 조성(예컨대, 융점)이 서로 다른 범프(14, 24)에 열을 가해 서로 접합하면 각각의 솔더재료의 융점에 이르지 않더라도 범프(14, 24) 간의 계면에서 두 성분이 상호 확산하여 두 성분의 혼합영역에 솔더 혼합물(도 3의 '16'참조)이 생성된다. 이때, 솔더 혼합물(16)은 범프(14, 24) 각각의 솔더재료의 융점보다 낮은 융점을 갖게 되며, 이에 따라 범프(14, 24)의 융점보다 낮은 온도에서도 용융되어 솔더 혼합물(16)이 액체상으로 전이(轉移)된다. 이후, 열을 차단하면 솔더 혼합물(16)이 응고되면서 두 범프(14, 24)간에 접합이 이루어지게 된다. 따라서, 범프(14, 24)의 융점보다 낮은 온도에서 접합공정이 이루어지는 것이 가능함에 따라 범프(14, 24)의 솔더재료와 금속 박막층(12, 22) 간의 반응에 의한 금속 화합물의 생성이 억제된다. 또한, 낮은 온도에서 접합공정이 실시됨에 따라 종래기술에 따른 플립 칩 접합기술에서 발생되는 높은 열에너지에 의한 접합부재(예컨대, 기판)의 손상이나 높은 온도차에 따른 열팽창에 의한 접합 신뢰성의 저하를 방지할 수 있다.
도 4에 도시된 바와 같이, 인듐의 융점은 약 157℃이고, 주석의 융점은 약 232℃이다. 일례로, 범프(14)는 인듐을 사용하고, 범프(24)는 주석을 사용한다. 이후 도 3에서와 같이 두 범프(14, 24)을 접합시키기 위해 열과 압력을 가해 접합하는 과정에서 온도가 증가할수록 두 범프(14, 24)의 접합계면에서 고상확산이 이루어져 두 솔더 성분이 부분적으로 혼합하여 솔더 혼합물(16)이 형성된다. 상태도(도 4참조)에 나타난 바와 같이 공정온도가 인듐과 주석의 혼합 솔더의 최저 융점(즉, 공정조성에서의 융점)인 117℃를 넘어서게 되면 두 솔더의 혼합물(16)이 액체상으로 전이되고, 이 상태에서 온도를 상온으로 내리면 두 범프(14, 24)의 계면 부근에서만 서로 금속학적으로 반응하여 접합된 구조가 얻어진다. 즉, 공정온도는 117℃ 내지 150℃ 범위내에서 실시된다.
상기에서 설명한 바와 같이, 반응에 의한 부분적인 금속학적 결합은 인듐과 주석의 경우에만 한정되는 것이 아니라, 다양한 솔더군에서 선택되는 서로 다른 솔더, 혹은 금속의 경우에도 적용이 가능하다. 범프(14, 24)는 인듐과 주석 이외에도, 인듐과 은(Ag), 주석과 은, 주석과 비스무스(Bi), 인듐과 비스무스, 납(Pb)과 주석, 구리(Cu)와 주석과 같이 조성의 솔더 및 금속군이 사용될 수 있으며, 이러한 솔더재료에 다른 소량의 금속원소가 첨가된 다상 재료의 솔더 및 금속군이 사용될 수도 있다. 여기서, 범프로 납(327℃)과 주석을 사용할 경우에는 190℃ 내지 230℃에서 접합공정이 이루어진다. 또한, 도 3에서 실시되는 접합공정의 온도는 제1 접합부재(10)와 제2 접합부재(20)에 사용되는 범프(14, 24)의 솔더 또는 금속재료에 따라 변화될 수 있다.
도 3을 참조하면, 제1 접합부재(10)를 제2 접합부재(20) 상에 정렬 또는 제2 접합부재(20)를 제1 접합부재(10)에 정렬시킨 후 열압착법, 초음파법 또는 열압착법과 초음파법의 혼합방법을 이용하여 범프(14, 24) 각각의 솔더재료의 융점보다 낮은 온도에서 접합공정을 실시한다. 이로써, 범프(14, 24)의 계면이 부분적으로 서서히 용융되어 금속학적인 반응으로 솔더 혼합물(16)이 형성된다. 이후, 열을 하강시켜 상온까지 도달하면 솔더 혼합물(16)이 고체상으로 전이되어 범프(14, 24) 간에는 금속학적 결합이 이루어진다. 상기에서 제1 접합부재(10) 및 제2 접합부재(20)의 접합시 열압착법과 초음파법을 혼합하여 사용하는 경우 접합 공정온도를 더 낮출 수 있다.
지금까지 설명한 본 발명의 바람직한 실시예에 따른 칩 접합방법을 이용하여 일례로 범프(14)를 인듐으로 형성하고, 범프(24)를 주석으로 형성한 후 핫 플레이트(hot plate)를 이용하여 120℃에서 100gf의 하중으로 5mm ×5mm의 접합면적을 가지는 솔더 접합부(즉, 접합공정을 통해 솔더범프(14, 24) 간에 형성된 접합부)를 형성하였다.
이러한 과정을 통해 도 5에 도시된 바와 같이 범프(14, 24) 각각의 부위중 계면 부위를 제외한 나머지 부위는 인듐과 주석이 용융되지 않고 소량의 상호원소를 포함하는 상태(A, B)로 존재하게 되고, 그 계면에는 인듐과 주석이 용융되어 혼합된 금속학적 결합부, 즉 솔더 접합부(Solder Joint; SJ)가 형성된다. 그리고, 이 접합부의 특성을 평가하기 위해 전단강도(접합강도)와 접속저항을 측정하였다. 도 6a는 접속저항을 측정하는 방법을 설명하기 위한 도면이고, 도 6b는 전단강도를 측정하는 방법을 설명하기 위한 도면이다.
도 6b에 도시된 바와 같이 전단강도 시험은 시험 중의 솔더 접합부(Solder Joint; SJ) 이외의 파단(破斷)을 방지하기 위해 8인치(inch) 실리콘 웨이퍼 또는 금속판을 이용하여 In(20㎛)/Cu(2㎛)/Ti(0.05㎛)/Si과 Sn(20㎛)/Cu(2㎛)/Ti(0.05㎛)/Si를 접합하여 실시하였다. 도 7은 상기와 같은 방법으로 제작된 솔더 접합부(SJ)의 전단강도를 반응시간(Reaction Time)에 따라 구한 결과이며, 도시된 바와 같이 상기 솔더 접합부(SJ)가 우수한 전단강도를 갖는다는 것을 확인할 수 있다. 한편, 도 6a에 도시된 바와 같이 접속저항 시험은 배선저항을 고려하여 Cu가 13㎛ 형성된 BT 기판을 이용하여 In(20㎛)/Cu(13㎛)/BT와 Sn(10㎛)/Cu(13㎛)/BT를 접합하여 실시하였다. 도 8에 상기와 같은 방법으로 제작된 솔더 접합부(SJ)의 접속저항을 반응시간에 따라 구한 결과이며, 도시된 바와 같이 반응시간에 따라 낮은 접속저항 값을 가짐을 알 수 있다. 이러한 결과를 고려하여 볼 때 본 발명의 바람직한 실시예를 통해서는 120℃의 낮은 접합온도와 낮은 접속하중에서도 우수한 솔더 접합부(SJ)를 형성할 수 있다.
다른예로, 본 발명의 바람직한 실시예에 따른 칩 접합방법을 이용하여 범프(14)를 납으로 형성하고, 범프(24)를 주석으로 형성하였다. 이를, 도 6a 및 도 6b에서 설명한 인듐/주석의 경우와 동일한 실험방법으로 Pb(15㎛)/Cu(2㎛)/Ti(0.05㎛)와 Sn(15㎛)/Cu(2㎛)/Ti(0.05㎛)를 이용하여 도 9에 도시된 바와 같이 납의 융점(327℃)과 Sn의 융점(232℃)보다 낮은 200℃의 온도에서 50gf의 하중으로 접합을 시행하였다. 그 결과, 도 10에 도시된 바와 같이 강한 접합력을 가진 것을 확인하였다. 도 11에 도시된 바와 같이 접합부의 단면을 주사전자현미경으로 관찰한 결과, 납과 주석이 반응하여 혼합층(Mixed layer)이 발생된 것을 확인할 수 있었다. 이러한 실험 데이터를 고려하여 볼 때, Pb/Sn의 경우에서도 본 발명의 바람직한 실시예에 따른 접합방법을 통해 납과 주석의 융점 이하인 200℃의 저온에서 접합이 이루어질 수 있음을 확인할 수 있다.
한편, 본 발명의 바람직한 실시예에 따른 칩 접합방법을 실제 극미세 피치에 적용하기 위해 사진식각공정과 솔더재료를 적절히 적용하여 40㎛ 피치의 솔더범프를 형성하였다. 도 12a는 사진식각공정과 솔더재료를 적용하여 형성된 40㎛ 피치의 인듐 솔더범프의 주사전자현미경사진이다. 도 12b는 인듐 솔더범프와 주석 솔더범프를 125℃의 온도에서 3mN/bump의 접속하중으로 접합한 40㎛ 피치의 솔더범프 접합부를 도시한 도면이다. 도 12a 및 도 12b에 도시된 바와 같이 40㎛ 피치의 솔더범프 접합부의 형성이 가능하다는 것을 확인할 수 있다. 또한, 낮은 온도와 낮은 하중으로 실제 솔더범프에서의 접합이 성공적으로 이루어진 것을 확인할 수 있다. 도 13은 상기와 같은 방법으로 형성된 40㎛ 피치 솔더범프 접합부(SJ)의 접속저항을 측정하는 방법이며, 도시된 바와 같이 데이지 체인(daisy chain)방법을 이용하여 40㎛ 피치에서의 솔더범프당 접속저항을 측정하였다. 그 결과 평균 65mΩ/bump의 낮은 값을 확인할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 솔더범프 간, 또는 솔더범프와 금속범프 간의 부분적인 용융에 의한 접합을 통해 칩과 기판(또는, 다른 칩)에 증착된 각각의 범프의 융점보다 낮은 온도에서 금속학적인 접합을 유도할 수 있다.
또한, 본 발명에 의하면, 종래기술의 물리적인 접합방법에 비해 매우 낮은 압력에서 공정이 가능하고, 종래기술의 솔더범프가 모두 용융되는 접합방법에 비해 두 범프의 계면에서만 용융되도록 함으로써 접합과정에서 칩의 붕괴(collapse)를 방지할 수 있다.
또한, 본 발명에 의하면, 두 범프 간의 접합 계면을 제외하고는 용융되지 않는 솔더가 그대로 남도록 함으로써 금속 박막층과의 계면에서의 금속 화합물의 생성을 억제시켜 우수한 기계적 특성을 가지며, 이에 따라 칩 접합의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 의하면, 접합공정시 열압착법과 초음파법을 함께 사용함으로써 접합 공정온도를 더 낮출 수 있다.
또한, 본 발명에 의하면, 종래기술의 ACF와 Au 범프 대신에 저렴한 솔더범프를 사용하므로 제조가격을 낮출 수 있다.
또한, 본 발명에 의하면, 종래기술에 비해 단일 성분이나 2상의 솔더재료를 이용하여 솔더범프를 제조하기 때문에 공정이 용이하다.
도 1 내지 도 3은 본 발명의 바람직한 실시예에 따른 칩 접합방법을 설명하기 위하여 도시된 단면도들이다.
도 4는 인듐(In)-주석(Sn)의 상태도(phase diagram)이다.
도 5는 본 발명의 바람직한 실시예에 따라 형성된 인듐-주석 솔더범프 접합부의 실제 단면사진이다.
도 6a 및 6b는 본 발명의 바람직한 실시예에 따라 형성된 인듐-주석 솔더범프 접합부의 특성평가를 설명하기 위하여 도시된 사시도들이다.
도 7은 도 6b에 도시된 방법으로 측정된 인듐-주석 솔더범프 접합부의 반응시간에 따른 전단강도의 변화를 나타내는 그래프이다.
도 8은 도 6a에 도시된 방법으로 측정된 인듐-주석 솔더범프 접합부의 반응시간에 따른 접속저항의 변화를 나타내는 그래프이다.
도 9는 납(Pb)-주석(Sn)의 상태도이다.
도 10은 본 발명의 바람직한 실시예에 따라 형성된 납-주석 접합부의 전단강도의 변화를 나타내는 그래프이다.
도 11은 본 발명의 바람직한 실시예에 따라 형성된 납-주석 접합부의 실제 단면사진이다.
도 12a 및 도 12b는 본 발명의 바람직한 실시예에 따른 저온 칩 접합방법을 적용하여 형성된 40㎛ 피치의 인듐 솔더범프 및 인듐 솔더범프와 주석 솔더범프의 접합단면이 도시된 주사전자현미경 사진이다.
도 13은 본 발명의 바람직한 실시예에 따라 데이지 체인(daisy chain)이 형성된 솔더범프 접합부에서의 4단자법을 이용한 접속저항 측정방법을 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 칩 또는 제1 접합부재 20 : 기판 또는 제2 접합부재
12, 22 : 금속 박막층 14, 24 : 솔더범프
16 : 솔더 혼합물

Claims (7)

  1. (a) 제1 및 제2 접합부재가 제공되는 단계;
    (b) 상기 제1 및 제2 접합부재 상에 각각 패터닝된 금속 박막층을 형성하는 단계;
    (c) 상기 금속 박막층을 덮도록 상기 제1 및 제2 접합부재 상에 각각 서로 융점이 다른 솔더 및 금속재료 중 적어도 어느 하나를 이용하여 범프를 형성하는 단계; 및
    (d) 상기 제1 접합부재를 상기 제2 접합부재 상에 정렬시킨 후 상기 범프들의 융점보다 낮은 온도로 열을 가하여 상기 제1 접합부재 상에 형성된 범프와 상기 제2 접합부재 상에 형성된 범프의 계면 간에 금속학적 결합을 유도하는 단계를 포함하는 칩 접합방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 접합부재가 기판 또는 칩인 칩 접합방법.
  3. 제 1 항에 있어서,
    상기 범프는 인듐, 주석, 은, 비스무스의 단일 조성으로 형성되거나, 상기 단일조성에 금속원소가 적어도 하나 첨가된 다상 재료의 솔더군으로 형성되는 칩 접합방법.
  4. 제 1 항에 있어서,
    상기 범프가 Ag, Cu, Zn 및 Pb 중 어느 하나로 형성되는 칩 접합방법.
  5. 제 1 항에 있어서,
    상기 (d) 단계에서 상기 범프는 계면을 제외한 다른 부위가 용융되지 않고 잔류되는 칩 접합방법.
  6. 제 1 항에 있어서,
    상기 (d) 단계에서 상기 온도는 상기 제1 접합부재 상에 형성된 범프가 인듐으로 형성되고, 상기 제2 접합부재 상에 형성된 범프가 주석으로 형성되는 경우 117℃ 내지 150℃인 칩 접합방법.
  7. 제 1 항에 있어서,
    상기 (d) 단계에서 상기 제1 접합부재 상에 형성된 범프와 상기 제2 접합부재 상에 형성된 범프 간의 접합에 의해 형성되는 혼합물의 융점은 상기 범프들의 융점보다 낮아지는 칩 접합방법.
KR1020030069230A 2003-10-06 2003-10-06 칩 접합방법 KR20050033254A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030069230A KR20050033254A (ko) 2003-10-06 2003-10-06 칩 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069230A KR20050033254A (ko) 2003-10-06 2003-10-06 칩 접합방법

Publications (1)

Publication Number Publication Date
KR20050033254A true KR20050033254A (ko) 2005-04-12

Family

ID=37237502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069230A KR20050033254A (ko) 2003-10-06 2003-10-06 칩 접합방법

Country Status (1)

Country Link
KR (1) KR20050033254A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764393B1 (ko) * 2006-02-22 2007-10-05 삼성전기주식회사 고출력 어레이형 반도체 레이저 장치 제조방법
US8779588B2 (en) 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
KR101528030B1 (ko) * 2012-11-07 2015-06-10 와이어 테크놀로지 씨오. 엘티디. 스터드 범프 구조물 및 그 제조 방법
US10879228B2 (en) 2013-03-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US10964610B2 (en) 2013-03-15 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764393B1 (ko) * 2006-02-22 2007-10-05 삼성전기주식회사 고출력 어레이형 반도체 레이저 장치 제조방법
US8779588B2 (en) 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
KR101447322B1 (ko) * 2011-11-29 2014-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티 칩 패키징을 위한 범프 구조물들
US9443814B2 (en) 2011-11-29 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
US9837370B2 (en) 2011-11-29 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
KR101528030B1 (ko) * 2012-11-07 2015-06-10 와이어 테크놀로지 씨오. 엘티디. 스터드 범프 구조물 및 그 제조 방법
US10879228B2 (en) 2013-03-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US10964610B2 (en) 2013-03-15 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US11488878B2 (en) 2013-03-15 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors

Similar Documents

Publication Publication Date Title
JP3329276B2 (ja) 導電性接着剤による相互接続構造物
US6153940A (en) Core metal soldering knob flip-chip technology
TW523898B (en) Semiconductor device and method of manufacturing the same
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US6608381B1 (en) Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
US6921018B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US5975408A (en) Solder bonding of electrical components
JP4731340B2 (ja) 半導体装置の製造方法
US20040087057A1 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
KR20230021756A (ko) 플립 칩 상호접속 상의 고체 상태 확산 접합을 위한 미세 피치 트레이스의 제조 공정 및 구조
TW200527625A (en) Wafer-level chip scale package and method for fabricating and using the same
US8105934B2 (en) Bump structure for a semiconductor device and method of manufacture
JP3506393B2 (ja) 液晶表示装置とその製造方法、プリンタとその製造方法
US6103549A (en) No clean flux for flip chip assembly
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
KR100843632B1 (ko) 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
KR20050033254A (ko) 칩 접합방법
KR101054294B1 (ko) 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
KR100705757B1 (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법
Wong et al. Low cost flip chip bumping technologies
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법
JPS63168028A (ja) 微細接続構造
JPH02231737A (ja) 電極の接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application