KR101054294B1 - 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법 - Google Patents

접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법 Download PDF

Info

Publication number
KR101054294B1
KR101054294B1 KR1020080033994A KR20080033994A KR101054294B1 KR 101054294 B1 KR101054294 B1 KR 101054294B1 KR 1020080033994 A KR1020080033994 A KR 1020080033994A KR 20080033994 A KR20080033994 A KR 20080033994A KR 101054294 B1 KR101054294 B1 KR 101054294B1
Authority
KR
South Korea
Prior art keywords
bump
pad
adhesive
flip chip
substrate
Prior art date
Application number
KR1020080033994A
Other languages
English (en)
Other versions
KR20090108744A (ko
Inventor
오태성
최은경
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020080033994A priority Critical patent/KR101054294B1/ko
Publication of KR20090108744A publication Critical patent/KR20090108744A/ko
Application granted granted Critical
Publication of KR101054294B1 publication Critical patent/KR101054294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 칩을 기판에 직접 실장하는 플립칩 패키지와 그 제조방법에 관한 것으로, 특히 접착제가 국부적으로 도포된 기판 패드에 칩 범프를 열압착하여 접속시켜 칩과 기판 사이에 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 구성함으로써 이루어지는 플립칩 패키지와 그 제조방법에 관한 것이다. 본 발명에 의해 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 구성함으로써 칩과 기판 사이의 거리를 용이하게 증가시켜 기생 커패시턴스를 최소화 하여 반도체 패키지의 성능을 향상시킬 수 있는 이점이 있다. 또한 본 발명에 의해 저온 공정과 무플럭스 공정으로 반도체 칩을 기판에 플립칩 실장할 수 있는 공정상의 이점이 있으며, 범프/패드 접속부의 기계적 신뢰성을 향상시킬 수 있는 이점이 있다.
플립칩, 접착제, 범프/패드 접속부, 칩 범프, 기판 패드

Description

접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는 플립칩 패키지와 그 제조방법 {Flip Chip Packages with Bump/Pad Joints Locally Surrounded by Adhesive and the Process Methods Using the Same}
본 발명은 반도체 칩을 기판에 직접 실장하는 플립칩 패키지와 그 제조방법에 관한 것으로, 특히 반도체 칩과 기판 사이에 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 구성함으로써 저온 공정과 무플럭스 공정으로 칩과 기판 사이의 거리를 증가시킬 수 있으며 플립칩 접속부의 기계적 신뢰성의 향상을 이룰 수 있도록 한 것이다.
반도체 칩을 회로기판에 연결하는 실장방법으로 기존에는 금 또는 알루미늄 세선을 이용하여 반도체 칩의 패드와 리드프레임을 연결하는 와이어본딩 방법이 많이 사용되어져 왔다. 이와 같은 와이어본딩 방법에서는 입출력단자로 사용되는 금속패드를 반도체 칩의 가장자리에만 형성할 수 있기 때문에, 반도체 칩이 고밀도화되어 입출력단자수가 증가하고 패드간의 간격이 미세화 될수록 사용하기 어렵다는 문제점이 있다. 또한 신호주파수가 증가할수록 본딩한 와이어에서의 잡음 발생으로 전기적 특성이 떨어지게 된다.
상기 와이어본딩 방법의 문제점을 해결하기 위해 반도체 칩의 뒷면에 솔더범프를 형성하고 이를 리플로우 하여 회로기판의 금속패드에 융착시켜 반도체 칩을 회로기판에 본딩하는 플립칩 실장방법이 개발되었다. 플립칩 실장방법은 칩의 가장자리만을 이용하는 와이어본딩 방법에 비해 칩의 전면적을 활용하는 면 배열 (area array) 방식이므로 단위면적당 입출력단자수를 크게 증가시킬 수 있으며, 솔더범프의 길이가 본딩와이어에 비해 매우 짧기 때문에 전기적 특성이 우수한 장점이 있다. 또한 회로기판에 반도체 칩을 플립칩 실장방법으로 직접 실장하면 반도체 패키지의 크기를 최소화할 수 있는 장점이 있다.
일반적으로 플립칩 실장방법은 도1과 같이 반도체 칩(11)에 구성한 솔더범프(13)들을 리플로우하여 기판(12)에 접속함으로써 이루어진다. 최근 반도체 칩(11)의 입출력 단자수가 크게 증가함에 따라 반도체 칩(11)에 형성하는 솔더범프(13)의 크기와 피치가 감소하고 있으며, 이에 따라 플립칩 실장한 칩(11)과 기판(12) 사이의 거리가 감소하고 있다. 이와 같이 칩(11)과 기판(12) 사이의 거리가 감소함에 따라 고주파 대역에서 기생 커패시턴스가 현저히 증가하기 때문에 반도체 패키지의 성능을 저하시키는 문제점이 있다. 도2와 같이 기존의 플립칩 실장방법으로 칩(11)과 기판(12) 사이에 구성한 솔더범프 접속부(12)의 종횡비(직경/높이)는 0.5 정도이기 때문에 솔더범프(13)의 크기를 증가시키지 않고는 솔더범프 접속부(13)의 높이, 즉 칩(11)과 기판(12) 사이의 높이를 증가시키는 것이 어려웠다.
따라서 칩(11)과 기판(12) 사이의 높이를 증가시키는 것이 어려웠던 기존의 솔더범프(13)의 리플로우를 이용한 플립칩 실장방법과는 달리 칩(11)과 기판(12) 사이의 거리를 용이하게 증가시킬 수 있는 플립칩 실장방법이 필요한 것이었다.
솔더범프(13)의 리플로우를 이용한 기존의 플립칩 실장방법의 또 다른 문제점으로는 플럭스 세척공정이다. 솔더범프(13)를 이용한 플립칩 실장방법에서는 반도체 칩(11)의 UBM (under bump metallurgy)(14)과 솔더범프(13)에 형성된 산화피막을 제거하기 위해 플럭스가 사용되고 있으며, 플립칩 실장을 한 후에 잔류하는 플럭스를 제거하여야 한다. 그러나 RF-SoP (Radio-frequency System-on-Package) 패키지 또는 MEMS (Micro-Electromechanical Systems) 패키지와 같이 여러 부품들이 칩(11)과 함께 기판(12)에 실장되어 있는 경우에는 플럭스 세척공정이 용이하지 않다는 문제점이 있어 플럭스 사용이 불필요한 무플럭스 플립칩 실장방법이 필요한 것이었다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서 접착제(51)가 국부적으로 도포된 기판 패드(32)에 칩 범프(31)를 열압착하여 접속시켜 칩(11)과 기판(12) 사이에 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)를 구성함으로써, 칩(11)과 기판(12) 사이의 거리를 용이하게 증가시킬 수 있으며 또한 플럭스 사용이 불필요한 새로운 플립칩 실장방법을 제공하는 것이다.
플립칩 실장방법은 솔더범프의 리플로우를 이용한 방법과 접착제를 이용한 방법으로 대별할 수 있다. 접착제를 이용한 플립칩 방법은 솔더범프의 리플로우를 이용한 방법에 비하여 저온 공정이 가능하며, 본딩 후 플럭스 세척공정이 필요 없는 장점을 가지고 있다. 또한 접착제를 이용한 플립칩 방법에서는 리플로우가 불필요한 금속 범프를 사용하기 때문에 금속범프의 길이/직경 비를 조절하여 칩과 기판간의 거리를 증가하는 것이 가능하다.
접착제를 이용한 플립칩 방법은 고분자 접착제 내에 전도성 입자의 유무에 따라서 이방성 전도접착제 플립칩 방법, 비전도성 접착제 플립칩 방법과 등방성 전도접착제 플립칩 방법으로 구분된다. 이방성 전도접착제(33) 또는 이방성 전도필 름(33)을 이용한 플립칩 방법에서는 도3과 같이 고분자 내에 Au, Ag, Ni 등의 금속입자(34) 또는 Au/Ni을 코팅한 플라스틱 입자와 같은 전도입자(34)가 들어있는 이방성 전도접착제(33) 또는 이방성 전도필름(33)을 반도체 칩(11)의 범프(31)와 기판 패드(32) 사이에 넣고 열압착시켜 실장하는 방법이다. 이에 비해 전도성 입자가 없어 생산비용이 저렴한 비전도성 접착제(41)를 이용한 플립칩 방법은 도4와 같이 반도체 칩(11)의 범프(31)와 기판(12)의 패드(32)가 직접 접속되기 때문에, 미세피치에 적용이 가능하며 이방성 전도접착제(33)를 사용한 공정에 비해 접촉 면적이 증가하게 되어 접속저항을 감소시킬 수 있는 장점이 있다.
이방성 접착제(33) 또는 이방성 전도필름(33), 비전도성 접착제(41), 등방성 전도접착제와 같은 접착제를 사용하는 플립칩 방법들에서는 이들 접착제가 칩(11)과 기판(12)을 잡아주고 있기 때문에 기계적 신뢰도가 매우 높다. 그러나 도3과 도4에 도시된 바와 같이 반도체 칩(11)과 기판(12) 사이의 공간 전체에 모두 유전상수가 높은 고분자 접착층이 깔려있게 되어 기생 커패시턴스가 크게 증가하는 문제점이 있다.
상기와 같은 기존의 접착제를 사용한 플립칩 실장방법의 문제점을 본 발명에서는 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)를 구성함으로써 해결하였다. 도5에 본 발명에서 제안하는 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)로 구성된 플립칩 패키지의 개념도를 나타내었다. 스크린 프린팅, 스텐실 프린팅, 디스펜싱, 잉크젯 분사 등의 방법으로 기판(12)의 패드(32) 부위에만 국부적으로 접착제(51)를 도포하고 칩(11)에 형성한 범프(31)들을 이에 열압착하여 접속하면, 기판 패드(32)에 도포되어 있던 접착제(51)가 접속된 칩 범프(31)를 타고 칩(11)까지 올라오게 되어 접착제로 국부적으로 둘러싸인 범프/패드 접속부(52)를 형성하면서 이 부위(52)에서 칩(11)과 기판(12)이 국부적으로 접착제(51)에 의해 접착되게 된다. 이와 같이 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)를 구성함으로써, 접착제(51)를 이용한 플립칩 공정이 가지고 있는 저가공정, 저온공정, 무플럭스 공정과 높은 기계적 신뢰성과 같은 장점을 살릴 수 있다.
반면에 공기보다 유전상수가 높은 고분자 접착층(51)은 칩(11)과 기판(12) 사이에서 국부적으로 범프/패드 접속부(52) 부위에만 존재하기 때문에 기존의 이방성 전도접착제(33)나 이방성 전도필름(33) 또는 비전도성 접착제(41)를 이용한 플립칩 실장방법에서 문제가 되었던 반도체 칩(11)과 기판(12) 사이의 공간 전체에 고분자 접착층이 깔려있어 기생 커패시턴스가 크게 증가하는 문제점을 해결하는 것이 가능하게 된다.
또한 범프/패드 접속부가 접착제에 둘러싸여 있어 공기와 차단되기 때문에 범프/패드 접속부가 공기 중에나 분위기 중에 노출됨으로써 발생할 수 있는 범프/패드 접속부의 산화를 억제할 수 있는 이점이 있다.
본 발명에 의해 반도체 칩(11)을 기판(12)에 플립칩 실장시에 칩(11)과 기판(12) 사이에 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)를 구성함으로써 칩(11)과 기판(12) 사이의 거리를 용이하게 증가시켜 기생 커패시턴스의 증 가를 최소화 하여 반도체 패키지의 성능을 향상시킬 수 있는 이점이 있다.
또한 본 발명에 의해 저온 공정과 무플럭스 공정으로 반도체 칩(11)을 기판(12)에 플립칩 실장할 수 있는 공정상의 이점이 있으며, 플립칩 접속부(52)의 기계적 신뢰성을 향상시킬 수 있는 이점이 있다. 또한 범프/패드 접속부(52)가 접착제(51)에 둘러싸여 있어 공기와 차단되기 때문에 범프/패드 접속부(52)가 공기 중에나 분위기 중에 노출됨으로써 발생할 수 있는 범프/패드 접속부(52)의 산화를 억제할 수 있는 이점이 있다.
이와 같은 본 발명을 다음의 실시예들에 의하여 설명하고자 한다. 그러나 이들이 본 발명의 권리를 한정하는 것은 아니다.
본 발명에 따라 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)로 이루어진 플립칩 시편을 제작하기 위해 구리(Cu) 범프(31)가 형성되어 있는 칩(11) 시편과 주석(Sn) 패드(32)가 형성되어 있는 기판(12) 시편을 제작한 후에, 주석(Sn) 패드(32) 부위에만 스크린 프린팅법으로 비전도성 접착제(51)를 국부적으로 도포하였다.
칩(11) 시편과 기판(12) 시편을 제작하기 위해 실리콘(Si) 웨이퍼에 0.1㎛ 두께의 티타늄(Ti), 2㎛ 두께의 구리(Cu)와 0.1㎛ 두께의 티타늄(Ti)을 순차적으로 스퍼터 증착하여 Ti/Cu/Ti 층을 형성한 후에, AZ4620 포토레지스트를 도포하고 접촉식 마스크 얼라이너를 사용하여 구리(Cu) 칩 범프(31) 및 주석(Sn) 기판 패 드(32) 패턴을 형성하였다. 구리(Cu) 범프(31)는 직경 75㎛ 이며, 높이를 10㎛에서 40㎛ 범위에서 변화시키며 20mA/cm2의 전류밀도를 인가하여 전기도금 하였다. 주석(Sn) 기판 패드(32)로는 한 변의 길이가 80㎛인 정사각형 패턴을 형성하였다. 이때 패턴의 피치는 300㎛로 고정하였으며, 상용도금액을 사용하여 5mA/cm2의 전류밀도로 전기도금하여 20㎛ 높이의 주석(Sn) 패드(32)를 형성하였다. 이와 같은 시편들에 2차 미세패턴 형성공정과 습식 에칭공정을 이용하여 배선 패턴을 형성하여 칩(11) 시편과 기판(12) 시편을 제작하였다.
기판(12)의 주석(Sn) 패드(32) 위에 비전도성 접착제(51)를 스크린 프린팅하기 위해 직경 100㎛, 두께 30㎛인 원형 패턴의 메탈 마스크를 제작하고, 메탈 마스크를 주석(Sn) 패드(32) 패턴에 배열하고 비전도성 접착제(51)를 스크린 프린팅하여 주석(Sn) 기판 패드(32)에 국부적으로 도포하였다. 칩(11) 시편의 구리(Cu) 범프(31)들을 비전도성 접착제(51)를 국부적으로 도포한 기판(12) 시편의 주석(Sn) 패드(32)에 플립칩 본더를 사용하여 정렬한 후 6℃/sec의 승온 속도로 150℃에서 120초 동안 85 MPa에서 248 MPa 범위의 압력으로 가압하여 플립칩 본딩 하였다. 본 발명에 의한 플립칩 실장방법에서는 주석(Sn) 기판 패드(32)를 리플로우 할 필요가 없기 때문에 주석(Sn)의 용융온도인 221℃보다 낮은 150℃에서의 저온공정이 가능하며 또한 무플럭스 공정이 가능하다.
도6에 본 발명에 의한 플립칩 패키지 시편의 주사전자현미경 사진을 나타내었다. 칩(11)과 기판(12) 사이에 비전도성 접착제(51)로 국부적으로 둘러싸인 범프 /패드 접속부(52)가 형성된 것을 관찰할 수 있다. 주석(Sn) 기판 패드(32)에만 국부적으로 도포한 비전도성 접착제(51)가 플립칩 공정시에 주석(Sn) 기판 패드(32)에 접속된 구리(Cu) 칩 범프를 타고 올라와 칩(11)과 기판(12) 사이에서 비전도성 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)가 형성되었다.
본 실시예에서는 구리(Cu) 범프(31)를 전기도금하여 형성할 때 높이를 10㎛에서 40㎛ 범위에서 변화시킴으로써 플립칩 패키지의 칩(11)과 기판(12) 사이의 거리를 용이하게 증가시키는 것이 가능하였다.
본 실시예에서는 주석(Sn) 기판 패드(32)에 비전도성 접착제(51)를 국부적으로 도포하는 방법으로 스크린 프린팅법을 사용하였다. 본 발명에서는 스크린 프린팅법 이외에도 스텐실 프린팅법, 디스펜싱법, 잉크젯 분사방법을 사용하여 접착제(51)를 기판 패드(32)에 국부적으로 도포하여 사용하는 것도 가능하다.
본 실시예에서는 칩 범프(31)로서 Cu(구리) 범프를 사용하였으며, 기판 패드(32)로는 주석(Sn) 패드를 사용하였다. 본 발명에서는 또한 칩 범프(31)와 기판 패드(32)의 조성으로 모두 구리(Cu)를 사용하는 것도 가능하다. 본 발명에서는 또한 칩 범프(31)를 니켈(Ni) 또는 니켈합금, 구리(Cu) 또는 구리합금, 금(Au), 주석(Sn) 또는 솔더합금 중의 하나 또는 둘 이상을 사용하여 형성하는 것도 가능하며, 기판 패드(32)를 니켈(Ni) 또는 니켈합금, 구리(Cu) 또는 구리합금, 금(Au), 주석(Sn) 또는 솔더합금 중의 하나 또는 둘 이상을 사용하여 형성하는 것도 가능하다.
본 실시예에서는 구리 칩 범프(31)와 주석 기판 패드(32)를 전기도금법을 사 용하여 형성하였다. 이와 더불어 본 발명에서는 칩 범프(31)와 기판 패드(32)를 전기도금법, 스퍼터링법, 진공증착법, 전자빔 증착법, 화학증착법, 무전해도금법 중의 어느 하나 또는 둘 이상으로 이루어진 방법을 사용하여 형성하는 것도 가능하다.
본 실시예에서는 주석(Sn) 기판 패드(32)를 구리(Cu) 범프(31)의 직경보다 크게 제작하여 구리 칩 범프(31)가 주석 기판 패드(32) 내에 삽입 접속된 범프/패드 접속부(52)를 구성하였다. 본 발명에서는 이와 더불어 도7과 같이 칩 범프(31)와 기판 패드(32) 사이에 평면 접속부로 이루어진 접착제(51)로 둘러싸인 범프/패드 접속부(52)를 구성하는 것도 가능하며, 도8과 같이 기판 패드(32)가 칩 범프(31) 내로 삽입 접속된 접착제(51)로 둘러싸인 범프/패드 접속부(52)를 구성하는 것도 가능하다.
본 실시예에서는 범프/패드 접속부(52)를 국부적으로 둘러싼 접착제(51)로서 비전도성 접착제를 사용하였다. 이와 더불어 본 발명에서는 비전도성 접착제 대신에 이방성 전도접착제 또는 등방성 전도접착제를 사용하여 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)를 구성하는 것도 가능하게 된다.
비전도성 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)의 전기적 특성을 측정하기 위해 기판(12)의 주석(Sn) 패드(32)들에 스크린 프린팅법으로 비전도성 접착제(51)를 국부적으로 도포한 후 이에 구리(Cu) 범프(31)가 형성된 칩(11) 시편을 플립칩 배열하고 서로 다른 접속응력을 인가하면서 150℃에서 120초 동안 유지함으로써 비전도성 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속 부(52)로 구성된 플립칩 시편을 제작하였다. 도9에 접속응력의 변화에 따른 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)의 접속저항을 분석한 결과를 나타내었다. 접속응력이 85 MPa에서 185 MPa로 증가함에 따라 평균 접속저항이 134.5 mΩ에서 78.9 mΩ으로 크게 감소하였다. 본 발명에 따라 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)로 이루어진 플립칩 패키지에서는 기존의 이방성 전도도필름이나 비전도성 접착제를 이용한 플립칩 패키지에서 보고된 수백 mΩ의 접속저항에 비해 매우 낮은 접속저항을 얻는 것이 가능하였다.
접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)의 기계적 신뢰성을 칩 전단시험으로 측정하였다. 기판(12)의 주석(Sn) 패드(32)들에 스크린 프린팅법으로 비전도성 접착제(51)를 국부적으로 도포한 후 이에 구리(Cu) 범프(32)가 형성된 칩(11) 시편을 플립칩 배열하고 서로 다른 접속응력을 인가하면서 150℃에서 120초 동안 유지함으로써 비전도성 접착제(51)로 국부적으로 둘러싸인 범프/패드 접속부(52)로 구성된 플립칩 시편을 제작하였다. 도10과 같이 접속응력이 85 MPa에서 248 MPa로 증가함에 따라 16N에서 48N 범위의 칩 전단하중 값을 나타내었으며, 이는 기존 솔더범프의 리플로우를 이용한 플립칩 시편에서 측정된 칩 전단하중 값인 3N에 비해 매우 높은 값이었다.
도 1은 기존 기술에 따른 솔더범프의 리플로우를 사용한 플립칩 패키지의 모식도.
도 2는 기존 기술에 따른 플립칩 패키지에서 솔더범프 접속부의 종횡비(직경/높이)를 보여주는 주사전자현미경 사진.
도 3은 기존 기술에 따른 이방성 전도필름을 사용한 플립칩 패키지의 모식도.
도 4는 기존 기술에 따른 비전도성 접착제를 사용한 플립칩 패키지의 모식도.
도 5는 본 발명에 따른 접착제로 국부적으로 둘러싸인 범프/패드 접속부로 구성된 플립칩 패키지와 그 제조방법을 보여주는 모식도.
도 6은 본 발명에 따른 접착제로 국부적으로 둘러싸인 범프/패드 접속부의 실시예를 보여주는 주사전자현미경 사진.
도 7은 본 발명에 따른 칩 범프와 기판 패드 사이에 평면 접속부를 갖는 접착제로 둘러싸인 범프/패드 접속부로 구성된 플립칩 패키지의 모식도.
도 8은 본 발명에 따른 기판 패드가 칩 범프 내로 삽입 접속된 범프/패드 접속부를 갖는 접착제로 둘러싸인 범프/패드 접속부로 구성된 플립칩 패키지의 모식도.
도 9는 본 발명에 따른 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는 플립칩 패키지 시편에서 측정한 접속응력에 따른 접속저항.
도 10은 본 발명에 따른 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는 플립칩 패키지 시편에서 측정한 접속응력에 따른 칩 전단하중.
* 도면의 주요부분에 대한 부호설명 *
11. 반도체 칩 12. 기판
13. 솔더범프 14. UBM (Under Bump Metallugy)
31. 칩 범프 32. 기판 패드
33. 이방성 전도 접착제 또는 이방성 전도필름
34. 전도입자
41. 비전도성 접착제
51. 접착제
52. 접착제로 국부적으로 둘러싸인 범프/패드 접속부

Claims (10)

  1. 삭제
  2. 반도체 칩에 형성된 범프와 기판에 형성된 패드의 접속을 이용하여 반도체 칩을 기판에 실장하는 플립칩 실장방법에 있어서,
    반도체 칩에 범프를 형성하는 단계;
    기판에 패드를 형성하는 단계;
    상기 패드에 접착제를 국부적으로 도포하는 단계;
    상기 접착제가 국부적으로 도포된 패드에 상기 범프를 배열하는 단계;
    상기 패드의 리플로우없이 상기 범프를 패드에 열압착 접속하여 상기 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 구성하는 단계로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
  3. 제2항에 있어서, 상기 접착제는 비전도성 접착제, 이방성 전도 접착제 및 등방성 전도 접착제 중 적어도 어느 하나인 것을 특징으로 하는 플립칩 실장방법.
  4. 제2항에 있어서, 상기 패드에 접착제를 국부적으로 도포하는 단계는 스크린 프린팅, 스텐실 프린팅, 디스펜싱 및 잉크젯 분사 중 적어도 어느 하나의 방법을 이용하는 것을 특징으로 하는 플립칩 실장방법.
  5. 제2항에 있어서, 상기 범프 및 패드는 니켈(Ni), 니켈합금, 구리(Cu), 구리합금, 금(Au), 주석(Sn) 및 솔더합금 중 적어도 어느 하나인 것을 특징으로 하는 플립칩 실장방법.
  6. 제5항에 있어서, 상기 솔더합금은 주석(Sn)에 은(Ag), 구리(Cu), 비스무스(Bi), 인듐(In), 아연(Zn), 안티몬(Sb), 납(Pb) 및 금(Au) 중 적어도 어느 하나가 함유된 합금 조성으로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
  7. 제2항에 있어서, 상기 범프와 패드는 전기도금법, 스퍼터링법, 진공증착법, 전자빔 증착법, 화학증착법 및 무전해도금법 중 적어도 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 플립칩 실장방법.
  8. 제2항에 있어서, 상기 접착제로 둘러싸인 범프/패드 접속부는 상기 범프와 패드의 평면 접속부로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
  9. 제2항에 있어서, 상기 접착제로 둘러싸인 범프/패드 접속부는 상기 범프가 패드 내로 삽입 접속된 범프/패드 접속부로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
  10. 제2항에 있어서, 상기 접착제로 둘러싸인 범프/패드 접속부는 상기 패드가 범프 내로 삽입 접속된 범프/패드 접속부로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
KR1020080033994A 2008-04-14 2008-04-14 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법 KR101054294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080033994A KR101054294B1 (ko) 2008-04-14 2008-04-14 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033994A KR101054294B1 (ko) 2008-04-14 2008-04-14 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090108744A KR20090108744A (ko) 2009-10-19
KR101054294B1 true KR101054294B1 (ko) 2011-08-08

Family

ID=41552118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080033994A KR101054294B1 (ko) 2008-04-14 2008-04-14 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101054294B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
WO2018212498A1 (ko) 2017-05-15 2018-11-22 엘지이노텍 주식회사 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN116741648B (zh) * 2023-08-11 2023-11-17 四川遂宁市利普芯微电子有限公司 一种倒装芯片封装方法及倒装芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
KR20010011120A (ko) * 1999-07-26 2001-02-15 윤종용 칩크기 패키지가 실장되는 모듈 보오드 제조방법
KR100333383B1 (ko) 1999-06-28 2002-04-18 박종섭 반도체 패키지의 솔더 볼 접합 강도 강화 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
KR100333383B1 (ko) 1999-06-28 2002-04-18 박종섭 반도체 패키지의 솔더 볼 접합 강도 강화 방법
KR20010011120A (ko) * 1999-07-26 2001-02-15 윤종용 칩크기 패키지가 실장되는 모듈 보오드 제조방법

Also Published As

Publication number Publication date
KR20090108744A (ko) 2009-10-19

Similar Documents

Publication Publication Date Title
US6586843B2 (en) Integrated circuit device with covalently bonded connection structure
US6153940A (en) Core metal soldering knob flip-chip technology
US7170170B2 (en) Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package
US7956468B2 (en) Semiconductor device
US20060003481A1 (en) Method for fabricating semiconductor components using conductive layer and grooves
CN100583432C (zh) 组装方法和由该方法制成的组件
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2001189337A (ja) 電極バンプおよびそれを用いた半導体素子並びに半導体装置
KR101054294B1 (ko) 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
US20060231927A1 (en) Semiconductor chip mounting body and manufacturing method thereof
KR100843632B1 (ko) 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
US20090014897A1 (en) Semiconductor chip package and method of manufacturing the same
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
US20100032831A1 (en) Bump structure foe semiconductor device
KR101979078B1 (ko) 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
KR100705757B1 (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법
US10217687B2 (en) Semiconductor device and manufacturing method thereof
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
KR100834804B1 (ko) 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
TWI223883B (en) Under bump metallurgy structure
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
US20080003803A1 (en) Semiconductor package substrate for flip chip packaging
KR20130100441A (ko) 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee