JP2023079124A - パワー半導体素子及びパワー半導体モジュール - Google Patents

Abstract

【課題】ガードリング、フィールドプレート、リサーフなどの終端構造部を有するパワー半導体チップにおいても放熱効率が良いパワー半導体素子及びパワー半導体モジュールを提供する。【解決手段】パワー半導体素子１が、第１の面側に第１の電極１１と第２の電極１２とを備え、第１の面と逆側である第２の面側に第３の電極１３を備え、第１の電極１１がメインセル領域に設けられたパワー半導体チップ１０と、パワー半導体チップ１０の第１の面側に第１の電極１１と導通し得るように設けられ、パワー半導体チップ１０の外周縁から外側に張り出した張り出し部を有する第４の電極３１とを備える。【選択図】図１

Description

本発明は、パワー半導体素子及びパワー半導体モジュールに関する。

パワー半導体素子は、取り扱う電圧、電流が大きくスイッチの機能を備えた半導体素子であり、送配電システム、電車、ハイブリット車、電気自動車、各種生産設備、家電や産業機械などにおける電力制御や電力変換に利用されている。このようなパワー半導体素子をモジュール化したものとして、特許文献１には、上側と下側にそれぞれ放熱板を備えた両面放熱構造を有するパワーモジュールが開示されている。

パワー半導体素子をモジュール化する際には、パワー半導体素子を構成するパワー半導体チップと外部端子とをワイヤーにより配線したりリードフレームにより配線したりして、樹脂で封止する必要がある。パワー半導体チップは、Ｓｉ、ＳｉＣなどのパワー半導体材料で構成されたウェハに対して前工程においてスイッチング素子を造り込んでダイシングしたものであり、ダイとも呼ばれる。このようなパワー半導体チップは、メインセル領域（例えばソース領域）が設けられる第１の面側に、その周縁を囲むように終端構造部が設けられている。このような終端構造部は、例えばガードリング、フィールドプレート、リサーフ及びこれらを組み合わせた構造を有しており、第１の面側の電界集中を緩和している。

特開２０１９－８５６３１号公報（図５）

このようにパワー半導体素子をモジュール化する際には、ワイヤーの一端部やリードフレームの一端部は終端構造部から上方に離隔して配線する必要がある。リードフレームはワイヤーよりその断面積が大きいが、パワー半導体チップのメインセル領域のうちリードフレームの一端部が接触する面積が小さいため、リードフレームをメインセル領域に接続することが難しい。パワー半導体チップのサイズがさらに小さくなると、ワイヤーやリードフレームを取り付ける領域がさらに小さくなり、小型化、放熱効率の向上が難しい。

そこで、本発明は、ガードリング、フィールドプレート、リサーフなどの終端構造部を有するパワー半導体チップにおいても放熱効率が良いパワー半導体素子及びパワー半導体モジュールを提供することを目的の一つとする。

本発明のコンセプトは次の通りである。
本発明の一つのコンセプトは、
第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられたパワー半導体チップと、
前記パワー半導体チップの前記第１の面側に前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
を備える、パワー半導体素子である。
本発明の一つのコンセプトは、
それぞれが、第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられた、複数のパワー半導体チップと、
複数の前記パワー半導体チップのそれぞれの前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
を備える、パワー半導体素子に関する。
本発明の一つのコンセプトは、
一又は複数の前記パワー半導体素子を備え、外部端子に導通し得るように前記第４の電極の一部として前記パワー半導体チップの厚み方向外側に金属層が設けられた、パワー半導体モジュールに関する。
本発明の一つのコンセプトは、
第１のグループに属する複数のパワー半導体素子と、
第２のグループに属する複数のパワー半導体素子と、
を備え、
前記第１のグループ及び前記第２のグループの前記複数のパワー半導体素子のそれぞれが、
第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられたパワー半導体チップと、
対応する前記パワー半導体チップの前記第１の電極と導通し得るように設けられ、対応する前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
対応する前記パワー半導体チップの前記第３の電極と導通し得るように設けられた第５の電極と、
対応する前記パワー半導体チップの前記第２の電極と導通し得るように設けられた第６の電極と、
を備えており、
前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極及び前記第６の電極が、前記第２のグループにおけるそれぞれの前記パワー半導体素子における前記第５の電極と同一の方向に向けて配置されており、
前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極、前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第５の電極、前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第６の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第５の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第６の電極が、グループ毎に、前記第４の電極、前記第５の電極及び前記第６の電極毎の対応する外部端子に導通し得るように設けられている、
パワー半導体モジュールに関する。

本発明によれば、ガードリング、フィールドプレート、リサーフなどの終端構造部を有するパワー半導体チップにおいても放熱効率が良いパワー半導体素子及びパワー半導体モジュールを提供することができる。

図１は、本発明の第１の実施形態に係るパワー半導体素子の概略を示す断面図である。 図２は、本発明の第１の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。 図３は、本発明の第２の実施形態に係るパワー半導体素子の概略を示す断面図である。 図４は、本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。 図５は、図４と異なる本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。 図６は、図４及び図５と異なる本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。 図７は、図４乃至図６と異なる本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。 図８は、本発明の第３の実施形態に係るパワー半導体素子の概略を示す断面図である。 図９は、本発明の第３の実施形態に係るパワー半導体素子のうち、パワー半導体チップ、囲み部、第１の電極及び第３の電極の上面視による位置関係を模式的に示す図である。 図１０は、パワー半導体チップの上面視を模式的に示す図である。 図１１は、本発明の第４の実施形態に係るパワー半導体素子の概略を示す断面図である。 図１２は、本発明の第５の実施形態に係るパワー半導体モジュールの概略を示す断面図である。 図１３は、本発明の第６の実施形態に係るパワー半導体モジュールの概略を示す断面図である。 図１４は、本発明の第７の実施形態に係るパワー半導体モジュールの概略を示す断面図である。 図１５は、本発明の第８の実施形態に係るパワー半導体モジュールの概略を示す断面図である。 図１６Ａは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての開始状態を模式的に示す断面図である。 図１６Ｂは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法について図１６Ａの次の状態を模式的に示す断面図である。 図１６Ｃは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｂの次の状態を模式的に示す断面図である。 図１６Ｄは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｃの次の状態を模式的に示す断面図である。 図１６Ｅは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｄの次の状態を模式的に示す断面図である。 図１６Ｆは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｅの次の状態を模式的に示す断面図である。 図１６Ｇは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｆの次の状態を模式的に示す断面図である。 図１７Ａは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての開始状態を模式的に示す断面図である。 図１７Ｂは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法について図１７Ａの次の状態を模式的に示す断面図である。 図１７Ｃは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｂの次の状態を模式的に示す断面図である。 図１７Ｄは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｃの次の状態を模式的に示す断面図である。 図１７Ｅは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｄの次の状態を模式的に示す断面図である。 図１７Ｆは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｅの次の状態を模式的に示す断面図である。 図１８は、パワー半導体チップの一例を示す断面図である。 図１９Ａは、本発明の第１１の実施形態に係るパワーモジュールの斜視図である。 図１９Ｂは、本発明の第１１の実施形態に係るパワーモジュールの一部分解図である。 図２０Ａは、第１のセラミック板及びそれに設けられている金属板の平面図である。 図２０Ｂは、第１のセラミック板及びそれに設けられている金属板の底面図である。 図２１Ａは、第２のセラミック板及びそれに設けられている金属板の平面図である。 図２１Ｂは、第２のセラミック板及びそれに設けられている金属板の底面図である。 図２２は、図１９Ａに示すパワー半導体モジュールについて各部品間の状況が分かるように、２枚のセラミック板で挟んだ方向に仮に組み立てた際の各平面図である。 図２３は、図１９Ａに示すパワー半導体モジュールの等価回路を示す図である。 図２４Ａは、パワー半導体素子における第４の電極のパターンを示す図である。 図２４Ｂは、図２４Ａとは異なるパワー半導体素子における第４の電極のパターンを示す図である。 図２５は、試作したサンプルの顕微鏡像であり、上左側が第１の面側であり、上右側が第２の面側であり、下左、下右にそれぞれ、顕微鏡像に表れる主要素ついての線図である。 図２６は、サンプルの熱過度特性の測定結果を示す図である。 図２７Ａは、サンプルの電気特性の測定結果のうち、ゲート電圧をパラメータとしたときのドレイン電圧に対するドレイン電流特性を示す図である。 図２７Ｂは、サンプルの電気特性の測定結果のうち、耐圧測定結果を示す図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の実施形態で説明した事項は、本発明の範囲において適宜設計変更することができる。

［第１の実施形態］
図１は本発明の第１の実施形態に係るパワー半導体素子の概略を示す断面図であり、図２は本発明の第１の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。図１の断面図は、図２におけるＩ－Ｉ線に沿う断面に相当する。図１において、紙面の横方向をｙ方向、縦方向をｚ方向とし、この何れにも直交する方向をｘ方向とする。

本発明の第１の実施形態に係るパワー半導体素子１は、パワー半導体チップ１０と、パワー半導体チップ１０の側面を周状に囲んで保持する囲み部（保持部ともいう）２０と、パワー半導体チップ１０の第１の面側に設けた多層配線部３０と、を備えている。パワー半導体チップ１０は、第１の面側に第１の電極１１と第２の電極１２とを備え、第１の面と上下逆側の面（「第２の面」という。）側に第３の電極１３を備えている。ここで、第１の面とは、パワー半導体チップ１０の上下何れかの面を意味し、第２の面とは第１の面と逆側に設けられた面を意味する。上面視とは、パワー半導体チップにおける第１の電極１１及び第２の電極１２を有する第１の面について、第１の面から第２の面に向けて見た状態をいう。この定義は、他の実施形態においても同様である。ここでいう「面」とは「主面」と呼んでもよい。

パワー半導体チップ１０には縦型パワー半導体素子の一部が構成されている。縦型パワー半導体素子とは、第２の電極１２への電気的な制御、例えば電圧印加による制御により、第１の電極１２と第３の電極１３との間に大電流をＯＮ／ＯＦＦするパワー半導体素子をいう。オン状態で大きな電流を流しても十分低いオン抵抗を得ると共に、素子内部で印加された電圧を保持する必要から、縦型構造が採用されている。すなわち、オン状態では電子が反転チャネルを通った後、ドリフト層全体に広がって電流経路の面積をとることで、低いオン抵抗を実現し、オフ状態では第１の面からドリフト層内に空乏層が伸びることにより電圧を保持する。ここで、半導体素子は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の何れでもよい。第１の電極１１、第２の電極１２及び第３の電極１３は、ＭＯＳＦＥＴの場合にはソース電極、ゲート電極、ドレイン電極に対応しており、ＩＧＢＴの場合にはエミッタ電極、ベース電極、コレクター電極に対応している。ここで、パワー半導体素子１は、ＭＯＳＦＥＴを例にとると、ゲート絶縁層がトレンチ溝に設けられてゲート電極の一部が埋設されているようなトレンチ型でも、ゲート絶縁層及びゲート電極が積層されたプレーナー型であってもよい。

パワー半導体チップ１０は、Ｓｉ，ＳｉＣ、ＧａＮなどのパワー半導体材料からなるウェハ上に半導体プロセス加工により、ＭＯＳＦＥＥＴ、ＩＧＢＴが造り込まれ、ダイシングによりチップ（ダイともいう）に切り出されたものである。そのため、ダイシングされる前に、チップとなる外周部には、終端構造部１４が形成されている。ここで、終端構造部は、例えばガードリング、フィールドプレート、リサーフ及びこれらを組み合わせた構造を有しており、第１の面側の電界集中を緩和している。

パワー半導体チップ１０は、図２に示すように、上面視で見える第１の面には、トランジスタの種類に対応した第１の電極１１（例えばソース電極又はエミッタ電極）が設けられているメインセル領域１６Ａと、メインセル領域１６Ａとチップ外周縁１５との間の領域であって終端構造部１４が設けられる終端領域１４Ａと、メインセル領域１６Ａの一部を切り欠くように終端領域１４Ａとの間で第２の電極１２が設けられる領域１２Ａとに、区分けされている。図２では、第２の電極１２が設けられる領域１２Ａは、メインセル領域１６Ａのｘ方向の略中間に設けられているが、これに限らず、メインセル領域１６Ａの角部に偏っていても、メインセル領域１６Ａの中央部でもよい。

囲み部２０は、図１及び図２に示すように、パワー半導体チップ１０を側面から周状に囲んで保持する絶縁性部材であり、例えば、１７５℃以上のパワー半導体の動作に対応可能なエポキシ樹脂やマレイミド樹脂などの高耐熱樹脂により構成されている。囲み部２０の第１の面側にはパワー半導体チップ１０の貫通孔２１ａを除くほとんど全面に第１の絶縁層２１が設けられ、第１の絶縁層２１は、パワー半導体チップ１０の終端構造部１４を上面から被覆している。

パワー半導体チップ１０及び囲み部２０の第１の面側には多層配線部３０が形成されて、この多層配線部３０により第４の電極３１、第６の電極３３が形成されている。一方、パワー半導体チップ１０の第２の面側には第５の電極３２が形成されている。

第４の電極３１は、パワー半導体チップ１０の第１の面側に、かつ、第１の電極１１と導通し得るように設けられている。図１に示すように、第４の電極３１は、パワー半導体チップ１０の外周縁から第１の面に平行な外方向（図示の場合にはｘ方向、ｙ方向の双方向）に張り出した張り出し部３１ａを有する。張り出し部３１ａは、上面視で、パワー半導体チップ１０と重ならない部分である。第４の電極３１は、上面視で、パワー半導体チップ１０と重なり合う部分により、第１の電極１１と導通すると共にパワー半導体チップ１０内のジャンクション部分で生じた熱を張り出し部３１ａに伝達する。よって、パワー半導体チップ１０内で生じた熱を効率よく外部に伝達することができる。従来のようにワイヤーやリードフレームを用いるのではなく金属（合金を含む）による層によって、電流が流れる部分の断面積、熱伝導にかかわる部分の断面積を第１の電極１１よりも大きくしてパワー半導体素子１の外部に流すことが可能となる。

第４の電極３１は、パワー半導体チップ１０の第１の面側において、メインセル領域のみならず張り出し部３１ａにより終端構造部１４上の絶縁層２１の上にも部分的に設けられている。第４の電極３１は、終端構造部１４を絶縁層２１により跨いで設けることができるため、第４の電極３１の上面視の形状、寸法に関する設計の自由度が高まる。

第５の電極３２は、パワー半導体チップ１０の第２の面側に、第３の電極１３と導通し得るように設けられている。第５の電極３２は、上面視で、パワー半導体チップ１０の大部分又は殆ど重なり合うため、第３の電極１３と導通すると共にパワー半導体チップ１０内のジャンクション部分で生じた熱が第３の電極１３から伝達される。よって、第４の電極３１のみならず第５の電極３２をも用いてパワー半導体チップ１０内で生じた熱を効率よく上下双方の外部に伝達することができる。

第６の電極３３は、パワー半導体チップ１０の第１の面側に、かつ、第２の電極１２と導通し得るように設けられている。図１に示すように、第６の電極３３は、パワー半導体チップ１０の外周縁から第１の面に平行な外方向（図示の場合にはｘ方向、ｙ方向の双方向）に張り出した張り出し部３３ａを有する。張り出し部３３ａは、上面視で、パワー半導体チップ１０と重ならない部分である。第６の電極３３は、上面視で、パワー半導体チップ１０と重なり合う部分により、第２の電極１２と導通する。第６の電極３３は、パワー半導体チップ１０の第１の面側において、メインセル領域のみならず張り出し部３３ａにより終端構造部１４上の絶縁層２１の上にも部分的に設けられている。第６の電極３３は、終端構造部１４を絶縁層２１により跨いで設けることができるため、第６の電極３３の露出している部分の配置、形状、寸法に関する設計の自由度が高まる。この露出している部分は、張り出し部３３ａの一部である。

本発明の第１の実施形態では、第４の電極３１が、パワー半導体チップ１０及び囲み部２０の第１の面側の第１の絶縁層２１上に設けられているため、パワー半導体チップ１０のメインセル領域１６Ａよりも大きな面積を有することができる。これにより、第４の電極３１と第５の電極３２との間での導通によりパワー半導体チップ１０内で生じる熱を、パワー半導体チップ１０のジャンクション部に近い第１の面側の第４の電極３１を通じて効率的に外部に放出することができる。

特に、パワー半導体チップ１０のサイズが、平面視で、数ｍｍ角（例えば３ｍｍ×３ｍｍ）のように、小さくなると、パワー半導体チップ１０の第１の面側にワイヤーやリードフレームの一端部を固定する面積が小さくなる。これに対して、本発明の第１の実施形態のように、パワー半導体チップ１０のサイズが小さくなっても、パワー半導体素子１がパワー半導体チップ１０を側面から囲む囲み部２０を備え、囲み部２０上に設けられた第１の絶縁層２１上に、第４の電極３４の張り出し部３４ａを設けることができる。よって、本発明の第１の実施形態に係るパワー半導体素子１では、パワー半導体チップ１０の上面視のサイズ制限が極端に少ない。

第４の電極３１のうち、上面視で、パワー半導体チップ１０のメインセル領域１６Ａに対して、パワー半導体チップ１０外の領域の面積割合が、２０％以上が好ましく、特に５０％以上であると放熱効率が極めて良くなる。第４の電極３１と第５の電極３２の間の厚みは、最大でも５００μｍ程度が好ましい。パワー半導体チップ１０の厚みが十分とれるため、耐圧が高くなるからである。

［第２の実施形態］
本発明の第２の実施形態に係るパワー半導体素子について説明する。図３は本発明の第２の実施形態に係るパワー半導体素子１の概略を示す断面図である。第１の実施形態ではパワー半導体素子１が一つのパワー半導体チップ１０を有しているが、第２の実施形態ではパワー半導体素子１が複数のパワー半導体チップ１０を有している点で異なる。

第２の実施形態に係るパワー半導体素子１は、同じ高さに設けられた二つのパワー半導体チップ１０（１０Ａ，１０Ｂ）を備え、何れのパワー半導体チップ１０でも、第１の面側には第１の電極１１、第２の電極１２が設けられており、第２の面側には第３の電極１３が設けられている。

第４の電極３１が、第１の面側に、パワー半導体チップ１０Ａの第１の電極１１と導通し得ると共に、パワー半導体チップ１０Ｂの第１の電極１１と導通し得るように設けられている。第４の電極３１は、パワー半導体チップ１０（１０Ａ，１０Ｂ）のそれぞれの外周縁から第１の面に平行な外方向（図示の場合は少なくともｙ方向）に張り出した張り出し部３１ａを有する。張り出し部３１ａは、上面視で、パワー半導体チップ１０と重ならない部分である。第４の電極３１は、上面視で、パワー半導体チップ１０と重なり合う部分により、第１の電極１１と導通すると共にパワー半導体チップ１０（１０Ａ,１０Ｂ）内のジャンクション部分で生じた熱を張り出し部３１ａに伝達する。よって、パワー半導体チップ１０内で生じた熱を効率よく外部に伝達することができる。従来のようにワイヤーやリードフレームを用いるのではなく金属（合金を含む）による層によって、電流が流れる部分の断面積、熱伝導にかかわる部分の断面積を第１の電極１１よりも大きくしてパワー半導体素子１の外部に流すことが可能となる。

第４の電極３１は、パワー半導体チップ１０（１０Ａ,１０Ｂ）の第１の面側において、メインセル領域のみならず張り出し部３１ａにより終端構造部１４上の絶縁層２１の上にも部分的に設けられている。第４の電極３１は、終端構造部１４を絶縁層２１により跨いで設けることができるため、第４の電極３１の上面視の形状、寸法に関する設計の自由度が高まる。

第４の電極３１は、パワー半導体チップ１０（１０Ａ，１０Ｂ）において共通して設けられることが好ましい。つまり、パワー半導体チップ１０Ａ、１０Ｂ毎にそれぞれ別々に設けられてもよいが、一つの第４の電極３１であることが好ましい。

第５の電極３２は、パワー半導体チップ１０（１０Ａ，１０Ｂ）の第２の面側に、第３の電極１３と導通し得るように設けられている。第５の電極３２は、パワー半導体チップ１０Ａ、１０Ｂ毎にそれぞれ別々に設けられてもよいが、図３に示すように、一つの第５の電極３２であることが好ましい。すなわち、第５の電極３２は、パワー半導体チップ１０（１０Ａ，１０Ｂ）のそれぞれの第３の電極１３と導通し得る部分３２ｄと，その部分３２ｄ同士を相互に接続する部分３２ｅとを有する。第５の電極３２による第３の電極１３との導通、熱伝導については第１の実施形態での説明と同様である。

第６の電極３３は、パワー半導体チップ１０（１０Ａ，１０Ｂ）の第１の面側に、かつ、第２の電極１２と導通し得るように設けられている。第６の電極３３は、パワー半導体チップ１０Ａ、１０Ｂ毎にそれぞれ別々に設けられてもよいが、図３に示すように、一つの第６の電極３３であることが好ましい。すなわち、第６電極３３は、上面視でパワー半導体チップ１０（１０Ａ，１０Ｂ）と重ならないでパワー半導体チップ１０（１０Ａ，１０Ｂ）のそれぞれの外周縁から第１の面に平行な外方向（図示の場合には少なくともｙ方向）に張り出して両者が一体となっておりそれによりつながっている張り出し部３３ａを備えている。第６の電極３３による第２の電極１２との導通については第１の実施形態での説明と同様である。第６の電極３３は、パワー半導体チップ１０（１０Ａ，１０Ｂ）の第１の面側において、メインセル領域のみならず張り出し部３３ａにより終端構造部１４上の絶縁層２１の上にも設けられている。第６の電極３３は、終端構造部１４を絶縁層２１により跨いで設けることができるため、第６の電極３３の露出している部分の配置、形状、寸法に関する設計の自由度が高まる。第６の電極３３は、上面視で、パワー半導体チップ１０（１０Ａ，１０Ｂ）との間に存在する囲み部２０の一部と重なる。

図４及び図５は、第２の実施形態に係るパワー半導体素子１の上面視を模式的に示す図であり、パワー半導体素子が二つのパワー半導体チップ１０を有している場合を示している。パワー半導体素子１は、図４に示すように、上面視で、それぞれのパワー半導体チップ１０（１０Ａ，１０Ｂ）における第６の電極３３が隣り合って一体となっており上面視で露出している部分が方形となっている。この場合、第４の電極３１は、例えば、上面視で、パワー半導体素子１の外周に沿って無端のループ形状、すなわち環状をなしている。ここで、第４の電極３１が、上面視で、無端のループ形状ではなく有端形状としてもよく、方形となっている第６の電極３３を外に取り出すことができる。パワー半導体素子１は、図５に示すように、上面視で、それぞれのパワー半導体チップ１０（１０Ａ，１０Ｂ）における第４の電極３１が隣り合って一体となっており上面視で露出している部分が方形となっている。この場合、第６の電極３３は、例えば、上面視で、パワー半導体素子１の外周に沿って領域１２Ａを挟んで第４の電極３１と逆側に平行に設けられている。

図６及び図７は、図４及び図５とは異なる、第２の実施形態に係るパワー半導体素子１の上面視を模式的に示す図であり、パワー半導体素子１が四つのパワー半導体チップ１０を有している場合を示している。パワー半導体素子１は、図６に示すように、上面視で、それぞれのパワー半導体チップ１０（１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ）における第６の電極３３が隣り合って一体となっており上面視で露出している部分が方形となっている。この場合、第４の電極３１は、例えば、上面視で、パワー半導体素子１０の外周に沿って有端形状をなしている。ここで、有端形状になっているのは、方形となっている第６の電極３３を外に取り出すためである。パワー半導体素子１は、図７に示すように、上面視で、それぞれのパワー半導体チップ１０（１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ）における第４の電極３１が隣り合って一体となっており上面視で露出している部分が方形となっている。この場合、第６の電極３３は、例えば、上面視で、パワー半導体素子１０の外周に沿って有端形状になっている。ここで、ループ形状になっているのは、方形となっている第４の電極３１を外に取り出すためである。なお、第６の電極３３は無端のループ形状であっても積層構造を利用すればよい。

第２の実施形態に係るパワー半導体素子１では、同一形状及び同一の定格のパワー半導体チップ１０を複数備えており、各パワー半導体デバイス１０における第４の電極３１、第５の電極３２、第６の電極３３により、並列に接続されていることにより、例えば定格電流の自然数倍の出力が可能となる。これにより、電流や電圧の定格に応じて個別にパワー半導体チップを設計して製造する必要がない。

第４の電極３１、第６の電極３３は、図４乃至図７に示すように、複数のパワー半導体チップ１０の上下何れかの面側に、矩形状（方形状を含む）、有端形状、無端のループ形状（環状）のみならず、第４の電極３１、第６の電極３３それぞれ、一部分に切り欠き部が設けられていたり貫通した穴が設けられていたりするような形状であってもよい。これは、パワー半導体素子１が動作中、発熱することにより、第４の電極３１、第６の電極３３を含む各電極とパワー半導体チップ１０の熱膨張率の違いにより、各電極を構成する金属層がパワー半導体チップ１０から剥離しないようにするためである。有端形状のみならず、さらに積層により第４の電極３１と第６の電極３３とが異なる高さでクロスオーバするようにすることにより無端形状であってもよい。

以下、本発明の実施形態について更に具体的に詳細に説明する。

[第３の実施形態]
図８は、第３の実施形態に係るパワー半導体素子の概略を示す断面図である。図９は本発明の第３の実施形態に係るパワー半導体素子のうち、パワー半導体チップ１０、囲み部２０、第４の電極３１及び第６の電極３３の上面視による位置関係を模式的に示す図である。図８の断面図は図９のＶＩＩＩ－ＶＩＩＩ線に沿う断面に相当する。

本発明の第３の実施形態に係るパワー半導体素子１は、パワー半導体チップ１０と、パワー半導体チップ１０の側面を周状に囲んで保持する囲み部（保持部ともいう）２０と、パワー半導体チップ１０の第１の面側に設けた第４の電極３１及び第６の電極３３と、パワー半導体チップ１０の第２の面側に設けた第５の電極３２とを備えている。第４の電極３１及び第６の電極３３は多層配線部３０を構成する。パワー半導体チップ１０は、第１の面側に第１の電極１１と第２の電極１２とを備え、第２の面側に第３の電極１３を備えている。

図１０は、パワー半導体チップ１０の上面視を模式的に示す図である。パワー半導体チップ１０には、第１の実施形態と同様に、縦型パワー半導体素子の一部が構成されている。パワー半導体チップ１０は、第１の面には、トランジスタの種類に応じて第１の電極１１としてソース電極又はエミッタ電極が設けられているメインセル領域１６Ａと、メインセル領域１６Ａとチップ外周縁１５との間の領域であって終端構造部１４が設けられる終端領域１４Ａと、メインセル領域１６Ａの一部を切り欠くように終端領域１４Ａとの間で第２の電極１２が設けられる領域１２Ａとに、区分けされている。図１０では、第２の電極１２が設けられる領域１２Ａは、メインセル領域１６Ａのｘ方向の略中間に設けられているが、これに限らず、メインセル領域１６Ａの角部に偏っていても、メインセル領域１６Ａの中央部でもよい。

囲み部２０は、第１の実施形態と同様である。パワー半導体チップ１０及び囲み部２０の第１の面側には多層配線部３０が形成されて、多層配線部３０により第４の電極３１、第６の電極３３が形成されている。一方、パワー半導体チップ１０の第２の面側には第５の電極３２が形成されている。

第４の電極３１は、パワー半導体チップ１０の第１の面側に設けられており、一又は複数の金属層の積層で構成されている。第４の電極３１は、図８に示すように、第１の金属層３４、第２の金属層３５及び第３の金属層３６の積層で構成されている。第１の金属層３４は、その一部が第１の絶縁層２１の貫通孔２１ａ（図９参照）に設けられかつ第１の電極１１と導通し得るように構成されており、第１の絶縁層２１の一部を被覆するように設けられている。第２の金属層３５は、パワー半導体チップ１０と逆側で第１の金属層３４に接している。第３の金属層３６は、パワー半導体チップ１０と逆側で第２の金属層３５に接している。金属層の積層数は２層でも３層でも４層でもよいが、プロセス工程が少なくなるように少ない方がよい。第１の金属層３４乃至第３の金属層３６は上面視で同形となっていることにより、後述するように放熱の効率が良くなる。

第４の電極３１のうち第１の金属層３４は、図９に示すように、第１の絶縁層２１の貫通孔２１ａに設けられ、貫通孔２１ａ上方のみならず、パワー半導体チップ１０の終端構造部１４上及び囲み部２０の一部上にも設けられている。すなわち、図８に示すように、第１の電極３１は、第１の絶縁層２１の貫通孔２１ａに設けられて下面が第１の電極１１と導通し得るように構成された埋設部３４ａと、埋設部３４ａの上端部から面状に延びる延出部３４ｂとを含んで構成されており、延出部３４ｂのうち、上面視でメインセル領域１６Ａと重なり合う部分３４ｃと、上面視で終端領域１４Ａからチップ外周縁１５に至るまでの領域と重なり合う部分３４ｄと、パワー半導体チップ１０の外周縁１５から張り出しており囲み部２０と重なり合う部分（特に、張り出し部という。）３４ｅと、を含んで構成されている。ここで、埋設部３４ａは第１の金属層３４により構成され、延出部３４ｂは第１の金属層３４、第２の金属層３５及び第３の金属層３６により構成されている。

ここで、第１の金属層３４は、Ｃｕ層、Ａｌ層、Ｃｕ又はＡｌを含む合金層のような熱導電率がよい金属材料で構成されており、第１の金属層３４の張り出し部３４ｂの厚みＬ２は、その下限が電気的な導通能力から決定され、その上限がパワー半導体チップ１０と第１の金属層３４との熱膨張係数の違いによる応力が生じないように決定される。Ｌ２は１０μｍ以上１５０μｍ以下の厚みを有することが好ましい。絶縁層２１の貫通孔２１ａ（埋設部３４ａ）の深さＬ１は、絶縁層２１などの関係で決定され、例えば５μｍ以上２０μｍ以下が好ましい。

第２の金属層３５は、例えばＮｉ層のような金属材料で構成されており、第３の金属層３６は、例えばＡｕのような金属材料で構成されている。ここで、第２の金属層３５は例えば６μｍ前後、第３の金属層３６は例えば５０μｍ前後である。第２の金属層３５を設けるのは、第３の金属層３６に第２の金属層３５と逆側の上面で接する接合層が第１の金属層３４の成分の拡散等によって脆くならないようにするためである。第３の金属層３６は、第２の金属層３５の酸化防止のためである。

第５の電極３２が、図８に示すように、パワー半導体チップ１０の第２の面側に設けられており、一又は複数の金属層の積層で構成されている。第５の電極３２は次のような積層構造である。第１の金属層３２ａがパワー半導体チップ１０の第３の電極１３に設けられ、囲み部２０の第２の面と面一となっている。第２の金属層３２ｂが第１の金属層３２ａのパワー半導体チップ１０と逆の面に設けられ、第３の金属層３２ｃが第２の金属層３２ｂのパワー半導体チップ１０と逆の面に設けられ、第２の金属層３２ｂ及び第３の金属層３２ｃが、上から下に向けて（－ｚ方向に向けて）この順番で、囲み部２０から裏面（－ｚ）方向に突出するように設けられている。第２の電極３２を構成する複数の金属層は図示するように３層でも２層でも４層でもそれ以外の層数でもよい。第１の金属層３２ａ、第２の金属層３２ｂ及び第３の金属層３２ｃは、図示するように、パワー半導体チップ１０のサイズで確定され、何れの金属層も、厚み方向以外の寸法が同一の範囲となっている。

ここで、第１の金属層３２ａは、Ｃｕ層、Ａｌ層、Ｃｕ又はＡｌを含む合金層のような熱導電率がよい金属材料で構成されており、第１の金属層３２ａは５μｍ以上、特に１０μｍ以上の厚みを有することが好ましい。この厚みの範囲であれば、十分に放熱されるからである。その際、パワー半導体チップ１０と第１の金属層３２ａとの熱膨張係数の違いにより応力が集中しないように、第１の金属層３２ａの厚みが設定される。

第２の金属層３２ｂは、例えばＮｉ層のような金属材料で構成されており、第３の金属層３２ｃは、例えばＡｕのような金属材料で構成されている。ここで、第２の金属層３２ｂは例えば６μｍ前後、第３の金属層３２ｃは例えば５０μｍ前後である。第２の金属層３２ｂを設けるのは、第３の金属層３２ｃに第２の金属層３２ｂと逆側の下面で接する接合層が第１の金属層３２ａの成分の拡散等によって脆くならないようにするためである。第３の金属層３２ｃは、第２の金属層３２ｂの酸化防止のためである。

第６の電極３３が、多層配線部３０の一部として、パワー半導体チップ１０及び囲み部２０の第１の面側に、上面視で第４の電極３１と重ならない領域に形成されている。第６の電極３３は、パワー半導体チップ１０の第１の面側に設けられており、一又は複数の金属層の積層で構成されている。第６の電極３３は、図８に示すように、第１の金属層３７、第２の金属層３８及び第３の金属層３９の積層で構成されている。第１の金属層３７は、その一部が第１の絶縁層２１の貫通孔２１ｂ（図９参照）に設けられかつ第２の電極１２と導通し得るように構成されており、第１の絶縁層２１の一部を被覆するように設けられている。第２の金属層３８は、パワー半導体チップ１０と逆側で第１の金属層３７に接している。第３の金属層３９は、パワー半導体チップ１０と逆側で第２の金属層３８に接している。金属層の積層数は２層でも３層でも４層でもよいが、プロセス工程が少なくなるように少ない方がよい。

第６の電極３３のうち第１の金属層３７は、図９に示すように、第１の絶縁層２１の貫通孔２１ｂに設けられ、貫通孔２１ｂ上方のみならず、パワー半導体チップ１０の終端構造部１４上及び囲み部２０の一部上にも設けられている。すなわち、図８に示すように、第６の電極３３は、第１の絶縁層２１の貫通孔２１ｂに埋設されて下面が第２の電極１２と導通し得るように構成された埋設部３７ａと、埋設部３７ａの上端部から面状に延びる延出部３７ｂと、延出部３７ｂに接続され第４の電極３１から離隔されて埋設部３７ａと逆方向に積層される接続部３７ｆとを含んで構成されており、延出部３７ｂのうち、上面視でゲート電極が設けられる領域１２Ａと重なり合う部分３７ｃと、上面視で終端領域１４Ａからチップ外周縁１５に至るまでの領域と重なり合う部分３７ｄと、パワー半導体チップ１０の外周縁１５から張り出しており囲み部２０と重なり合う部分（特に、張り出し部という。）３７ｅと、を含んで構成されている。ここで、埋設部３７ａ及び延出部３７ｂは第１の金属層３７により形成されており、接続部３７ｆは第２の金属層３５及び第３の金属層３６により形成されている。

ここで、第６の電極３３を構成する第１の金属層３７、第２の金属層３８、第３の金属層３９は、第４の電極３１を構成する第１の金属層３４、第２の金属層３５、第３の金属層３６のそれぞれと同一の厚み、材料で構成されることが好ましい。

パワー半導体チップ１０の第１の面側には、第１の絶縁層２１と第２の絶縁層２２と第３の絶縁層２３とがこの順に設けられている。第１の絶縁層２１は、囲み部２０の上面から第４の電極３１における第１の金属層３４の延出部３４ｂ下面までの寸法、すなわち、囲み部２０の上面から第６の電極３３における第１の金属層３７の延出部３７ｂ下面までの寸法を有する。第２の絶縁層２２は、第４の電極３１における第１の金属層３４の延出部３４ｂ及び第６の電極３３における第１の金属層３７の延出部３７ｂと同一の厚みを有しており、第３の絶縁層２３は、第４の電極３１における第２の金属層３５と第３の金属層３６との厚みの和、すなわち、第６の電極３３における第２の金属層３８と第３の金属層３９との厚みの和と同一の厚みを有している。よって、第４の電極３１における最表面層としての第３の金属層３６と、第６の電極３３における最表面層としての第３の金属層３９とは、第１の絶縁層２１、第２の絶縁層２２、第３の絶縁層２３の積層により、凹凸がなく、面一となっている。これにより、パワー半導体チップ１０の第１の面側に設けられた第４の電極３１及び第６の電極３３を非接触にすることができる。

囲み部２０の第２の面には、第４の絶縁層２４が、第２の金属層３２ｂ及び第３の金属層３２ｃを囲むように設けられている。

本発明の第３の実施形態においても、第４の電極３１が、パワー半導体チップ１０及び囲み部２０の第１の面側の第１の絶縁層２１上に設けられているため、パワー半導体チップ１０のメインセル領域１６Ａよりも大きな面積を有することができる。これにより、第４の電極３１と第５の電極３２との間での導通によりパワー半導体チップ１０内で生じる熱を、パワー半導体チップ１０のジャンクション部に近い第１の面側の第４の電極３１を通じて効率的に外部に放出することができる。

従来の技術のように、外部の端子とパワー半導体チップとをワイヤーで接続する場合、半導体チップ側にワイヤーの一端を固定する領域は、メインセル領域１６Ａの大部分を使用することができず、その一部の領域（図１０の領域Ａ１）に過ぎず、ワイヤーにおける電流密度が大きくなる。また、外部の端子とパワー半導体チップとをリードフレームで接続する場合、パワー半導体チップの終端構造部に接触しないように上方に離隔する必要があるため、パワー半導体チップ側のリードフレームの一端部を固定するための部分が狭くなり、その部分のリードフレームの上方には熱伝導のための部材を設けることができず、リードフレームの電流方向を横切る断面の大きさで電流密度が依存し、リードフレームでの電流密度が大きい。

これらの従来技術に対して、本発明の第３の実施形態では、第１の電極３１がパワー半導体チップ１０の外側に張り出し部３４ｅを有することにより、第１の電極３１における延出部３４ｂの上面視の面積が大きくなり、後述するように延出部３４ｂの上方に金属板（図１３の符号４１，図２０Ａの１３５ｂ）を設けて第２の金属層３５及び第３の金属層３６を経由して外部に放熱することができる。また、第１の電極１６の厚み方向と交差する断面の面積を大きくすることができるため第１の電極３１の電流密度を小さくすることができる。

また、本発明の第３の実施形態では、第６の電極３３がパワー半導体チップ１０の外側に張り出し部３７ｅを設けており、囲み部２０の上方で張り出し部３７ｅの一端部に接続部３７ｆが設けられている。そのため、図１０に示すように、パワー半導体チップ１０のゲート電極が設けられる領域１２Ａ内にワイヤーの一端部を接続させる必要がない。すなわち、本発明の第３の実施形態では、図９に示すように、張り出し部３７ｅが、パワー半導体チップ１０の外側で、上面視で囲み部２０に重なるように、しかも、貫通孔２１ｂ内の埋設部３４ａから延出部３７ｂが延びる方向と交差する方向に幅広くすることができるため、設計の自由度が増す。

［第４の実施形態］
図１１は本発明の第４の実施形態に係るパワー半導体素子１の概略を示す断面図である。第４の実施形態では、第２の実施形態における第４の電極３１、第５の電極３２、第６の電極３３について具体化したものである。図３と同一又は対応する部分については同一の符号を付して説明を省略する。

第４の電極３１は、複数の積層構造を有しており、例えば図１１に示すように、第１の金属層３４、第２の金属層３５及び第３の金属層３６の積層で構成されている。第１の金属層３４、第２の金属層３５及び第３の金属層３６のそれぞれの構成は第３の実施形態と同様である。

第５の電極３２は、複数の積層構造を有しており、例えば図１１に示すように、第１の金属層３２ａ、第２の金属層３２ｂ及び第３の金属層３２ｃの積層で構成されている。第１の金属層３２ａ、第２の金属層３２ｂ及び第３の金属層３２ｃのそれぞれの構成は第３の実施形態と同様である。

第６の電極３３は、複数の積層構造を有しており、例えば図１１に示すように、第１の金属層３７、第２の金属層３８及び第３の金属層３９の積層で構成されている。第１の金属層３７、第２の金属層３８及び第３の金属層３９のそれぞれの構成は第３の実施形態と同様である。

[第５の実施形態]
図１２は本発明の第５の実施形態に係るパワー半導体素子１の概略を示す断面図である。図８に示すパワー半導体素子１と同一又は対応する部材、部分には同一の符号が付されている。

本発明の第５の実施形態に係るパワー半導体素子１において、第４の実施形態とは次の点で異なる。第５の実施形態に係るパワー半導体素子１では、第１の絶縁層２５の上面が、パワー半導体チップ１０の上面に達しておらず、図８における第１の絶縁層２１よりも薄い。それにより、第４の絶縁層２６が、第１の絶縁層２５と第２の絶縁層２２との間に設けられており、かつ、第４の絶縁層２６のパワー半導体チップ１０の周縁部と上面視で重なり合っている。この重なり合っている部分３４ａでは、第１の電極３１における第１の金属層３４は、他の部分と比較して肉薄となっている。また、第３の電極３３における第１の金属層３７は、この重なり合いの部分３７ａでは、他の部分と比較して肉薄となっている。

このような構成により、本発明の第５の実施形態に係るパワー半導体素子１は、第４の実施形態に係るパワー半導体素子１と比較して、厚みが薄い。

［第６の実施形態］
本発明の第６の実施形態は、第１乃至第５の実施形態に係るパワー半導体素子１に関し、さらに、外部の端子を有する複数の金属板４０を備える。さらに、必要に応じて、冷却ユニットなどを有する冷却部５５を備える。

図１３は、本発明の第６の実施形態に係るパワー半導体モジュール２の断面図である。図１３では、第３の実施形態のパワー半導体素子１に対して、複数の金属板４０と冷却部５５の双方を備えている場合を示している。前述した他の実施形態に係るパワー半導体素子でも同様である。

第１乃至第５の実施形態に係るパワー半導体素子１において、パワー半導体チップ１０及びその上下に設けた各電極には、それぞれの電極に対応して金属板４０が上方又は下方から接触される。パワー半導体素子１は少なくとも三電極であるので、三枚の金属板４１，４２，４３が用いられる。第１の金属板４１が第４の電極３１の最も外側の金属層（図１３では第３の金属層３６）に上方から必要に応じて半田や接合材４７を介在して設けられる。第２の金属板４２が第５の電極３２の最も外側の金属層（図１３では第３の金属層３２ｃ）に下方向から必要に応じて半田又は接合材４８を介在して設けられる。第３の金属板４３が第６の電極３３の最も外側の金属層（図１３では第３の金属層３９）に上方から必要に応じて半田や接合材４９を介在して設けられる。金属板４０（４１，４２，４３）は、銅板などの熱伝導性のよい金属板が採用される。これらの金属板４０は、それぞれ外部端子の形状を有しており、外部と電気的に接続される。

第１の金属板４１及び第３の金属板４３はセラミックス板５３の下面に保持され、第２の金属板４２はセラミックス板５４の上面に保持されている。セラミックス板５３の上面にはグリースを介在して冷却部５６が設けられ、セラミックス板５４の下面にはグリースを介在して冷却部５７が設けられ、上下の冷却部５５（５６，５７）には、図示を省略した水路により冷却水が流れるように構成されている。ここで、セラミック板５３，５４は、例えば窒化ケイ素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）などの材質から構成されている。

[第７の実施形態]
図１４は、本発明の第７の実施形態に係るパワー半導体モジュール２の概略を示す断面図である。図８に示すパワー半導体素子１と同一又は対応する部材、部分には同一の符号が付されている。本発明の第７の実施形態に係るパワー半導体モジュール２は、パワー半導体チップ１０と、パワー半導体チップ１０の第２の電極１２に電圧を印加してパワー半導体チップ１０を駆動するための駆動用チップ６０とを、備えてモジュール化されたものである。

駆動用チップ６０は、パワー半導体チップ１０と同様に、第１の面側に第１の電極６１と第２の電極６２とが設けられ、第２の面側に第３の電極６３が設けられ、第２の電極６２へ電圧印加等により第１の電極６１と第３の電極６３との間に電流をＯＮ／ＯＦＦするように縦型半導体素子である。駆動用チップ６０の第１の面はパワー半導体チップ１０の第１の面と面一となっており、パワー半導体モジュール２の第１の面側での作成プロセスがパワー半導体チップ１０上と駆動用チップ６０上とで同時になるように構成されている。駆動用チップ６０の第３の電極６３の下面（－ｚ方向の面）には、パワー半導体チップ１０の場合と同様に、第１の金属層７２ａ，第２の金属層７２ｂ、第３の金属層７２ｃの積層構造からなる第２の電極７２が設けられている。ここで、第１の金属層７２ａ，第２の金属層７２ｂ、第３の金属層７２ｃの積層構造は、パワー半導体チップ１０の第２の電極３２を構成する第１の金属層３２ａ，第２の金属層３２ｂ、第３の金属層３２ｃと同一の材料及び厚みで構成されている。

接続用電極７１が、パワー半導体チップ１０の第２の電極１２と駆動用チップ６０の第１の電極６１とを接続するために、パワー半導体チップ１０、駆動用チップ６０及び囲み部２０の第１の面側に設けられている。接続用電極７１は、埋設部７４ａと埋設部７４ｂと延出部７４ｃとで構成された第１の金属層７４と、第１の金属層７４の延出部７４ｃの一部に接するように設けられた第２の金属層７５と、第２の金属層７５上に設けられた第３の金属層７６とを含んで構成されている。埋設部７４ａ、埋設部７４ｂは、パワー半導体チップ１０の第２の電極１２、駆動用チップ６０の第１の電極６１上に設けられた第１の絶縁層２１の各貫通孔に設けられている。よって、パワー半導体チップ１０の終端構造部１４及び駆動用チップ６０の終端構造部６４が第１の絶縁層２１で覆われているため、第３の実施形態における張り出し部３７ｅと同様に、配線の自由度を高めることができる。延出部７４ｃは、埋設部７４ａと埋設部７４ｂとの上端部で、少なくともパワー半導体チップ１０と駆動用チップ６０の配設される方向に延びて設けられている。第２の金属層７５と第３の金属層７６は、埋設部７４ａと埋設部７４ｂとの間の略中間位置に設けられており、上面視で、埋設部７４ａ，７４ｂと重なり合わない。

駆動用チップ６０及び囲み部２０の第１の面側に第２の電極６２への第５の電極７３が設けられている。第５の電極７３は、図１４に示すように、第１の金属層７７、第２の金属層７８及び第３の金属層７９の積層で構成されている。第１の金属層７７は、その一部が第１の絶縁層２１の貫通孔に設けられかつ第２の電極６２と導通し得るように構成されており、第１の絶縁層２１の一部を被覆するように設けられている。第２の金属層７８は、駆動用チップ６０と逆側で第１の金属層７７に接している。第３の金属層７９は、駆動用チップ６０と逆側で第２の金属層７８に接している。

接続用電極７１における第１の金属層７４、駆動用チップ６０上の第５の電極７３における第１の金属層７７は、パワー半導体チップ１０上の第４の電極３１における第１の金属層３４と同じ材質、同じ厚みを有する。接続用電極７１における第２の金属層７５、駆動用チップ６０側の第５の電極７３における第２の金属層７８は、パワー半導体チップ１０側の第４の電極３１における第２の金属層３５と同じ材質、厚みを有する。接続用電極７１における第３の金属層７６、駆動用チップ６０側の第５の電極７３における第３の金属層７９は、パワー半導体チップ１０側の第４の電極３１における第３の金属層３６と同じ材質、厚みを有する。

第７の実施形態では、金属板４０は、パワー半導体チップ１０の第１の面側の第４の電極３１に必要に応じて半田又は接合材４７を介在して接続される第１の金属板４１と、パワー半導体チップ１の第２の面側の第２の電極３２に必要に応じて半田又は接合材４８を介在して接続される第２の金属板４２と、接続用電極７１に必要に応じて半田又は接合材５０を介在して接続される第３の金属板４４と、駆動用チップ６０の第１の面側の第５の電極７３に必要に応じて半田又は接合材５１を介在して接続される第５の金属板４５と、駆動用チップ６０の第２の面側の第２の電極７２に半田又は接合材５２を介在して接続される第４の金属板４６と、で構成されている。

第７の実施形態に係るパワー半導体モジュール２は、図１４に示すように、パワー半導体チップ１０と駆動用チップ６０との厚みを略同一とし、その上下の配線構造を、同一の厚み、材質とすることにより、効率よくモジュール化することができる。パワー半導体モジュール２は、第１、第３などの実施形態に係るパワー半導体素子１の構造を採用しているので、同様の作用効果を奏する。

［第８の実施形態］
図１５は、本発明の第８の実施形態に係るパワー半導体モジュール２の概略を示す断面図である。図１２に示すパワー半導体素子１、図１４に示すパワー半導体モジュール２と同一又は対応する部材、部分には同一の符号が付されている。本発明の第１５の実施形態に係るパワー半導体モジュール２は、パワー半導体チップ１０と、パワー半導体チップ１０の第２の電極１２に通電して駆動するための駆動用チップ６０とを、備えてモジュール化されたものである。

第８の実施形態では、第７の実施形態のように第１の絶縁層２１ではなく第１の絶縁層２５及び第４の絶縁層２６が設けられており、パワー半導体チップ１０の第４の電極における第１の金属層３４、接続用電極７１における第１の金属層７４、駆動用チップ６０の第５の電極７３における第１の金属層７７の形状が異なる。

第８の実施形態に係るパワー半導体モジュール２は、第５の実施形態に係るパワー半導体素子１と同様の構成を採用しており、また、第７の実施形態に係るパワー半導体モジュール２と同様の構成を採用している。よって、これらと同様の作用効果を奏する。

［第９の実施形態］
次に、本発明の第９の実施形態として、パワー半導体素子１の製造方法及びパワー半導体モジュール２の製造方法を説明する。以下の説明では、図２及び図１１に示すパワー半導体素子１の製造方法を説明する。パワー半導体素子１が一つのパワー半導体チップ１０を有する場合についても必要な変更をすれば適用することができる。

図１６Ａ乃至図１６Ｇは、本発明の第９の実施形態に係るパワー半導体モジュール２の製造方法を順に説明するための模式的に示す各断面図である。図１６Ａ乃至図１６Ｇは、プロセス毎の図ではなく、一部はまとめて示してあることに注意されたい。

先ず、複数のパワー半導体チップ１０を準備する。パワー半導体チップ１０の第２の面となる側には、金属からなる金属層１０１がそれぞれ第５の電極３２の第１の金属層３２ａよりも厚く形成されている。

次に、図１６Ａに示すように、キャリア基板１０２上に粘着シート１０３を配置して、所定の間隔ごとに、パワー半導体チップ１０を並べる。その際、パワー半導体チップ１０の第２の面側が上方を向いて第１の面側の第１の電極及び第２の電極が粘着シート１０３と対向するように配置される。また、複数のパワー半導体チップ１０のうち、製造により一つのパワー半導体素子１となる対又は組は、例えば第１の電極同士、第２の電極同士が隣り合うように配置される。

次に、図１６Ａの状態において樹脂でモールドする。モールド樹脂層１０４の厚みは、パワー半導体チップ１０上の各金属層１０１がモールドされるまでの厚みとする。そして、キャリア基板１０２及び粘着シート１０３を除去する。

次に、図１６Ｂに示すように、第１の絶縁層２１となる絶縁層１０５を設けて、パワー半導体チップ１０の第１の電極１１、第２の電極１２への貫通孔（コンタクトホール）１０５ａを形成する。

次に、図１６Ｃに示すように、第４の電極３１の第１の金属層３４、第６の電極３３の第１の金属層３７を形成する。その際、対応する金属層を形成して、パターニングして、不要な金属層を除去してもよい。

次に、モールド樹脂層１０４及び金属層１０１を所定の厚さまで研削してＣＰＭ等の研磨を行う。これにより、第５の電極３２における第１の金属層３２ａの一部３２ｄが形成される。これと前後して、第２の絶縁層２２となる絶縁層１０６、第３の絶縁層２３となる絶縁層１０７を設けて、第４の電極３１の第１の金属層３４、第６の電極３３の第１の金属層３７が露出するように、貫通孔（コンタクトホール）を形成する。この状態が図１６Ｄに示されている。

次に、図１６Ｅに示すように、絶縁層１０７の貫通孔に、第４の電極３１の第２の金属層３５、第６の電極３３の第２の金属層３８を形成し、その上で、第４の電極３１の第３の金属層３６、第６の電極３３の第３の電極３９を形成する。

それと前後して、裏面側に絶縁層２４となる絶縁層を形成し、第５の電極３２における第１の金属層３２ａの一部３２ｄが露出するように貫通孔を設ける。そして、第５の電極３２における第１の金属層３２ａの一部３２ｄの上に、第１の金属層３２ａの残りとなる一部３２ｅを形成する。これにより、パワー半導体チップ１０同士を第５の電極３２における第１の金属層３２ａで接続される。そして、第５の電極３２の第２の金属層３２ｂを形成し、その上で、第５の電極３２の第３の金属層３２ｃを形成する。なお、パワー半導体チップ１０同士を第５の電極３２における第２の金属層３２ｂで接続したい場合には、第１の金属層３２ａの残りとなる一部３２ｅの形成をしなければよい。

次に、図１６Ｇに示すように、パワー半導体素子１毎に、カットする。これにより、パワー半導体素子１が製造される。このようにして製造したパワー半導体素子１に対して、セラミック板５３，５４に搭載された金属板４０を上下から挟み、漏洩防止のための外枠などを取り付けると共に、グリースを塗布して冷却部５５を設ける（図１３参照）。

以上のように、本発明の第９の実施形態に係るパワー半導体素子１の製造方法において、第８の電極３２を形成する際に、パワー半導体チップ１０の第３の電極１３に対してめっき、蒸着、スパッタを用いてＣｕなどの金属層１０１を、例えば１０μｍ以上厚く設け、チップ全体を樹脂でモールドし、研削、研磨などの工程を経ることにより、モールド部分を取り除き、金属層１０１を例えば５μｍまで薄くし、その上に、その他の金属層を設けることができる。

［第１０の実施形態］
次に、本発明の第１０の実施形態としてパワー半導体モジュール２の製造方法を説明する。第５の実施形態に係るパワー半導体モジュール２の製造方法について説明する。

図１７Ａ乃至図１７Ｆは、本発明の第１０の実施形態に係るパワー半導体モジュール２の製造方法を順に説明するための模式的に示す断面図である。図１７Ａ乃至図１７Ｆは、プロセス毎の図ではなく、一部はまとめて示してあることに注意されたい。

先ず、パワー半導体チップ１０及び駆動用チップ６０を複数個ずつ準備する。パワー半導体チップ１０及び駆動用チップ６０の第２の面となる側には、金属からなる金属層１０１がそれぞれ第５の電極３２の第１の金属層３２ａ，第５の電極７２の第２の金属層７２ａよりも厚く形成されている。

次に、図１７Ａに示すように、キャリア基板１０２上に粘着シート１０３を配置して、所定の間隔ごとに、パワー半導体チップ１０と駆動用チップ６０とを並べる。その際、パワー半導体チップ１０と駆動用チップ６０の第２の面側が上方を向いて第１の面側の第１の電極、第２の電極が粘着シート１０３と対向するように配置される。

次に、図１７Ａの状態において樹脂でモールドする。モールド樹脂層１０４の厚みは、パワー半導体チップ１０及び駆動用チップ６０上の各金属層１０１がモールドされるまでの厚みとする。そして、キャリア基板１０２及び粘着シート１０３を除去する。

次に、図１７Ｂに示すように、第１の絶縁層２１となる絶縁層１０５を設けて、パワー半導体チップ１０の第１の電極１１、第２の電極１２及び駆動用チップ６０の第１の電極６１、第２の電極６２への貫通孔（コンタクトホール）１０５ａを形成する。

次に、図１７Ｃに示すように、第４の電極３１の第１の金属層３４、接続用電極７１の第１の金属層７４、第６の電極７３の第１の金属層７７を形成する。その際、金属層を形成して、パターニングして、不要な金属層を除去してもよい。

次に、モールド樹脂層１０４及び金属層１０１を所定の厚さまで研削してＣＰＭ等の研磨を行う。これと前後して、第２の絶縁層２２となる絶縁層１０６、第３の絶縁層２３となる絶縁層１０７を設けて、第４の電極３１の第１の金属層３４、接続用電極７１の第１の金属層７４、第６の電極７３の第１の金属層７７が露出するように、貫通孔（コンタクトホール）を形成する。この状態が図１７Ｄに示されている。

次に、図１７Ｅに示すように、第３の絶縁層２３となる絶縁層１０７の貫通孔に、第４の電極３１の第２の金属層３５、接続用電極７１の第２の金属層７５、第６の電極７３の第２の金属層７８を形成し、その上で、第４の電極３１の第３の金属層３６、接続用電極７１の第３の電極７６、第６の電極７３の第３の金属層７９を形成する。

それと前後して、裏面側に絶縁層２４となる絶縁層１０８を形成し、第５の電極３２における第１の金属層３２ａと第５の電極７２の第１の金属層７２ａが露出するように貫通孔を設ける。そして、第５の電極３２の第２の金属層３２ｂと第５の電極７２の第２の金属層７２ｂを形成し、その上で、第５の電極３２の第３の金属層３２ｃと第５の電極７２の第３の金属層７２ｃを形成する。

次に、図１７Ｆに示すように、パワー半導体モジュール２毎に、カットする。これにより、パワー半導体モジュール２が製造される。このようにして製造したパワー半導体モジュール２に対して、セラミック板５３，５４に搭載された金属板４０を上下から挟み、漏洩防止のための外枠などを取り付けると共に、グリースを塗布して冷却部５５を設ける（図１４参照）。

このように、本発明の第１０の実施形態に係るパワー半導体モジュール２の製造方法において、第５の電極３２と第５の電極７２を形成する際に、パワー半導体チップ１０及び駆動用チップ６０の第２の電極１３，６３に対してめっき、蒸着、スパッタを用いてＣｕなどの金属層１０１を、例えば１０μｍ以上厚く設け、チップ全体を樹脂でモールドし、研削、研磨などの工程を経ることにより、モールド部分を取り除き、金属層１０１を例えば５μｍまで薄くし、その上に、その他の金属層を設けることができる。

本発明の第９及び第１０の実施形態に係るパワー半導体素子１及びパワー半導体モジュール２の製造方法は、次のような構成である。
先ず、Ｃｕ層、Ａｌ層、Ｃｕ又はＡｌを含む合金層の何れかからなる金属層１０１が第３の電極１３，６３の裏面に形成された一又は複数のパワー半導体チップ１０、駆動用チップ６０を同一面として例えば粘着シート１０３に並べ（図１６Ａ，図１７Ａ）、
次に、金属層１０１を含んでパワー半導体チップ１０の外周側面を樹脂層（例えばモールド樹脂層１０４）で囲み、その際、金属層１０１が露出しないように樹脂層（例えばモールド樹脂層１０４）を設け、
そして、少なくとも金属層１０１が部分的に取り除かれるまで金属層１０１及び樹脂層（例えばモールド樹脂層１０４）を研削、研磨して部分的に取り除く。
これにより、囲み部２０でパワー半導体チップ１０を囲み、かつパワー半導体チップ１０の第２の面側に第５の電極３２の第１の金属層３２ａ（及び第５の電極７２の第１の金属層７２ａ）を設けることができる。

また、一又は複数のパワー半導体チップ１０において第１の面側に絶縁層１０５を形成し、所定の箇所に貫通孔１０５ａを設けて、当該貫通孔１０５ａに第４の電極３１の第１の金属層３４を形成する。また、第１の面側に絶縁層１０６を形成し、所定の箇所に貫通孔１０６ａを設けて、当該貫通孔１０６ａに第４の電極３１の第２の金属層３５を形成する。また、同様に、第４の電極３１の第３の金属層３６を形成する。このようなプロセスを繰り返すにより、パワー半導体チップ１０の第１の面側に複数の金属層により再配線層が形成され、パワー半導体チップ１０の第１の電極１１（図１０のメインセル領域１６Ａ）よりも広い領域に、第４の電極３１を形成することができる。接続用電極７１、第６の電極７３についても、パワー半導体チップ１０の第１の面側に複数の金属層により再配線層が形成される点において同様である。

ここで、パワー半導体チップ１０の一例を説明する。図１８は、パワー半導体チップ１０の一例を示す断面図である。図１８の左側は、メインセル領域１６Ａの一部の断面図であり、図１８の右側はパワー半導体チップ１０の終端領域１４Ａの断面図である。パワー半導体チップ１０は、例えば次のようなプレーナー型のＭＯＳ構造を有する。ドレイン領域１１０がパワー半導体基板により構成されており、そのドレイン領域１１０に裏面電極（「下部電極」ともいう。）としてのドレイン電極１１１が形成され、ドレイン領域１１１上にドリフト領域１１２が設けられている。このドレイン領域１１２は、一方のカラム１１２ａと他方のカラム１１２ｂ（例えばＮカラムとＰカラム）から構成されている。ＮカラムとはＮ型ドリフト領域であり、ＰカラムとはＰ型ドリフト領域である。ドリフト領域１１２の表面領域にはボディ領域１１３が形成されており、ボディ領域１１３内にソース領域１１４及びボディコンタクト領域１１５が形成されている。ソース領域１１４の半導体表面にはゲート絶縁層１１６を介在してゲート電極１１７が形成されている。ゲート電極１１７上には層間絶縁層１１８が形成されており、層間絶縁層１１８上にソース電極１１９が形成されている。図示では、プレーナー型を示しているが、トレンチ型であってもよい。また、ＭＯＳの代わりにＩＧＢＴであってもよい。

終端領域１４Ａの構造としては、図１８の右側に示すように、ドリフト領域１１２の表面領域に、ＧＲ（ガードリング）層１２１が形成されており、ガードリング金属層１２２が形成されている。終端領域１４Ａの構造としては、これ以外に、リサーフ構造でもフィールドプレート構造でもこれらの組み合わせであってもよい。

一つのパワー半導体モジュールにおいて、一組のパワー半導体チップ１０を互いに接続して、上アーム及び下アームをそれぞれ構成するようにしてもよい。また、組数は一組でも二組でも三組でもよい。

［第１２の実施形態］
本発明の第１２の実施形態に係るパワー半導体モジュールは、前述した一又は複数のパワー半導体素子１を備え、第４の電極３１の一部としてパワー半導体チップ１の厚み方向外側に露出した金属層（例えば第３の金属層３１）が外部端子に導通し得るように設けられてなる。

図１９Ａは本発明の第１１の実施形態に係るパワーモジュール３の斜視図であり、図１９Ｂは本発明の第１１の実施形態に係るパワーモジュール３の一部分解図である。本発明の第１１の実施形態に係るパワー半導体モジュール３は、第１のセラミック板１３１と、第２のセラミック板１３２と、第１のセラミック板１３１の非対向面側に設けられた金属板１３３と、第２のセラミック板１３２の非対向面側に設けられた金属板１３４と、第１のセラミック板１３１の対向面側に設けられた複数の金属板１３５ａ，１３５ｂ，１３５ｃと、第２のセラミック板１３２の対向面側に設けられた複数の金属板１３６ａ，１３６ｂとが設けられ、一又は複数のパワー半導体素子１が挟まれて、金属板１３５ａ，１３５ｂ，１３５ｃと金属板１３６ａ，１３６ｂにより、パワー半導体素子１の対応する第４の電極３１，第５の電極３２，第６の電極３３が半田又は導電性接合材を介して導通可能に構成されている。

図示する形態では、４つのパワー半導体素子１が配置されている。絶縁性の枠材１３７が第１のセラミック板１３１と第２のセラミック板１３２の対向面側に挟まれており、枠材１３７には４つの開口部１３７ａが設けられており、開口部１３７ａにそれぞれパワー半導体素子１が設けられている。図示するように、隣り合う開口部１３７ａの対には、第１のセラミック板１３１側にパワー半導体素子１の第４の電極３１及び第６の電極３３が向くように配置され、残りの開口部１３７ａの対には、第１のセラミック板１３１側にパワー半導体素子１の第５の電極３２が向くように配置されている。

図２０Ａは第１のセラミック板１３１及びそれに設けられている金属板の平面図であり、図２０Ｂは第１のセラミック板１３１及びそれに設けられている金属板の底面図である。図２０Ｂに示すように、第１のセラミック板１３１の非対向面側には周縁部を除いて金属板１３３が設けられており、第１のセラミック板１３１の対向面側には、複数の金属板１３５ａ，１３５ｂ，１３５ｃが設けられている。金属板１３５ａ，１３５ｂ，１３５ｃは、対応するそれぞれパワー半導体素子１の第４の電極３４，第５の電極３５，第６の電極３６と電気的に接続し得るように、絶縁層１３８ａ，１３８ｂ，１３８ｃにはパターンが形成されている。図２０Ａに示すように、パワー半導体素子１の第６の電極３３が金属板１３５ａと接続するように絶縁層１３８ａが開口している。パワー半導体素子１の第４の電極３１が金属板１３５ｂと接続するように絶縁層１３８ｂが開口している。パワー半導体素子１の第５の電極３２が金属板１３５ｃと接続するように絶縁層１３８ｃが開口している。各金属板１３５ａ，１３５ｂ，１３５ｃは、第１のセラミック板１３１の外周縁から外方向に突出しており、その突出した部分により、外部に接続されるように外部端子１３５ｄ，１３５ｅ，１３５ｆ，１３５ｇが形成されている。ここで、外部端子１３５ｅと外部端子１３５ｆは、同一の金属板１３５ｂにより形成されており、一方が例えばソース電極の端子となり、他方が補助ソース電極の端子となる。ここで、補助ソース端子を設けることにより、制御電極からの制御信号、例えばゲート信号の電位基準点をパワー半導体チップ１０のチップ電極におくことができ、ゲート信号の電位基準点がパッケージ外となることによって生じるパッケージ内のチップまでの配線で生じる寄生インダクタンスでの電圧降下が生じないようにしている。

図２１Ａは第２のセラミック板１３２及びそれに設けられている金属板の平面図であり、図２１Ｂは第２のセラミック板１３２及びそれに設けられている金属板の底面図である。図２１Ｂに示すように、第２のセラミック板１３２の非対向面側には周縁部を除いて金属板１３４が設けられており、第２のセラミック板１３２の対向面側には複数の金属板１３６ａ，１３６ｂが設けられている。金属板１３６ａ，１３６ｂは、対応するそれぞれパワー半導体素子１の第４の電極３１，第５の電極３２，第６の電極３３と電気的に接続し得るように、絶縁層１３９ａ，１３９ｂにはパターンが形成されている。図２１Ａに示すように、パワー半導体素子１の第６の電極３３が金属板１３６ａと接続するように絶縁層１３９ａが開口している。パワー半導体素子１の第４の電極３１、パワー半導体素子１の第５の電極３２が金属板１３６ｂと接続するように絶縁層１３９ｂが開口している。各金属板１３６ａ，１３６ｂは、第２のセラミック板１３２の外周から外方向に突出しており、その突出した部分により、外部に接続されるように外部端子１３６ｄ，１３６ｅ，１３６ｆ，１３６ｇが形成されている。ここで、外部端子１３６ｅと外部端子１３６ｆのうち、一方がソース電極の端子となり、他方が補助ソース電極の端子となる。

好ましくは、第１のセラミック板１３１の金属板１３５ｂと金属板１３５ｃとには、それぞれ対応する絶縁層１３８ｂ，１３８ｃに開口が設けられており、当該開口によって金属板１３５ｂと金属板１３５ｃとの間にスナバコンデンサ１４０（図２２参照）が設けられている。

図２２は、図１９Ａに示すパワー半導体モジュール３について各部品間の状況が分かるように、２枚のセラミック板で挟んだ方向に仮に組み立てた際の各平面図である。図２２の左上に示すように、第１のセラミック板１３１が金属板１３５ａ，１３５ｂ，１３５ｃを上面として配置される。図２２では、絶縁層１３７ａ，１３７ｂ，１３７ｃは図示していない。その上に、図２２の左中央に示すように、枠体１３７が配置される。図２２の左下に示すように、枠材１３７の開口部１３７ａにそれぞれパワー半導体素子１が配置される。その際、下側の金属板１３５ａ，１３５ｂ，１３５ｃに、パワー半導体素子１の第６の電極３３，第４の電極３１，第５の電極３２が接続し得るように配置される。必要に応じて、枠体１３７の中央の開口部１３７ｂに下向きに電極を有するようにスナバコンデンサ１４０が配置される。そして、図２２の右に示すように、第２のセラミック板１３２が金属板１３６ａ，１３６ｂを下面として配置される。その際、パワー半導体素子１の第６の電極３３が上側の金属板１３６ａに接続し得るように配置される。図２２では、絶縁層１３９ａ，１３９ｂ，１３４，金属板１３４は図示しておらず、下側の部材との関係を示すために必要な範囲において点線で下側の部材を示している。なお、各金属板１３５ａ，１３５ｂ，１３５ｃ，１３６ａ，１３６ｂとパワー半導体素子１の対応する第４の電極３１、第５の電極３２、第６の電極３３とは、半田又は導電性接合材を用いて接続される。

図２３は、図１９Ａに示すパワー半導体モジュール３の等価回路を示す図である。パワー半導体素子１は、構成上、パワートランジスターとダイオードとが並列接続されて構成されている。スナバコンデンサＣと抵抗ＲとがＰとＮとの間に設けられている。Ｇ１、Ｇ２はゲートの外部端子、Ｓ１、Ｓ２は補助ソースの外部端子、Ｏｕｔ（Ｕ）は出力の外部端子である。これにより、上アーム及び下アームが構成されている。

以上のように、本発明の第１２の実施形態に係るパワー半導体モジュール３は、第１のグループ３Ａに属する複数のパワー半導体素子１と、第２のグループ３Ｂに属する複数のパワー半導体素子１とを備え、第１のグループ３Ａ及び第２のグループ３Ｂの複数のパワー半導体素子１のそれぞれが、第１の実施形態に係る構成を備えている。すなわち、パワー半導体素子１が、第１の面側に第１の電極１１と第２の電極１２とを備え、第１の面と逆側である第２の面側に第３の電極１３を備え、第１の電極１１がメインセル領域に設けられたパワー半導体チップ１０と、対応するパワー半導体チップ１の第１の電極１１と導通し得るように設けられ、対応するパワー半導体チップ１の外周縁から外側に張り出した張り出し部を有する第４の電極３１と、対応するパワー半導体チップ１の第３の電極１３と導通し得るように設けられた第５の電極３２と、対応するパワー半導体チップ１の第２の電極１２と導通し得るように設けられた第６の電極３３と、を備えている。第１のグループ３Ａにおけるそれぞれのパワー半導体素子１の第４の電極３１及び第６の電極３３が、第２のグループ３Ｂにおけるそれぞれのパワー半導体素子１における第５の電極３２と同一の方向に向けて配置されている。すなわち、第２のグループ３Ｂにおけるそれぞれのパワー半導体素子１の第４の電極３１及び第６の電極３３が、第１のグループ３Ａにおけるそれぞれのパワー半導体素子１における第５の電極３２と同一の方向に向けて配置されている。第１のグループ３Ａにおけるそれぞれのパワー半導体素子１の第４の電極３１、第１のグループ３Ａにおけるそれぞれのパワー半導体素子１の第５の電極３２、第１のグループ３Ａにおけるそれぞれのパワー半導体素子の第６の電極３３、第２のグループ３Ｂにおけるそれぞれのパワー半導体素子１の第４の電極３１、第２のグループ３Ｂにおけるそれぞれのパワー半導体素子１の第５の電極３２、第２のグループ３Ｂにおけるそれぞれのパワー半導体素子１の第６の電極３３が、グループ毎に、第４の電極３１、第５の電極３２及び第６の電極３３毎の対応する外部端子を構成する金属板１３５ａ，１３５ｂ，１３５ｃ，１３６ａ，１３６ｂによって、外部端子に導通し得るように設けられている。図２０Ａ、図２０Ｂ、図２１Ａ及び図２１Ｂにおいて、金属板１３５ａ，１３５ｂ，１３５ｃ，１３６ａ，１３６ｂは、それぞれ対応する第１のセラミック板１３１，第２のセラミック板１３２に保持されるので肉薄でよく、金属（合金を含む）からなる層であってもよい。このことから、金属板１３５ａ，１３５ｂ，１３５ｃ，１３６ａ，１３６ｂは、金属（合金を含む）からなる層の意味を含めて外部への接続用電極と呼ぶことができる。

本発明の実施形態に係るパワー半導体素子１では、多層配線層を用いて一又は複数のパワー半導体チップを再配線するため、ワイヤーレス、リードフレームレス構造であって、ワイヤーやリードフレームを用いた場合と比較して、インダクタンスを小さくすることができる。また、多層配線構造により、通電のみならず、熱伝導により放熱が可能となる。複数のパワー半導体チップを一つにパッケージさせることにより、一つのパワー半導体チップの出力の自然数倍の出力を得ることが容易となる。本発明の各実施形態に係るパワー半導体素子１及びパワー半導体モジュール２，３は、浸漬させることで水冷することができる。パワー半導体素子１に有するパワー半導体チップ１０の数に応じて、ドローンなどの小型ロボット、データセンター、電車、電気自動車などに適用し得る。

ＧａＮなどのように半導体材料により小さな出力しか有しないパワー半導体チップであっても、多層配線層によりパワー半導体チップのソース、ゲート、ドレインをそれぞれ接続することが可能となる。

従来、パワー半導体チップが小さいため、チップにワイヤーやリードフレームを接続することが難しいため、量産化することができない。また、チップに１本ずつワイヤーやリードフレームを接続することができなければワイヤー、リードフレームのため、大電流を流すことが難しい。また、チップ内のジャンクション部（熱発生部分）からの熱を外に伝達することが難しい。小さな出力、小さなチップを有するパワー半導体デバイスの技術においては、コスト増につながるために再配線層は従来用いられていなかった。しかしながら、本発明の実施形態のように、一又は複数のパワー半導体チップにおける第１の電極、第２の電極、第３の電極をそれぞれ再配線層により外部端子にそれぞれ接続することにより、張り出し部を有する電極を設けることができ、これにより、大電流を流し、かつ放熱することも可能となる。

本発明の何れの実施形態においても、再配線層を構成する各電極は、熱伝導のよい材料からなる層を含む積層構造を有している。熱伝導のよい材料からなる層（例えば第１の金属層）は、１００μｍｍ～３００μｍ（少なくとも７５μｍ、好ましくは１００μｍ）の厚みを有している。これにより、パワー半導体チップ内で生じた熱を当該第１の金属層を経由して外部に伝達することができ、かつ、電流を流すことができる。特に、第１の金属層は、厚みの方向に対して断面積が大きくなることから、電流密度も徐々に小さくすることができる。

［その他］
以下、前述した本発明の実施形態に適用される各種バリエーションについて説明する。
図２４Ａ及び図２４Ｂは、パワー半導体素子１における第４の電極のパターンを示す図である。図２、図９に示された部材と同一の符号を付している。第４の電極３１は、図２４Ａに示すように、メインセル領域１６Ａに重なる部分３４ｃと、終端領域からチップ外周縁に至るまでの領域と重なり合う部分３４ｄと、囲み部２０と重なり合う部分３４ｅと、を有している。ここで、部分３４ｄは、部分３４ｃと部分３４ｅとを架橋する部分であり、＋ｘ方向、－ｘ方向のみに張り出した部分と、＋ｙ方向に張り出した部分の３つの部分で構成されている。これにより、部分３４ｃと部分３４ｅとの間に第４の電極３１となる金属層が設けられていない領域が存在する。これにより、応力分散をすることができる。

図２４Ｂに示すように、第４の電極３１は、メインセル領域１６Ａに重なる部分３４ｃと、終端領域からチップ外周縁に至るまでの領域と重なり合う部分３４ｄと、囲み部２０と重なり合う部分３４ｅと、を有している。図２４Ｂに示す第４の電極３１は、図２４Ａとは異なり、部分３４ｇがメインセル領域１６Ａのうちゲート電極が設けられている領域と重なり合う部分３７ｃによりｘ軸方向で挟まれるように設けられている。

［試作例］
次に試作例を説明する。図２５は、試作したサンプルの顕微鏡像であり、上左側が第１の面側であり、上右側が第２の面側であり、下左、下右にそれぞれ顕微鏡像についての線図である。下側には、顕微鏡像についてのイメージを示している。図２５に示すように、パワー半導体チップの第１の面の大部分がメインセル領域（ソース電極）であり、そのメインセル領域の半分の領域に導通するように第４の電極３１が設けられており、第４の電極３１は、延出部３４ｂによりｘ方向、ｙ方向にパワー半導体チップ１０の外に延びた張り出し電極を備えている。パワー半導体チップ１０の第１の面の残りの半分の領域の一部に第６の電極（ゲート電極）３２が設けられており、第６の電極からｙ方向に沿って終端領域上に設けられた絶縁層上でｙ方向に張り出し電極が設けられている。一方、パワー半導体チップ１０の第２の面にはその全面に第３の電極（ドレイン電極）が設けられ、その面上に第５の電極３２が設けられている。

図２６は、熱過度特性の測定結果を示す図である。サンプルとしては、ダイオード型のパワースイッチ素子を用いて、第１の面から冷却したケース１（Ｃａｓｅ１）の場合と、第２の面から冷却したケース２（Ｃａｓｅ２）の場合とで測定している。いずれのケースについても水冷ユニットとの間にグリースを設けた場合と設けていない場合とで測定をした。測定にはＴ３Ｓｔｅｒを用いた。図２６の横軸は伝熱経路の熱抵抗（累積熱抵抗）Ｒ_ｔｈ［Ｋ／Ｗ］を示し、縦軸が熱容量（累積熱容量）Ｃ_ｔｈ［Ｗｓ／Ｋ］を示している．グラフの左端が熱源（チップ）を示しており、右側になるにつれて熱源から遠くなって、大気（環境温度）で発散している。途中の曲線が実装構造の伝熱経路の熱特定をあらわしており、傾きが大きい部分が熱抵抗の低い構造を示し、傾きが小さい部分が熱抵抗の高い構造を示している。第１の面から冷却した場合、第２の面から冷却した場合よりも、冷却効率が高いことが分かる。

図２６から、第１の面から冷却したケース１の場合、第２の面から冷却したケース２の場合の何れも、水冷ユニットにグリースを設けた方が、熱伝導性がよいことが分かった。グリースを設けた場合において、第１の面から冷却したケース１の場合、上面の電極から放熱し、第２の面から冷却したケース２の場合と比較して、熱抵抗Ｒ_ｔｈが約６０％減少して約４０％になっている。

図２７Ａ及び図２７Ｂは、サンプルの電気特性の測定結果を示す図である。図２７Ａに示すように、ゲート電圧をパラメータとしたときのソース・ドレイン電圧に対するドレイン電流特性を示す図である。ゲート電圧を７Ｖ，９Ｖ，１１Ｖ，１３Ｖ，１５Ｖとしたときのソース・ドレイン電圧に対するドレイン電流である。ソース・ドレイン電圧２Ｖ、ドレイン電流２０Ａのパワー半導体素子を作製されていることを確認した。カーブトレーサを用いてゲート・ソース間をショート状態にしてソース・ドレイン間に電圧を印加してソース・ドレイン間に流れる電流を測定した。その結果を示す図２７Ｂから、耐圧を求めたところ、９００Ｖと高耐圧であることを確認した。

なお、発明の各実施形態は、一つの実施形態について、他の実施形態の一部を組み込んだり、適宜変更してもよいことは言うまでもない。

１：パワー半導体素子
２，３：パワー半導体モジュール
１０：パワー半導体チップ
１１：第１の電極
１２：第２の電極
１２Ａ：第２の電極が設けられる領域
１３：第３の電極
１４：終端構造部
１４Ａ：終端領域
１５：チップ外周縁（外周縁）
１６Ａ：メインセル領域
２０：囲み部
２１：第１の絶縁層
２１ａ，２１ｂ：貫通孔
２２：第２の絶縁層
２３：第３の絶縁層
２４：第４の絶縁層
２５：第１の絶縁層
２６：第４の絶縁層
３０：多層配線部
３１：第４の電極
３２：第５の電極
３２ａ：第１の金属層
３２ｂ：第２の金属層
３２ｃ：第３の金属層
３３：第３の電極
３４：第１の金属層
３４ａ：埋設部
３４ｂ：延出部
３４ｃ：メインセル領域と重なり合う部分
３４ｄ：終端領域からチップ外周縁に至るまでの領域と重なり合う部分
３４ｅ：囲み部と重なり合う部分（張り出し部）
３５：第２の金属層
３６：第３の金属層
３７：第１の金属層
３７ａ：埋設部
３７ｂ：延出部
３７ｆ：接続部
３７ｃ：ゲート電極が設けられる領域と重なり合う部分
３７ｄ：終端領域からチップ外周縁に至るまでの領域と重なり合う部分
３７ｅ：囲み部と重なり合う部分（張り出し部）
３８：第２の金属層
３９：第３の金属層
４０，４１，４２，４３：金属板
４４，４５：セラミック板
５０，５１，５２：冷却部
６０：駆動用チップ
６１：第１の電極
６２：第２の電極
６３：第３の電極
６４：終端構造部
７１：接続用電極
７２：第５の電極
７２ａ：第１の金属層
７２ｂ：第２の金属層
７２ｃ：第３の金属層
７３：第６の電極
７４：第１の金属層
７４ａ，７４ｂ：埋設部
７４ｃ：延出部
７５：第２の金属層
７６：第２の金属層
７７：第１の金属層
７８：第２の金属層
７９：第３の金属層
１０１：金属層
１０２：キャリア基板
１０３：粘着シート
１０４：モールド樹脂層
１０５，１０６：絶縁層
１０５ａ，１０６ａ：貫通孔（コンタクトホール）

Claims (17)

1. 第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられたパワー半導体チップと、
   前記パワー半導体チップの前記第１の面側に前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
   を備える、パワー半導体素子。
2. それぞれが、第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられた、複数のパワー半導体チップと、
   複数の前記パワー半導体チップのそれぞれの前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
   を備える、パワー半導体素子。
3. さらに、前記パワー半導体チップの前記第２の面側に前記第３の電極と導通し得るように設けられる第５の電極を備える、請求項１又は２に記載のパワー半導体素子。
4. 前記第５の電極が、前記第３の電極の前記第１の電極と逆側に設けられる第１の金属層と、前記第１の金属層の前記第１の電極と逆側に設けられる第２の金属層とを含んで構成されており、
   前記第１の金属層が、Ｃｕ層、Ａｌ層、Ｃｕ又はＡｌを含む合金層である、
   請求項３に記載のパワー半導体素子。
5. 前記パワー半導体チップの前記第１の面側には、前記パワー半導体チップの前記外周縁と前記メインセル領域との間に、終端構造部が設けられ、
   絶縁層が少なくとも前記終端構造部上に設けられ、
   前記第４の電極は、その一部が前記絶縁層の貫通孔内に設けられて前記第１の電極と導通し得るように構成されており、上面視にて前記第１の電極と少なくとも部分的に重なり合いかつ前記終端構造部上の前記絶縁層と少なくとも部分的に重なり合うように設けられた第１の金属層を有する、
   請求項１乃至３の何れか１項に記載のパワー半導体素子。
6. 前記第４の電極は、前記絶縁層と逆側の前記第１の金属層上に設けられた第２の金属層を含んで構成されており、
   前記張り出し部が、少なくとも前記第２の金属層の一部で構成されている、
   請求項５に記載のパワー半導体素子。
7. 前記第１の金属層が、Ｃｕ層、Ａｌ層、Ｃｕ又はＡｌを含む合金層である、
   請求項５又は６に記載のパワー半導体素子。
8. 前記第４の電極のうち、上面視で、一つの前記パワー半導体チップにおける前記メインセル領域に対して、前記パワー半導体チップ外の領域の面積割合が、一つの前記パワー半導体チップ当たり２０％以上である、
   請求項１乃至７の何れか１項に記載のパワー半導体素子。
9. 第６の電極が、前記パワー半導体の第１の面側に前記第２の電極と導通し得るように設けられ、
   前記第６の電極が前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する、
   請求項１乃至８の何れか１項に記載のパワー半導体素子。
10. 前記パワー半導体チップの前記第１の面側には、前記パワー半導体チップの前記外周縁と前記メインセル領域との間に、終端構造部が設けられ、
    絶縁層が少なくとも前記終端構造部上に設けられ、
    第６の電極は、その一部が前記絶縁層の貫通孔内に設けられて前記第２の電極と導通し得るように構成されており、上面視にて前記第２の電極と少なくとも部分的に重なり合いかつ前記終端構造部上の前記絶縁層と少なくとも部分的に重なり合うように設けられた第１の金属層と、上面視にて前記第２の電極と重ならないように前記第２の電極から離隔して前記絶縁層と逆側の前記第１の金属層上に設けられた第２の金属層とを含んで構成されている、
    請求項１乃至３に記載のパワー半導体素子。
11. 前記第６の電極における張り出し部が、前記第２の金属層を含んで構成されている、
    請求項１０に記載のパワー半導体素子。
12. 前記パワー半導体チップの外周側面を囲む絶縁性の囲み部を更に備えており、前記第４の電極の張り出し部が前記囲み部上に設けられている、請求項１乃至１１の何れか１項に記載のパワー半導体素子。
13. 前記囲み部の前記第４の電極と逆側の面が、前記第５の電極の一部として前記第１の電極と逆側に設けられる第１の金属層と面一であり、当該第１の金属層が前記囲み部の厚み方向外側から突出していない、請求項１２に記載のパワー半導体素子。
14. 一又は複数の請求項１乃至１３の何れか１項に記載のパワー半導体素子を備え、
    外部端子に導通し得るように前記第４の電極の一部として前記パワー半導体チップの厚み方向外側に金属層が設けられた、
    パワー半導体モジュール。
15. 第１のグループに属する複数のパワー半導体素子と、
    第２のグループに属する複数のパワー半導体素子と、
    を備え、
    前記第１のグループ及び前記第２のグループの前記複数のパワー半導体素子のそれぞれが、
    第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられたパワー半導体チップと、
    対応する前記パワー半導体チップの前記第１の電極と導通し得るように設けられ、対応する前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
    対応する前記パワー半導体チップの前記第３の電極と導通し得るように設けられた第５の電極と、
    対応する前記パワー半導体チップの前記第２の電極と導通し得るように設けられた第６の電極と、
    を備えており、
    前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極及び前記第６の電極が、前記第２のグループにおけるそれぞれの前記パワー半導体素子における前記第５の電極と同一の方向に向けて配置されており、
    前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極、前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第５の電極、前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第６の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第５の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第６の電極が、グループ毎に、前記第４の電極、前記第５の電極及び前記第６の電極毎の対応する外部端子に導通し得るように設けられている、
    パワー半導体モジュール。
16. 前記第１のグループにおけるそれぞれの前記パワー半導体素子、前記第２のグループにおけるそれぞれの前記パワー半導体素子の少なくとも何れかは、複数のパワー半導体チップを有する、請求項１５に記載のパワー半導体モジュール。
17. 前記第１のグループにおけるそれぞれの前記パワー半導体素子の第４の電極と、前記第２のグループにおけるそれぞれの前記パワー半導体素子の第５の電極との間に、コンデンサが設けられている、請求項１５又は１６に記載のパワー半導体モジュール。

Images