JP5331322B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5331322B2
JP5331322B2 JP2007243218A JP2007243218A JP5331322B2 JP 5331322 B2 JP5331322 B2 JP 5331322B2 JP 2007243218 A JP2007243218 A JP 2007243218A JP 2007243218 A JP2007243218 A JP 2007243218A JP 5331322 B2 JP5331322 B2 JP 5331322B2
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
layer
semiconductor element
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007243218A
Other languages
English (en)
Other versions
JP2009076611A (ja
Inventor
靖 池田
真人 中村
松吉　　聡
康二 佐々木
真二 平光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007243218A priority Critical patent/JP5331322B2/ja
Priority to CN2008102134946A priority patent/CN101393901B/zh
Priority to DE102008046724.3A priority patent/DE102008046724B4/de
Publication of JP2009076611A publication Critical patent/JP2009076611A/ja
Application granted granted Critical
Publication of JP5331322B2 publication Critical patent/JP5331322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、鉛フリーはんだ材を用いた半導体装置、およびその製造方法に関し、特に高温環境下に置かれうる半導体装置、例えば交流発電機の交流出力を直流出力に変換する車載用交流発電機（オルタネータ）に使用される半導体装置に関するものである。
高温下で置かれうる半導体装置として、例えばエンジンの回転駆動力にて回転される電気子巻線に誘起される交流を直流に変換する車両用交流発電機に用いられる半導体装置では、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５に示されるように、厳しい温度サイクルに耐えるよう半導体素子と電極との熱膨張率の差に基づく熱応力を低減するような構造をしている。またエンジン近傍に設置されることから半導体装置に対して２００℃の耐熱温度が要求される。そのため、半導体素子の接続には例えば固相線が３００℃付近の高鉛はんだ（例えば９５重量％のＰｂと５重量％のＳｎを含む固相線３００℃液相線３１４℃のＰｂ−Ｓｎ合金）が接続に使用される。
しかしながら、環境保護の観点から、環境負荷が大きい鉛を排除した接続材料を使用した半導体装置が要求されるようになってきている。鉛を含まず高鉛はんだに近い融点を有する鉛を使わないはんだ材料としては、Ａｕ−２０Ｓｎ（共晶、２８０℃）、Ａｕ−１２Ｇｅ（共晶、３５６℃）、Ａｕ−３．１５Ｓｉ（共晶、３６３℃）等のＡｕ系材料があるが、極めて高コストである。またＡｕ含有率が比較的少ないＡｕ−２０Ｓｎの場合、硬はんだであるため、大面積の接続では十分な応力緩衝ができず、半導体素子が破損しやすい欠点がある。
また、融点２００℃以上のＳｎ−３Ａｇ−０．５Ｃｕ等のＳｎ系中温はんだは、部品を基板に実装するために広く用いられており、１５０℃以下では良好な接続信頼性を有する。しかしながら、２００℃以上の使用環境で長時間保持すると、接続界面で界面反応が進み、ボイドの形成および金属間化合物層の成長等により、接続信頼性が低下する問題がある。このほか、パワーモジュールやＬＥＤ等においても、通電時の発熱に起因する接続界面でのボイドの形成が接続信頼性低下を引き起こしている。
ここで、Ｓｎ系はんだの界面反応を抑制する手法としては、特許文献６には、Ｃｕ：０．１〜２重量％、Ｎｉ：０．００２〜１重量％、残部ＳｎからなるＳｎ系はんだを使用することによって、Ｃｕの添加により被接続材のＣｕ食われを抑止すると同時に、Ｎｉ添加により接続界面におけるＣｕ６Ｓｎ５、Ｃｕ３Ｓｎ等の金属間化合物の成長を抑制することが可能であることが報告されている。また、特許文献７にはんだバンプ形成において、被接続材表面に、Ｓｎ系はんだと反応して金属間化合物を形成する２種類の金属層を設けて、そこにＳｎ系はんだボールを接続することで、接続界面にＳｎを含む２〜３種の元素からなる金属間化合物層を薄く形成することにより、界面反応を抑制することが可能であることが報告されている。
特開平７−２２１２３５号公報 特開平７−１６１８７７号公報 特開２００２−１４２４２４号公報 特開２００２−２６１２１０号公報 特開２００２−３５９３２８号公報 特許第３１５２９４５号公報 特開２００２−２８０４１７号公報
しかし、上記した従来技術においては、以下の点について配慮がなされておらず、高温環境下で使用される半導体装置や通電時の発熱によって高温状態におかれる半導体装置、特に車載用交流発電機（オルタネータ）に使用される半導体装置やパワーモジュールへの適用は困難であった。
上記特許文献６の場合、Ｎｉ添加により界面反応は抑制されるものの、Ｃｕ６Ｓｎ５、Ｃｕ３Ｓｎが常に化合物層を形成するＣｕとＳｎ系はんだが接しているため、２００℃以上の高温下でＣｕ−Ｓｎ化合物が成長していき信頼性が低下するおそれがある。
一方、上記特許文献７の場合、はんだ最近接に形成された第１の金属間化合物層が、Ｓｎ系はんだと第１の金属間化合物層下に形成された第２の金属層のバリア層となるため、界面反応抑制効果は大きいと考えられる。しかしながら、２種類の金属層を設けるため、めっき工程が増加する、選択的に局所めっきをすることが高コストになる、電極を設けることができない構造の場合は金属層形成が困難になる等の問題がある。また、接続面最表面に形成された金属層を接続時にＳｎ系はんだと反応させてバリア層とする必要があるため、最表面に形成された金属層が厚いと、接続時に未反応の最表面金属層が残存してしまいバリア層の効果が十分に得られない、完全に最表面金属層を反応させるのに接続時間を長くする等のプロセスの調整が必要となるといった問題が生じる可能性がある。一方、最表面の金属層が薄い場合、界面反応を抑制するためのバリア層が薄くなり、２００℃以上の高温下では十分に界面反応を抑制できないおそれがある。
また、オルタネータダイオードのように数１０Ａの大電流を流す必要がある場合、電流のオン/オフの繰り返しにより、半導体素子接続部において図１のようなボイドが生成するおそれがある。これは、通電して半導体素子が発熱した際に接続部に生じる温度勾配、あるいは応力集中等が原因となって、接続部はんだ中に存在する化合物が移動し、それに伴って空孔が局所的に集まりボイドとなったと考えられる。
本発明は、環境負荷が小さく低コストで、２００℃以上の高温で長時間使用しても接続信頼性を維持でき、大電流のオン/オフに伴う半導体素子接続部周辺のボイド生成を抑制できる、鉛フリーはんだを用いた半導体装置およびその製造方法を提供するものである。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次の通りである。
（１）部材に半導体素子が搭載された半導体装置であって、前記部材と前記半導体素子とを接続する第一の接続部は、前記部材上に形成された第一のＮｉ系層と、前記第一のＮｉ系層上に形成されたＣｕ−Ｎｉ−Ｓｎ化合物を主体とする第一の金属間化合物層と、前記第一の金属間化合物層と前記半導体素子との間に形成されたＳｎ系はんだ層と、を有することを特徴とする半導体装置である。
（２）（１）記載の半導体装置であって、前記第一の接続部は、前記部材上に形成された前記第一のＮｉ系層と前記半導体素子とをＳｎ-(１〜１０)mass%Ｃｕ-(０．０５〜０．５)mass%Ｎｉはんだで接続してなることを特徴とする半導体装置である。
（３）半導体素子と、前記半導体素子の第一の面と第一の緩衝材を介して接続された支持電極体と、前記半導体素子の第二の面と第二の緩衝材を介して接続されたリード電極と、を有する半導体装置であって、前記半導体素子の第一の面と前記第一の緩衝材とを接続する第一の接続部は、前記半導体素子の第一の面上に形成された第一のＮｉ系層と、前記第一のＮｉ系層上に形成されたＣｕ-Ｎｉ-Ｓｎ化合物を主体とする第一の金属間化合物層と、前記第一の金属間化合物層と前記第一の緩衝材との間に形成されたＳｎ系はんだ層と、を有することを特徴とする半導体装置である。
（４）（３）記載の半導体装置であって、前記第一の接続部は、前記半導体素子の第一の面上に形成された前記第一のＮｉ系層と前記第一の緩衝材とをＳｎ-(１〜１０)mass%Ｃｕ-(０．０５〜０．５)mass%Ｎｉはんだで接続してなることを特徴とする半導体装置である。
（５）（３）又は（４）記載の半導体装置であって、前記支持電極体と前記第一の緩衝材との接続部は、２００℃においてＣｕ６Ｓｎ５相を含有するＳｎ系はんだで接続してなることを特徴とする半導体装置である。
（６）（１）記載の半導体装置であって、前記部材は、ベース基板であることを特徴とする半導体装置である。
（７）（１）記載の半導体装置であって、前記部材は、前記半導体素子と電気的に接続されたリードフレームであることを特徴とする半導体装置である。
本発明によれば、Ｓｎ系はんだの融点直下の拡散速度が速い温度域でも、Ｎｉ系めっき上に形成されたＣｕ-Ｎｉ-Ｓｎ化合物を主体とする化合物層がＳｎ系はんだとＮｉめっき間のバリア層となり接続界面の化合物成長を抑制すること、大電流による半導体素子の発熱で生じる半導体素子接続部周辺のボイドを抑制することにより、接続信頼性の高い半導体装置を得ることができる。
まず、本発明の特徴であるはんだ接続部の構造について説明する。
本発明のはんだ接続部２は、図２の通り、被接続部材１２上にめっき等により形成されたＮｉ系層１１と、Ｎｉ系層１１上に形成されたＣｕ-Ｎｉ-Ｓｎ化合物を主体とした化合物層１０と、Ｓｎ系はんだ層９とを有して構成される。この構造により、Ｃｕ-Ｎｉ-Ｓｎ化合物を主体とした化合物層１０がＮｉ系層１１とＳｎ系はんだ層９とのバリア層として機能するため、高温下におかれても界面反応を抑制し、接続界面の化合物層の成長およびそれにともなうボイド形成を抑制することができる。これは、例えば、Ｎｉ系層が形成された被接続部材１２同士の接続にＣｕ−Ｎｉ−Ｓｎ化合物相を有するはんだ箔１７を用いることで形成される。
ここで、本発明のはんだ接続部を形成するのに最適なはんだの組成について説明する。
図３は、各種の鉛フリーはんだ（Ｓｎ-３Ag-０.５Ｃｕ、Ｓｎ、Ｓｎ-３Ｃｕ、Ｓｎ-５Ｃｕ、Ｓｎ-７Ｃｕ）における２００℃放置時間とＮｉめっき消失厚さの関係を示したものであり、Ｓｎ−３Ａｇ−０．５Ｃｕについては高温放置によりＮｉめっき消失が顕著に進んでいるが、Ｃｕ濃度が５mass%以上の場合については、２００℃において界面反応はほとんど進んでいない。
ここで、はんだで接続する際に良好なぬれを得るために、液相線温度が接続温度以下となる組成のはんだを選択するのが好ましいところ、はんだのＣｕ濃度が１０mass%より多くなると、液相線温度が４５０℃より高くなるため、接続時に半導体素子を壊す恐れがある。一方で、はんだのＣｕ濃度が１mass%より低くなると、Ｎｉめっき上に拡散バリア層がほとんど形成されず、図３のＳｎおよび一般的な鉛を使わないはんだであるＳｎ-３Ag-０.５Ｃｕの場合のように、２００℃において界面反応が顕著に進むおそれがある。
それゆえ、Ｎｉめっき消失厚さの観点からみると、本発明のはんだ接続部を形成するのに最適なはんだ組成としては、Ｃｕ濃度が１mass%より多く１０mass%より少ない範囲であり、更に好ましくは５mass%より多く１０mass%より少ない範囲である。
一方、図４は、各種の鉛フリーはんだ（Ｓｎ-３Ag-０.５Ｃｕ、Ｓｎ、Ｓｎ-５Ｃｕ、Ｓｎ-５Ｃｕ-０.１５Ｎｉ）における熱疲労試験のサイクル数と半導体素子の接続部へのボイド生成数の関係を示したものであり、３５Ａの電流を半導体素子に流して半導体素子を２００℃まで発熱させた後、通電をやめて３０℃まで冷却することを繰り返して熱疲労試験を行った。
図４の通り、純Ｓｎでは、ほとんどボイドが生成しないのに対し、Ｓｎ-Ｃｕ系およびＳｎ-Ag-Ｃｕ系のはんだではサイクル数の増加につれてボイドが生成する。これは、上記熱疲労試験時のはんだ接続部内に存在する化合物相の移動がボイド生成に関わっているためである。すなわち、Ｓｎ-Ｃｕ系はんだの場合、はんだ内のＣｕ６Ｓｎ５相が多いほど、熱疲労試験時のボイド生成量が多くなり、Ｃｕ６Ｓｎ５相が少ないとＮｉめっき上に形成される拡散バリア層が薄くなり２００℃における高温耐性が低下する。２００℃においてＣｕ６Ｓｎ５相を含有するＳｎ系はんだにおいて、はんだ内のＣｕ６Ｓｎ５相を減らさずに、熱疲労試験時のボイド生成を抑制するには、Ｎｉの添加が効果的であり、図４のように、Ｓｎ-Ｃｕ系はんだにＮｉを添加した場合、Ｓｎ-Ｃｕ系はんだに比べてボイド生成速度が約２/３と遅くなる。
ここで、Ｓｎ-Ｃｕ系はんだを用いて接続した半導体素子側接続界面の断面写真を図５（ａ）に、これに対して熱疲労試験を９００サイクル実施した後の接続界面の断面写真を図５（ｂ）に、Ｓｎ-Ｃｕ-Ｎｉ系はんだを用いて接続し、同様に９００サイクルの熱疲労試験を実施した後の断面写真を図５（ｃ）に示す。Ｓｎ-Ｃｕ系はんだの場合、接続後に半導体素子接続界面にあったＣｕ-Ｓｎ化合物層が（図５（a））、９００サイクル後には化合物が移動して薄くなり、その近傍にボイドが生成している（図５（ｂ））。一方、Ｓｎ-Ｃｕ-Ｎｉ系はんだの場合、Ｓｎ-Ｃｕ系に比べると化合物層が残存し、ボイド生成量も少ない（図５（ｃ））。これは、Ｎｉ添加により熱疲労試験に対する化合物層の安定性が向上し、化合物が移動しにくくなったためである。このようなボイドは、半導体素子接続部以外の接続部では生成しない。Ｎｉの添加量が０.０５mass%Ｎｉより少なくなると、ボイド抑制効果がほとんど得られなくなる。また、Ｎｉの添加量が０.５mass%より多くなると、液相線温度が４５０℃より高くなるため、接続時に半導体素子電極がはんだに食われる、更には、半導体素子自体がはんだに食われる等により、半導体素子を壊す恐れがある。
上記検討の通り、ボイド発生防止の観点からみると、本発明のはんだ接続部を形成するのに最適なはんだ組成としては、Ｎｉを含有させることが有効であり、Ｎｉ濃度が０.０５mass%より多く０.５mass%より少ない範囲が好ましい。
また、本発明では、被接続部材に少なくともＮｉ、Ｎｉ-Ｐ、Ｎｉ-Ｂ等のＮｉ系層をめっき等により形成しておけばよく、特許文献７のように２種類の金属層を設ける必要は無いため、最小限の工程数で実施可能である。
なお、特許文献７のように、被接続部材に形成されたＮｉ層めっきの上にさらにＣｕ層予め形成し、Ｓｎ系はんだとの反応により化合物層を形成する手法では、図７のようにはんだ接続部以外にＣｕ層１５が残存し、高温下で酸化、湿度による腐食を生じるため、良好な接続部が得られない。仮に、局所めっき等でＣｕ層を設けた場合でも、Ｃｕ層が無い部分にはんだが濡れ広がり、図８のようにＮｉめっきとＳｎ系はんだとが直接反応する部分１６が形成されてしまう。この場合、Ｃｕ-Ｎｉ-Ｓｎ化合物のバリア層の無い部分で高温放置により界面反応が進むため、体積変化に伴うボイドが生じてしまう恐れがある。
一方、本発明の場合には、図６に示す通り、はんだが濡れた接続界面に、Ｓｎ系はんだ中のＣｕ-Ｎｉ-Ｓｎ化合物がＮｉ系層１１上に晶出、析出あるいは移動して、Ｎｉ系層１１とＳｎ系はんだ層２とのバリア層となるＣｕ-Ｎｉ-Ｓｎ化合物層１０が形成されるため、特許文献７のように被接続部材に単体金属の層を複数層設けておく必要はなく、接続後に化合物層が形成された領域以外に他の単体金属層が露出することがないため、接続信頼性の優れたはんだ接続部を得ることができる。
さらに、Ｓｎ系はんだ中のＣｕ-Ｎｉ-Ｓｎ化合物が晶出、析出あるいは移動してバリア層とする本発明においては、バリア層の厚さははんだに含まれる化合物量に依存するため、これを調整することで最適な厚さのバリア層を容易に形成することが可能である。
なお、はんだの供給形態については、はんだ箔１７に限られるものではなく、図１０に示すはんだペースト１８の形態や、図１１に示すワイヤ１９の形態等であっても同様に図２のはんだ接続部を形成しうるものであり、接続環境に応じて種々供給方法を選択すればよい。
次に、上記した本発明のはんだ接続部を有する半導体装置の具体例について説明する。
本発明の第一の実施形態は、図１２に記載の通り、車載用交流発電機に適用される半導体装置であり、Ｎｉめっきをした支持電極体４の上に、Ｓｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだ箔、その上に、Ｎｉめっきをした熱膨張率緩衝材(Ｃｕ-Ｍｏ合金もしくはＣｕ/インバー/Ｃｕ複合材)５、Ｓｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだ箔、Ｎｉ-Pめっきをした半導体素子１、Ｓｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだ箔、Ｎｉめっきをした熱膨張率差緩衝材(Ｍｏ)６、Ｓｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだ箔、ＮｉめっきをしたＣｕ板付Ｃｕリード電極体７を積み重ね、位置合わせ治具内に置き、熱処理炉にて、窒素に水素５０％を混合した還元性雰囲気で、３８０℃、４分の温度条件で接続し、続いて接続部周辺にシリコーンゴム８を注入後硬化させて、図２で示したはんだ接続部２、３を有する半導体装置が製造される。
この際、Ｎｉ-Ｐめっき又はＮｉめっきされた各部材とＳｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだとの各はんだ接続部は、図２のように、Ｎｉ系層の上にＣｕ-Ｎｉ-Ｓｎ化合物１０が晶出、析出あるいは移動して、Ｎｉ系層上にＣｕ-Ｎｉ-Ｓｎ化合物を主体とする化合物層が形成され、Ｓｎ系はんだ層２とＮｉ系層１１とのバリア層として働くため、２００℃以上の高温で長時間使用しても接続信頼性を維持できるはんだ接続部を有する半導体装置を提供することができる。なお、はんだ接続工程で、接続界面にはＣｕ-Ｎｉ-Ｓｎ化合物のほかＣｕ-Ｓｎ化合物も形成されるものの、ボイド発生抑制の観点からはＮｉ系層上のＣｕ-Ｎｉ-Ｓｎ化合物層がバリア層として働くため問題とならない。
ここで、第一の実施形態では、すべてのはんだ接続部において図２で示したはんだ接続構造を用いる例を示したが、少なくとも半導体素子との接続部で用いればよく、他の部材間の接続部においては、室温から２００℃においてＣｕ６Ｓｎ５相を含有するＳｎ系はんだを用いて接続しても構わない。はんだ中のＣｕ６Ｓｎ５相の析出等によりＮｉ系層上にＣｕ−Ｓｎ化合物層が形成されるため、高温耐熱でかつＮｉ系層消失を抑えることでき、ボイド発生の影響が問題とならない接続部においては有効である。
このように、半導体素子の接続部には、大電流に対してボイド生成しにくいＳｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだを使用し、その他の接続部には、２００℃の高温耐熱を有する図３に記載のＳｎ-５ＣｕのようにＣｕ６Ｓｎ５相を多く含有するＳｎ系はんだを用いた場合には、大電流のオン/オフにより生じる半導体素子周辺接続部のボイド抑制効果が高く、２００℃における高温放置に対して界面反応抑制効果の高い半導体装置が得られる。
なお、本実施形態の製造方法として、上記では全体構造を同時に接続するプロセスについて述べたが、いくつかの部品に分けて接続してもよい。また、室温から２００℃においてＣｕ６Ｓｎ５相を含有するＳｎ系はんだおよびＳｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだの両方を用いる場合には、２２０〜４５０℃、還元性あるいは不活性雰囲気で行うのがよい。この環境下で接続することにより、フラックスを使用しないで、良好な接続を行うことができる。また、不活性雰囲気で接続することで、はんだおよび部材の酸化を防止し、良好な接続を行うことができる。
また、本実施形態では、半導体素子１と支持電極体４との間、半導体素子１とリード電極７との間にそれぞれ緩衝材５、緩衝材６を設けた例を示したが、これらの緩衝材６は必須ではなく、図１３のように、半導体素子１と支持電極体４との間にのみ緩衝材５を用いても、また、いずれの箇所にも使用しない形態でもよい。勿論、緩衝材を設けた方が、半導体素子１と支持電極体４間の熱膨張率差に起因する応力が低減されるため、高鉛はんだよりも硬いＳｎ系はんだを使用しても半導体素子の割れを防止することができ、さらに、半導体素子１とリード電極体７との間に設けた場合には、これらの熱膨張率差に起因する応力が低減されるほか、はんだおよび半導体素子への応力負荷が低減されるため、より高い接続信頼性が得られることはいうまでもない。
ここで、熱膨張差緩衝材６としては、降伏応力が小さく、塑性変形しやすい金属を用いることにより、接続後の冷却時および熱的負荷の変動時に接続部に被接続材の熱膨張率差により発生する応力を緩衝することができるため、Ａｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉのいずれかを用いればよい。なお、このとき、図９に示すように、降伏応力が１００MPa以上の場合、応力を充分に緩衝できず、半導体素子に割れが発生する場合があるため、降伏応力が７５MPa以下であることが好ましい。また、緩衝材の厚さは、３０〜５００μmにすることが好ましい。厚さが、３０μm以下の場合は、応力を充分に緩衝できず、半導体素子および金属間化合物にクラックが発生する場合があり、５００μm以上の場合は、Ａｌ、Ｍｇ、Ａｇ、ＺｎはＣｕ製の電極より熱膨張率が大きいため、熱膨張率の効果が大きくなり、信頼性の低下につながる場合がある。
また、その他の熱膨張差緩衝材６としては、Ｃｕ/インバー合金/Ｃｕ複合材、Ｃｕ/Ｃｕ２O複合材、Ｃｕ-Mo合金、Ｔｉ、Ｍｏ、Ｗを用いることもできる。この場合、緩衝材の厚さが３０μmより薄い場合、応力を充分に緩衝できず、半導体素子および金属間化合物にクラックが発生する場合があるため、３０μm以上が好ましい。
次に、本発明の第二の実施形態は、図１４に記載の通り、表面実装部品１０１、チップ部品１０３および挿入実装部品１０４をプリント基板１０２に実装してなる半導体装置であり、プリント基板の電極やリード部材などにＮｉ系層を形成し、Ｓｎ-(１〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉ又はＳｎ-(５〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉで接続することで、図２に記載したはんだ接続部が形成されるため、高温環境下でも接続信頼性の高い半導体装置を提供することができる。はんだ付けの際には、プリント基板へのレベリング処理、部品へのディップ、印刷等のいずれの方法ではんだを供給しても構わない。なお、本実施の形態では、全ての接続箇所で本発明のはんだ接続部を適用した例を示したが、これに限られず、一部にのみ用いても構わない。
本発明の第三の実施形態は、図１５に記載の通り、エンジン制御用等の車載モジュール等に用いられるパワーモジュールであって、半導体素子１と、半導体素子１の電極とＣｕ、Ａｌ等のワイヤ１０５を用いて電気的に接続され、セラミック１０６の一方の面に形成されたＣｕ配線１０７と、セラミック１０６の他方の面と接続されたＣｕ板１０８と、Ｃｕ板と接続されたベース基板１０９とを有して構成されており、半導体素子１とＣｕ配線１０７が形成されたセラミック１０６との間の接続、並びに、Ｃｕ板１０８とベース基板１０９との接続に、図２で示したはんだ接続構造を適用したものである。
本実施形態のように、半導体素子のダイボンディングに適用することで、高温環境下で接続部の界面反応を抑制できるとともに、通電時の発熱に起因する接続部へのボイド生成も抑制することが可能となる。なお、図２で示したはんだ接続構造は、少なくとも通電時の発熱が大きい半導体素子とＣｕ配線が設けられたセラミックとの間で用いられればよく、Ｃｕ板とベース基板との接続では他のＳｎ系はんだを用いても構わない。
次に、本発明の第四の実施形態は、図１６に記載のＬＥＤであり、光半導体素子１と、光半導体素子１の電極とＣｕ、Ａｌ等のワイヤ１０５で電気的に接続されたリードフレーム１１０と、光半導体素子１を搭載する筐体１１１と、光半導体素子１の周囲を充填する透光性樹脂１１２と、を有して構成され、第三の実施形態と同様、半導体素子１のリードフレーム１１０へのダイボンディングで図２で示したはんだ接続構造が適用される。本実施形態においても、第三の実施形態と同様、高温環境下での界面反応抑制のほか、通電時の発熱に起因する接続部へのボイド生成を抑制できるため、接続信頼性の高いLEDの提供が可能となる。
Ｓｎ系はんだ層とＮｉ系層との間にＣｕ-Ｎｉ-Ｓｎ化合物を主体とする化合物層によるバリア層を形成したはんだ接続部は、上記した実施形態のほか、種々の半導体装置に適用可能であり、例えば、図１７のように、モールド樹脂１１５で封止された半導体装置であって、リード１１４とワイヤ１０５により電気的に接続された半導体素子２とフレーム１１３とのダイボンディングに用いたり、図１８のように、バンプ１１６を有するプリント基板１０２と表面実装部品１０１、半導体素子１、チップ部品１０３それぞれとの接続に用いたりすることができ、その他のパワートランジスタ、パワーIC、IGBT基板、RFモジュール等のフロントエンドモジュール等にも適用可能である。
なお、いずれの実施形態においても、Ｎｉ系層としてＮｉ、Ｎｉ-Ｐ、Ｎｉ-Ｂのいずれかを用いればよく、その上にＡｕ、Ａｇ、Ｐｄのうちの少なくとも１つの層が更に形成されていても構わない。Ａｕ、Ａｇ、Ｐｄについては、はんだ接続時にはんだ内部に全て拡散させるため、Ｎｉ系層上の化合物層形成を阻害することなく、ぬれを向上させることができる。
以下、本発明のはんだ接続部の接続信頼性について、第一の実施形態の半導体装置の構造を用い、温度サイクル試験および高温放置試験後の半導体素子および各部材間の接続強度を測定した実験例及び比較例について、表１を用いて示す。なお、初期接続強度の８０%以上の強度を有している場合を○、８０%未満の強度の場合を×で表記した。また、熱疲労試験のみ、熱抵抗変動が初期の２００%以内の場合を○、それより大きい場合を×と表記した。
Figure 0005331322
（実験例１〜４）
実施例１〜４の全てにおいて、-４０℃(３０min.)/２００℃(３０min.)５００サイクルの温度サイクル試験後、初期接続強度の８０%以上の強度を維持することを確認した。また、２００℃１０００hの高温放置試験後も、実験例１〜４の全てにおいて初期接続強度の８０％以上の強度を維持することを確認した。更に、これらについては、試験前と試験後で熱抵抗変動が１０％以内であることも確認した。電流を３５A流し、半導体素子を２００℃まで発熱させ、電流を切ることで５０℃まで冷却する熱疲労試験１００００サイクル後も、熱抵抗変動が初期の２００%以内を維持することを確認した。
(実験例５〜８)
実験例５〜８の全てにおいて、-４０℃(３０min.)/２００℃(３０min.)５００サイクルの温度サイクル試験後、初期接続強度の８０%以上の強度を維持することを確認した。また、２００℃１０００hの高温放置試験後も、実験例５〜８の全てにおいて初期接続強度の８０％以上の強度を維持することを確認した。更に、これらについては、試験前と試験後で熱抵抗変動が１０％以内であることも確認した。電流を３５A流し、半導体素子を２００℃まで発熱させ、電流を切ることで５０℃まで冷却する熱疲労試験１００００サイクル後も、熱抵抗変動が初期の２００%以内を維持することを確認した。
(実験例９)
実験例９において、-４０℃(３０min.)/２００℃(３０min.)５００サイクルの温度サイクル試験後、初期接続強度の８０%以上の強度を維持することを確認した。また、２００℃１０００hの高温放置試験後も、実験例９において初期接続強度の８０％以上の強度を維持することを確認した。更に、これらについては、試験前と試験後で熱抵抗変動が１０％以内であることも確認した。電流を３５A流し、半導体素子を２００℃まで発熱させ、電流を切ることで５０℃まで冷却する熱疲労試験１００００サイクル後も、熱抵抗変動が初期の２００%以内を維持することを確認した。
（実験例１０〜１２）
実験例１０〜１２の全てにおいて、-４０℃(３０min.)/２００℃(３０min.)５００サイクルの温度サイクル試験後、初期接続強度の８０%以上の強度を維持することを確認した。また、２００℃１０００hの高温放置試験後も、実験例１０〜１２の全てにおいて初期接続強度の８０％以上の強度を維持することを確認した。更に、これらについては、試験前と試験後で熱抵抗変動が１０％以内であることも確認した。電流を３５A流し、半導体素子を２００℃まで発熱させ、電流を切ることで５０℃まで冷却する熱疲労試験１００００サイクル後も、熱抵抗変動が初期の２００%以内を維持することを確認した。
（比較例１〜３）
比較例１〜３において、-４０℃(３０min.)/２００℃(３０min.)５００サイクルの温度サイクル試験後、初期接続強度の８０%以上の強度を維持することを確認した。しかしながら、２００℃１０００hの高温放置試験後では、比較例１、２ともに初期接続強度の８０％未満の強度となった。接続断面を観察すると、図１９のようなはんだ層と金属間化合物層１３との界面でのボイド１４，図２０のような金属間化合物層１３と被接続部材１２との界面でのボイド１４が、熱膨張率緩衝材(Ｃｕ-Mo合金、Ｃｕ/インバー/ＣｕのＣｕ)、支持電極体、リード電極体接続界面に形成されていた。高温放置により界面反応が進み、被接続材のＮｉめっきが消失して下地のＣｕが食われ、化合物層の成長に伴う体積変化で生じたボイド形成により、接続強度が低下したと考えられる。さらに、図２１に、一例としてＳｎ-３Ag-０.５Ｃｕはんだで接続したサンプルを２００℃で１０００h高温放置したときの接続界面の断面を示す。Ｃｕ-Ｓｎ化合物のバリア層が形成されないため、ＳｎとＮｉが反応してＮｉ層が完全に消失し、更に下地のＣｕまでもＳｎと反応しＣｕ-Ｓｎ化合物層が厚く形成されている。その結果、大きな体積変化が生じボイドが形成され、良好な接続状況を維持することができなくなる。一方、熱疲労試験においては、半導体素子接続部に図１のようなボイドが多数生成したことにより、熱抵抗が大きく変動したと考えられる。
（比較例４、５）
比較例４、５において、-４０℃(３０min.)/２００℃(３０min.)５００サイクルの温度サイクル試験および２００℃１０００hの高温放置試験後ともに、初期接続強度の８０%以上の強度を維持することを確認した。しかしながら、熱疲労試験１００００サイクル後においては、熱抵抗変動が初期の２００%より大きくなった。これは、熱疲労試験において、半導体素子接続部に図５のようなボイドが多数生成したことにより、熱抵抗が大きく変動したと考えられる。
(比較例６)
比較例６において、-４０℃(３０min.)/２００℃(３０min.)５００サイクルの温度サイクル試験および２００℃１０００hの高温放置試験後ともに、初期接続強度の８０%以上の強度を維持することを確認した。しかしながら、熱疲労試験１００００サイクル後においては、熱抵抗変動が初期の２００%より大きくなった。これは、熱疲労試験において、半導体素子接続部に図５のようなボイドが多数生成したことにより、熱抵抗が大きく変動したと考えられる。
以上、本発明者によってなされた発明を実施の形態を用いて説明すると共に、具体的な実験例・比較例を説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
熱疲労試験後の半導体素子接続部の断面図である。 本発明のはんだ接続部を模式的に示す断面図である。 各種はんだにおける２００℃放置時間とＮｉめっき消失厚さの関係を示した図である。 各種はんだにおける熱疲労試験のサイクル数と半導体素子接続部へのボイド生成数の関係を示す図である。 熱疲労試験後の半導体素子接続部を模式的に示す断面図である。 本発明のはんだ接続状況を模式的に示す断面図である。 特許文献７で開示された発明の場合に起こり得る接続状況を模式的に示す断面図である。 特許文献７で開示された発明の場合に起こり得る接続状況を模式的に示す断面図である。 熱膨張率差緩衝材として使用可能な各種材料のヤング率と降伏応力を示した図である。 本発明のはんだペーストを用いて接続した場合のはんだ接続部を模式的に示す断面図である。 本発明のはんだワイヤを用いて接続した場合のはんだ接続部を模式的に示す断面図である。 本発明の第一の実施形態の半導体装置を示す図である。 本発明の第一の実施形態の半導体装置の変形例を示す図である。 本発明の第二の実施形態の半導体装置を示す図である。 本発明の第三の実施形態の半導体装置を示す図である。 本発明の第四の実施形態の半導体装置を示す図である。 本発明のその他の実施形態の半導体装置を示す図である。 本発明のその他の実施形態の半導体装置を示す図である。 接合界面のボイド形成状況を模式的に示す断面図である。 接合界面のボイド形成状況を模式的に示す断面図である。 高温放置試験後の接合界面を示す断面図である。
符号の説明
１ 半導体素子、２，３ はんだ接続部、４ 支持電極体、５,６ 熱膨張率差緩衝材、７ リード電極、８ シリコーンゴム、９ Ｓｎ系はんだ層、１０ Ｃｕ-Ｎｉ-Ｓｎ化合物を主体とする化合物層、１１ Ｎｉ系層、１２ 被接続部材、１３ 金属間化合物層、１４ ボイド、１５ Ｃｕ層、１６ Ｎｉ-Ｓｎ化合物、１７ はんだ箔、１８ はんだペースト、１９ はんだワイヤ
１０１ 表面実装部品、１０２ プリント基板、１０３ チップ部品、１０４ 挿入実装部品、１０５ ワイヤ、１０６ セラミック、１０７ Ｃｕ配線、１０８ Ｃｕ板、１０９ ベース基板、１１０ リードフレーム、１１１ 筐体、１１２ 透光性樹脂、１１３ フレーム、１１４ リード、１１５ モールド樹脂、１１６ はんだバンプ

Claims (14)

  1. 部材に半導体素子が搭載された半導体装置であって、
    前記部材と前記半導体素子とを接続する第一の接続部は、
    前記部材上に形成された第一のＮｉ系層と、
    前記第一のＮｉ系層上に形成されたＣｕ-Ｎｉ-Ｓｎ化合物を主体とする第一の金属間化合
    物層と、
    前記第一の金属間化合物層と前記半導体素子との間に形成されたＳｎ系はんだ層と、
    を有し、
    前記第一の接続部のうちの第一の金属間化合物層及びＳｎ系はんだ層は、Ｓｎ-(５〜１０
    )mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだで構成されており、前記部材上に形成され
    た前記第一のＮｉ系層と前記半導体素子とを接続していることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記部材は、支持電極体であることを特徴とする半導体装置。
  3. 部材に半導体素子が搭載された半導体装置であって、
    前記部材と前記半導体素子との間に、Al、Mg、Ag、Zn、Ｃｕ、Ｎｉ、Ｃｕ/インバー合金/
    Ｃｕ複合材、Ｃｕ/セラミック/Ｃｕ、Ｃｕ/Ｃｕ２O複合材、Ｃｕ-Mo合金、Ti、Mo、Wのい
    ずれかを含む緩衝材を有し、
    前記半導体素子の表面と前記緩衝材の表面とは、それぞれNi系層で覆われており、
    更に、前記半導体と前記緩衝材との間に、Ｃｕ-Ｎｉ-Ｓｎ化合物を主体とする金属間化合
    物層で挟まれたSn系はんだ層を有し、
    前記Ｃｕ-Ｎｉ-Ｓｎ化合物を主体とする金属間化合物層で挟まれたSn系はんだ層は、前記
    半導体素子と前記緩衝材とをＳｎ-(５〜１０)mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはん
    だで接続することにより形成されることを特徴とする半導体装置。
  4. 請求項２記載の半導体装置であって、
    前記半導体素子の前記支持電極体と接続された面の裏面は、リード電極と接続されており、
    前記リード電極と前記半導体素子とを接続する第二の接続部は、
    前記リード電極上に形成された第二のＮｉ系層と、
    前記第二のＮｉ系層上に形成されたＣｕ-Ｎｉ-Ｓｎ化合物を主体とする第二の金属間化合
    物層と、
    前記第二の金属間化合物層と前記半導体素子との間に形成されたＳｎ系はんだ層と、
    を有することを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記第二の接続部のうちの第二の金属間化合物層及びＳｎ系はんだ層は、Ｓｎ-(５〜１０
    )mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだで構成されており、前記リード電極上に形
    成された前記第二のＮｉ系層と前記半導体素子とを接続していることを特徴とする半導体
    装置。
  6. 半導体素子と、
    前記半導体素子の第一の面と第一の緩衝材を介して接続された支持電極体と、
    前記半導体素子の第二の面と第二の緩衝材を介して接続されたリード電極と、
    を有する半導体装置であって、
    前記半導体素子の第一の面と前記第一の緩衝材とを接続する第一の接続部は、
    前記半導体素子の第一の面上に形成された第一のＮｉ系層と、
    前記第一のＮｉ系層上に形成されたＣｕ-Ｎｉ-Ｓｎ化合物を主体とする第一の金属間化合
    物層と、
    前記第一の金属間化合物層と前記第一の緩衝材との間に形成されたＳｎ系はんだ層と、
    を有し、
    前記第一の接続部のうちの第一の金属間化合物層及びＳｎ系はんだ層は、Ｓｎ-(５〜１０
    )mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだで構成されており、前記半導体素子の第一
    の面上に形成された前記第一のＮｉ系層と前記第一の緩衝材とを接続していることを特徴
    とする半導体装置。
  7. 請求項６記載の半導体装置であって、
    前記半導体素子の第二の面と前記第二の緩衝材とを接続する第二の接続部は、
    前記半導体素子の第二の面上に形成された第二のＮｉ系層と、
    前記第二のＮｉ系層上に形成されたＣｕ-Ｎｉ-Ｓｎ化合物を主体とする第二の金属間化合
    物層と、
    前記第二の金属間化合物層と前記第二の緩衝材との間に形成されたＳｎ系はんだ層と、
    を有することを特徴とする半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記第二の接続部のうちの第二の金属間化合物層及びＳｎ系はんだ層は、Ｓｎ-(５〜１０
    )mass%Ｃｕ-(０.０５〜０.５)mass%Ｎｉはんだで構成されており、前記半導体素子の第二
    の面上に形成された前記第二のＮｉ系層と前記第二の緩衝材とを接続していることを特徴
    とする半導体装置。
  9. 請求項６乃至８のいずれかに記載の半導体装置であって、
    前記支持電極体と前記第一の緩衝材との接続部は、
    ２００℃においてＣｕ６Ｓｎ５相を含有するＳｎ系はんだで接続してなることを特徴とす
    る半導体装置。
  10. 請求項６乃至９のいずれかに記載の半導体装置であって、
    前記リード電極と前記第二の緩衝材との接続部は、
    ２００℃においてＣｕ６Ｓｎ５相を含有するＳｎ系はんだで接続してなることを特徴とす
    る半導体装置。
  11. 請求項１記載の半導体装置であって、
    前記部材は、ベース基板であることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置であって、
    前記第一の接続部には緩衝材としてＡｌ、Ｍｇ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｃｕ/インバ
    ー合金/Ｃｕ複合材、Ｃｕ/セラミック/Ｃｕ、Ｃｕ/Ｃｕ２O複合材、Ｃｕ-Ｍｏ合金、Ｔｉ
    、Ｍｏ、Ｗのいずれかが含まれていることを特徴とする半導体装置。
  13. 請求項１記載の半導体装置であって、
    前記部材は、前記半導体素子と電気的に接続されたリードフレームであることを特徴とす
    る半導体装置。
  14. 請求項１乃至１３のいずれかに記載の半導体装置であって、
    前記第一のＮｉ系層は、Ｎｉ、Ｎｉ-Ｐ、Ｎｉ-Ｂのいずれかであることを特徴とする半導
    体装置。
JP2007243218A 2007-09-20 2007-09-20 半導体装置 Active JP5331322B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007243218A JP5331322B2 (ja) 2007-09-20 2007-09-20 半導体装置
CN2008102134946A CN101393901B (zh) 2007-09-20 2008-09-08 半导体装置
DE102008046724.3A DE102008046724B4 (de) 2007-09-20 2008-09-11 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007243218A JP5331322B2 (ja) 2007-09-20 2007-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2009076611A JP2009076611A (ja) 2009-04-09
JP5331322B2 true JP5331322B2 (ja) 2013-10-30

Family

ID=40384648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243218A Active JP5331322B2 (ja) 2007-09-20 2007-09-20 半導体装置

Country Status (3)

Country Link
JP (1) JP5331322B2 (ja)
CN (1) CN101393901B (ja)
DE (1) DE102008046724B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110605B (zh) * 2009-12-24 2012-06-06 北大方正集团有限公司 绝缘栅双极型晶体管芯片制造方法及装置
TWI476878B (zh) * 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
EP2940720B1 (en) * 2012-12-25 2021-04-14 Mitsubishi Materials Corporation Power module
KR102154882B1 (ko) * 2012-12-25 2020-09-10 미쓰비시 마테리알 가부시키가이샤 파워 모듈
US9676047B2 (en) 2013-03-15 2017-06-13 Samsung Electronics Co., Ltd. Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same
DE102017119344A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
DE102017119346A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils
JP7180392B2 (ja) 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03152945A (ja) * 1989-11-09 1991-06-28 Fuji Electric Co Ltd 半導体チップのワイヤボンディング方法
JP2958948B2 (ja) * 1993-12-08 1999-10-06 サンケン電気株式会社 半導体装置
JP3250635B2 (ja) * 1994-02-04 2002-01-28 サンケン電気株式会社 半導体装置
EP0985486B1 (en) * 1998-03-26 2004-07-21 Nihon Superior Sha Co., Ltd Leadless solder
JP3036636B1 (ja) * 1999-02-08 2000-04-24 日本アルミット株式会社 無鉛半田合金
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
JP2002142424A (ja) * 2000-11-02 2002-05-17 Hitachi Ltd 車両用交流発電機
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2002261210A (ja) * 2001-02-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002359328A (ja) * 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置
US6602777B1 (en) * 2001-12-28 2003-08-05 National Central University Method for controlling the formation of intermetallic compounds in solder joints
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP2005236019A (ja) * 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP4275005B2 (ja) * 2004-05-24 2009-06-10 株式会社日立製作所 半導体装置
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
JP4882229B2 (ja) * 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
JP4343117B2 (ja) * 2005-01-07 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法

Also Published As

Publication number Publication date
DE102008046724B4 (de) 2014-09-25
CN101393901B (zh) 2011-06-01
CN101393901A (zh) 2009-03-25
JP2009076611A (ja) 2009-04-09
DE102008046724A1 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4569423B2 (ja) 半導体装置の製造方法
JP5331322B2 (ja) 半導体装置
EP2312627A2 (en) Semiconductor device and on-vehicle AC generator
EP1250032B1 (en) Electronic device using Zn-Al-Ge-Mg alloy solder having Al or Cu particles
KR101528030B1 (ko) 스터드 범프 구조물 및 그 제조 방법
JP5517694B2 (ja) 半導体装置
JP4915011B2 (ja) 金属−セラミックス接合基板
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JPWO2017217145A1 (ja) はんだ接合部
JP2006032888A (ja) 半導体装置および半導体装置の製造方法
JP6267229B2 (ja) 鉛フリーはんだ箔および半導体装置
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP6429208B2 (ja) 半導体装置および移動体
WO2018168858A1 (ja) はんだ材
JP5779666B2 (ja) 自動車用パワーモジュール、自動車
JP5266508B2 (ja) 金属−セラミックス接合基板
WO2023139976A1 (ja) はんだおよび半導体装置
Akter et al. Gold-Based Interconnect Systems for High-Temperature and Harsh Environments
JP2006272449A (ja) ロウ材シート
KR101092616B1 (ko) 전자 부품용 금속 프레임
JP2014151364A (ja) はんだ及びダイボンド構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R151 Written notification of patent or utility model registration

Ref document number: 5331322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350