JP2004174522A - 複合はんだ、その製造方法および電子機器 - Google Patents

複合はんだ、その製造方法および電子機器 Download PDF

Info

Publication number
JP2004174522A
JP2004174522A JP2002341218A JP2002341218A JP2004174522A JP 2004174522 A JP2004174522 A JP 2004174522A JP 2002341218 A JP2002341218 A JP 2002341218A JP 2002341218 A JP2002341218 A JP 2002341218A JP 2004174522 A JP2004174522 A JP 2004174522A
Authority
JP
Japan
Prior art keywords
solder
foil
composite
composite solder
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002341218A
Other languages
English (en)
Inventor
Toshiyuki Aida
Hideyoshi Hata
Yasushi Ikeda
Masahide Okamoto
Tasao Soga
Hiroshi Sugisawa
敏之 会田
正英 岡本
太佐男 曽我
博 杉沢
靖 池田
英恵 秦
Original Assignee
Hitachi Kyowa Engineering Co Ltd
Hitachi Ltd
日立協和エンジニアリング株式会社
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kyowa Engineering Co Ltd, Hitachi Ltd, 日立協和エンジニアリング株式会社, 株式会社日立製作所 filed Critical Hitachi Kyowa Engineering Co Ltd
Priority to JP2002341218A priority Critical patent/JP2004174522A/ja
Publication of JP2004174522A publication Critical patent/JP2004174522A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges

Abstract

【課題】Pbフリーで温度階層接続の高温側のはんだ接続に用いることのできるはんだを提供する。
【解決手段】複合はんだ1は、Cuからなる金属網2が2枚のはんだ箔3によって挟まれて圧着された構成からなる。このように、金属網2とはんだ箔3とを重ねて圧延することにより、はんだ箔3のSnが金属網2の網の隙間に入り込む。複合はんだ1は、半導体チップのダイボンドなどの温度階層接続に用いられる。ダイボンドの際には、半導体チップを複合はんだ1を介して配線基板の搭載面に接触させ、加熱、加圧させながら接合する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、はんだの接続技術に関し、特に、温度階層接続に用いられるはんだ接続に適用して有効な技術に関するものである。
【0002】
【従来の技術】
たとえば、Sn(錫)−Pb(鉛)系はんだにおいては、高温系はんだとしてPbリッチのPb−5Sn(融点:314℃〜310℃)、Pb−10Sn(融点:302℃〜275℃)などを330℃近傍の温度ではんだ付けし、その後、このはんだ付け部を溶かさないで、低温系はんだのSn−37Pb共晶(融点:183℃)で接続する温度階層接続が可能であった。
【0003】
これらのはんだは、柔軟で変形性に富み、このため破壊し易いシリコン(Si)チップなどを熱膨張係数の異なる基板に接合することができた。このような温度階層接続は、半導体チップをダイボンドするタイプの半導体装置に適用されている。
【0004】
すなわち、半導体装置内部で使用するはんだと、半導体装置それ自体を基板に接続するはんだとは温度階層接続されていることを意味する(たとえば、非特許文献1参照)。
【0005】
【非特許文献1】
(社)エレクトロニクス実装会(編)、エレクトロニクス実装大辞典、(株)工業調査会、2000年7月28日発行、P671,P672
【0006】
【発明が解決しようとする課題】
ところが、上記のような温度階層接続に用いられるはんだでは、次のような問題点があることが本発明者により見い出された。
【0007】
現在、あらゆる分野においてPbフリー化が進んでいる。
【0008】
Pbフリーはんだの主流はSn−Ag(銀)共晶系(融点:221℃)、Sn−Ag−Cu共晶系(融点:221〜217℃)、Sn−Cu共晶系(融点:227℃)になる。
【0009】
表面実装におけるはんだ付け温度は部品の耐熱性から低いことが望ましいが、信頼性確保のため、ぬれ性を確保する必要性から均熱制御に優れた炉を用いても、基板内の温度ばらつきを考慮すると、一番低い温度で可能なSn−Ag−Cu共晶系で235〜245℃くらいが実情である。
【0010】
したがって、このはんだ付け温度に耐えられる階層用はんだとしては、融点が少なくとも250℃以上が必要がある。現状で、これらのはんだと組合せて使用できる高温側の温度階層用Pbフリーはんだはない。
【0011】
最も可能性のある組成として、Sn−5Sb(融点:240℃〜232℃)があるが、溶けてしまうので温度階層用にはならない。
【0012】
また、高温系のはんだとして、Au(金)−20Sn(融点:280℃)は知られているが、硬く、コスト高のために使用が狭い範囲に限定される。特に、熱膨張係数の異なる材料への半導体チップの接続、大型チップの接続では、Au−20Snはんだは硬いため、半導体チップを破壊させる可能性が高いため使用されていない。
【0013】
本発明の目的は、Pbフリーで温度階層接続の高温側のはんだ接続に用いることのできる複合はんだ、その製造方法および電子機器を提供することにある。
【0014】
【課題を解決するための手段】
本発明の複合はんだは、少なくとも1枚の金属繊維箔と、少なくとも2枚のはんだ箔とよりなり、該金属繊維箔をはんだ箔により挟み込んで接合したことを特徴とする。
【0015】
また、本発明の複合はんだは、前記金属繊維箔が銅の金属線がメッシュ状に形成された金属網からなり、前記はんだ箔が錫からなることを特徴とする。
【0016】
さらに、本発明の複合はんだは、前記金属線の線径が、25μm〜100μmよりなることを特徴とする。
【0017】
また、本発明の複合はんだは、前記はんだ箔の厚さが、20μm〜250μmよりなることを特徴とする。
【0018】
さらに、本発明の複合はんだは、前記金属繊維箔に錫またはニッケルのめっきが施されていることを特徴とする。
【0019】
また、本発明の複合はんだの製造方法は、金属線をメッシュ状に形成した金属繊維箔、およびはんだ箔を準備する工程と、該金属繊維箔の両面をはんだ箔によって挟みながら加圧し、金属繊維箔とはんだ箔とを接合する工程とを有することを特徴とする。
【0020】
さらに、本発明の複合はんだの製造方法は、金属線をメッシュ状に形成した金属繊維箔が真空中、もしくは不活性ガス中で熱処理する工程と、該熱処理された金属繊維箔とはんだ箔とを準備する工程と、該金属繊維箔の両面をはんだ箔によって挟みながら加圧し、金属繊維箔とはんだ箔とを接合する工程とを有することを特徴とする。
【0021】
また、本発明の電子機器は、少なくとも1つの電子部品が搭載され、該電子部品、または該電子部品の素子が、少なくとも1枚の金属繊維箔が少なくとも2枚のはんだ箔に挟み込まれて接合した構成の複合はんだを用いて実装接続されたことを特徴とする。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0023】
図1は、本発明の一実施の形態による複合はんだの説明図、図2は、図1の複合はんだの製造工程の一例を示す説明図、図3は、図1の複合はんだの製造工程の他の例を示す説明図、図4は、図1の複合はんだを製造する際に用いる割型プレスの説明図、図5は、図1の複合はんだを100メッシュCu網の金属網で作製した際の断面図、図6は、図1の複合はんだを325メッシュCu網の金属網で作製した際の断面図、図7は、金属網におけるCuメッシュ大きさを変えた際の複合はんだ箔の高温強度の関係を示す図、図8は、100メッシュCu網の金属網で高温強度がでるメカニズムを示す図、図9は、図1の複合はんだを用いたダイボンドプロセスの一例を示す断面のモデル図、図10は、図9によるダイボンド後の複合はんだの継手断面のモデル図、図11は、図1の複合はんだによるダイボンド接続部、および封止部の断面モデル図、図12は、図1の複合はんだを用い構成された高出力ダイオードの断面モデル図、図13は、図1の複合はんだを用いて構成されたモジュールの断面モデル図、図14は、図1の複合はんだを用いて構成されたモジュールの断面図、図15は、図14のモジュールを実装したRFモジュールの断面のモデル図、図16は、図15のRFモジュール実装の製造プロセスを示すフローチャート図、図17は、図1の複合はんだを用いて構成された半導体装置の平面、および断面モデル図、図18は、図17の半導体装置の製造プロセスを示すフローチャート図、図19は、図1の複合はんだを用いて構成された半導体装置の他の例を示す断面モデル図である。
【0024】
本実施の形態において、複合はんだ1は、たとえば、温度階層接続などに用いられるはんだである。複合はんだ1は、図1に示すように、Cuなどの金属網(金属繊維箔)2とSn系はんだ箔3とが重ねられて圧延された構成からなる。
【0025】
この複合はんだ1は、図2(a)に示すように、Cuからなる金属網2(たとえば、100メッシュ、線径105μm、10mm×10mm)が2枚のはんだ箔3(たとえば、10mm×10mm×0.06mm)によって挟まれ、図2(b)に示すように、プレスなどによって圧縮(たとえば、400kg/cm2×1min程度)される。
【0026】
このように、金属網2とはんだ箔3とを重ねて圧延することにより、はんだ箔3のSnが金属網2の網の隙間に入り込んだ複合はんだ1が得られる。
【0027】
一体化した複合はんだ1を透明埋め込み樹脂で包埋し、機械研磨で試料断面を研磨し、光学顕微鏡で観察した結果、固いCu繊維の回りに、柔らかいSn成分が回りこんでいるのが観察された。
【0028】
また、複合はんだ1において、細径のCuからなる金属網(325メッシュ、線径28μm)を2枚重ねて置き、それら金属網の上部と下部とにSnのはんだ箔(10mm×10mm×0.06mm)をサンドイッチ的に重ね、プレス治具で400kg/cm2×1min程度、圧縮した構成としてもよい。
【0029】
この結果、細径Cuの金属網とSn成分とが一体化した複合はんだ(12mm×12mm×0.19mm)が得られた。この場合においても、複合はんだ内部に柔らかいSn成分が回りこんでいるのが観察された。
【0030】
さらに、複合はんだ1は、Cuの金属網2にSnめっき(約1μm程度)したものを用いることにより、はんだ箔3との滑りがよくなる。この場合、試料の断面を観察すると、Cu繊維とSn成分との間に小さな空洞は全く観察されなかった。
【0031】
複合はんだ1において、金属網2を真空中もしくは不活性のAr(アルゴン)ガス中で、400℃〜600℃×30min程度の熱処理したのを用いると、Cu繊維の表面は清浄化され、はんだ箔3との滑りが改善される。この場合も、複合はんだ1の断面観察をすると、Cu繊維とSn成分との間に小さな空洞は全く観察されなかった。
【0032】
また、複合はんだ1は、金属網としてNi金網、インバーなどの低熱膨張係数を有するNi−AuめっきしたFe−Ni系金網、Ni−AuめっきしたAl金網、はんだ箔としてSn−5Ag−0.3Cu、Sn−0.7Cu、Sn−(5〜10)Sb(アンチモン)などのPbフリーはんだ箔を用いるようにしてもよい。
【0033】
図3は、延圧機による複合はんだ1の形成例を示した説明図である。
【0034】
たとえば、約15mm幅、100メッシュ程度の金属網2の上下の平面部に、約15mm幅、0.06mm厚程度のはんだ箔3をそれぞれ重ね、圧延機のローラRによって圧延率20〜30%のクラッド圧延する。
【0035】
これにより、Sn成分が金属網2にめり込んで一体化し、約17mm幅、0.2mm厚程度の長尺テープ状の複合はんだ1が得られる。この長尺テープをカッターで切断することにより、容易に任意の大きさ(たとえば、10mm×10mm×0.2mm程度)のはんだ箔を得ることができる。
【0036】
さらに、割型プレスを用いて複合はんだ1を一定寸法に作成する製造方法を示す。
【0037】
前述した長尺テープ状の複合はんだ1を切断したまま使うと、該複合はんだ1の切断面ではCuが露出する部分が現れることになるが、割型プレスを用いた方式では、切断面のCuの露出を防止することができる。
【0038】
図4は、割り金型の全体構成を示す図である。図4(a)は、割り金具の外観を示し、図4(b)は、その断面を示したものである。
【0039】
割り金型の内部断面は、9mm×9mm程度の正方形である。これに受け治具J1を挿入し、上部から、スペーサS1を介して、たとえば、9mm×9mm、325メッシュ、線径28μm程度の金属網2を1〜2枚重ね、該金属網2の両平面部に、9mm×9mm×0.06mm厚程度のはんだ箔3を重ねる。
【0040】
次に、抜き治具J2を外して、押し治具J3を、400kg/cm2×1min程度で圧縮する。それにより、9mm×9mm×0.2mm程度の複合はんだ1を得ることができる。
【0041】
割型金具J4、押し治具J3、受け治具J1、スペーサS1は焼き入れの工具鋼(SKD)を用い、ガイドリングGR、抜き治具J2は一般構造材(SS)を使用する。
【0042】
ここで、複合はんだ1の接続強度について説明する。
【0043】
たとえば、Cuリード(10mm×10mm×5mm程度)2個の中間に複合はんだ1を入れて、max280℃程度、N(窒素)雰囲気、1kgf/cm2程度の加圧下で接続した。
【0044】
加熱後、Cuリードの強制剥離を試みたが、1kgf/cm2程度の力で剥がれることはなかった。試料断面の内部を観察すると、Cu繊維上に生成したCu6Sn5化合物がSn成分内部で網状につながっており、これが剥離試験における強度を与えているものと考えられる。
【0045】
なお、この金属間化合物の効果は、Cu−Snに限らず、Ni−Sn、Ag−Sn、Au−Snなどの化合物でも同様である。また、はんだ箔3はSnの代わりにIn(インジウム)でも同様である。
【0046】
合金層成長速度の違いはあるが、核酸により形成された合金層の融点は高く、形成されれば280度程度で溶けるものはない。このため、複合はんだ1は、温度階層用だけでなく、耐熱はんだとしても使用可能である。
【0047】
図5(a)は、100メッシュの金属網2を用いた複合はんだ1の断面であり、図5(b)は、図5(a)の拡大写真である。図示するように金属網2の交差部分はCu線同士がSnの介在でCu−Sn化合物で接合されている。複合はんだ1の厚さは約170μmである。
【0048】
図6(a)は、325メッシュの金属網2を用いた複合はんだ1の断面であり、図6(b)は、図6(a)の拡大写真である。図示した複合はんだ1においては金属網2を2枚重ねしてプレスして作製したものである。
【0049】
なお、このサンプルはボイド有無確認のために再溶融させたものであり、細かなCu−Sn化合物が析出している。これにより、複合箔の状態でのボイドは殆ど観察されない。
【0050】
図5(a)の100メッシュCuの金属網2の場合、図6(a)の325メッシュCuの金属網2に比べ、当然ながらCu線間隔が広いので、被接合部材との化合物による接合部もこの広い間隙で接合されることになり、高温での強度低下が課題である。
【0051】
次に、Cu金網径を変えた複合はんだ1をCu箔リード間にサンドイッチして接続し、285℃程度での高温せん断引張試験を行った結果を図7に示す。図7においては、横軸に金属網2のメッシュを取り、縦軸に強度を取ったものである。
【0052】
金属網2は、600℃×30min程度で真空中で処理し、その後でSnめっきを1〜2μm施したものである。しかし、図7の高温強度結果からわかるように、100メッシュでも325メッシュ並みの強度がでている。
【0053】
この原因として、図8に示す100メッシュCuの金属網2の断面観察から分かるように、Snのはんだ箔3中に針状、棒状のCu−Sn金属間化合物4が顕著に成長していることから、これらの化合物連結により高温での強度を確保しているものと考えられる。
【0054】
このように成長が顕著な材料の組み合わせ(CuとSn)では、粗い100メッシュ網でも可能ということになる。しかし、線径が太いことから低温時に剛性の影響がでたり、接合のばらつきが大きいことも予想されるので、線径としては100メッシュより細かいことが望ましい。
【0055】
金属網2の厚さは、金属メッシュを構成する線径の約2倍となる。後述する80〜250μm程度の望ましい厚さの複合はんだ1に、1枚、もしくは2枚の金属網2を用いることを想定すると、金属メッシュの線径は25〜100μmが望ましい。
【0056】
図9は、長尺テープから切断した複合はんだ1を用いて、BGAなどの半導体装置に設けられた配線基板Pに半導体チップ(素子)CHをダイボンドの一例を示す図である。
【0057】
半導体チップCHをダイボンドするダイボンダには、配線基板Pを搭載するステージSTが設けられている。その配線基板Pのチップ搭載面には複合はんだ1が搭載される。配線基板Pは、たとえば、Al(アルミナ)などからなる。
【0058】
配線基板Pのチップ搭載面には、メタライズMZが形成されている。このメタライズMZは、たとえば、Ag−Pb導体にNiめっき(:Cu−Sn−Ni間での合金層の形成)からなる。半導体チップCHの搭載面においても、Cr−Cu−AuなどからなるメタライズMZ1が形成されている。
【0059】
ステージSTの下方には予熱用のヒータHが設けられている。該ステージSTに搭載された配線基板Pの外周部近傍からは、Nガスが噴射されている。そして、真空吸着によってコレットCに保持された半導体チップCHが、該コレットCによって位置決めされて配線基板Pの所定の位置に装着される。
【0060】
複合はんだ1は、前述したようにCuの金属網2と、Snのはんだ箔3との組合せからなる。CuはNiに比べて軟らかく、Snとの反応が活発で、金属間化合物(Cu6Sn5)の機械的性質は優れているので、厚く成長しても脆さは出にくい。
【0061】
万一、化合物成長が顕著でその弊害が現れる場合、Sn中にCuなどを微量添加して合金層成長速度を抑えることは可能である。また、Cu上にNi、Ni−Auなどの薄いNiめっきを施すことで合金層成長を抑えることは可能である。ここでは、短時間のはんだ付け時に半導体チップCH、および配線基板P間を金属間化合物で確実に連結することが重要である。
【0062】
Snと半導体チップCH、およびSnと配線基板Pとの接続において、Snのぬれ性、ぬれ拡がり性の向上は重要である。このため、Sn中に微量のCu、Bi添加による流動性の向上、表面張力の低減によるぬれ性改善の効果が期待できる。他方、界面との強度向上のため、Ni、Ag、Znなどの微量添加の効果も期待できる。
【0063】
なお、Snの融点向上にはSnの代わりにSn−Sb(5〜10%)にすることで、Cu−Sn化合物、Ni−Sn化合物形成ではんだ中のSb濃度が増して、246℃にはんだの融点を向上させることができる。
【0064】
他の代表例として、Cuよりも更に軟らかい純Al網の場合、温度サイクルに対する変形能に優れる。課題はAl網とチップ、基板のメタライズとの反応である。
【0065】
Al表面にNiめっきもしくはNi−Auフラッシュめっきを施すことでAl網とNiめっきのチップ間、Niめっきの基板間も同様にSnによる接合強度は確保される。
【0066】
NiとSn間の金属間化合物は通常はNi3Sn4であり、200℃以上ではCu−Snの成長速度より速いので反応不足の心配はない。CuとNiが同時に介在する個所では一部に(NiCu)3Sn4の混合した合金層が形成されることもある。Al網にはんだが直接反応できるように、Sn中にAg、Ni、Zn、Tiなどを微量添加することにより、Al−Cu、Al−Ni間の接続もSnなどを介して接続は可能である。
【0067】
Auの網に対しても同様な対応が可能である。Auは柔軟でSnとの化合物を形成し易いので、コストの面を除くと有力な組成である。ただし、Snが多い系での化合物は融点が低いので、280℃以上の融点を持つためには、Snが55%以下の組成比であるAuSn、AuSn2の化合物とする必要がある。
【0068】
このため、はんだ付け温度を高くして、接合部はSnが少ない構成にすることが必要であることから、半導体チップ側のメタライズMZ1に、たとえば、Cr−Ni−Snを設けることにより、Au−Sn、Ni−Snの形成が容易になる。
【0069】
Ag網も同様に有力候補であり、高融点のAg3Sn化合物の形成で280℃でも溶けない連結接続が可能となる。同様に硬く、かつ融点の低い合金系として、Cu−Sn系(たとえばCu6Sn5)などがあるが、同様な対応が可能である。
【0070】
また、配線基板Pの周辺部には、W(焼結)−Cuめっき(約3μm程度)、もしくはW−Niめっきなどを施したメタライズMZ2が額縁状に形成されており、その内周部には、同じくW(焼結)−Cuめっき(約3μm程度)、もしくはW−Niめっきなどを施した電極D1が形成されている。メタライズMZ2は、キャップCP(図11)が接合される接合部であり、電極D1は、ボンディングワイヤBW(図11)がボンディングされる電極部である。
【0071】
配線基板Pとしては、アルミナの他にムライト、ガラスセラミック、AlN(窒化アルミニウム)などがある。接続時にフラックスを使用する場合、もしくは予熱段階から不活性雰囲気、あるいは還元雰囲気で使用できるならば、Cu電極のままでよい。
【0072】
半導体チップCHのサイズは、たとえば、□5mmであり、複合はんだ1のサイズは、たとえば□4mm×t(厚さ)0.15であるが、半導体チップ寸法の制約はなく、大型チップでも可能である。
【0073】
後工程の2次リフローに対して、化合物層が高温での強度を確保し、その後の熱疲労に対してはSn系はんだが主に寄与し、一部、応力的に厳しい個所では複合材が効果を発揮し寿命は向上する。
【0074】
したがって、化合物層で強く拘束されたイメージはない。大きな歪み、応力がかかるチップ周辺部では接合界面で化合物を形成させることで、強固な接続のため破壊が起こりにくくなる。
【0075】
ダイボンダによるダイボンド工程について説明する。
【0076】
まず、配線基板Pは真空吸引によりステージSTに固定され、半導体チップCHも真空吸引により取付治具となるコレットCに保持される。そして、コレットCを下降させ、半導体チップCHを複合はんだ1を介して配線基板Pに接触させ、加熱(max280℃)、加圧(初期に0.5kgf)により5秒間程度保持する。
【0077】
なお、コレットCには、ヒータ、および温度測定用熱電対TTが設けられている。ヒータは、半導体チップCHを温めることによって接合性を高める。温度測定用熱電対TTは、半導体チップCHが接触する近くに埋め込まれており、温度コントロールができる構成となっている。
【0078】
また、複合はんだ1の温度はその融点に達すると、瞬時にSnのはんだ箔3が溶け、圧力が加わり溶け始める。そこで、複合はんだ1のつぶれ防止のため、設定温度に達するとコレットCを複合はんだ1を加圧した時の位置を起点とし、その位置から複合はんだ1の厚さに対して約10%(max20%)以下にし、チップからのはんだのはみ出し量を制御している。
【0079】
複合はんだ1の厚さは熱疲労寿命に影響するので、150μm位にするのが一般的である。しかし、本方式はクッションの金属網2が入って、しかもつながれているので熱伝導に優れており、約200〜250μmであっても熱的には従来はんだより優れる。
【0080】
たとえば、複合はんだ1の厚さが80μm以下であると、応力緩和機能が充分に作用せず、被接合材の膨張係数が大きい場合にクラックなどの不良が発生する恐れがある。
【0081】
また、複合はんだ1の厚さが250μm以上では、接続部の電気抵抗、および熱抵抗が大きくなりすぎて、電気的接続用途の場合には電気特性、放熱用途の場合には素子の温度を充分に下げることができず、いずれの場合においても不具合が発生してしまう恐れがある。よって、複合はんだ1の厚さは80〜250μmが望ましい。
【0082】
配線基板Pの予熱は約100℃程度とした。急激な温度上昇、下降は継手に大きなストレスをかけるので、予熱は熱衝撃を緩和させる意味でも重要である。抵抗加熱体によるダイボンドの場合、接続時の複合はんだ1の酸化を防止するため、前述のように局所的に周囲から窒素を吹き付ける機構としている。
【0083】
また、半導体チップCHを吸着するコレットCの周囲にも窒素を吹き付け、常に接合部が50〜100ppmレベルの酸素純度に保たれるようにするのがよい。
【0084】
このはんだ箔であれば、水素、もしくは窒素などの不活性雰囲気炉でmax270℃前後で半導体チップCHなどのダイボンド、パワーモジュールなどの接合も可能である。炉を使用する場合、max温度はSnの場合、260℃から350℃程度までも可能であるが、化合物の形成状態を考慮した条件選定が必要である。
【0085】
図10(a)は、図9により複合はんだ1を用いて、半導体チップCHを搭載したと配線基板Pの断面のモデルを示す。金属網2は連続して繋がっているので、切断すると切断面に金属網2のCuが露出する。
【0086】
複合はんだ1は、半導体チップCHより少し小さめに切断し、はんだ付け後にSnが外側にぬれ拡がることでフィレットを形成し、金属網2が見えないようにすることが望ましい。
【0087】
1個ずつ作るならば切断後に、Snめっきを施すことでCuの露出は防ぐことはできる。チップより大き目の複合はんだ1を用いることにより、図10(b)に示すように、半導体チップCH周囲での信頼性を向上させる構造にすることが可能である。この場合の他の利点として、複合はんだ1が半導体チップCHとの多少のズレがあっても信頼性での問題は少ない。
【0088】
図11は、コレットCによるダイボンド、および水素炉もしくは窒素などの不活性雰囲気炉によるダイボンドした代表的な接合部の断面モデルを示す。
【0089】
このようにダイボンドされた半導体チップCHの上面から、ボンディングワイヤBWを介して配線基板Pの電極D1に接続し、アルミニウムなどからなるキャップCP(あるいはモールド樹脂など)で該半導体チップCHを封止することにより、半導体装置Hが形成される。
【0090】
さらに、配線基板Pの周囲に小型のチップ部品などを接続し(この場合の接続も、配線基板Pの端子に合った複合はんだ1を、予めチップ部品の電極などに仮付けしたものを配線基板Pに接続させたり、または熱圧着したものを同時にリフロー炉で接続することも可能である)、配線基板Pの裏面側などから外部接続端子(通常はSn−3Ag−0.5Cuなどのはんだで接合される)をとることによりモジュールを形成するようにしてもよい。
【0091】
金属網2同士、金属網2と半導体チップCHのメタライズMZ1(たとえば、Cr−Ni−Au:Auは大変薄いので実質はCu−Sn−Ni間での合金層の形成)、金属網2と配線基板PのメタライズM(たとえば、Ag−Pb導体にNiめっき:Cu−Sn−Ni間での合金層の形成)とはそれぞれ合金層がしっかり形成され、連結状態を確保する。
【0092】
半導体チップCHのメタライズMの組合せは多様であるが、はんだのSnと反応するのはCuかNiが大部分である。表面層に主に酸化防止のためAuが使用される場合があるが、0.05μmレベルであり、はんだ層の脆化には関与しない。
【0093】
他方、配線基板P側も同様に下地は各種あるが、Snとの反応層は半導体チップCH同様NiもしくはCuである。特殊な場合としてAg、Ag−Pt、Ag−Pd、Au−Pdなどの厚膜導体などもある。
【0094】
パワーもののダイボンドでは熱伝導の面で、ボイドがあると特性に大きく影響を及ぼすため、ボイドレス化が最重要視される。はんだペーストの場合はフラックスの反応、溶剤の揮発等によりガス量は多いため、ガスが逃げ易い継手構造、たとえば細長い端子、小型の半導体チップのダイボンドなどに適用される。
【0095】
したがって、中、大型の半導体チップのダイボンドでは、不活性雰囲気で、フラックスレスではんだ箔を用いた抵抗加熱体によるダイボンド、もしくは水素炉もしくは窒素などの不活性雰囲気炉によるダイボンドの使用が一般的である。
【0096】
なお、ボイドの特性への影響も少ないことが予想される。複合はんだ1をSnめっきCu板に挟んで窒素雰囲気中でダイボンダで加圧接合すると、CuとCu板間はしっかりとCu6Sn5の金属間化合物が形成され、良好な接合部が得られることが分かった。
【0097】
特に反応を抑えたい場合は化学Ni/Auめっき(高温でも化合物が厚く形成されにくい)などを施したり、Agめっきなどを使用することも可能である。
【0098】
ところで、図3に記載した工程で作製した複合はんだ1はリールに巻いて切断工程を含めて連続供給できる。したがって、温度階層を必要とする部品の封止部、端子接続部の接続に使用する場合は、パンチング加工、レーザ加工などでその形状に合わせたものを用いることができる。
【0099】
そして、その部品の封止部、端子接続部をパルス方式の加圧型ヒートツールで窒素雰囲気下で加熱、加圧することでフラックスレスで接続することができる。予熱時の酸化防止、ぬれ性を確保するため、Snめっきされた複合はんだ1が望ましい。ピッチが粗く、端子数が少ない部品の接続などは複合はんだ1の載置、部品端子の位置決め、パルス電流による抵抗加熱電極による加圧接続などが容易でやり易い。
【0100】
図11(a)はフラックスを用いないで、窒素雰囲気中でパルス加熱によるコレットCで半導体チップCHと配線基板Pとの間に、複合はんだ1を載せてダイボンドした後、Au線などのボンディングワイヤBWで、半導体チップCHの端子と配線基板Pの電極Dとを繋ぎ、キャップCPと配線基板PのメタライズMZ2との間に複合はんだ1を載せ、窒素雰囲気中でフラックスレスで封止を行ったBGA、CSPタイプの半導体装置(電子部品)Hの断面である。
【0101】
複合はんだ1は被接合体に仮固着して接合することもできる。なお、配線基板Pにはスルーホールが形成されており、該スルーホールにより上下間の電気的接続、すなわち半導体チップCHとはんだボールなどからなる外部接続端子Bとの電気的接続を確保している。なお、高出力チップの場合、放熱の効率から熱伝導性に優れるAlNなどの配線基板を使用することもある。
【0102】
この半導体装置Hの外部接続端子Bのはんだ組成は、たとえば、Sn−3Ag−0.5Cuなどからなり、端子ピッチが広い場合はボールで供給され、ピッチが狭い場合はペーストで形成される。また、Cu端子もしくはNi−Auめっき端子のままの場合もある。
【0103】
その後、半導体装置Hはプリント配線基板上に搭載され、Sn−3Ag−0.5Cuはんだ(融点:217℃〜221℃)ペーストで他の電子部品と同時に、max240℃程度でリフロー接続されるが、前述の通り、このリフロー温度では複合はんだ1の高温強度は確保されるので、高信頼でプリント配線基板上に接続することができる。
【0104】
すなわち、半導体装置H実装における接続とプリント配線基板上の接続とは温度階層接続を実現することができる。外部接続端子Bの形態はさまざまであるが、いずれにせよ複合はんだ1を用いることで外部接続端子Bとプリント配線基板との接続に対して温度階層接続を実現することができる。
【0105】
なお、接続部の外周部のぬれ性をよりよくするため、パルス加熱によるコレットで接続後、さらに窒素炉もしくは水素炉などでリフローをすることで良好な継手が形成できる。
【0106】
図10(b)は、図10(a)に示した半導体装置Hにおいて、窒素雰囲気中でキャップCPを配線基板PのメタライズMZ2に複合はんだ1を載せ、コレットCによってフラックスレスで封止を行った例である。
【0107】
図10(b)左は、パンチングで切り抜いた複合はんだ1を示しており、図10(b)右は、窒素雰囲気中でパルス加熱によるコレットCで、複合はんだ1(左図のB−B’断面)とキャップCPとを加熱して配線基板PのメタライズMZ2に封止するモデルの断面図である。
【0108】
図10(b)の右側に示した状態で接続することにより、複合はんだ1による接合は、図10(a)に示す形状になる。なお、パンチングでは無駄な部分が多くなるので、形に合わせて網構造とする製造法も可能である。
【0109】
また、水素などの還元雰囲気炉でのフラックスレスのリフロー接続も可能である。なお、長期間の絶縁性を確保できるロジンベースのフラックスの場合、腐食の問題はないので洗浄レスのリフロー接続も製品によっては使用が可能である。
【0110】
ところで、リフローの課題は、複合はんだ1の両面で拡散接続をし易くするため、該複合はんだ1と接続される側とが接触している状態を作ることがポイントであり、加圧して接触させることが好ましいこととなる。
【0111】
したがって、仮り付け工程もしくは加圧工程があるプロセスを採用することが好ましい。たとえば、リード、部品の電極部に予め熱圧着等で固着して供給しておくとよい。
【0112】
図12は、高出力ダイオード(電子部品)HDに適用した例である。半導体チップなどに形成された高出力ダイオードHDは約φ6mmである。このため、従来は軟らかいPbリッチ系高温系はんだが使われてきた。
【0113】
Pbフリー化になるとSn−3.5Ag(221℃)、Sn−0.7Cu(227℃)、もしくはSn−5Sb(235℃)がある。Sbは環境に対する負荷の問題が有ることを考えると、Sn−3.5Ag、Sn−0.7Cu以外はないのが実情である。
【0114】
Zn−Al系は融点を下げるために、他の元素を添加すると硬くなるので、そのままでは半導体チップ割れを起こす可能性があり、またメタライズとのぬれ性の課題がある。
【0115】
この場合のはんだは階層接続用高温はんだというよりは、高出力を対象とするもので、従来のSn−5Sbなどでも信頼性を確保できないため、Pb−5Snなどを使ってきた経緯がある。高Pbはんだに代わるPbフリーのソフトソルダーはないので、本案がその代替となる。
【0116】
車では、たとえば、オルタネータ用のダイオードとして用いられており、高出力ダイオードHDをエンジンに直接取り付けた場合、エンジンを切ったときに、230℃レベルに達する状態はまれに起こると言われており、要求仕様として示されている。
【0117】
さらには、約260℃のリフローに耐えられることも要求されている。複合はんだ1は、260℃程度のリフロー時にSnは溶けるが金属間化合物がネットワークで連結されているため、高温での強度は確保されている。
【0118】
なお、220℃レベルの高温に曝す機会がある車などにおいて、高温での瞬時部分溶融防止にはSn系はんだとしてSn−(5〜7)%Sbはんだ(融点:236〜243℃)などのはんだ箔3を使用することで、SnとCu間の反応、Snと電極(Cu、Ni)との反応でSb濃度が10%以上になり、下限温度をSn(232℃)以上の245℃レベルに上昇させることができる。
【0119】
このため、220℃になっても部分溶融の心配はなくなる。この時も、高温強度はCuとSnとの化合物層が分担する。なお、280℃での本方式のせん断強度は1N/mm2(0.1kgf/mm2)以上を確保している。
【0120】
他方、Sn−Ag−Cu系はんだはSn−Pb共晶と異なり、強度が高く剛性が強く変形性に劣ることにより、素子、部品などへの悪影響がいわれている。このため、柔軟性のあるSn−In系、Sn−Cu−In系、Sn−(0〜1)Ag−In、Sn−(0〜1)Ag−Cu−In系などのはんだを用いることで、はんだの融点は200℃レベルに多少下がっても、はんだ自体が変形に対応してくれるので、耐衝撃性が要求される携帯用機器などの実装用の階層はんだとしての応用が期待できる。
【0121】
当然ながら、2次のはんだ付け時に必要な強度はCuとの化合物連結で高温強度を確保し、特に、最大応力、歪みがかかるチップ、部品などの最外周部では基板の界面部ではCuとの化合物形成で、界面近傍での破壊を阻止し、はんだ内部で破壊するような望ましい構成である。
【0122】
複合はんだ1を必要な寸法に切りだし、NiめっきしたCuリードL1とダイオードHDとの間、高熱伝導低熱膨張のCuクラッドのディスク板DB(もしくはMoディスク板)との間、ディスク板DBとCuからなるベース板BB間にそれぞれ搭載し、280℃の水素炉で一括してリフロー接続した。ディスク板DB、およびベース板BBには、NiなどによるめっきDBa,BBaがそれぞれ施されている。
【0123】
これにより、金属網2とCuリードL1間、金属網2とダイオードHD間、金属網2とディスク板DB間、金属網2とベース板BB間などのCuとNi金属間化合物による接合がなされる。
【0124】
これで接続したものは、既に、耐高温の金属間化合物(Cuの場合はCu6Sn5、Niの場合はNi3Sn4)で連結されるので、260℃(260℃〜280℃でも可)で強度を保持し、後工程のリフローで問題になることはない。
【0125】
この継手を温度サイクル試験、パワーサイクル試験にかけても、これまでの高Pb入りはんだと同等な寿命を有することを確認できた。また、上記高出力ダイオードに限らず、パワーモジュールにおいても同様な応用が可能である。
【0126】
なお、パルス加熱方式のダイボンダーで窒素を吹き付け、max350℃、5秒間(5〜10秒間でも可)で加圧接合する方式でも実装が可能である。また、パルス加熱方式で仮付けし、界面での接触を確実にした後、水素炉で一括してリフローすることで、外周部のぬれ確保、接合界面の接続を確実にすることが可能である。
【0127】
なお、半導体チップ周辺部はスムーズなフィレットを形成することが望ましいので、複合はんだ1の外周部にSnだけの層を設けることも可能である。
【0128】
図13は、携帯電話などに使用される信号処理用に使われる高周波用RF(Radio Frequency)モジュール(電子部品)Mdlをプリント配線基板PWBに実装した例を示す。
【0129】
図13(a)はSiのモジュール基板MP上に2つの半導体チップCHを実装した例である。モジュール基板MP上では抵抗、コンデンサなどは薄膜で形成できるのでより高密度実装が可能であり、主に半導体チップCHのみフリップチップ実装される。
【0130】
プリント配線基板PWBへの実装は、QFPなどで用いられる柔らかいCu系リードL2を介して行う。リードL2とモジュール基板MPとの接続は複合はんだ1を用いて、加圧、加熱して行う。
【0131】
その後、シリコーンなどの柔らかい樹脂Jで最後に保護、補強を行う。半導体チップCHは、はんだバンプBを介してモジュール基板MPに接続される。はんだバンプBは、Sn−3Ag(融点:221℃)などで構成される。
【0132】
プリント配線基板PWBSn−Ag−Cu系PbフリーのはんだHdにより接続する。はんだバンプBは、はんだHdのリフロー時に再溶融してもプリント配線基板PWBへの実装における半導体チップCHの自重により変化することは殆どなく、かつSi−Siの接続のため応力的負担はなく、信頼性上問題はない。プリント配線基板PWBへの実装が終わった後で、半導体チップCH上には保護のためシリコンゲルSGなどをコートすることも可能である。
【0133】
また、他の方法として半導体チップCHのはんだバンプBをAuのボールバンプにし、モジュール基板MP上に形成する端子にSnめっきを施すと、熱圧着によりAu−Sn接合を得ることができ、プリント配線基板PWBへの実装における250℃のリフロー温度では溶けることはなく、したがって、温度階層接続が可能であり、リフローに十分耐えられる接合となる。
【0134】
複合はんだ1による接続は、前述の如く、金属間化合物により接合が保たれており、プリント配線基板PWBへの実装における250℃のリフロー温度においても強度を確保することができる。これによって今までの大きな課題であった温度階層をつけた鉛フリー接続を実現することができる。
【0135】
なお、モジュール基板MPは、Si基板に代えて、AlN基板、ガラスセラミック基板、Al基板などの厚膜基板を用いた場合、抵抗、コンデンサなどのチップ部品の搭載は機能素子を作る上で必要である。
【0136】
他方、厚膜ペーストでレーザートリミングによる抵抗、コンデンサなどの形成方法もある。厚膜ペーストによる抵抗、コンデンサの場合、上記Si基板と同様な実装方式が可能である。
【0137】
図13(b)は、GaAsチップなどからなる半導体チップCHを、チップ部品(電子部品)CDとともに熱伝導性、機械的特性に優れるAlのモジュール基板MP1に搭載し、該モジュール基板MP1の搭載面を樹脂J1によって絶縁封止したモジュール(電子部品)Mdl1の構造である。
【0138】
このモジュールMdl1においては、モジュール基板MP1と半導体チップCH、チップ部品CDとの接続、およびモジュールMdl1の外部接続端子となるリードL3とモジュール基板MP1との接続に複合はんだ1が用いられている。
【0139】
GaAsとAlとは熱膨張係数が近いのでフリップチップ実装は信頼性上問題はない。これらの半導体チップCHやチップ部品CDなどの端子接続は端子面積が□0.6mm以上であれば、はんだ厚t:0.05〜0.01の複合はんだ1とする。
【0140】
また、端子数の少ない半導体チップCH、チップ部品CDに仮付けして、あるいはモジュール基板MP1側の端子に仮付けして、個別に抵抗加熱体で窒素雰囲気の加圧接続で、あるいは還元雰囲気もしくは不活性雰囲気のリフローでの接続が可能である。
【0141】
さらに、はんだ厚t:0.015〜0.025の複合はんだ1を用いることも可能である。低コスト高出力対応には、複合はんだ1を用い半導体チップCH裏面をダイボンドし、端子はワイヤボンドする方法が一般的である。
【0142】
半導体チップCHが高発熱チップを搭載するモジュール(電子部品)Mdl2の場合、図13(c)に示すように、低熱膨張で耐熱性に優れるメタルコアのポリイミドなどの有機基板、高密度実装に対応したビルドアップ基板などのモジュール基板MP2を使用すれば、該半導体チップCHを直接に搭載することが可能である。
【0143】
モジュール基板MP2の実装面には、一方の端部が半導体チップCHの電極部と接続される配線パターンPが形成されており、該配線パターンPは、スルーホールTHを介してモジュール基板MP2の裏面に形成された外部接続端子となる電極GPに接続されている。
【0144】
さらに、モジュール基板MP2には、ダミーの端子DTが設けられている。この端子DTは、モジュール基板MP2の中心部を形成するCuなどのメタルコアに直接属されており、半導体チップCHに設けられた放熱用の電極HDに接続される。
【0145】
そして、モジュール基板MP2の端子DTと半導体チップCHの放熱用の電極HDとを接続することにより、直接熱をメタルコアに伝導させることも可能である。半導体チップCHの接続は小型であることからAuバンプとSnとのはんだHdによる接合などが可能である。
【0146】
AlなどからなるキャップCPを接続する場合には、該キャップCPの周囲を取り巻く形状の複合はんだ1を用い、窒素雰囲気で抵抗加熱体で加圧接続する。この時、複合はんだ1は予めモジュール基板MP2かキャップCPのどちらかに仮付けしておくとよい。キャップCPがAlの場合は端子部はNiめっきなどが施されている。
【0147】
なお、ここでは、一例としてRFモジュールを取り上げたが、各種移動体通信機用のバンドパスフィルタとして使用されているSAW(弾性表面波)素子構造、PA(高周波電力増幅器)モジュール、他のモジュール、素子などに対しても同様に応用できる。また、製品分野としては、携帯電話、ノートパソコン等に限らずデジタル化時代を迎え、新たな家電品などに使用できるモジュール実装品を含む。
【0148】
図14は、RFモジュール実装への応用を更に具体化したものである。図14(a)はモジュール(電子部品)Mdl3の断面図であり、図14(b)は電子部品を搭載した際の平面図のモデルである。
【0149】
この場合、モジュールMdl3には、モジュール基板MP3に半導体チップCH、ならびに抵抗、コンデンサなどのチップ部品CDが実装されている。半導体チップCHには、電波を発生するMOSFET素子などが形成されており、フェースアップ接続で搭載されている。チップ部品CDも小型化されており、たとえば、10mm×5mmの大きさ、いわゆる1005サイズが使用されている。
【0150】
モジュール基板MP3は、Al基板などからなり、半導体チップCHは複合はんだ1を介してモジュール基板MP3に接続されている。また、チップ部品CDは、Agなどの耐熱性導電ペーストを介してモジュール基板MP3に接続されている。
【0151】
半導体チップCHに形成された電極部は、モジュール基板MP3に形成された電極PDとボンディングワイヤBWを介して接続されている。電極PDは、該モジュール基板MP3の実装面に形成された配線パターン、スルーホールTHを介してモジュール基板MP3の裏面に形成された外部接続端子となる電極GPに接続されている。
【0152】
チップ部品CDは、モジュール基板MP3に形成された電極PD1とはんだHdによって接続され、さらにスルーホールTHを介して裏面の外部接続部となる電極GPと電気的に接続される。
【0153】
そして、モジュール基板MP3の実装面には、該モジュール基板MP3全体を覆うように、AlなどのキャップCPが接合される。キャップCPとモジュール基板MP3とは、たとえば、かしめなどにより接合されている。
【0154】
図15は、携帯電話などの電子システム(電子機器)DSに、図14に示したモジュール(電子部品)Mdl3を用いて構成した際の一例を示した図である。
【0155】
この場合、プリント配線基板PWBは、両面に電子部品を実装する両面実装基板からなる。プリント配線基板PWBの一方の面には、コンデンサや抵抗などのチップ部品CD、半導体装置(電子部品)H1、およびモジュールMdl3が実装されている。
【0156】
これらチップ部品CD、半導体装置H1、ならびにモジュールMdl3は、はんだHdを介してプリント配線基板PWBに実装されている。
【0157】
モジュールMdl3においては、プリント配線基板PWBなどに対して外部接続部となる電極GPとのはんだ接続により実装されるものであり、温度階層接続が必要となるものである。
【0158】
実装の形態としては、まず、プリント配線基板PWBに形成された電極部分に、たとえば、Sn−3Ag−0.5Cuなどのはんだペースト(融点:217〜221℃)を印刷する。そして、半導体装置(電子部品)H2,H3の搭載面側からはんだHdによる接続を行うために、半導体装置H2,H3を搭載し、max240℃程度でリフロー接続する。
【0159】
次に、電子部品CD、モジュールMdl3、半導体装置H1をプリント配線基板PWBに搭載し、max240℃程度でリフロー接続することで両面実装を実現する。
【0160】
このように、先に耐熱性のある軽い部品をリフローし、後で、耐熱性のない、重い部品を接続するのが一般的である。後でリフロー接続する場合、最初に接続した側のはんだを再溶融させないことが理想である。
【0161】
前述の通り、この場合もプリント基板への実装時のリフロー温度では、モジュールMdl3の接続に用いた複合はんだ1自体の接合は確保されるので、モジュールMdl3などの電子部品を高信頼にプリント配線基板PWB上に接続することができる。すなわち、モジューMdl3内の接続とプリント配線基板PWB上の接続との温度階層接続を実現することができる。
【0162】
なお、プリント配線基板PWBの両面を同一のはんだにより接続したが、チップ部品CDなどの重量の小さい小型部品においては、電子部品、モジュール、半導体装置のリフロー接続においてはんだが溶融したとしても、それ自体が軽いため重力よりも表面張力の作用が勝り、落下することはない。
【0163】
したがって、最悪のケースを考えた場合、基板の端子との金属間化合物はできずに単にSnで接合されただけでも問題は起きない。
【0164】
図16は、モジュールMdl3(図14)における製造工程を示すフローチャートであり、チップ部品CDに対して、作業性から耐熱性のAgペーストを選択する方式である。
【0165】
図16(a)において、まず、モジュール基板MP3を準備する(ステップS101)。そして、半導体チップCHを実装する位置に複合はんだ1を搭載し(ステップS102)、ダイボンドを行う(ステップS103)。
【0166】
その後、ワイヤボンディングを行い(ステップS104)、モジュール基板MP3のチップ部品CDの搭載位置にはんだHdとなる銀ペーストを塗布し(ステップS105)、該チップ部品CDを実装する(ステップS106)。チップ部品CDの実装後、リフローを行い(ステップS107)、洗浄する(ステップS108)。
【0167】
また、図16(b)では、まず、モジュール基板MP3を準備し(ステップS201)、モジュール基板MP3のチップ部品CDの搭載位置にはんだHdとなる銀ペーストを塗布し(ステップS202)、該チップ部品CDを実装する(ステップS203)。
【0168】
その後、半導体チップCHを実装する位置に複合はんだ1を搭載し(ステップS204)、ダイボンドを行う(ステップS205)。そして、リフロー(ステップS206)、洗浄(ステップS207)後、半導体チップCHのワイヤボンディングを行う(ステップS208)。
【0169】
また、図16(c)については、まず、モジュール基板MP3を準備する(ステップS301)。そして、プリント配線基板PWBにAu−Sn、Cu−Snなどからなるはんだペーストを塗布し(ステップS302)、チップ部品CDを実装する(ステップS303)。
【0170】
その後、リフローによる接続(ステップS304)、プリント配線基板PWBの洗浄の後(ステップS305)、半導体チップCHを実装する位置に複合はんだ1を搭載する(ステップS306)。
【0171】
そして、ダイボンドを行った後(ステップS307)、ワイヤボンディングを行う(ステップS308)。
【0172】
次に、モータドライバICなどの高出力チップの樹脂パッケージへの適用例を示す。図17(a)は、リードフレームFLの平面図、図17(b)は、図17(a)のリードフレームFLを用いて構成された半導体装置(電子部品)H4の断面図であり、図15(c)は、その一部の拡大である。
【0173】
リードフレームFLは、図17(a)に示すように、中央部に半導体チップCHが搭載されるダイパッドDPが位置しており、そのダイパッドDPの周辺部近傍には、引き出し電極である複数のリードLが形成されている。ダイパッドDPは、該ダイパッドDPのコーナ部に設けられたダイパッド吊りリードLaにより固定されている。
【0174】
また、半導体装置H4は、図17(a)、(b)に示すように、QFPからなる。ダイパッドDPには、複合はんだ1を介して半導体チップCHが接続されており、該半導体チップに形成された電極とリードLとは、ボンディングワイヤBWを介して接続されている。
【0175】
また、半導体チップCH、ボンディングワイヤBW、リードLの一部は樹脂によりモールドされており、矩形状のパッケージPaが形成されている。このパッケージ6から突出した複数のリードLは、略クランク形状に屈曲成形されている。発熱が3Wレベルの半導体チップCHの熱は、複合はんだ1を介してダイパッドDPに伝わる。
【0176】
図18は、図17の半導体装置H4における製造工程のフローチャートである。
【0177】
まず、ダイパッドDP上に複合はんだ1を介して半導体チップCHをダイボンド接続する(ステップS401)。ダイボンド接続された半導体チップCHは、該半導体チップに形成された電極とリードLの端部とがボンディングワイヤBWによってボンディングされる(ステップS402)。
【0178】
その後、樹脂モールドされてパッケージPaが形成され(ステップS403)、リードフレームFLに形成されたダムの切断後(ステップS404)、アウタリードとなるリードLにSn系のPbフリーはんだめっきが施される(ステップS405)。
【0179】
そして、リード切断成形されて(ステップS406)、半導体装置H4が完成となる(ステップS407)。
【0180】
半導体チップCHの裏面に形成されるメタライズは、Cr−Ni−Au、Cr−Cu−Au、Ti−Pt−Au、Ti−Ni−Auなどの一般に使用されるメタライズであれば可能である。
【0181】
Auが多い場合も、Au−Snの融点の高いAuリッチ側の化合物が形成されればよい。半導体チップのダイボンドは窒素を吹き付けて、パルスの抵抗加熱体で、初期加圧約2kgf、350℃で5秒間程度で行う。
【0182】
はんだ厚の制御は初期加圧時の位置(約70μm膜厚)から約10μm程度下がったところでセットされ、耐熱疲労性向上のため、機構上、膜厚を確保するシステムになっている。
【0183】
上記以外に、半導体チップCHの素子形成面に負荷をかけないように初期加圧0.2〜1kgf、350℃で5〜10秒間で行った。はんだ厚の制御は初期加圧時の位置(150μm膜厚) から約10μm程度下がったところでセットされても同様であった。また、ダイパッドPd側を200℃以下で加熱し、ダイボンドの出力を下げることも可能である。
【0184】
高出力の半導体チップではボイド率低減が重要であり、目標の約5%以下を達成できた。厳しい熱疲労に対しても、Sn、Sn系はんだ自体の耐熱疲労性は優れており、かつ変形性にも優れている。
【0185】
図19は、一般的なプラスチックパッケージ(SOP:Small Outline Package)の半導体装置(電子部品)H5に適用した例である。
【0186】
この場合、半導体チップCH裏面が42AlloyのタブTAB上に複合はんだ1を介して接着されている。半導体チップの電極部はボンディングワイヤBWを介してリードLに接続される。
【0187】
これら半導体チップCH、ボンディングワイヤBW、リードLの一部は、モールド樹脂によってモールドされ、パッケージPaが形成されている。パッケージPaから突出したリードLには、Pbフリー化に対応したSn−Bi系などのめっきが施される。
【0188】
これまで、プリント基板実装に対して、融点:183℃のSn−37Pb共晶はんだが使用できたので、max220℃でリフロー接続ができた。Pbフリー化になるとSn−3Ag−0.5Cu(融点:217℃〜221℃)でリフロー接続を行うことになるので、max240℃程度となり、最高温度が約20℃高くなる。
【0189】
このため、半導体チップCHとタブTABとの接続に、耐熱性の導電ペーストもしくは接着剤を使用すると高温での接着力は低下し、あるいは分解によるガス発生によりその後の信頼性に影響することが予想される。
【0190】
そこで、前記した複合はんだ1を使用することで、max270℃〜350℃程度での高温での強度を確保するので、Pbフリーはんだによる階層接続が可能となる。
【0191】
このプラスチックパッケージへの応用は、半導体チップCHとタブTABとを接続するプラスチックパッケージ構造の半導体装置すべてに適用することができる。構造上、Gull Wingタイプ、Flatタイプ、J−leadタイプ、Butt−Leadタイプ、Leadlessタイプがある。
【0192】
それにより、本実施の形態によれば、複合はんだ1により、Pbフリーで接続信頼性の高温度階層接続用はんだや耐熱はんだを得ることができる。
【0193】
本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0194】
【発明の効果】
(1)本発明によれば、複合はんだを温度階層接続や耐熱はんだとして用いることにより、Pbフリーで、かつ接続信頼性の高い接続を得ることができる。
(2)また、本発明では、複合はんだを用いて構成された電子部品、あるいは電子部品の実装に複合はんだを用いて電子機器を構成することにより、環境に優しく、信頼性の高い電子機器を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による複合はんだの説明図である。
【図2】図1の複合はんだの製造工程の一例を示す説明図である。
【図3】図1の複合はんだの製造工程の他の例を示す説明図である。
【図4】図1の複合はんだを製造する際に用いる割型プレスの説明図である。
【図5】図1の複合はんだを100メッシュCu網の金属網で作製した際の断面図である。
【図6】図1の複合はんだを325メッシュCu網の金属網で作製した際の断面図である。
【図7】金属網におけるCuメッシュ大きさを変えた際の複合はんだ箔の高温強度の関係を示す図である。
【図8】100メッシュCu網の金属網で高温強度がでるメカニズムを示す図である。
【図9】図1の複合はんだを用いたダイボンドプロセスの一例を示す断面のモデル図である。
【図10】図9によるダイボンド後の複合はんだの継手断面のモデル図である。
【図11】図1の複合はんだによるダイボンド接続部、および封止部の断面モデル図である。
【図12】図1の複合はんだを用い構成された高出力ダイオードの断面モデル図である。
【図13】図1の複合はんだを用いて構成されたモジュールの断面モデル図である。
【図14】図1の複合はんだを用いて構成されたモジュールの断面図である。
【図15】図14のモジュールを実装したRFモジュールの断面のモデル図である。
【図16】図15のRFモジュール実装の製造プロセスを示すフローチャート図である。
【図17】図1の複合はんだを用いて構成された半導体装置の平面、および断面モデル図である。
【図18】図17の半導体装置の製造プロセスを示すフローチャート図である。
【図19】図1の複合はんだを用いて構成された半導体装置の他の例を示す断面モデル図である。
【符号の説明】
1…複合はんだ、2…金属網(金属繊維箔)、3…はんだ箔、CH…半導体チップ(素子)、MZ…メタライズ、MZ1,MZ2…メタライズ、H…半導体装置(電子部品)、H1〜H5…半導体装置(電子部品)、HD…高出力ダイオード(電子部品)、Mdl…高周波用RFモジュール(電子部品)、Mdl1〜3…高周波用RFモジュール(電子部品)、MP…モジュール基板、CD…チップ部品(電子部品)、DC…電子システム(電子機器)。

Claims (8)

  1. 少なくとも1枚の金属繊維箔と、少なくとも2枚のはんだ箔とよりなり、前記金属繊維箔を前記はんだ箔により挟み込んで接合した構成からなることを特徴とする複合はんだ。
  2. 請求項1記載の複合はんだにおいて、前記金属繊維箔は、銅からなる金属線がメッシュ状に形成された金属網からなり、前記はんだ箔は、錫からなること特徴とする複合はんだ。
  3. 請求項2記載の複合はんだにおいて、前記金属線の線径が、25μm〜100μmよりなることを特徴とする複合はんだ。
  4. 請求項2または3記載の複合はんだにおいて、前記はんだ箔の厚さが、20μm〜250μmよりなることを特徴とする複合はんだ。
  5. 請求項1〜4のいずれか1項に記載の複合はんだにおいて、前記金属繊維箔は、錫またはニッケルのめっきが施されていることを特徴とする複合はんだ。
  6. 金属線をメッシュ状に形成した金属繊維箔、およびはんだ箔を準備する工程と、
    前記金属繊維箔の両面を前記はんだ箔によって挟みながら加圧し、前記金属繊維箔と前記はんだ箔とを接合する工程とを有することを特徴とする複合はんだの製造方法。
  7. 金属線をメッシュ状に形成した金属繊維箔が真空中、もしくは不活性ガス中で熱処理する工程と、
    前記熱処理された金属繊維箔とはんだ箔とを準備する工程と、
    前記金属繊維箔の両面を前記はんだ箔によって挟みながら加圧し、前記金属繊維箔と前記はんだ箔とを接合する工程とを有することを特徴とする複合はんだの製造方法。
  8. 少なくとも1つの電子部品が搭載され、前記電子部品、または前記電子部品の素子が、少なくとも1枚の金属繊維箔が少なくとも2枚のはんだ箔に挟み込まれて接合した構成の複合はんだを用いて実装接続されたことを特徴とする電子機器。
JP2002341218A 2002-11-25 2002-11-25 複合はんだ、その製造方法および電子機器 Pending JP2004174522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002341218A JP2004174522A (ja) 2002-11-25 2002-11-25 複合はんだ、その製造方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002341218A JP2004174522A (ja) 2002-11-25 2002-11-25 複合はんだ、その製造方法および電子機器

Publications (1)

Publication Number Publication Date
JP2004174522A true JP2004174522A (ja) 2004-06-24

Family

ID=32703648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002341218A Pending JP2004174522A (ja) 2002-11-25 2002-11-25 複合はんだ、その製造方法および電子機器

Country Status (1)

Country Link
JP (1) JP2004174522A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008178903A (ja) * 2007-01-26 2008-08-07 Mitsubishi Materials Corp ハンダシート及びパワーモジュール
JP2008200728A (ja) * 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
JP2009106993A (ja) * 2007-10-31 2009-05-21 Nippon Handa Kk 金属線入り成形はんだ、およびその製造方法
JP2010179313A (ja) * 2009-02-03 2010-08-19 Nhk Spring Co Ltd 二つの部材の接合方法及び該方法による接合体
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP2011192695A (ja) * 2010-03-12 2011-09-29 Mitsubishi Electric Corp 半導体装置
KR101376903B1 (ko) * 2013-01-23 2014-03-25 한국과학기술원 솔더 포일을 이용한 웨이퍼 레벨 접합 방법
JP2014180690A (ja) * 2013-03-19 2014-09-29 Nippon Steel Sumikin Materials Co Ltd シート状高温はんだ接合材およびこれを用いたダイボンディング方法
JP2015037809A (ja) * 2005-08-12 2015-02-26 アンタヤ・テクノロジーズ・コープ 多層はんだ製品とその製作方法
CN104577704A (zh) * 2015-01-29 2015-04-29 山东浪潮华光光电子股份有限公司 纤维网增强高纯铟复合焊料及其应用方法
US9123704B2 (en) 2013-09-13 2015-09-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US9536855B2 (en) 2013-07-10 2017-01-03 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
WO2017134974A1 (ja) * 2016-02-01 2017-08-10 株式会社村田製作所 接合材、それを用いた接合方法及び接合構造
DE102016202229A1 (de) * 2016-02-15 2017-08-17 Robert Bosch Gmbh Verfahren zum Ausbilden einer Lötverbindung und Verwendung des Verfahrens
KR101776427B1 (ko) * 2015-12-10 2017-09-08 기아자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
JPWO2017038418A1 (ja) * 2015-08-31 2018-04-05 株式会社村田製作所 接合方法
JPWO2017047293A1 (ja) * 2015-09-15 2018-05-24 株式会社村田製作所 接合用部材、接合用部材の製造方法、および、接合方法
US20180298468A1 (en) * 2016-01-07 2018-10-18 Murata Manufacturing Co., Ltd. Metal composition, intermetallic compound member and joined body
WO2018193760A1 (ja) * 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法
US10591223B2 (en) 2015-09-28 2020-03-17 Murata Manufacturing Co., Ltd. Heat pipe, heat dissipating component, and method for manufacturing heat pipe
US10625377B2 (en) 2015-11-05 2020-04-21 Murata Manufacturing Co., Ltd. Bonding member and method for manufacturing bonding member

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037809A (ja) * 2005-08-12 2015-02-26 アンタヤ・テクノロジーズ・コープ 多層はんだ製品とその製作方法
JP2008178903A (ja) * 2007-01-26 2008-08-07 Mitsubishi Materials Corp ハンダシート及びパワーモジュール
JP2008200728A (ja) * 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
JP2009106993A (ja) * 2007-10-31 2009-05-21 Nippon Handa Kk 金属線入り成形はんだ、およびその製造方法
JP2010179313A (ja) * 2009-02-03 2010-08-19 Nhk Spring Co Ltd 二つの部材の接合方法及び該方法による接合体
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
CN102307701A (zh) * 2009-02-05 2012-01-04 丰田自动车株式会社 接合体、半导体模块以及接合体的制造方法
US8471386B2 (en) 2009-02-05 2013-06-25 Toyota Jidosha Kabushiki Kaisha Junction body, semiconductor module, and manufacturing method for junction body
US8933568B2 (en) 2010-03-12 2015-01-13 Mitsubishi Electric Corporation Semiconductor device
JP2011192695A (ja) * 2010-03-12 2011-09-29 Mitsubishi Electric Corp 半導体装置
KR101376903B1 (ko) * 2013-01-23 2014-03-25 한국과학기술원 솔더 포일을 이용한 웨이퍼 레벨 접합 방법
JP2014180690A (ja) * 2013-03-19 2014-09-29 Nippon Steel Sumikin Materials Co Ltd シート状高温はんだ接合材およびこれを用いたダイボンディング方法
US9536855B2 (en) 2013-07-10 2017-01-03 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
US9123704B2 (en) 2013-09-13 2015-09-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN104577704A (zh) * 2015-01-29 2015-04-29 山东浪潮华光光电子股份有限公司 纤维网增强高纯铟复合焊料及其应用方法
JPWO2017038418A1 (ja) * 2015-08-31 2018-04-05 株式会社村田製作所 接合方法
JPWO2017047293A1 (ja) * 2015-09-15 2018-05-24 株式会社村田製作所 接合用部材、接合用部材の製造方法、および、接合方法
US10625376B2 (en) 2015-09-15 2020-04-21 Murata Manufacturing Co., Ltd. Bonding member, method for manufacturing bonding member, and bonding method
US10591223B2 (en) 2015-09-28 2020-03-17 Murata Manufacturing Co., Ltd. Heat pipe, heat dissipating component, and method for manufacturing heat pipe
US10625377B2 (en) 2015-11-05 2020-04-21 Murata Manufacturing Co., Ltd. Bonding member and method for manufacturing bonding member
KR101776427B1 (ko) * 2015-12-10 2017-09-08 기아자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
US20180298468A1 (en) * 2016-01-07 2018-10-18 Murata Manufacturing Co., Ltd. Metal composition, intermetallic compound member and joined body
CN108430690A (zh) * 2016-02-01 2018-08-21 株式会社村田制作所 接合材料、使用该接合材料的接合方法和接合结构
JPWO2017134974A1 (ja) * 2016-02-01 2018-10-04 株式会社村田製作所 接合材、それを用いた接合方法及び接合構造
WO2017134974A1 (ja) * 2016-02-01 2017-08-10 株式会社村田製作所 接合材、それを用いた接合方法及び接合構造
US10751841B2 (en) 2016-02-01 2020-08-25 Murata Manufacturing Co., Ltd. Bonding material, and bonding method and bonded structure each using same
DE102016202229A1 (de) * 2016-02-15 2017-08-17 Robert Bosch Gmbh Verfahren zum Ausbilden einer Lötverbindung und Verwendung des Verfahrens
WO2018193760A1 (ja) * 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9196562B2 (en) Semiconductor arrangement, semiconductor module, and method for connecting a semiconductor chip to a ceramic substrate
US6011313A (en) Flip chip interconnections on electronic modules
EP1386356B1 (en) Fluxless flip chip interconnection
KR100719905B1 (ko) Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
US6989588B2 (en) Semiconductor device including molded wireless exposed drain packaging
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP4972503B2 (ja) 半導体パワーモジュール
JP3226213B2 (ja) 半田材料及びそれを用いた電子部品
KR101592044B1 (ko) 열 기계 플립 칩 다이 본딩
US8421232B2 (en) Semiconductor device and automotive ac generator
DE102009000587B4 (de) Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
KR100407448B1 (ko) 전자 기기 및 반도체 장치
JP4770533B2 (ja) Semiconductor device manufacturing method and semiconductor device
US6583040B1 (en) Method of making a pillar in a laminated structure for a semiconductor chip assembly
US7224066B2 (en) Bonding material and circuit device using the same
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
US6157080A (en) Semiconductor device using a chip scale package
TWI273140B (en) Phase change lead-free super plastic solders
CN103035601B (zh) 在烧结银层上包括扩散焊接层的半导体器件
JP5123633B2 (ja) 半導体装置および接続材料
CN1978122B (zh) 高温焊锡和高温焊锡膏材料以及功率半导体装置
KR100758760B1 (ko) Circuit device and manufacturing method thereof
US20070040248A1 (en) Semiconductor device
KR20020036669A (ko) 반도체 장치의 플립 칩 실장 구조 및 실장 방법