JP3719624B2 - 電子部品実装用はんだ及び電子部品の実装方法 - Google Patents

電子部品実装用はんだ及び電子部品の実装方法 Download PDF

Info

Publication number
JP3719624B2
JP3719624B2 JP16508397A JP16508397A JP3719624B2 JP 3719624 B2 JP3719624 B2 JP 3719624B2 JP 16508397 A JP16508397 A JP 16508397A JP 16508397 A JP16508397 A JP 16508397A JP 3719624 B2 JP3719624 B2 JP 3719624B2
Authority
JP
Japan
Prior art keywords
solder
mounting
weight
electronic components
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16508397A
Other languages
English (en)
Other versions
JPH11791A (ja
Inventor
嘉明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Uchihashi Estec Co Ltd
Original Assignee
Uchihashi Estec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Uchihashi Estec Co Ltd filed Critical Uchihashi Estec Co Ltd
Priority to JP16508397A priority Critical patent/JP3719624B2/ja
Publication of JPH11791A publication Critical patent/JPH11791A/ja
Application granted granted Critical
Publication of JP3719624B2 publication Critical patent/JP3719624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明ははんだに関し、特にIC等の電子部品を回路基板に実装するのに有用なものである。
【0002】
【従来の技術】
近来、電子機器の小型、薄型、軽量、多機能化は、PHS、カ−ナビゲ−ションシステム、ビデオカメラ、ノ−トブックパソコン等のパ−ソナルユ−スにおいて顕著であり、これに伴い電子部品の小型化、複合化、高機能化、表面実装の高密度化が加速され、電子回路板の発熱量の増加や使用条件の過酷化に対処するために、電子部品のはんだ付け部の熱疲労に対する信頼性の一層の向上が要求されている。
電子部品のはんだ付けには、Sn−Pb系はんだを使用することが多く、前述した要求に対応するため、そのはんだ付け部の機械的強度を増強させ、耐熱疲労性を向上させるために、Cuを添加することが公知である。
【0003】
【発明が解決しようとする課題】
回路基板のランド或いは半導体パッケ−ジのリ−ドやランドには、防食のためにNiをメッキすることがあり、この場合、そのメッキを無電解メッキで行うことがある。
例えば、BGA(ボ−ルグリッドアレイ)においては、はんだボ−ルを固着するランドのNiメッキを無電解メッキで行って、ランドの微小化、工数の低減、低コスト化を図ることが公知である。
しかしながら、無電解Niメッキ面を、上記Cuを添加したSn−Pb系はんだではんだ付けしても、耐熱疲労性のさしたる向上を得ることができない。
【0004】
そこで、本発明者において、その原因を鋭意探究したところ、Ni膜の析出時、無電解Niメッキ浴中の還元剤〔Na H PO
、KH PO 、NaBH 、(CH ) NH・BH 〕のPやBが共析してその析出Ni膜に含有され、熱履歴の経過中、接合界面にSnの脆弱な燐化物や硼化物が生成される結果であることが判明した。
本発明の目的は、Sn−Pb系のはんだにおいて、はんだ付け部の耐熱疲労性(繰返し熱応力により破断に至る難易性)をCu単独添加の場合に較べて一段と向上させることにある。
【0005】
【課題を解決するための手段】
本発明に係る電子部品実装用はんだは、Snが5.0〜95.0重量%、Cuが0.1〜3.0重量%、Ptが0.05〜0.2重量%、残部がPbであることを特徴とし、100重量部に対し、PまたはBの少なくとも一方を0.3重量部以下添加することができる。
本発明に係る電子部品の実装方法は、無電解Niメッキ面を有する電子部品、特にシリコンチップと該電子部品を実装する基板とを上記はんだにより接続することを特徴とする。
【0006】
本発明に係るはんだにおいて、Sn−Pb系をベ−スとした理由は、耐熱性の低い半導体部品の実装にも使用できるようにすることにある。
本発明に係るはんだにおいては、被接合面が無電解Niメッキ面であっても、すなわち、析出金属膜中に無電解Niメッキ浴中の還元剤成分であるPやBが共析していても、好適にはんだ付けできる。
本発明に係るはんだにおいて、Snを5〜95重量%とした理由は、被接合面に対する濡れ性及び広がり性を確保するためである。
Cuを添加する理由は、後述するPtとの相乗作用で、はんだの機械的強度を増強させ、耐熱疲労性を向上させると共に当該Cuの接合界面近傍への移行によりSnと金属間化合物を形成させ、Snの燐化物や硼化物の生成を抑えて接合強度の低下を抑制するためである。Cuの添加量を0.1重量%〜3.0重量%とする理由は、0.1重量%未満では、これらの向上・抑制効果を満足に達成し難く、3.0重量%を越えると、液相線温度が高くなり(250℃以上)、半導体部品の安全なはんだ付けが難しくなり、またSnとの金属間化合物量の過剰化のために、接合界面の機械的強度の低下が招来されるからである。
Ptを添加する理由は、上記Cuとの相乗作用で、はんだの機械的強度を増強させ、耐熱疲労性を向上させると共に当該Ptの接合界面近傍への移行により燐化物や硼化物をSnよりも優先的に生成させ、Snの燐化物や硼化物の生成を抑えて接合強度の低下を抑制するためである。Ptの添加量を0.05重量%〜0.2重量%とする理由は、0.05重量%未満では、機械的強度の増強、耐熱疲労性の向上がCu単独添加の場合に較べ実質的に優位差がなくなり、またPtの燐化物や硼化物の生成が僅少となって接合強度の低下阻止を満足に達成し難く、0.2重量%を越えると、液相線温度が高くなって、半導体部品の安全なはんだ付けが難しくなり、また、流動性も低下するからである。
【0007】
本発明に係るはんだにおいて、PまたはBを添加する理由は、PまたはBを含有する無電解Niメッキ膜との接合前に、はんだ中に予めSnの硼化物を生成させておき、はんだ付け時やその後の熱履歴の経過中に、無電解Niメッキ膜に含有されているPまたはBとの化合物が接合界面に生成するのを抑制し、接合強度の低下を抑制することにある。PまたはBの添加量を0.3重量部以下とする理由は、0.3重量部を越えると高価になるばかりか、はんだの脆弱化が招来されるからである。
【0008】
【発明の実施の形態】
本発明に係るはんだは、発明の作用効果を実質的に維持できる範囲内であれば、不純物を含んだ状態で使用することができる。
而して、JIS Z 3282−1986−表3に規定されているA級の化学成分に従い、Znを0.003重量%以下、Feを0.03重量%以下、Alを0.005重量%以下、Asを0.03重量%以下、Cdを0.005重量%以下の範囲で含有することが許容される。
【0009】
本発明に係るはんだは、ランドを無電解NiメッキしたBGAやCSP(チップサイズパツケ−ジ)等におけるランドでのはんだバンプの形成に使用するはんだボ−ル、シリコンチップ等の電子部品をフロ−はんだ付け法によって回路基板に実装する場合に使用するはんだ浴、電子部品をリフロ−はんだ付け法によって回路基板に実装する場合に使用するクリ−ムはんだのはんだ粉末の外、棒状はんだ、線状はんだ、リボン状はんだ、プリフォ−ム状はんだ、やに入りはんだとしても使用できる。
【0010】
上記BGAにおけるはんだバンプの形成においては、本発明に係るはんだのボ−ル(通常1000〜500μmの直径)を、BGAの無電解Niメッキランド(直径は上記のボ−ル直径よりもやや小)にフラックスと共に搭載し、リフロ−によりはんだボ−ルを溶融してバンプに形成することができる。このようにして、バンプを形成したBGAを実装するには、回路基板にフラックスまたはソルダ−ペ−ストを印刷し、BGAのバンプをこの印刷フラックス或いは印刷ソルダ−ペ−ストに仮固定し、リフロ−によりバンプを溶融させ、次いで冷却してはんだを凝固させ、これにて実装を終了する。
本発明に係るはんだを使用する無電解Ni接合面は、本発明の効果を実質的に維持できる範囲内であれば、はんだの濡れ性を良くするために、その表面にSnやPdやAu等をメッキすることもできる。
【0011】
【実施例】
〔実施例1〕
BGA(ランドピッチ1.5mm、ランド外径700μm、ランド個数15×15)のランドに無電解Niメッキを施したものを、被接合面とした。
はんだには、Sn5重量%、Cu0.5重量%、Pt0.2重量%、残部Pbを使用し、このはんだで直径800μmのはんだボ−ルを調製し、このはんだボ−ルを上記BGAの無電解Niメッキランドにフラックスで付着させ、不活性雰囲気中、液相線温度+50℃の温度でリフロ−によりバンプを形成した。
このバンプ形成BGAを不活性雰囲気中、液相線温度+50℃の温度でリフロ−により回路基板に接合した。
この試料を150℃×100時間でエ−ジングし、プッシュプルゲ−ジを用い引張り速度約1mm/sec、試験温度25℃で引張り試験を行ったところ、初期引張り強度及びエ−ジング後引張り強度は表1の通りであった。
また、エ−ジング後での引張り破断は、はんだ合金内部からの破断であった。
【0012】
【表1】
Figure 0003719624
【0013】
〔実施例2〜9及び参考例1〕
はんだとして、表1に示す組成のものを使用した以外、実施例1に同じとした。
実施例1と同様の条件でエ−ジングし、引張り試験を行ったところ、初期引張り強度及びエ−ジング後引張り強度は表1の通りであった。
また、エ−ジング後での引張り破断は、何れの実施例ともはんだ合金内部からの破断であった。
なお、Sn−Pb系はんだの電解Niメッキ面に対する接合部のエ−ジング引張り破断ははんだ合金内部からの破断であり、上記各実施例の破断はエ−ジング後での引張り破断は、この破断状態に一致している。
【0014】
〔比較例1〜4〕
はんだとして、表1に示す組成のものを使用した以外、実施例1に同じとした。
実施例1と同様の条件でエ−ジングし、引張り試験を行ったところ、初期引張り強度及びエ−ジング後引張り強度は表1の通りであった。
また、エ−ジング後での引張り破断は、比較例4においては、はんだ合金内部からの破断であったが、他は全て接合界面からの破断であった。
【0015】
【発明の効果】
比較例1と比較例3または4との対比から、CuまたはPt単独添加でも初期引張り強度を増加できるが、この単独添加では、エ−ジング後での引張り強度保持率がたかだか60%であって、耐熱疲労特性が不充分であるのに対し、実施例1〜9のようにCuとPtの両方を添加しているはんだでは、初期引張り強度の増加及びエ−ジング後での引張り強度保持率90%もの充分な耐熱疲労特性を保証でき、参考例1と実施例の対比から、Ptが0.2重量%以下の少量添加でも充分な耐熱疲労特性を保証できる。
かかる優れた耐熱疲労特性と、破断状態も対電解Ni接合時と同様にはんだ内部から発生することから、はんだ付け界面に脆いSnの硼化物が生成するのを防止できることが明らかである。
従って、本発明に係るはんだを使用して電子部品を実装すれば、電子部品を無電解Niメッキ面にはんだ付けしても、充分な接合信頼性、安定性を保証できる。

Claims (5)

  1. Snが5.0〜95.0重量%、Cuが0.1〜3.0重量%、Ptが0.05〜0.2重量%、残部がPbからなることを特徴とする電子部品実装用はんだ。
  2. 請求項1記載の組成100重量部にPまたはBの少なくとも一方が0.3重量部以下添加されていることを特徴とする電子部品実装用はんだ
  3. 無電解Niメッキ面のはんだ付けに使用する請求項1または2記載の電子部品実装用はんだ
  4. 無電解Niメッキ面を有する電子部品と該電子部品を実装する基板とを請求項1〜3何れか記載の電子部品実装用はんだにより接続することを特徴とする電子部品の実装方法。
  5. 電子部品がシリコンチップである請求項4記載の電子部品の実装方法。
JP16508397A 1997-06-07 1997-06-07 電子部品実装用はんだ及び電子部品の実装方法 Expired - Fee Related JP3719624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16508397A JP3719624B2 (ja) 1997-06-07 1997-06-07 電子部品実装用はんだ及び電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16508397A JP3719624B2 (ja) 1997-06-07 1997-06-07 電子部品実装用はんだ及び電子部品の実装方法

Publications (2)

Publication Number Publication Date
JPH11791A JPH11791A (ja) 1999-01-06
JP3719624B2 true JP3719624B2 (ja) 2005-11-24

Family

ID=15805560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16508397A Expired - Fee Related JP3719624B2 (ja) 1997-06-07 1997-06-07 電子部品実装用はんだ及び電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP3719624B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6811892B2 (en) 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
JP3682654B2 (ja) * 2002-09-25 2005-08-10 千住金属工業株式会社 無電解Niメッキ部分へのはんだ付け用はんだ合金
GB2406101C (en) * 2004-10-27 2007-09-11 Quantum Chem Tech Singapore Improvements in ro relating to solders
JP4617902B2 (ja) * 2005-01-31 2011-01-26 信越半導体株式会社 発光素子及び発光素子の製造方法
WO2006131979A1 (ja) 2005-06-10 2006-12-14 Senju Metal Industry Co., Ltd. 無電解Niめっき部のはんだ付け方法
JP5230974B2 (ja) * 2007-07-25 2013-07-10 新日鉄住金マテリアルズ株式会社 ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
US8501088B2 (en) 2007-07-25 2013-08-06 Nippon Steel & Sumikin Materials Co., Ltd. Solder alloy, solder ball and electronic member having solder bump

Also Published As

Publication number Publication date
JPH11791A (ja) 1999-01-06

Similar Documents

Publication Publication Date Title
KR101167549B1 (ko) 차재 전자 회로용 In 함유 무납 땜납
JP4939891B2 (ja) 電子装置
JP4152596B2 (ja) ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
KR102153273B1 (ko) 땜납 합금, 땜납 페이스트, 땜납 볼, 수지 내장 땜납 및 땜납 이음매
JP5278616B2 (ja) Bi−Sn系高温はんだ合金
JP5590272B1 (ja) 鉛フリーはんだ合金
KR20140025406A (ko) 납 프리 땜납 볼
KR102194027B1 (ko) 땜납 합금, 땜납 페이스트, 땜납 볼, 수지 내장 땜납 및 땜납 이음매
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
JP3796181B2 (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
TW201915186A (zh) 無鉛焊料合金、電子電路基板及電子控制裝置
JP5557788B2 (ja) 電子装置の製造方法
JP3719624B2 (ja) 電子部品実装用はんだ及び電子部品の実装方法
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP3833829B2 (ja) はんだ合金及び電子部品の実装方法
JP2003332731A (ja) Pbフリー半田付け物品
JP2003112285A (ja) ソルダーペースト
JP2002185130A (ja) 電子回路装置及び電子部品
JP6370458B1 (ja) 鉛フリーはんだ合金、及び、電子回路基板
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
JP4639607B2 (ja) 鉛フリー半田材料およびPbフリー半田材料の製造方法
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP2005057117A (ja) はんだ付け方法および接合構造体ならびに電気/電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050902

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees