KR101268145B1 - 구리의 표면 처리 방법 및 구리 - Google Patents

구리의 표면 처리 방법 및 구리 Download PDF

Info

Publication number
KR101268145B1
KR101268145B1 KR1020117003412A KR20117003412A KR101268145B1 KR 101268145 B1 KR101268145 B1 KR 101268145B1 KR 1020117003412 A KR1020117003412 A KR 1020117003412A KR 20117003412 A KR20117003412 A KR 20117003412A KR 101268145 B1 KR101268145 B1 KR 101268145B1
Authority
KR
South Korea
Prior art keywords
copper
treatment
wiring
surface treatment
substrate
Prior art date
Application number
KR1020117003412A
Other languages
English (en)
Other versions
KR20110031235A (ko
Inventor
도모아키 야마시타
스미코 나카지마
사다오 이토우
후미오 이노우에
시게하루 아리케
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20110031235A publication Critical patent/KR20110031235A/ko
Application granted granted Critical
Publication of KR101268145B1 publication Critical patent/KR101268145B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4998—Combined manufacture including applying or shaping of fluent material
    • Y10T29/49982—Coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical Treatment Of Metals (AREA)
  • ing And Chemical Polishing (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 구리의 표면 처리에 의해서 1 μm를 초과하는 요철을 형성하지 않고, 구리 표면과 절연층의 접착 강도를 확보하고, 배선 간의 절연 신뢰성을 향상시킬 수 있는 구리의 표면 처리 방법 및 구리를 제공하는 것을 목적으로 한다. 이것을 해결하기 위해서, 구리 표면에 구리보다도 귀한 금속을 이산적으로 형성하는 공정과, 그 후 산화제를 포함하는 알칼리성 용액을 이용하여 상기 구리 표면을 산화 처리하는 공정과, 그 후 상기 산화구리를 용해하여 제거하는 공정을 갖는 방법에 의해서 구리의 표면 처리를 실시한다.

Description

구리의 표면 처리 방법 및 구리{METHOD FOR SURFACE TREATMENT OF COPPER AND COPPER}
본 발명은 구리의 표면 처리 방법 및 상기 표면 처리 방법에 의해 표면 처리가 실시된 구리에 관한 것이다.
최근의 정보화 사회의 발전은 눈부시고, 정보 처리 기기의 분야에서는 대형, 소형을 막론하고, 기기의 기능 향상이 요구되고 있다. 예를 들면, 민생 기기의 분야에서는 퍼스널 컴퓨터, 휴대 전화 등의 기기의 소형화, 경량화, 고성능화 및 고기능화가 진행되고 있다. 한편, 산업용 기기의 분야에서는 무선 기지국, 광 통신 장치 및 서버, 루터 등의 네트 워크 관련 기기 등에 대해서, 앞과 동일한 검토가 진행되고 있다. 또한, 정보 전달량의 증가에 따라, 정보 처리 기기에서 다루는 신호의 고주파화가 해마다 진행되는 경향이 있기 때문에, 고속 처리 및 고속 전송 기술의 개발도 진행되고 있다. 예를 들면, 실장 관계에서는 CPU, DSP나 각종 메모리 등의 LSI의 고속화 및 고기능화와 함께, 새로운 고밀도 실장 기술로서, 시스템 온 칩(SoC), 시스템 인 패키지(SiP) 등의 개발이 열심히 행해지고 있다. 이러한 상황하, 반도체칩 탑재 기판이나 마더 보드에 대해서도, 고주파화, 고밀도 배선화 및 고기능화에 대응할 필요가 있다. 이들 기판의 대표적인 재료로서, 최근 라인/스페이스(L/S)=15 μm/15 μm 이하의 미세 배선을 형성한 빌드업 방식의 다층 배선 기판이 사용되고 있다.
기판 상의 미세 배선의 형성은, 통상 서브트랙티브법, 또는 세미애디티브법에 의해서 행해진다. 서브트랙티브법에 의한 일반적인 배선 형성 공정에서는, 최초로 구리 표면에 에칭 레지스트를 형성하고, 그 후 노광 및 현상을 행하여, 레지스트 패턴을 형성한다. 다음으로, 불필요한 구리를 에칭하고, 레지스트 박리를 행함으로써 배선을 형성한다. 한편, 세미애디티브법에 의한 일반적인 배선 형성 공정에서는, 최초로 구리(시드층) 표면에 도금 레지스트를 형성하고, 그 후 노광 및 현상을 행하여, 레지스트 패턴을 형성한다. 다음으로, 전기 도금, 레지스트 박리 및 에칭을 행함으로써 배선을 형성한다. 상기 방법 중 어느 하나를 적용한 경우에도, 배선 형성 후에 외부 접속 단자나 반도체칩 접속 단자 등의 단자부 이외의 배선을 보호하기 위해서, 필요에 따라 배선 상에 솔더 레지스트나 커버레이를 형성할 수 있다.
상기 방법 중 어느 하나를 적용하여, L/S폭의 설계치에 대한 미세 배선의 형성률을 올리기 위해서는 레지스트 패턴을 설계대로 형성하는 것이 필요하다. 그러나, L/S=15 μm/15 μm 이하의 미세 배선의 형성에 있어서는, 노광시에 광택성이 있는 구리 표면에서는 광의 반사에 의해서 할레이션이 발생하는 영향때문에, 레지스트 패턴의 정밀도를 높이는 것이 어렵다. 또한, 구리 표면과 레지스트 패턴의 밀착력이 낮고, 배선 형성시에 레지스트 패턴이 박리되기 쉽다. 또한, 배선(구리)와 솔더 레지스트 사이나 배선과 커버레이 사이에서는 충분한 접착성이 얻어지지 않는 경향이 있다. 이들 문제를 해결하기 위해서는 구리 표면의 무광택화 및 구리 표면과 레지스트의 밀착력의 강화가 중요하다.
한편, 빌드업 방식의 다층 배선 기판은 층간 절연층 형성 공정과 배선 형성 공정을 서로 반복함으로써 제조된다. 이 제조 방법을 적용하는 경우, 배선과 절연 수지의 접착 강도, 배선 간의 절연 신뢰성, 및 배선 정밀도를 확보하는 것이 중요하다. 이러한 각종 특성을 향상시키는 것을 목적으로서, 종래부터 구리의 표면 처리에 관한 몇가지 방법이 검토되어 있다.
제1은 구리 표면에 마이크로미터 오더의 조화 형상을 부여함으로써 구리 표면을 무광택화하고, 이어서 앵커 효과에 의해 구리 표면과 레지스트 또는 구리 표면과 기타 절연 수지의 접착력을 얻는 방법에 관한 것이다. 일례로서, 특허 문헌 1에서는 무기산 및 구리의 산화제를 포함하는 주제(主劑)와, 적어도 1종의 아졸류 및 적어도 1종의 에칭 억제제를 포함하는 보조제를 포함하는 수용액을 이용하여, 구리 표면에 마이크로미터 오더의 조화 형상을 부여하는 방법을 개시하고 있다. 또한, 다른 예로서, 특허 문헌 2에서는 마이크로 에칭에 의해서 높이가 1.5 내지 5.0 μm의 연속적인 요철을 형성한 후, 크로메이트 처리 및 커플링제 처리를 실시하는 방법을 개시하고 있다.
제2는 구리 표면에 미세한 산화구리의 침상 결정에 의한 요철 형성 후, 환원 처리를 행함으로써 미세한 금속 구리의 침상 결정을 부여하고, 이어서 구리 표면을 무광택화하고, 이어서 앵커 효과에 의해 구리 표면과 레지스트 또는 구리 표면과 절연 수지의 접착력을 얻는 방법에 관한 것이다. 일례로서, 특허 문헌 3에서는 아염소산나트륨 등의 산화제를 함유하는 알칼리성 수용액을 이용하여, 그 수용액에 금속 구리를 80 ℃ 전후에서 침지함으로써 표면에 산화구리가 미세한 침상 결정을 부여하고, 이어서 계속해서 아민보란류의 적어도 1종과 붕소계 약품을 혼합한 산성 용액을 이용하여 환원 처리를 실시함으로써 금속 구리의 미세한 침상 결정을 부여하는 방법을 개시하고 있다.
제3은 구리 표면에 구리보다도 귀한 금속(貴金屬; 귀금속)을 이산(離散)적으로 형성 후, 구리를 산화하여 산화구리의 침상 결정에 의한 요철을 형성한 후, 환원 처리를 행함으로써 금속 구리의 침상 결정에 의한 나노 레벨의 요철을 부여하고, 앵커 효과에 의해 구리 표면과 절연 수지의 접착력을 얻는 방법에 관한 것이다. 이러한 방법은 특허 문헌 4에서 개시되어 있다.
일본국 특허 공개 제2000-282265호 공보 일본국 특허 공개 (평)9-246720호 공보 일본국 특허 제2656622호 공보 일본국 특허 공개 제2006-249519호 공보
상기 제1 방법에 따르면, 구리 표면에 Rz(십점 평균 거칠기)로 1.5 내지 5 μm의 요철을 형성함으로써, 앵커 효과에 의한 접착 강도의 개선이 보인다. 그러나, 미세 배선 형성에 있어서, L/S가 좁고 레지스트와 밀착하고 있는 구리 계면의 요철이 1 μm를 초과하는 조화 형상이 되면, 현상시에 레지스트를 구리 표면에서 완전히 제거하는 것이 곤란해진다. 그 때문에, 계속해서 실시되는 에칭 처리시에 구리 배선 간에 단락이 발생하기 쉬워지는 경향이 있다. 또한, 레지스트를 박리할 때에도 마찬가지로, 레지스트를 구리 표면에서 완전히 제거하는 것이 곤란해지고, 그에 따라, 그 후의 구리 표면과 절연 수지 또는 구리 표면과 솔더 레지스트 사이의 밀착성이 충분히 얻어지지 않는 경향이 있다. 그 밖에, 외부 접속 단자 등의 금 도금 처리시에 도금의 미석출 또는 도금 불균일이 발생하기 쉬운 경향이 있다.
또한, 세미애디티브법에 의한 미세 배선 형성에 있어서는 구리의 시드층막 두께가 얇으므로, 특히 스퍼터링에 의해서 형성된 구리의 시드층의 막 두께는 0.1 μm 내지 1.0 μm이기 때문에, 그와 같은 구리 표면에 요철 형성을 형성하는 것은 곤란하다. 또한, 상기 제1 방법에 따르면, 배선 표면의 요철은 1 μm를 초과하는 조화 형상이기 때문에, 그와 같은 배선에 고속의 전기 신호를 흘리면, 표피 효과에 의해서 전기 신호는 배선의 표면 부근에 집중하여 흐르게 되기 때문에, 전송 손실이 커지는 경향이 있다. 또한, 추가로 L/S=15 μm/15 μm 미만인 배선이 되면, 배선 정밀도를 유지하는 것이 곤란해지는 경향이 있다.
상기 제2 방법은, 제1 방법과 같이, 배선 표면에 표면 거칠기 Rz가 0.1 내지 1.5 μm의 요철을 형성하여, 그의 앵커 효과에 의해서 접착 강도를 확보하는 기술이다. 그러나, 미세 배선 형성에 있어서는 레지스트와 밀착하고 있는 구리 표면의 요철이 침상 형상이 되면, 상기 제1 방법과 같이, 레지스트 잔사에 의해서 배선 간에 단락이 발생하기 쉽다는 점, 구리 표면과 절연 수지 또는 구리 표면과 솔더 레지스트 사이의 밀착성이 얻어지기 어렵다는 점, 및 금 도금의 미석출 또는 금 도금 불균일이 발생하기 쉽다는 점의 여러 가지 과제가 존재한다. 또한, 세미애디티브법에 의한 미세 배선 형성에 있어서는 스퍼터링 등에 의해 형성된 구리의 시드층 상에 요철을 형성하는 것은 가능하다. 그러나, 상술과 같이, 레지스트를 구리 표면에서 완전히 제거하는 것이 곤란하다는 점, 시드층 상에의 배선 형성이 곤란하게 된다는 점, 배선 간에 단락이 발생한다는 점, 구리 표면과 절연 수지 또는 구리 표면과 솔더 레지스트 사이의 밀착성이 얻어지지 않는다는 점, 금 도금의 미석출 또는 금 도금 불균일이 발생한다는 점의 여러 가지 과제가 존재한다.
또한, 상기 제2 방법에서는 표면에 형성되는 요철의 높이의 변동이 크고, Rz<0.5 μm인 경우에는 절연 수지와의 고온 및 고습시의 접착 신뢰성이 저하되는 경향이 있다. 한편, Rz>1.0 μm인 경우에는 제1 방법과 같이 전송 손실이 커지는 경향이 있다. 또한, 요철을 형성하는 침상 결정이 복잡하게 얽혀 있기 때문에, 수지의 점도 특성 등의 물성에 따라서는 침상 결정의 요철에 수지가 메워지기 어렵고, 고온 및 고습시의 접착 신뢰성이 저하되는 경향이 있다. 또한, Rz≥0.1 μm의 금속 구리의 침상 결정은 꺾이기 쉽고, 수평 라인에 의한 처리를 행하는 것은 불가능하기 때문에, 박판의 처리에 관한 작업성이 나쁘다.
또한, 상기 제2 방법에서는 처리시에 고온의 알칼리성 용액을 사용하기 때문에, 절연 수지 표면이 침해되기 쉽고, 이온 오염 또는 절연 열화에 의해서 절연 신뢰성이 저하되기 쉽다. 그 밖에, 산화 처리 후의 수세시에 산화구리의 침상 결정에 의한 복잡한 요철 때문에, 침상 결정의 요철 사이의 수세가 불충분해져, 요철 사이의 잔존 이온에 의해서 절연 신뢰성이 저하되기 쉽다. 또한, 환원 처리 후의 방치 시간의 영향에 의해 금속 구리의 침상 결정이 재산화하여, 관통 구멍 접속의 도금 공정에서 그 산화구리가 용해됨으로써 관통 구멍 주변에 핑크색의 링(핑크링)이 발생하기 쉽다. 핑크링의 발생은 배선 간의 절연 거리가 짧은 부분에서의 절연 신뢰성의 저하, 또는 구리 표면과 절연 수지 사이에서의 박리 등을 야기하기 때문에 바람직하지 않다.
본 발명자들은, 상기 제1 및 제2 방법에서의 문제점을 해결하기 위해서, 구리 표면에 이산적으로 귀금속을 형성하고, 그 후 산화제를 포함하는 알칼리 용액으로 산화 처리하여 산화구리를 형성하고, 표면에 Rz가 0.001 내지 1 μm인 미세한 요철을 형성함으로써 구리 표면과 절연 수지의 접착 강도를 향상시키는 제3 방법을 제안하고 있다. 이 방법에서는 관통 구멍 접속의 도금 공정에 의한 산화구리의 침상 결정의 용해를 막기 위해서, 산화 처리 후에 추가로 환원제를 포함하는 알칼리 용액을 이용하여 환원 처리를 행하는 것이 바람직하다. 그러나, 상기 제2 방법과 동일하게, 환원 처리 후의 방치 조건의 영향에 의해 금속 구리의 침상 결정이 재산화하여 핑크링이 발생하기 쉽다. 또한, 침상 결정에 의해서 요철을 형성하기 위해서 부분적으로 결정끼리가 중첩되고, 수지의 점도 특성 등의 물성에 따라서는 침상 결정에 의한 요철에 수지가 메워지기 어려운 경향이 있다. 그 때문에, 상기 제2 방법 정도는 아니지만, 고온 및 고습시의 접착 신뢰성이 저하되기 쉬워 개선이 요망되고 있다.
따라서, 본 발명은 상기 종래의 방법에서 보이는 문제점을 개선하기 위해서 이루어진 것으로, 구리 표면에 1 μm를 초과하는 요철을 형성하지 않고, 구리 표면과 레지스트 또는 구리 표면과 절연 수지의 접착 강도를 확보하여, 각종 신뢰성을 향상시킬 수 있는 구리의 표면 처리 방법, 및 상기 표면 처리 방법에 의해 처리된 각종 신뢰성이 우수한 구리 및 배선 기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 이하에 기재하는 사항을 그의 특징으로 한다.
본 발명의 제1 측면은 구리의 표면 처리 방법에 관한 것으로, 구리 표면에 상기 구리보다도 귀한 금속을 이산적으로 형성하는 제1 공정과, 계속해서 산화제를 포함하는 알칼리성 용액을 이용한 산화에 의해 상기 구리 표면에 산화구리를 형성하는 제2 공정과, 이어서 상기 산화구리를 용해시킴으로써 제거하여 상기 구리 표면에 요철을 형성하는 제3 공정을 갖는 것을 특징으로 한다.
상기 표면 처리 방법은 상기 제3 공정 후, 상기 구리 표면에 대한 접착 강도를 향상시키기 위한 처리를 행하는 제4 공정을 더 가지며, 상기 제4 공정은 상기 구리 표면에 구리보다도 천한 금속(卑金屬; 비금속)을 형성하는 처리, 아졸 화합물을 함유하는 용액을 이용한 처리, 및 커플링제를 이용한 처리로 이루어지는 군에서 선택되는 적어도 하나의 처리를 포함하는 것이 바람직하다. 상기 제4 공정은 상기 표면에 구리보다도 천한 금속을 형성하는 처리와, 아졸 화합물을 함유하는 용액을 이용한 처리 둘다를 포함하는 것이 보다 바람직하다. 또한, 상기 제4 공정은 상기 구리 표면에 구리보다도 천한 금속을 형성하는 처리 후에, 90 ℃ 이상의 온도로 가열하는 가열 처리를 포함하는 것이 바람직하다.
상기 표면 처리 방법에 있어서, 상기 산화제는 염소산염, 아염소산염, 차아염소산염, 과염소산염, 퍼옥소이황산염 및 과망간산염으로 이루어지는 군에서 선택되는 1종 이상인 것이 바람직하다.
상기 구리보다도 귀한 금속은 금, 은, 백금, 팔라듐, 로듐, 레늄, 루테늄, 오스뮴 및 이리듐으로 이루어지는 군에서 선택되는 금속, 또는 이들 금속을 포함하는 합금인 것이 바람직하다. 상기 구리보다도 귀한 금속의 형성량은 0.001 μmol/d㎡ 이상 5 μmol/d㎡ 이하인 것이 바람직하다.
상기 제3 공정에서의 상기 산화구리의 용해는 무기산 및 유기산으로 이루어지는 군에서 선택되는 1종 이상을 포함하는 산성 용액을 이용하여 행해지는 것이 바람직하다. 상기 제3 공정 후의 상기 구리 표면 거칠기는 Rz로 1 nm 이상 1000 nm 이하인 것이 바람직하다.
본 발명의 별도의 측면은 상기 표면 처리 방법을 이용하여 표면을 처리한 구리에 관한 것이다. 본 발명의 또 다른 측면은 구리 배선을 갖는 배선 기판에 관한 것으로, 상기 구리 배선의 표면을 상기 표면 처리 방법을 이용하여 처리하는 것을 특징으로 한다.
본 발명에 따르면, 구리 표면에 1000 nm를 초과하는 요철을 형성하지 않고, 구리 표면과 레지스트 또는 구리 표면과 절연 수지의 접착 강도를 확보함과 동시에, 각종 신뢰성을 향상시킬 수 있는 구리의 표면 처리 방법을 제공할 수 있다. 본 발명에 의한 표면 처리 방법에 의해서 처리된 구리는 다층 인쇄 배선판, 빌드업 인쇄 배선판 등의 마더 보드, 및 리지드 서브스트레이트 및 빌드업 서브스트레이트 등의 반도체칩 탑재 기판 등의 각종 배선 기판의 배선 부재로서 바람직하게 사용할 수 있다.
또한, 본 출원은 동 출원인에 의해 2008년 10월 27일에 출원된 일본국 일본 특허 출원2008-275493호에 기초하는 우선권 주장을 수반하는 것으로, 이들 명세서를 참조함으로써, 본 명세서의 일부로서 편입하는 것으로 한다.
[도 1] 도 1은 종래의 표면 처리 기술에 관한 제1 방법을 설명하는 도면이고, (a) 및 (b)는 각 공정에서의 구리 표면의 상태를 나타내는 모식적 단면도이다.
[도 2] 도 2는 종래의 표면 처리 기술에 관한 제2 방법을 설명하는 도면이고, (a1) 내지 (c1)은 각 공정을 나타내는 모식적 단면도, 및 (a2) 내지 (c2)는 각 공정에서의 구리 표면의 상태를 모식적으로 나타내는 부분 확대도이다.
[도 3] 도 3은 종래의 표면 처리 기술에 관한 제3 방법을 설명하는 도면이고, (a1) 내지 (c1)은 각 공정을 나타내는 모식적 단면도, 및 (a2) 내지 (c2)는 각 공정에서의 구리 표면의 상태를 모식적으로 나타내는 부분 확대도이다.
[도 4] 도 4는 본 발명에 의한 표면 처리 방법을 설명하는 도면이고, (a1) 내지 (c1)은 각 공정을 나타내는 모식적 단면도, 및 (a2) 내지 (c2)는 각 공정에서의 구리 표면의 상태를 모식적으로 나타내는 부분 확대도이다.
[도 5] 본 발명에 의한 반도체칩 탑재 기판의 일례를 나타내는 모식적 단면도이다.
[도 6] 본 발명에 의한 반도체칩 탑재 기판의 일례를 나타내는 모식적 단면도이다.
[도 7] 본 발명에 의한 팬-인 타입 반도체칩 탑재 기판의 일례를 나타내는 평면도이다.
[도 8] 본 발명에 의한 팬-아웃 타입 반도체칩 탑재 기판의 일례를 나타내는 평면도이다.
[도 9] 본 발명에 의한 반도체칩 탑재 기판의 제조 방법의 일례를 나타내는 도면이고, (a) 내지 (g)는 각 공정에 대응하는 모식적 단면도이다.
[도 10] 본 발명에 의한 프레임 형상의 반도체칩 탑재 기판의 일례를 나타내는 도면이고, (a)는 평면도, (b)는 부분 확대도이다.
[도 11] 본 발명에 의한 플립칩 타입 반도체 패키지의 일례를 나타내는 모식적 단면도이다.
[도 12] 본 발명에 의한 와이어 본드 타입 반도체 패키지의 일례를 나타내는 모식적 단면도이다.
[도 13] 본 발명에 의한 시험용 평가 기판의 제조 방법의 일례를 나타내는 공정도이다.
[도 14] 본 발명에 의한 시험용 평가 기판의 제조 방법의 일례를 나타내는 공정도이다.
[도 15] 실시예에서 제작한 전기 부식 시험용 평가 기판을 나타내는 평면도이다.
[도 16] 실시예에서 제작한 전기 부식 시험용 평가 기판을 나타내는 평면도이다.
이하, 본 발명에 대해서, 보다 구체적으로 설명한다.
본 발명의 제1 측면은 구리의 표면 처리 방법에 관한 것이다. 이하의 설명에서는 본 발명에 의한 구리의 표면 처리 방법에 대해서, 반도체칩 탑재 기판에 있어서의 구리 배선의 표면 처리에 적용한 경우를 예로 들고 있다. 그러나, 이하의 설명은 본 발명의 일실시 형태에 지나지 않고, 그 밖에 다층 인쇄 배선판 및 빌드업 인쇄 배선판 등의 마더 보드 등에 이용되는 구리의 표면 처리 방법으로서, 본 발명을 적용할 수도 있다.
본 발명에 의한 구리의 표면 처리 방법은 구리 표면에 상기 구리보다도 귀한 금속을 이산적으로 형성하는 제1 공정과, 계속해서 산화제를 포함하는 알칼리성 용액을 이용한 산화에 의해 상기 구리 표면에 산화구리를 형성하는 제2 공정과, 이어서 상기 산화구리를 용해시킴으로써 제거하여 상기 구리 표면에 요철을 형성하는 제3 공정을 갖는 것을 특징으로 한다. 본 발명에 의한 처리 방법에 따르면, 구리 표면에 귀금속을 이산적으로 형성하는 제1 공정과, 그 후 구리 표면을 산화제를 포함하는 알칼리성 용액으로 산화 처리하는 제2 공정을 실시함으로써, 구리 표면에 치밀하고 균일한 산화구리의 침상 결정에 의한 미세한 요철을 형성할 수 있다. 또한, 상기 산화 처리 후에 산성 용액 또는 구리의 착화제를 포함하는 용액으로 처리를 행하는 제3 공정에 의해서 산화구리의 침상 결정이 선택적으로 제거되어, 침상이 아닌 금속 구리의 미세한 요철을 형성할 수 있다.
본 발명에 있어서 상기 제3 공정 후에 얻어지는 구리의 표면 거칠기는 Rz로 1 nm 이상 1,000 nm 이하인 것이 바람직하다. 또한, Rz로 1 nm 이상 300 nm 이하인 것이 보다 바람직하고, Rz로 1 nm 이상 100 nm 이하인 것이 보다 바람직하고, 1 nm 이상 50 nm 이하인 것이 더욱 바람직하다. Rz가 1 nm 미만이면, 절연 수지 등과의 접착력이 저하되는 경향이 있다. 한편, Rz가 1,000 nm를 초과하면, 전송 손실이 커지는 문제가 발생하기 쉬워지는 경향이 있고, 미세 배선에 대해서는 처리 후의 배선 정밀도가 크게 틀어지는 문제가 생기는 경향이 있다. 또한, Rz는 접촉식 표면 조도계 또는 원자간력 현미경(AFM) 등을 이용하여 측정할 수 있다.
여기서, 본 명세서에서 사용하는 표현 「치밀하고 균일하다」란, 구리 표면의 형상을 주사형 전자현미경(SEM)에 의해서 관찰했을 때, 또는 집속 이온빔 가공 관찰 장치(FIB)에 의해 가공을 행한 후에 그의 단면을 주사 이온 현미경(SIM)을 이용하여 관찰했을 때, 금속 구리의 표면에 위치하는 결정에 의해서 형성된 요철이 밀집하고, 요철의 높이 변동이 작은 상태인 것을 의미한다. 본 발명에 의한 표면 처리 방법에 의해서 형성되는 요철은, 종래의 표면 처리 방법에 의해서 얻어지는 요철의 형상과 비교하여, 치밀하고 균일하다는 점에서 유익하다. 이것에 대해서, 이하, 도면을 참조하여 종래의 방법과 비교하면서 상세히 설명한다.
처음으로, 구리 표면을 산화 처리하는 종래 방법에 대해서 설명한다. 제1 방법에서는 산화제를 포함하는 산성 용액으로 산화 처리를 행한다. 이 방법에서는 하기 식 1에 나타낸 바와 같이, 산화제에 의해 산화구리(CuO)의 생성과 동시에 산에 의해서 구리가 용해(에칭)된다.
<식 1>
Figure 112011010392281-pct00001
도 1은 상기 제1 방법을 설명하는 도면이고, (a) 및 (b)는 각 공정에서의 구리 표면의 상태를 나타내는 모식적 단면도이다. 도 1(a)에 나타낸 바와 같이, 구리의 입계부 (200)은 다른 부위보다도 빠르게 에칭되어, 도 1(b)에 나타내는 바와 같은 독특한 요철 형상이 형성된다. 따라서, 식 1에 나타내는 반응이 진행될수록, 구리의 에칭도 진행되어, 요철 형상은 커진다. 이 방법의 문제는, 미세 배선을 형성한 경우에는 절연 수지와의 접착과 배선 정밀도의 유지를 양립시키는 것이 곤란하다는 점이다.
한편, 제2 방법에서는 산화제를 포함하는 알칼리성 용액을 이용하여 산화 처리를 행한다. 이 방법에서는 하기 식 2에 나타낸 바와 같이 산화제에 의해서 CuO가 생성된다.
<식 2>
Figure 112011010392281-pct00002
또한, 상기 제1 방법과 달리, 상기 제2 방법에서는 알칼리성 용액을 이용한 처리를 행하기 때문에, 전위-pH의 관계에서 보면, CuO의 상태에서 거의 안정이 된다. 도 2는 상기 제2 방법에 관한 것으로, (a1) 내지 (c1)은 각 공정을 나타내는 모식적 단면도이고, (a2) 내지 (c2)는 각 공정에서의 구리 표면의 상태를 모식적으로 나타내는 부분 확대도이다. 도 2(b2)에 나타낸 바와 같이, 상기 방법에서는 우선 CuO의 침상 결정에 의한 요철 (201)이 형성된다. 그 후, 환원 처리를 행함으로써, 도 2(c2)에 나타낸 바와 같이, 금속 구리의 침상 결정에 의한 요철 (202)가 형성된다.
상기 식 2에 의한 산화 처리는 구리 표면의 전체가 CuO로 덮어질 때까지 반응이 진행한다. 그 때문에, 단시간에 구리 표면이 CuO로 덮어질수록, 즉 산화 반응 속도가 빨라짐에 따라서, CuO의 침상 결정은 균일하고 미세한 요철이 형성된다. 반대로, 산화 반응 속도가 늦어지면, 불균일하게 부분적으로 긴 침상 결정이 형성되어, 변동이 있는 요철이 형성된다. 통상, 제2 방법에서는 산화 반응 속도가 느리기 때문에, 도 2 (b2) 및 (c2)에 나타낸 바와 같이, 불균일하게 부분적으로 긴 침상 결정의 요철 (201, 202)가 형성된다. 그 때문에, 이 방법의 문제점으로서는 요철의 높이 변동이 크고, 또한 침상 결정이 복잡하게 얽혀 있기 때문에, 수지의 점도 등의 특성에 따라서는 수지가 메워지기 어렵다는 문제가 있다.
이러한 제2 방법에 대하여, 제3 방법에서는 산화 처리 전에, 구리 표면에 귀금속을 이산적으로 형성하는 공정을 설치함으로써 산화 반응 속도를 높이고 있다. 상기 방법과 같이, 표준 전극 전위가 다른 금속을 전기적으로 접촉시킨 경우, 보다 구체적으로는 구리 표면에 귀금속을 이산적으로 형성한 경우, 산화되기 쉬운 금속(구리: Cu)가 애노드를, 산화되기 어려운 금속(귀금속)이 캐소드를 분담하게 된다. 그것에 따라, 계속해서 실시되는 산화 처리에서의 반응 속도가 증가하여, 구리를 단독으로 처리하는 경우와 비교하여, 산화가 가속되는 것으로 된다.
도 3은 상기 제3 방법에 관한 것으로, (a1) 내지 (c1)은 각 공정을 나타내는 모식적 단면도이고, (a2) 내지 (c2)는 각 공정에서의 구리 표면의 상태를 모식적으로 나타내는 부분 확대도이다. 구리를 단독으로 산화 처리하는 경우, 도 2 (b2)에 나타낸 바와 같이 불균일하게 부분적으로 긴 CuO의 침상 결정의 요철이 형성된다. 한편, 도 3 (a1)에 나타낸 바와 같이 구리 표면에 귀금속 (203)을 이산적으로 형성한 후에 산화 처리를 행한 경우에는, 도 3 (b2)에 나타낸 바와 같이 균일하고 미세한 CuO의 침상 결정의 요철 (204)가 형성된다. 그리고, 계속해서 CuO의 침상 결정의 환원 처리를 행함으로써, 도 3 (c2)에 나타낸 바와 같이 금속 구리의 미세한 침상 결정의 요철 (205)가 형성된다. 그러나, 이러한 방법에 의해서 얻어지는 요철은 침상 결정에 의해서 형성되기 때문에, 부분적으로 결정끼리가 중첩되어, 제2 방법 정도는 아니지만, 수지의 점도 특성 등에 따라서는 수지가 이 침상 결정의 요철에 메워지기 어렵다는 문제가 있다.
상술한 종래 방법에 대하여, 본 발명에서는 산화 처리 전에, 구리 표면에 귀금속을 이산적으로 형성하는 공정, 계속해서 산화제를 포함하는 알칼리 용액을 이용하여 산화 처리를 행하는 공정, 이어서 산성 용액 또는 구리의 착화제를 포함하는 용액에 의한 처리를 행하는 공정을 연속적으로 행하는 것을 특징으로 한다. 도 4는 본 발명에 의한 표면 처리 방법에 관한 것으로, (a1) 내지 (c1)은 각 공정을 나타내는 모식적 단면도이고, (a2) 내지 (c2)는 각 공정에서의 구리 표면의 상태를 모식적으로 나타내는 부분 확대도이다. 본 발명의 처리 방법에 따르면, 최초로 제3 방법과 같이, 도 4 (a2)에 나타낸 바와 같이 구리 표면에 귀금속 (203)을 이산적으로 형성한다. 이어서, 상기 구리 표면의 산화 처리를 행함으로써, 도 4 (b2)에 나타낸 바와 같은 균일하고 미세한 CuO의 침상 결정의 요철 (204)가 형성된다. 그리고, 그 후 산성 용액 또는 구리의 착화제를 포함하는 용액에 의한 처리를 행하여, CuO를 선택적으로 용해시킴으로써, 도 4 (c2)에 나타낸 바와 같은 침상이 아닌 균일한 금속 구리의 미세한 요철 (206)이 형성되는 것으로 된다.
다음으로, 본 발명에 의한 표면 처리 방법에 대해서, 공정마다 더욱 상세히 설명한다. 또한, 본원 발명에 있어서는 각 공정에 의한 처리에 앞서서, 구리 표면의 청정화를 행하는 탈지 처리, 산세 처리, 또는 이들을 적절하게 조합한 전 처리를 행하는 것이 바람직하다.
(제1 공정)
본 발명에서의 제1 공정은 구리보다도 귀한 금속을 이산적으로 형성하는 공정에 관한 것이다. 구리보다 귀한 금속을 이산적으로 구리 표면에 형성하는 방법으로서는 특별히 한정되지 않으며, 바탕(下地)이 되는 구리 표면을 완전히 덮지 않으면서, 구리 표면에 상기 금속을 균일하게 분산된 상태로 부여할 수 있으면, 어떠한 방법일 수도 있다. 예를 들면, 무전해 도금, 전기 도금, 치환 도금, 스프레이 분무, 도포, 스퍼터링, 증착 등의 방법을 들 수 있다. 그 중에서도, 치환 도금에 의한 방법이 보다 바람직하다. 치환 도금은 구리와 구리보다도 귀한 금속과의 이온화 경향의 차이를 이용하는 방법으로, 이러한 방법을 적용함으로써 구리보다도 귀한 금속을 용이하고 염가로 구리 표면에 이산적으로 형성할 수 있다.
구리보다 귀한 금속이란, 구리의 전위보다도 높은 전위를 갖는 금속을 의도하고 있다. 그와 같은 귀금속으로서는 특별히 한정되지 않지만, 금, 은, 백금, 팔라듐, 로듐, 레늄, 루테늄, 오스뮴, 이리듐으로부터 선택되는 금속 또는 이들 금속을 포함하는 합금을 사용할 수 있다.
또한, 구리 표면 상에 이산적으로 형성하는 상기 구리보다도 귀한 금속의 형성량은 특별히 한정되지 않는다. 그러나, 치밀하고 미세하고 균일한 바람직한 요철의 형상을 얻기 쉽다는 점, 또한 절연 수지와의 충분한 접착 강도를 확보하는 것이 가능하다는 점에서, 일실시 형태에서, 상기 형성량은 0.001 ㎛ol/d㎡ 이상 40 ㎛ol/d㎡ 이하인 것이 바람직하다. 또한, 상기 형성량은 0.01 ㎛ol/d㎡ 이상 10 ㎛ol/d㎡ 이하인 것이 보다 바람직하고, 0.1 ㎛ol/d㎡ 이상 4 ㎛ol/d㎡ 이하인 것이 더욱 바람직하다. 또한, 구리 표면에 실제로 형성된 구리보다도 귀한 금속의 양은 왕수에 의해서 구리 표면 상의 귀한 금속을 용해시킨 후, 그 용해액을 원자 흡광 광도계로 정량 분석을 행함으로써 구할 수 있다. 그러나, 본 명세서에서 기재하는 용어 「이산적」이란, 구리 표면에 귀금속이 완전히 피복되지 않으면서, 귀금속이 구리 표면에 분산되어 있는 상태를 나타내는 것으로, 구체적인 형성량에 의해서 한정되는 것은 아닌 것을 의도하고 있다.
(제2 공정)
본 발명에서의 제2 공정은 구리 표면의 산화 처리에 관한 것이다. 본 발명에서는 상기한 바와 같이 하여 귀금속을 이산적으로 구리 표면에 형성한 후, 상기 구리 표면을 산화제를 포함하는 알칼리성 용액으로 산화 처리한다. 상기 산화제를 포함하는 알칼리성 용액으로서는 특별히 한정되지 않는다. 예를 들면, 알칼리 금속 또는 알칼리 토금속 등을 포함하는 알칼리성 용액에 추가로 염소산염, 아염소산염, 차아염소산염, 과염소산염, 퍼옥소이황산염, 과망간산염 등의 산화제를 추가하여 얻어지는 알칼리성 용액이 바람직하다. 또한, 디스미어 처리를 행할 수도 있다.
일반적으로, 디스미어 처리는 기판 공개(孔開) 공정시에 발생한 스미어 제거, 및 수지와 구리의 밀착 강도를 향상시키기 위한 수지 조화를 목적으로서 행해진다. 구체적인 공정으로서는 스미어 제거 능력을 높이기 위해서 전 처리로서 팽윤 공정을 행하고, 다음으로 과망간산염을 포함하는 알칼리 용액으로 수지를 에칭하는 과망간산 공정, 및 과망간산을 환원 및 제거하는 중화 처리 공정을 순차 행한다. 여기서, 상기 과망간산 공정에서 사용하는 과망간산염은 산화제이다. 그 때문에, 과망간산염을 포함하는 알칼리성 용액은 구리 표면에 산화구리를 형성하는 것이 가능하다. 따라서, 본 명세서에 있어서 용어 「디스미어 처리」란, 상기 과망간산 공정을 행하는 것, 또는 팽윤 공정을 행한 후에 과망간산 공정을 행하는 것을 의미한다.
상기 알칼리 금속이나 알칼리 토금속 등을 포함하는 알칼리성 용액은, 예를 들면 수산화나트륨, 수산화칼륨, 탄산나트륨 등의 알칼리 금속 화합물이나 알칼리 토금속 화합물을 물 또는 이온 교환 수지에 의해서 처리한 물 등의 용매에 첨가함으로써 얻어지는 것이 바람직하다.
상기 산화제의 구체예로서는 차아염소산나트륨, 아염소산나트륨, 염소산나트륨, 과염소산나트륨, 차아염소산칼륨, 아염소산칼륨, 염소산칼륨, 과염소산칼륨, 퍼옥소이황산암모늄, 퍼옥소이황산칼륨, 퍼옥소이황산나트륨 등을 들 수 있고, 특히 보존 안정성, 안전성 등의 취급성이나 가격 등의 관점에서, 아염소산나트륨이 바람직하다. 또한, 상기 알칼리성 용액에 인산염을 첨가하는 것이 보다 바람직하다. 본 발명에서 사용할 수 있는 인산염으로서는 특별히 한정되지 않지만, 예를 들면 인산삼나트륨, 인산삼칼륨, 인산삼리튬 등을 이용하는 것이 바람직하다. 또한, 상기 알칼리성 용액에 공지된 유기산이나 킬레이트제를 첨가하는 것이 보다 바람직하다.
상기 산화제를 포함하는 알칼리성 용액에 있어서의 산화제 농도는 특별히 한정되지 않지만, 1 내지 100 g/L인 것이 바람직하다. 또한, 상기 용액에 인산염을 첨가하는 경우에는 그의 농도가 1 내지 40 g/L가 되도록 첨가하는 것이 바람직하다. 또한, 상기 용액의 pH는 알칼리성을 나타내는 값일 수 있고, 특별히 한정되지 않지만, 9 내지 13인 것이 바람직하고, 11 내지 13인 것이 보다 바람직하고, 12 내지 12.8인 것이 더욱 바람직하다. 또한, pH의 조정은 염산, 황산, 질산이나 수산화나트륨, 수산화칼륨 등의 수용액을 적절하게 이용하여 행할 수 있다.
또한, 구리 표면에 생성되는 산화구리의 결정량은 0.001 mg/㎠ 이상 0.3 mg/㎠ 이하인 것이 바람직하고, 0.01 mg/㎠ 이상 0.2 mg/㎠ 이하인 것이 보다 바람직하고, 0.03 mg/㎠ 이상 0.1 mg/㎠ 이하인 것이 특히 바람직하다. 산화구리 결정량이 0.001 mg/㎠ 미만이면, 절연 수지 등과의 접착력이 저하되는 경향이 있고, 0.3 mg/㎠를 초과하면 전송 손실이 커진다고 하는 문제가 발생하기 쉬워진다. 또한, 구리 표면에 형성된 산화구리 결정량은 전해 환원량을 측정함으로써 조사할 수 있다. 예를 들면, 산화 처리를 실시한 구리를 작용극(음극)으로서, 0.5 mA/㎠의 일정한 전기량을 통전하여, 구리의 표면 전위가 산화구리의 전위로부터 금속 구리의 전위로 완전히 변화할 때까지, 즉 -1.0 V 이하의 안정된 전위가 되기까지의 시간을 측정하여, 그 전해 환원량으로부터 산화구리 결정량을 구할 수 있다.
또한, 상기 산화제를 포함하는 알칼리성 용액에 의해서 산화 처리를 행할 때의 상기 용액의 온도는 특별히 한정되지 않는다. 그러나, 충분한 산화 처리의 실현, 또는 알칼리성 용액에 의한 기재에의 손상의 감소 등을 고려하면, 상기 용액의 온도는 20 내지 95 ℃인 것이 바람직하고, 30 내지 80 ℃인 것이 보다 바람직하고, 40 내지 60 ℃인 것이 특히 바람직하다. 또한, 산화 처리 시간은 산화 처리액의 농도나 액체 온도 등을 고려하여, 소망량의 산화구리 결정이 생성되도록 적절하게 결정할 수 있다. 또한, 상기 산화 처리액에 의한 구리 표면의 산화 처리로서는 구리 표면이 단시간에 산화구리의 침상 결정으로 덮여져 산화 반응이 정지된다. 그 때문에, 앞서 설명한 제2 방법의 경우와 비교하여, 산화 처리의 시간을 보다 짧게 할 수 있다.
(제3 공정)
본 발명에서의 제3 공정은 산화구리의 용해 및 제거에 관한 것이다. 제3 공정에서는 앞의 공정에서 형성된 구리 표면의 산화구리의 결정을 산성 용액 또는 구리의 착화제를 이용하여 용해 및 제거함으로써, 치밀하고 균일한 요철을 형성할 수 있다.
상기 산성 용액으로서는 무기산, 유기산으로부터 선택되는 1종 이상을 포함하는 산성 용액이 바람직하다. 특별히 한정되지 않지만, 예를 들면 무기산으로서 황산, 염산, 질산을 포함하는 산성 용액로 처리하는 것이 바람직하다. 제2 공정에서 디스미어 처리를 행하는 경우에는, 디스미어 처리시의 과망간산에 의한 처리 후의 중화 처리로서, 제3 공정을 행할 수도 있다. 특히, 산화구리를 선택적으로 제거하기 위해서, 황산이 포함되는 산성 용액으로 처리하는 것이 바람직하다. 상기한 무기산의 농도는 특별히 한정되지 않지만, 0.1 내지 100 g/L인 것이 바람직하다.
유기산의 일례로서, 락트산 또는 그의 염, 옥시부티르산 또는 그의 염, 글리세린산 또는 그의 염, 타르타르산 또는 그의 염, 말산 또는 그의 염, 시트르산 또는 그의 염, L-테아닌 또는 그의 염, 피로글루타르산 또는 그의 염, 피롤리딘-2,4-디카르복실산 또는 그의 염, 엽산 또는 그의 염, DL-트레오닌 또는 그의 염, L-트레오닌 또는 그의 염, L-트립토판 또는 그의 염, L-페닐알라닌 또는 그의 염, 퀴날드산 또는 그의 염, 포름산 또는 그의 염, 아세트산 또는 그의 염, 프로피온산 또는 그의 염, 옥틸산 또는 그의 염, 글리콜산 또는 그의 염, n-부티르산 또는 그의 염, 이소부티르산 또는 그의 염, 아크릴산 또는 그의 염, 크로톤산 또는 그의 염, 이소크로톤산 또는 그의 염, 옥살산 또는 그의 염, 말론산 또는 그의 염, 숙신산 또는 그의 염, 아디프산 또는 그의 염, 말레산 또는 그의 염, 아세틸렌디카르복실산 또는 그의 염, 모노클로로아세트산 또는 그의 염, 트리클로로아세트산 또는 그의 염, 모노브로모아세트산 또는 그의 염, 에틸렌디아민사아세트산 또는 그의 염, 에틸렌디아민을 들 수 있고, 이들 유기산을 포함하는 산성 용액으로 처리하는 것이 바람직하다. 특히, 락트산 또는 그의 염, 말산 또는 그의 염, 시트르산 또는 그의 염, 타르타르산 또는 그의 염이 포함되는 산성 용액으로 처리하는 것이 바람직하다. 상기한 유기산의 농도는 특별히 한정되지 않지만, 0.1 내지 100 g/L인 것이 바람직하다.
또한, 상기 용액의 pH는 산성을 나타내는 값일 수 있고, 특별히 한정되지 않지만, pH 2 이하인 것이 바람직하고, 또한 pH 1 이하인 것이 바람직하다. 또한, 무기산, 유기산으로부터 선택되는 1종 이상을 포함하는 산성 용액의 pH의 조정은 무기산, 유기산 이외에 수산화나트륨, 수산화칼륨 등의 수용액을 적절하게 이용하여 행할 수 있다.
또한, 상기 산성 용액에 의해 처리를 행할 때의 상기 용액의 온도는 특별히 한정되지 않지만, 사용상의 안전성을 고려하여 산화구리의 결정을 선택적으로 제거하기 위해서는 10 내지 40 ℃인 것이 바람직하고, 15 내지 35 ℃인 것이 보다 바람직하고, 20 내지 30 ℃인 것이 특히 바람직하다. 또한, 산성 용액에 의한 처리 시간은 산성 용액의 농도나 액체 온도 등을 고려하여, 산화구리의 결정을 선택적으로 제거할 수 있도록 적절하게 결정할 수 있다. 상기 산성 용액은 상기한 각 성분을 물에 용해시킴으로써 용이하게 조정할 수 있다. 상기 물로서는 이온 교환수, 순수, 초순수 등의 이온성 물질이나 불순물을 제거한 물이 바람직하다.
본 명세서에 있어서, 상기 구리의 착화제란, 구리와 배위 결합하는 화학종 또는 화합물을 포함하는 용액, 또는 구리와 착체를 형성하는 화학종 또는 화합물을 포함하는 용액을 의도하고 있다. 예를 들면, 브롬화물, 염화물, 시안화합물, 불화물, 암모늄염, 인산염, 티오시안산 화합물, 황산염, 티오황산염, 아데닌, 5'-아데노신삼인산, 2-아미노에탄올, 2-아미노에탄티올, 이미다졸, 에틸아민, 에틸렌디아민, 에틸렌디아민사아세트산, 카테콜, 시트르산, 말산, 락트산, 글리실글리신, 글리신, L-글루탐산, 아세트산, L-시스테인, 옥살산, 트리에틸렌테트라민, 피콜린산, 히스티딘, 2,2-비피리딜, 피리딘, 1,10-페난트롤린, L-페닐알라닌, o-벤젠디카르복실산, 말론산 등을 포함하는 용액으로 처리할 수 있다.
(제4 공정)
본 발명에서는 제3 공정에서 산성 용액 또는 구리의 착화제를 포함하는 용액에 의한 처리를 행한 후, 계속해서 구리 표면의 접착 강도를 향상시키기 위한 처리를 실시하는 것이 바람직하다. 구체적으로는 제4 공정으로서, 1) 구리 표면에 구리보다도 천한 금속을 형성하는 처리, 2) 아졸 화합물을 포함하는 용액을 이용하여 구리 표면을 처리, 및 3) 커플링제를 이용하여 구리 표면을 처리하는 후처리를 실시함으로써, 절연 수지와의 접착 강도를 향상하는 것이 가능해진다. 이들 처리는 조합하여 행할 수 있다. 그 중에서도, 상기 1)에 의한 처리를 행한 경우에는 솔더 레지스트로의 접착성이 향상되는 경향이 있다. 또한, 상기 2)에 의한 처리를 행한 경우에는 빌드업재로의 접착성이 향상되는 경향이 있다. 또한 상기 1) 및 상기 2)에 의한 처리를 조합하여 실시한 경우에는 솔더 레지스트 및 빌드업재 둘다에 대한 접착성을 향상하는 것이 가능하다. 이들에 대해서는 후술하는 실시예에 의해 분명하게 되고 있다. 조합하여 처리를 행하는 경우, 상기 1), 2), 3)에 의한 처리 중, 상기 1)에 의한 처리를 최초로 행하는 것이 바람직하고, 구체적으로는 상기 1)에 의한 처리 후에, 상기 2) 또는 상기 3)의 처리를 행하는 것이 보다 바람직하다.
(1. 구리 표면에 비금속을 형성하는 처리)
상기 제3 공정 후, 구리 표면에 구리보다도 천한 금속을 부여함으로써, 구리 표면에 상기 비금속이 형성된다. 단, 구리 표면은 반드시 완전히 덮어지는 것은 아니다. 여기서, 비금속이란, 구리의 전위보다도 낮은 전위를 갖는 금속을 의도하고 있다. 이론에 의해서 구속하는 것은 아니지만, 상술한 비금속에 의한 처리를 행함으로써 구리 표면의 재산화가 억제되어, 절연 수지와의 접착성의 향상이 가능해진다고 추찰된다.
비금속을 구리 표면에 형성하는 방법으로서는 특별히 한정되지 않지만, 무전해 도금, 전기 도금, 스퍼터링, 증착 등에 의해 형성하는 것이 바람직하다. 보다 바람직하게는 무전해 도금으로 형성하는 것이 바람직하고, 또한 무전해 도금에 의해 구리 표면을 비금속으로 완전히 피복하는 것이 바람직하다.
상기 비금속은 특별히 한정되지 않지만, Cr, Co, Ni, Zn, Sn, Mo, W로 이루어지는 군에서 선택되는 금속, 또는 이들 금속을 포함하는 합금을 이용하는 것이 바람직하다. 특히, 무전해 도금으로 석출 가능한 Sn, Ni, Co가 바람직하고, 그 중에서도 Sn이 가장 바람직하다. 또한, 구리 표면에 복수의 비금속을 형성할 수도 있고, 그 경우에는 최외측 표면에 Sn을 형성하는 것이 바람직하다.
무전해 도금에 있어서 사용 가능한 Sn을 포함하는 용액은 주석염 및 황 화합물을 포함하는 산성 용액인 것이 바람직하다. 주석염으로서는 산성 용액에 용해되는 것일 수 있지만, 유기 술폰산, 염화물인 것이 바람직하다. 황 화합물로서는 티오 요소, 유기 황화물 등인 것이 바람직하다. 상기 산성 용액으로서는 무기산, 유기산으로부터 선택되는 1종 이상을 포함하는 산성 용액인 것이 바람직하다. 특별히 한정되지 않지만, 예를 들면 황산, 염산, 질산, 타르타르산, 메탄술폰산, 파라톨루엔술폰산이 포함되는 산성 용액인 것이 바람직하다. 그 밖에, 인 화합물을 함유할 수도 있다.
또한, 구리 표면 상에 형성되는 비금속의 형성량은 특별히 한정되지 않지만, 구리 표면의 Rz를 고려하여, 비금속의 형성량을 조절하는 것이 바람직하다. 구리 표면의 Rz가 1 내지 1,000 nm 이하에서는 1 내지 500 nm의 두께가 바람직하고, 구리 표면의 Rz가 1 내지 300 nm 이하에서는 1 내지 150 nm의 두께가 바람직하고, 구리 표면의 Rz가 1 내지 100 nm 이하에서는 1 내지 50 nm의 두께가 바람직하고, 구리 표면의 Rz가 1 내지 50 nm 이하에서는 1 내지 25 nm의 두께가 바람직하다. 비금속의 형성량이 하한치 미만이면, 재산화의 억제 효과가 작은 경향이 있다. 비금속의 형성량이 상한치를 초과하면, 미세 요철에 의해 앵커 효과가 저하되어, 절연 수지와의 접착 강도가 저하되는 경향이 있다. 또한, 비금속을 이산적으로 구리 표면에 형성한 양은 왕수에 의해서 구리 표면 상의 비금속을 용해시킨 후, 그의 용해액을 원자 흡광 광도계로 정량 분석을 행함으로써 구할 수 있다.
또한, 상기 비금속을 형성한 후에, 가열 처리를 행함으로써, 구리 표면과 절연 수지의 접착성을 더욱 향상할 수 있다. 가열 처리는 90 ℃ 내지 200 ℃의 온도에서 실시하는 것이 바람직하다. 보다 바람직하게는 110 ℃ 내지 170 ℃, 더욱 바람직하게는 130 ℃ 내지 150 ℃의 가열 온도에서 처리를 행하는 것이 바람직하다. 90 ℃ 이상의 온도로 가열함으로써, 가열 처리에 의한 접착성 향상의 효과가 발현되기 쉬워진다. 한편, 가열 처리의 온도를 200 ℃ 이하로 제어함으로써, 유기 재료를 포함하는 기판의 열화를 방지할 수 있다.
그러나, 가열 처리시의 온도는 유기 재료 등의 기판 재료에 열화 등의 영향을 미치지 않는 범위이면, 200 ℃를 초과한 높은 온도 조건하에서 처리를 행할 수도 있다. 가열 처리의 시간은 소기의 효과가 얻어져, 재료에 열화 등의 영향을 미치지 않는 범위이면, 특별히 제한되는 것은 아니다. 예를 들면, 가열 처리의 시간은 20분 내지 120분이 바람직하고, 40분 내지 90분이 보다 바람직하다. 특별히 한정하는 것은 아니지만, 본 발명의 일실시 형태에서는 Sn을 형성한 후, 110 ℃ 내지 170 ℃의 온도에서, 20분 내지 120분에 걸쳐 가열 처리를 실시하는 것이 바람직하고, 130 ℃ 내지 150 ℃의 온도에서, 40분 내지 90분에 걸쳐 가열 처리를 하는 것이 보다 바람직하다. 이러한 가열 처리의 후, 구리의 표면의 청정화를 행하는 탈지 처리, 산세 처리, 또는 이들을 적절하게 조합한 처리를 행할 수도 있다. 또한, 구리 표면에 비금속을 형성하는 처리와 조합하여 아졸 화합물을 포함하는 용액에 의한 처리나 커플링 처리를 행하는 경우에도, 가열 처리 후에 행하는 것이 바람직하다.
(2. 아졸 화합물을 포함하는 용액에 의한 처리)
상기 제3 공정 후, 아졸 화합물 함유 용액으로 구리 표면을 처리함으로써, 구리 표면에 아졸 화합물에 의한 층이 형성된다. 이론에 의해서 구속하는 것은 아니지만, 이러한 처리를 행함으로써, 구리 표면의 재산화가 억제되어, 절연 수지와의 접착성의 향상이 가능해진다고 추찰된다. 아졸 화합물 함유 용액에 사용되는 아졸 화합물은 질소를 1개 이상 포함하는 복소 5원환 화합물이다. 예를 들면, 아졸, 디아졸, 트리아졸, 테트라졸이고, 아졸 화합물 함유 용액이란, 이들 아졸 화합물을 적어도 1종 이상 포함하고 있는 것일 수 있다. 접착성 향상의 관점에서는 특히 디아졸이 바람직하다. 또한, 디아졸 중에서도, 피라졸(1,2-디아졸)이 바람직하다. 또한, 접착성을 향상시키기 위해서는 아졸 화합물에 있어서의 질소를 포함하는 복소 5원환 구조 그 자체가 중요하고, 치환기의 유무에 대해서는 특별히 한정되지 않는다.
또한, 특히 아졸 화합물로서 피라졸을 사용하여 상기 처리를 행하는 경우에는 pH가 7 내지 12의 아졸 화합물 함유 용액을 사용하여 처리를 행하는 것이 바람직하다. 또한, pH 8 내지 11의 상기 용액을 이용하여 처리하는 것이 바람직하고, pH 9 내지 10의 상기 용액을 이용하여 처리하는 것이 가장 바람직하다.
또한, 특히 아졸 화합물로서 이미다졸을 사용하여 상기 처리를 행하는 경우에는 pH가 3 내지 9의 아졸 화합물 함유 용액을 사용하여 처리를 행하는 것이 바람직하다. 또한, pH 4 내지 8의 상기 용액을 사용하여 처리하는 것이 바람직하고, pH 5 내지 7의 상기 용액을 사용하여 처리하는 것이 가장 바람직하다.
또한, 특히 아졸 화합물로서 트리아졸 및 테트라졸을 사용하여 상기 처리를 행하는 경우에는 pH가 0.1 내지 3의 아졸 화합물 함유 용액을 사용하여 처리를 행하는 것이 바람직하다. 또한, pH 0.1 내지 2의 상기 용액을 사용하여 처리하는 것이 바람직하고, pH 0.1 내지 1의 상기 용액을 사용하여 처리하는 것이 가장 바람직하다.
상기한 아졸 화합물 함유 용액의 pH는 수산화나트륨 용액, 수산화칼륨 용액, 염산, 황산 용액 등을 적절하게 사용하여, 조정할 수 있다. pH의 조정을 위해서, 완충제를 가할 수도 있다.
상기 아졸 화합물 함유 용액에 있어서의 아졸 화합물의 농도는 0.1 내지 5000 ppm의 농도가 바람직하고, 0.5 내지 3000 ppm이 보다 바람직하고, 1 내지 1000 ppm인 것이 특히 바람직하다. 아졸 화합물을 포함하는 용액에 의한 처리 시간은 특별히 한정되지 않지만, 아졸 화합물의 종류 및 농도에 따라서 적절하게 조정하는 것이 바람직하다.
(3. 커플링 처리)
상기 제3 공정 후, 커플링제를 이용하여 구리 표면을 처리함으로써 절연 수지와의 접착성의 향상이 가능해진다. 본 발명의 일실시 형태로서는 상기 1) 비금속을 포함하는 용액을 이용한 처리 후, 또는 2) 아졸 화합물을 포함하는 용액에서의 처리 후에 커플링 처리를 행하는 것이 바람직하다. 이와 같이 상기 1) 및 2)에 의한 둘다의 처리를 행함으로써, 접착성 향상의 효과를 보다 높일 수 있다.
커플링 처리에 사용하는 커플링제로서는, 예를 들면 실란계 커플링제, 알루미늄계 커플링제, 티탄계 커플링제, 지르코늄계 커플링제를 들 수 있고, 이들은 1종 또는 2종 이상을 병용할 수도 있다. 그 중에서도 실란계 커플링제가 바람직하고, 실란계 커플링제로서는, 예를 들면 에폭시기, 아미노기, 머캅토기, 이미다졸기, 비닐기 또는 메타크릴기 등의 관능기를 분자 중에 갖는 것인 것이 바람직하다. 또한, 상기 커플링제는 이것을 포함하는 용액으로서 사용할 수 있고, 상기 커플링제 용액의 조정에 사용되는 용매는 특별히 한정되지 않지만, 물, 알코올, 케톤류 등을 이용하는 것이 가능하다. 또한, 커플링제의 가수분해를 촉진시키기 위해서, 소량의 아세트산이나 염산 등의 산을 첨가할 수도 있다. 또한, 커플링제의 함유량은 커플링제 용액 전체에 대하여, 0.01 질량％ 내지 5 질량％인 것이 바람직하고, 0.1 질량％ 내지 1.0 질량％인 것이 더욱 바람직하다.
커플링제에 의한 처리는 상기한 바와 같이 조정한 커플링제 용액에 처리 대상이 되는 구리를 침지하는 방법, 커플링제 용액을 구리에 대하여 스프레이 분무 또는 도포하는 방법 등에 의해 행할 수 있다. 또한, 상기 실란계 커플링제로 처리한 구리는 자연 건조, 가열 건조 또는 진공 건조에 의해 건조하지만, 사용하는 커플링제의 종류에 따라서는 건조 전에 수세 또는 초음파 세정을 행하는 것도 가능하다.
먼저 설명한 본 발명에 의한 구리 표면의 처리 방법에 따르면, 구리 표면에 치밀하고 균일한 요철을 형성할 수 있기 때문에, 다층 인쇄 배선판, 빌드업 인쇄 배선판 등의 마더 보드 및 리지드 서브스트레이트 및 빌드업 서브스트레이트 등의 반도체칩 탑재 기판이라고 하는 여러 가지 용도에 바람직한 구리를 제공할 수 있다. 특별히 한정하는 것은 아니지만, 본 발명에 의한 구리 표면의 처리 방법을 각종 배선 기판에 있어서의 구리 배선의 형성 공정에 적용함으로써, 신뢰성이 높은 배선 기판을 제공하는 것이 가능해진다. 이하, 본 발명에 의한 구리 표면의 처리 방법을 사용한 실시 형태에 대해서 예시한다.
(반도체칩 탑재 기판)
도 5는 본 발명의 일실시 형태인 반도체칩 탑재 기판의 일례를 나타내는 단면 모식도이다. 도 5에서는 2층의 빌드업층(층간 절연층)을 코어 기판 (100)의 한쪽면에만 형성한 경우를 예시하고 있다. 그러나, 빌드업층은 도 5에 나타낸 구성으로 한정되지 않고, 필요에 따라 도 6에 나타낸 바와 같이 코어 기판 (100)의 양면에 형성할 수도 있다.
본 발명의 반도체칩 탑재 기판은, 도 5에 나타낸 바와 같이, 반도체칩이 탑재되는 측의 절연층인 코어 기판 (100) 상에 반도체칩 접속 단자(도시되지 않음) 및 제1 층간 접속 단자 (101)을 포함하는 제1 배선 (106a)가 형성된다. 코어 기판의 다른쪽의 측에는 제2 층간 접속 단자 (103)을 포함하는 제2 배선 (106b)가 형성되고, 제1 층간 접속 단자와 제2 층간 접속 단자는 코어 기판의 제1 층간 접속용 IVH(인터스티셜 바이오 홀) (102)를 통해 전기적으로 접속된다. 코어 기판의 제2 배선측에는 빌드업층 (104)가 형성되고, 빌드업층 상에는 제3 층간 접속 단자를 포함하는 제3 배선 (106c)가 형성된다. 제2 층간 접속 단자와 제3 층간 접속 단자는 제2 층간 접속용 IVH (108)을 통해 전기적으로 접속된다.
빌드업층이 복수 형성되는 경우에는 동일한 구조를 적층하고, 최외층의 빌드업층 상에는 마더 보드와 접속되는 외부 접속 단자 (107)이 형성되고, 또한 외부 접속 단자와 제3 층간 접속 단자는 제3 층간 접속용 IVH105를 통해 전기적으로 접속된다. 배선의 형상이나 각각의 접속 단자의 배치 등은 특별히 제한되지 않고, 탑재하는 반도체칩이나 목적으로 하는 반도체 패키지를 제조하기 위해서, 적절하게 설계 가능하다. 또한, 반도체칩 접속 단자와 제1 층간 접속 단자 등을 공용하는 것도 가능하다. 또한, 최외층의 빌드업층 상에는 필요에 따라 솔더 레지스트 등의 절연피복 (109)를 설치할 수도 있다. 이하, 특별히 한정하는 것은 아니지만, 반도체칩 탑재 기판의 대표적인 구성 부재 및 물성에 대해서 설명한다.
(코어 기판)
코어 기판의 재질은 특별히 불문하지만, 유기 기재, 세라믹 기재, 실리콘 기재, 유리 기재 등을 사용할 수 있다. 열팽창 계수나 절연성을 고려하면, 세라믹이나 유리를 이용하는 것이 바람직하다. 유리 중 비감광성 유리로서는 소다석회 유리(성분예: SiO2 65 내지 75 중량％, Al2O3 0.5 내지 4 중량％, CaO 5 내지 15 중량％, MgO 0.5 내지 4 중량％, Na2O 10 내지 20 중량％), 붕규산 유리(성분예: SiO2 65 내지 80 중량％, B2O3 5 내지 25 중량％, Al2O3 1 내지 5 중량％, CaO 5 내지 8 중량％, MgO 0.5 내지 2 중량％, Na2O 6 내지 14 중량％, K2O 1 내지 6 중량％) 등을 들 수 있다. 또한, 감광성 유리로서는 Li2O-SiO2계 결정화 유리에 감광제로서 금이온 및 은이온을 포함하는 것을 들 수 있다.
유기 기판으로서는 유리천에 수지를 함침시킨 재료를 적층한 기판이나 수지 필름을 사용할 수 있다. 사용하는 수지로서는 열경화성 수지, 열가소성 수지, 또는 이들의 혼합 수지를 사용할 수 있지만, 열경화성의 유기 절연 재료가 바람직하다. 열경화성 수지로서는 페놀 수지, 요소 수지, 멜라민 수지, 알키드 수지, 아크릴 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 에폭시 수지, 폴리벤조이미다졸 수지, 폴리아미드 수지, 폴리아미드이미드 수지, 실리콘 수지, 시클로펜타디엔으로부터 합성한 수지, 트리스(2-히드록시에틸)이소시아누레이트를 포함하는 수지, 방향족 니트릴로부터 합성한 수지, 3량화 방향족 디시아나미드 수지, 트리아릴트리메타릴레이트를 포함하는 수지, 푸란 수지, 케톤 수지, 크실렌 수지, 축합 다환 방향족을 포함하는 열경화성 수지, 벤조시클로부텐 수지 등을 사용할 수 있다. 열가소성 수지로서는 폴리이미드 수지, 폴리페닐렌옥시드 수지, 폴리페닐렌설파이드 수지, 아라미드 수지, 액정 중합체 등을 들 수 있다. 이들 수지에는 충전재를 첨가할 수도 있다. 충전재로서는 실리카, 탈크, 수산화알루미늄, 붕산알루미늄, 질화알루미늄, 알루미나 등을 들 수 있다. 코어 기판의 두께는 100 내지 800 ㎛인 것이 IVH 형성성의 점에서 바람직하고, 또한 150 내지 500 ㎛인 것이 보다 바람직하다.
(빌드업층)
층간 절연층(빌드업층) (104)는 절연 재료를 포함하고, 절연 재료로서는 열경화성 수지, 열가소성 수지, 또는 이들의 혼합 수지를 사용할 수 있다. 또한 빌드업층은 열 경화성의 유기 절연 재료를 주성분으로 하는 것이 바람직하다. 열경화성 수지로서는 페놀 수지, 요소 수지, 멜라민 수지, 알키드 수지, 아크릴 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 에폭시 수지, 폴리벤조이미다졸 수지, 폴리아미드 수지, 폴리아미드이미드 수지, 실리콘 수지, 시클로펜타디엔으로부터 합성한 수지, 트리스(2-히드록시에틸)이소시아누레이트를 포함하는 수지, 방향족 니트릴로부터 합성한 수지, 3량화 방향족 디시아나미드 수지, 트리아릴트리메타릴레이트를 포함하는 수지, 푸란 수지, 케톤 수지, 크실렌 수지, 축합 다환 방향족을 포함하는 열경화성 수지, 벤조시클로부텐 수지 등을 사용할 수 있다. 열가소성 수지로서는 폴리이미드 수지, 폴리페닐렌옥시드 수지, 폴리페닐렌설파이드 수지, 아라미드 수지, 액정 중합체 등을 들 수 있다. 절연 재료에는 충전재를 첨가할 수도 있다. 충전재로서는 실리카, 탈크, 수산화알루미늄, 붕산알루미늄, 질화알루미늄, 알루미나 등을 들 수 있다.
(열팽창 계수)
반도체칩의 열팽창 계수와 코어 기판의 열팽창 계수가 근사하고, 코어 기판의 열팽창 계수와 빌드업층의 열팽창 계수가 근사한 것이 바람직하지만, 이것으로 한정되는 것은 아니다. 또한, 반도체칩, 코어 기판, 빌드업층의 각각의 열팽창 계수를 α1, α2, α3(ppm/℃)로 했을 때, α1≤α2≤α3인 것이 보다 바람직하다. 구체적으로는 코어 기판의 열팽창 계수 α2는 7 내지 13 ppm/℃가 바람직하고, 더욱 바람직하게는 9 내지 11 ppm/℃이다. 빌드업층의 열팽창 계수 α3은 10 내지 40 ppm/℃인 것이 바람직하고, 더욱 바람직하게는 10 내지 20 ppm/℃이고, 11 내지 17 ppm/℃가 특히 바람직하다.
(영률)
빌드업층의 영률은 1 내지 5 GPa인 것이 열 스트레스에 대한 응력 완화의 점에서 바람직하다. 빌드업층 중의 충전재는 빌드업층의 열팽창 계수가 10 내지 40 ppm/℃, 영률이 1 내지 5 GPa가 되도록 첨가량을 적절하게 조정하여 첨가하는 것이 바람직하다.
(레지스트)
본 발명에 이용하는 레지스트로서는 에칭 레지스트, 도금 레지스트, 솔더 레지스트, 커버레이 등을 들 수 있다. 에칭 레지스트 및 도금 레지스트는 배선 형성을 목적으로 사용하기 위해서, 배선 형성 후에 박리되어 기판 등에는 남지 않는 것이다. 솔더 레지스트 또는 커버레이는 외부 접속 단자나 반도체칩 접속 단자 등 이외의 배선 보호를 목적으로 하고 있기 때문에, 절연 피복으로서 기판 표면에 형성된다. 이들 레지스트는 액상 또는 필름상인 것을 사용할 수 있고, 감광성이 있는 것이 바람직하다.
(반도체칩 탑재 기판의 제조 방법)
상술한 반도체칩 탑재 기판은 이하의 설명하는 방법을 적절하게 조합함으로써 제조할 수 있다. 제조 공정의 순서는 본 발명의 목적을 일탈하지 않는 범위에서, 특별히 한정되지 않는다.
(배선 형성 방법)
배선의 형성 방법으로서는 코어 기판 표면 또는 빌드업층 상에 금속박을 형성하여, 금속박의 불필요한 개소를 에칭으로 제거하는 방법(서브트래티브법), 코어 기판 표면 또는 빌드업층 상의 필요한 개소에만 도금에 의해 배선을 형성하는 방법(애디티브법), 코어 기판 표면 또는 빌드업층 상에 얇은 금속층(시드층)을 형성하고, 그 후 전해 도금으로 필요한 배선을 형성한 후, 얇은 금속층을 에칭으로 제거하는 방법(세미애디티브법)이 있다.
(서브트래티브법에 의한 배선 형성)
금속박 상의 배선이 되는 개소에 에칭 레지스트를 형성하고, 에칭 레지스트로부터 노출한 개소에 화학 에칭액을 스프레이 분무하여 불필요한 금속박을 에칭 제거하여, 배선을 형성할 수 있다. 예를 들면, 금속박으로서 동박을 이용하는 경우, 에칭 레지스트는 통상의 배선판에 이용할 수 있는 에칭 레지스트 재료를 사용할 수 있다. 예를 들면, 레지스트 잉크를 실크 스크린 인쇄하여 에칭 레지스트를 형성한다. 다른 방법으로서, 에칭 레지스트용 네가티브형 감광성 드라이 필름을 동박 상에 라미네이트하고, 그 위에 배선 형상으로 광을 투과하는 포토 마스크를 중첩하여 자외선으로 노광하고, 노광하지 않은 개소를 현상액으로 제거하여 에칭 레지스트를 형성한다. 화학 에칭액에는 염화제2 구리와 염산의 용액, 염화제2철 용액, 황산과 과산화수소의 용액, 과황산암모늄 용액 등, 통상의 배선판에 이용하는 화학 에칭액을 사용할 수 있다.
(애디티브법에 의한 배선 형성)
또한, 배선은 코어 기판 또는 빌드업층 상의 필요한 개소에만 도금을 행함으로써 형성하는 것도 가능하고, 통상의 도금에 의한 배선 형성 기술을 사용할 수 있다. 예를 들면, 코어 기판에 무전해 도금용 촉매를 부착시킨 후, 도금이 행해지지 않은 표면 부분에 도금 레지스트를 형성하여, 무전해 도금액에 침지하고, 도금 레지스트로 덮여져 있지 않은 개소에만 무전해 도금을 행하여 배선 형성한다.
(세미애디티브법에 의한 배선 형성)
코어 기판 표면 또는 빌드업층 상에 세미애디티브법에 이용하는 시드층을 형성하는 방법은 증착 또는 도금에 의한 방법과, 금속박을 접합시키는 방법이 있다. 또한 동일한 방법으로, 서브트래티브법의 금속박을 형성할 수도 있다.
(증착 또는 도금에 의한 시드층의 형성)
코어 기판 표면 또는 빌드업층 상에 증착 또는 도금에 의해서 시드층을 형성할 수 있다. 예를 들면, 시드층으로서, 스퍼터링에 의해 바탕 금속과 박막 구리층을 형성하는 경우, 박막 구리층을 형성하기 위해서 사용되는 스퍼터링 장치는 2극 스퍼터, 3극 스퍼터, 4극 스퍼터, 마그네트론 스퍼터, 미라트론 스퍼터 등을 사용할 수 있다. 스퍼터에 이용하는 타겟은 밀착을 확보하기 위해서, 예를 들면 Cr, Ni, Co, Pd, Zr, Ni/Cr, Ni/Cu 등의 금속을 바탕 금속으로서 이용하여, 두께 5 내지 50 nm의 스퍼터링을 실시한다. 그 후, 구리를 타겟으로 하여 두께 200 내지 500 nm의 스퍼터링을 실시하여 시드층을 형성할 수 있다. 또한, 코어 기판 표면 또는 빌드업층 상에 무전해 구리 도금에 의해 0.2 내지 3 ㎛의 두께의 도금 구리를 형성할 수도 있다.
(금속박을 접합시키는 방법)
코어 기판 또는 빌드업층에 접착 기능이 있는 경우에는 금속박을 프레스나 라미네이트에 의해서 접합시킴으로써 시드층을 형성할 수도 있다. 그러나, 얇은 금속층을 직접 접합시키는 것은 매우 곤란하기 때문에, 두꺼운 금속박을 접합시킨 후에 에칭 등에 의해 얇게 하는 방법이나, 캐리어 부착 금속박을 접합시킨 후에 캐리어층을 박리하는 방법 등이 있다. 예를 들면, 전자로서는 캐리어 구리/니켈/박막 구리의 3층 동박이 있고, 캐리어 구리를 알칼리 에칭액으로, 니켈을 니켈 에칭액으로 제거할 수 있다. 후자로서는 알루미늄, 구리, 절연 재료 등을 캐리어로 한 필러블 동박 등을 사용할 수 있고, 두께 5 ㎛ 이하의 시드층을 형성할 수 있다. 또한, 두께 9 내지 18 ㎛의 동박을 첩부하여, 에칭에 의해 두께 5 ㎛ 이하가 되도록 균일하게 얇게 하여, 시드층을 형성하더라도 괜찮다. 상술한 방법으로 형성된 시드층 상에 도금 레지스트를 필요한 패턴으로 형성하여, 시드층을 통해 전해 구리 도금에 의해 배선을 형성한다. 그 후, 도금 레지스트를 박리하여, 마지막으로 시드층을 에칭 등에 의해 제거함으로써, 배선을 형성할 수 있다.
(배선의 형상)
배선의 형상은 특별히 불문하지만, 적어도 반도체칩이 탑재되는 측에는 반도체칩 접속 단자 (16)(와이어 본드 단자 등), 그의 반대면에는 마더 보드와 전기적으로 접속되는 외부 접속 단자(땜납볼 등이 탑재되는 개소) 및 이들을 연결하는 전개 배선, 층간 접속 단자 등으로 구성된다. 또한, 배선의 배치도 특별히 불문하지만, 도 7에 나타내는 바와 같은(내층 배선, 층간 접속 단자 등은 생략), 반도체칩 접속 단자 (16)보다 내측에 외부 접속 단자 (19)를 형성한 팬-인 타입의 반도체칩 탑재 기판이나, 도 8에 나타내는 바와 같은 반도체칩 접속 단자 (16)의 외측에 외부 접속 단자 (19)를 형성한 팬-아웃 타입의 반도체칩 탑재 기판, 또는 이들을 조합한 타입일 수도 있다. 또한, 도 7 및 도 8에 있어서, 13은 반도체 패키지 영역, 14는 다이본드 필름 접착 영역(플립칩 타입), 15는 반도체칩 탑재 영역(플립칩 타입), 17은 다이본드 필름 접착 영역(와이어 본드 타입), 18은 반도체칩 탑재 영역(와이어 본드 타입), 20은 전개 배선을 나타낸다. 또한, 반도체칩 접속 단자 (16)의 형상은 와이어 본드 접속이나 플립칩 접속 등이 가능하면 특별히 불문한다. 또한, 팬-아웃, 팬-인 어느 쪽의 타입이라도, 와이어 본드 접속이나 플립칩 접속 등은 가능하다. 또한 필요에 따라, 반도체칩과 전기적으로 접속되지 않은 더미 패턴 (21)(도 8 참조)를 형성하더라도 괜찮다. 더미 패턴의 형상이나 배치도 특별히 불문하지만, 반도체칩 탑재 영역에 균일하게 배치하는 것이 바람직하다. 이것에 의해서, 다이본드 접착제로 반도체칩을 탑재할 때에 공극이 발생되기 어려워져서 신뢰성을 향상시킬 수 있다.
(비아홀)
다층의 반도체칩 탑재 기판은 복수의 배선층을 갖기 때문에, 각 층의 배선을 전기적으로 접속하기 위한 비아홀을 설치할 수 있다. 비아홀은 코어 기판 또는 빌드업층에 접속용의 구멍을 설치하여, 이 구멍을 도전성 페이스트나 도금 등으로 충전하여 형성할 수 있다. 구멍의 가공 방법으로서는 펀치나 드릴 등의 기계 가공, 레이저 가공, 약액에 의한 화학 에칭 가공, 플라즈마를 이용한 드라이 에칭법 등이 있다. 또한, 빌드업층의 비아홀 형성 방법으로서는 미리 빌드업층에 도전성 페이스트나 도금 등으로 도전층을 형성하여, 이것을 코어 기판에 프레스 등으로 적층하는 방법 등도 있다.
(절연 피복의 형성)
반도체칩 탑재 기판의 외부 접속 단자측에는 절연 피복을 형성할 수 있다. 패턴 형성은 바니시상의 재료이면 인쇄로 행하는 것도 가능하지만, 보다 정밀도를 확보하기 위해서는 감광성의 솔더 레지스트, 커버레이 필름, 필름상 레지스트를 이용하는 것이 바람직하다. 재질로서는 에폭시계, 폴리이미드계, 에폭시아크릴레이트계, 플루오렌계의 재료를 사용할 수 있다. 이러한 절연 피복은 경화시의 수축이 있기 때문에, 한쪽면만큼 형성하면 기판에 큰 휘어짐이 생기기 쉽다. 따라서, 필요에 따라 반도체칩 탑재 기판의 양면에 절연 피복을 형성할 수도 있다. 또한, 휘어짐은 절연 피복의 두께에 따라서 변화되기 때문에, 양면의 절연 피복의 두께는 휘어짐이 발생하지 않도록 조정하는 것이 보다 바람직하다. 그 경우, 예비 검토를 행하여, 양면의 절연 피복의 두께를 결정하는 것이 바람직하다. 또한, 박형의 반도체 패키지로 하기 위해서는 절연 피복의 두께가 50 ㎛ 이하인 것이 바람직하고, 30 ㎛ 이하가 보다 바람직하다.
(배선의 도금)
배선이 필요한 부분에 니켈, 금 도금을 순차 실시할 수 있다. 또한 필요에 따라 니켈, 팔라듐, 금 도금으로 할 수도 있다. 이들 도금은 배선의 반도체칩 접속 단자와, 마더 보드 또는 다른 반도체 패키지와 전기적으로 접속하기 위한 외부 접속 단자에 실시된다. 이 도금은 무전해 도금, 또는 전해 도금의 어느 쪽을 이용할 수도 있다.
이하, 본 발명의 일실시 형태로서 반도체칩 탑재 기판의 제조 방법에 대해서 예시한다. 도 9는 본 발명에 있어서의 반도체칩 탑재 기판의 제조 방법의 일례를 나타내는 도면이고, (a) 내지 (g)는 각 공정에 대응하는 모식적 단면도이다. 단, 도면에 나타낸 각 공정의 순서는 본 발명의 목적을 일탈하지 않는 범위에서, 특별히 한정되는 것은 아니다.
(공정 a)
공정 (a)는 도 9(a)에 나타낸 바와 같이, 코어 기판 (100) 상에 제1 배선 (106a)를 제작하는 공정이다. 제1 배선 (106a)의 형성에서는, 예를 들면 한쪽면에 구리층이 형성된 코어 기판의 구리층에 탈지 처리를 행하고, 그 후 염산 또는 황산 세정을 행한다. 다음으로, 구리보다도 귀한 금속인 금, 은, 백금, 팔라듐, 로듐, 레늄, 루테늄, 오스뮴 및 이리듐으로부터 선택되는 금속, 또는 이들 금속을 포함하는 합금을 이산적으로 형성하여, 산화제를 포함하는 알칼리성 수용액에 침지함으로써 산화 처리를 행한다. 그 후, 추가로 산성 용액 또는 구리의 착화제를 포함하는 용액에 의한 처리를 행한다. 그 후, 추가로 커플링 처리 및 아졸 화합물을 포함하는 용액에 의한 처리 중 적어도 하나의 처리를 행한다. 또는, 구리보다도 천한 금속을 포함하는 용액으로 처리를 행하고, 추가로 커플링 처리 및 아졸 화합물을 포함하는 용액에 의한 처리 중 적어도 하나의 처리를 행할 수도 있다. 어는 것으로 하든지 배선 표면의 Rz를 1 nm 이상 1,000 nm 이하가 되도록 처리를 행한다. 그 후, 처리된 구리층 상에 제1 배선 형상에 에칭 레지스트를 형성하여, 염화구리나 염화철, 황산-과산화수소 및 질산-과산화 수소 등의 에칭액에 의해 구리층을 에칭한 후, 에칭 레지스트를 제거함으로써 제작할 수 있다. 코어 기판 (100) 상에 구리층을 형성하기 위해서는 스퍼터링, 증착, 도금 등에 의해 구리 박막을 형성한 후, 원하는 두께가 될 때까지 전기 구리 도금을 행함으로써 가능하다. 또한, 제1 배선 (106a)는 제1 층간 접속 단자 (101) 및 반도체칩 접속 단자(반도체칩과 전기적으로 접속되는 부분)을 포함하고 있고, 미세 배선의 형성 방법으로서는 세미애디티브법을 사용할 수도 있다.
(공정 b)
공정 (b)는 도 9(b)에 나타낸 바와 같이, 상기 제1 층간 접속 단자 (101)과, 후술하는 제2 배선을 접속하기 위한 제1 층간 접속용 IVH (102)(비아홀)을 형성하는 공정이다. 비아홀이 되는 구멍은 코어 기판 (100)이 비감광성 기재인 경우, CO2 레이저, YAG 레이저, 엑시머 레이저 등의 레이저광을 비아홀이 되는 개소에 조사함으로써 형성할 수 있다. 생산성 및 구멍 품질의 관점에서는 CO2 레이저를 이용하는 것이 바람직하고, IVH 직경이 30 ㎛ 미만인 경우에는 레이저광을 조이는 것이 가능한 YAG 레이저가 적합하다. 또한, 비감광성 기재로서는 상술한 비감광성 유리 등을 들 수 있지만, 이것으로 한정되지 않는다. 또한, 코어 기판 (100)이 감광성 기재인 경우, 비아홀이 되는 개소 이외의 영역을 마스크하여, 자외광을 조사한 후, 열 처리와 에칭에 의해 비아홀이 되는 구멍을 형성한다. 또한, 감광성 기재로서는 상술한 감광성 유리 등을 들 수 있지만, 이것으로 한정되지 않는다. 또한, 코어 기판 (100)이 유기 용제 등의 약액에 의한 화학 에칭 가공이 가능한 기재의 경우에는 화학 에칭에 의해서 비아홀이 되는 구멍을 형성할 수도 있다. 상기한 바와 같이 비아홀이 되는 구멍을 형성한 후에는 층간을 전기적으로 접속하기 위해서, 필요에 따라 디스미어 처리를 행한 후, 상기 구멍을 도전성의 페이스트나 도금 등에 의해서 도전화하여, 비아홀로 한다.
(공정 c)
공정 (c)는 도 9 (c)에 나타낸 바와 같이, 코어 기판 (100)의 제1 배선 (106a)와 반대측의 면에 제2 배선 (106b)를 형성하는 공정이다. 제2 배선 (106b)는 코어 기판 (100)의 제1 배선과 반대의 면에 상기 공정 (a)에 있어서의 제1 배선과 동일하게 하여 형성할 수 있다. 구리층의 형성 방법으로서는 공정 (a)와 동일하게, 스퍼터링, 증착, 도금 등에 의해 구리 박막을 형성한 후, 원하는 두께가 될 때까지 전기 구리 도금을 행함으로써 가능하다. 또한, 제2 배선 (106b)는 제2 층간 접속 단자 (103)을 포함하고 있고, 미세 배선의 형성 방법으로서는 세미애디티브법을 사용할 수도 있다.
(공정 d)
공정 (d)는 도 9 (d)에 나타낸 바와 같이, 상기 제2 배선 (106b)를 형성한 면에 빌드업층(층간 절연층) (104)를 형성하는 공정이다. 여기서는, 우선 제2 배선 (106b) 표면을 탈지 처리를 행하고, 염산 또는 황산 세정을 행하는 것이 바람직하다. 다음으로, 구리보다도 귀한 금속, 예를 들면 금, 은, 백금, 팔라듐, 로듐, 레늄, 루테늄, 오스뮴, 이리듐으로부터 선택되는 금속 또는 이들 금속을 포함하는 합금을 이산적으로 구리 배선 표면(제2 배선 (106b) 상)에 형성하여, 산화제를 포함하는 알칼리성 용액에 침지함으로써 산화 처리를 행하고, 그 후 추가로 산성 용액 또는 구리의 착화제를 포함하는 용액에 의한 처리를 행한다. 그 후, 추가로 커플링 처리 및 아졸 화합물을 포함하는 용액에 의한 처리 중 적어도 하나의 처리를 행한다. 또는, 구리보다도 천한 금속을 포함하는 용액로 처리를 행하고, 추가로 커플링 처리 및 아졸 화합물을 포함하는 용액에 의한 처리 중 적어도 하나의 처리를 행할 수도 있고, 구리 배선 표면 거칠기 Rz가 1 nm 이상 1,000 nm 이하가 되도록 한다.
다음으로, 코어 기판 (100) 표면 및 제2 배선 (106b) 표면에 빌드업층 (104)를 형성한다. 빌드업층 (104)의 절연 재료로서는 상술한 바와 같이 열경화성 수지, 열가소성 수지, 또는 이들의 혼합 수지를 사용할 수 있지만, 열 경화성 재료를 주성분으로 하는 것이 바람직하다. 빌드업층 (104)의 형성은 절연 재료가 바니시상인 경우에는 인쇄나 스핀 코팅 등에 의해, 절연 재료가 필름상인 경우에는 라미네이트나 프레스 등에 의해 행할 수 있다. 또한, 라미네이트에 의해 행할 때에는 프레스와 동일하게 경판에서 상하로 사이에 끼워 행할 수도 있다. 절연 재료가 열 경화성 재료를 포함하는 경우에는 추가로 가열 경화시키는 것이 바람직하다.
(공정 e)
공정 (e)는 도 9 (e)에 나타낸 바와 같이, 상기 빌드업층 (104)에 제2 층간 접속용의 IVH(비아홀) (108)을 형성하는 공정이고, 그의 형성 수단으로서는 상기 공정 (b)에 있어서의 제1 층간 접속용 IVH (102)와 동일하게 행할 수 있다.
(공정 f)
공정 (f)는 도 9 (f)에 나타낸 바와 같이, 상기 제2 IVH (108)이 형성된 빌드업층 상에 제3 배선 (106c)를 형성하는 공정이다. 제3 배선 (106c)는 상기 (공정 a)에 있어서의 제1 배선 (106a)와 동일하게 하여 형성할 수 있다. L/S=15 ㎛/15 ㎛ 이하의 미세한 배선을 형성하는 공정으로서는 상술한 세미애디티브법이 바람직하다. 또한, 빌드업층 (104) 상에 증착 또는 도금에 의한 방법이나 금속박을 접합시키는 방법 등에 의해 상술한 시드층을 형성하는 것이 바람직하다. 이 경우, 상기 시드층 상에 도금 레지스트를 필요한 패턴으로 형성하여, 시드층을 통해 전해 구리 도금에 의해 배선을 형성한 후, 도금 레지스트를 박리하고, 마지막으로 시드층을 에칭 등에 의해 제거함으로써, 미세한 배선을 형성할 수 있다. 또한, 공정 (d)로부터 공정 (f)까지를 반복하여, 도 9 (g)에 나타낸 바와 같이 빌드업층 (104)를 2층 이상 제작할 수도 있다. 이 경우, 최외의 빌드업층에 형성된 층간 접속 단자가 외부 접속 단자 (107)이 된다.
(공정 g)
공정 (g)는 도 9 (g)에 나타낸 바와 같이, 외부 접속 단자 (107) 이외의 배선 등을 보호하기 위한 절연 피복 (109)를 형성하는 공정이다. 절연 피복재로서는 솔더 레지스트가 이용되고, 열 경화형이나 자외선 경화형인 것을 사용할 수 있지만, 레지스트 형상을 정밀도 좋게 마무리할 수 있는 자외선 경화형인 것이 바람직하다. 우선, 외부 접속 단자 (107) 및 그것 이외의 배선 등을 탈지 처리를 행하고, 그 후 염산 또는 황산 세정을 행한다. 다음으로, 구리보다도 귀한 금속인 금, 은, 백금, 팔라듐, 로듐, 레늄, 루테늄, 오스뮴 및 이리듐으로부터 선택되는 금속, 또는 이들 금속을 포함하는 합금을 이산적으로 형성하여, 산화제를 포함하는 알칼리성 수용액에 침지함으로써 산화 처리를 행한다. 그 후, 추가로 산성 용액 또는 구리의 착화제를 포함하는 용액에 의한 처리를 행한다. 그 후, 추가로 커플링 처리 및 아졸 화합물을 포함하는 용액에 의한 처리 중 적어도 하나의 처리를 행한다. 또는, 구리보다도 천한 금속을 포함하는 용액으로 처리를 행하고, 추가로 커플링 처리 및 아졸 화합물을 포함하는 용액에 의한 처리 중 적어도 하나의 처리를 행할 수도 있다. 어는 것으로 하든지, 배선 표면의 Rz를 1 nm 이상 1,000 nm 이하가 되도록 처리를 행한다. 그 후, 외부 접속 단자 (107) 이외의 부분에 솔더 레지스트를 형성하고, 외부 접속 단자 (107)을 노출시킨다. 외부 접속 단자는 제3 층간 접속용 IVH105를 통해 제3 배선과 전기적으로 접속된다.
본 발명의 일실시 형태로서, 도 9에 따라서, 반도체칩 탑재 기판의 제조 방법의 일례에 대해서 설명하였지만, 반도체칩 탑재 기판의 형상은 특별히 한정되는 것은 아니다. 본 발명의 일실시 형태로서는 도 10에 나타낸 바와 같은 프레임 형상으로 하는 것이 바람직하다. 반도체칩 탑재 기판 (22)의 형상을 프레임 형상으로 함으로써, 반도체 패키지의 조립을 효율적으로 행할 수 있다. 이하, 프레임 형상의 반도체칩 탑재 기판의 제조에 대해서 상세히 설명한다.
도 10에 나타낸 바와 같이, 최초로 반도체 패키지 영역 (13)(1개의 반도체 패키지가 되는 부분)을 행 및 열에 각각 복수개 등간격으로 격자형으로 배치한 블록 (23)을 형성한다. 또한, 이러한 블록을 복수개 행 및 열로 형성한다. 도 10에서는 2개의 블록밖에 기재하지 않지만, 필요에 따라 블록을 격자형으로 배치할 수도 있다. 여기서, 반도체 패키지 영역 사이의 스페이스부의 폭은 50 내지 500 ㎛가 바람직하고, 100 내지 300 ㎛가 보다 바람직하다. 또한, 후에 반도체 패키지를 절단할 때에 사용하는 다이서의 블레이드폭과 동일하게 하는 것이 가장 바람직하다.
이와 같이 반도체 패키지 영역을 배치함으로써, 반도체칩 탑재 기판의 유효 이용이 가능하게 된다. 또한, 반도체칩 탑재 기판의 단부에는 위치 결정의 마크 (11) 등을 형성하는 것이 바람직하고, 관통 구멍에 의한 핀구멍인 것이 보다 바람직하다. 핀구멍의 형상이나 배치는 형성 방법이나 반도체 패키지의 조립 장치에 맞도록 선택할 수 있다.
또한, 상기 반도체 패키지 영역 사이의 스페이스부나 상기 블록의 외측에는 보강 패턴 (24)를 형성하는 것이 바람직하다. 보강 패턴은 별도 제작하여 반도체칩 탑재 기판과 접합시킬 수도 있지만, 반도체 패키지 영역에 형성되는 배선과 동시에 형성된 금속 패턴인 것이 바람직하다. 또한, 그의 표면에는 배선과 동일한 니켈, 금 등의 도금을 실시하거나, 절연 피복을 실시하는 것이 보다 바람직하다. 보강 패턴이 이러한 금속인 경우에는 전해 도금시의 도금 리드로서 이용하는 것도 가능하다. 또한, 블록의 외측에는 다이서로 절단할 때의 절단 위치 정렬 마크 (25)를 형성하는 것이 바람직하다. 이와 같이 하여, 프레임 형상의 반도체칩 탑재 기판을 제작할 수 있다.
(반도체 패키지)
도 11은 본 발명에 의한 플립칩 타입 반도체 패키지의 일례를 나타내는 모식적 단면도이다. 도 11에 나타낸 바와 같이, 본 발명의 반도체 패키지는 먼저 설명한 본 발명의 반도체칩 탑재 기판에 추가로 반도체칩 (111)이 탑재되어 있다. 반도체칩과 반도체칩 접속 단자와는 접속 범프 (112)를 이용하여 플립칩 접속함으로써, 전기적으로 접속되어 있다. 또한, 이들 반도체 패키지에는 도시하는 바와 같이, 반도체칩과 반도체칩 탑재 기판의 사이를 언더 필재 (113)으로 밀봉하는 것이 바람직하다. 언더 필재의 열팽창 계수는 반도체칩 (111) 및 코어 기판 (100)의 열팽창 계수와 근사하고 있는 것이 바람직하지만 이것으로 한정되는 것은 아니다. 더욱 바람직하게는 (반도체칩의 열팽창 계수)≤(언더 필재의 열팽창계수)≤(코어 기판의 열팽창 계수)이다. 또한, 반도체칩의 탑재에는 이방 도전성 필름(ACF)이나 도전성 입자를 포함하지 않는 접착 필름(NCF)을 이용하여 행할 수도 있다. 이 경우에는 언더 필재로 밀봉할 필요가 없기 때문에 보다 바람직하다. 또한, 반도체칩을 탑재할 때에 초음파를 병용하면, 전기적인 접속이 저온에서 뿐만 아니라 단시간에 행할 수 있기 때문에 특히 바람직하다.
도 12는 본 발명에 의한 와이어 본드 타입 반도체 패키지의 일례를 나타내는 모식적 단면도이다. 반도체칩의 탑재에는 일반적인 다이본드 페이스트를 사용할 수도 있지만, 다이본드 필름 (117)을 사용하는 것이 보다 바람직하다. 반도체칩과 반도체칩 접속 단자와의 전기적인 접속은 금 와이어 (115)를 이용한 와이어 본드로 행한다. 반도체칩의 밀봉은 반도체용 밀봉 수지 (116)을 트랜스퍼 몰드로 행할 수 있다. 이 경우, 밀봉 영역은 필요한 부분만, 예를 들면 반도체칩의 페이스면만을 밀봉할 수 있다. 그러나, 도 12와 같이, 반도체 패키지 영역 전체를 밀봉하는 것이 보다 바람직하다. 이것은 반도체 패키지 영역을 행 및 열에 복수개 배열한 반도체칩 탑재 기판에 있어서, 기판과 밀봉 수지 (116)을 동시에 다이서 등으로 절단하는 경우, 특히 유효한 방법이 된다.
또한, 마더 보드와의 전기적인 접속을 행하기 위해서, 외부 접속 단자 (107)에는, 예를 들면 땜납볼 (114)를 탑재할 수 있다. 땜납볼에는 공정 땜납이나 Pb 프리 땜납이 이용된다. 땜납공을 외부 접속 단자 (107)에 고착하는 방법으로서는, 예를 들면 N2 리플로우 장치 등을 사용할 수 있지만, 이것으로 한정되지 않는다. 상기 반도체칩 탑재 기판에 복수의 반도체칩을 탑재하여 이루어지는 복수의 반도체 패키지를 제작한 경우에는, 마지막으로 다이서 등을 이용하여 개개의 반도체 패키지로 절단한다.
<실시예>
이하, 본 발명에 대해서 실시예에 기초하여 상세히 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
(실시예 1)
본 발명에 의한 구리 표면의 처리 방법을 적용하여 반도체 패키지를 제작하여, 반도체 패키지의 신뢰성을 평가하였다. 이하, 도 9에 나타낸 각 공정도를 참조하면서, 반도체 패키지의 평가용 샘플의 제작 방법을 설명한다.
(공정 a)
코어 기판 (100)으로서 0.4 mm 두께의 소다 유리 기판(열팽창 계수 11 ppm/℃)를 준비하여, 한쪽면에 스퍼터링에 의해 200 nm의 구리 박막을 형성한 후, 전기 구리 도금으로 10 ㎛의 두께까지 도금을 행하였다. 또한 스퍼터링은 니혼 신쿠 기주쯔 가부시끼가이샤 제조 장치 형번 MLH-6315를 이용하여, 이하에 나타낸 조건 1로 행하였다.
조건 1
전류: 3.5 A
전압: 500 V
아르곤 유량: 35SCCM(0.059 Paㆍ㎥/s)
압력: 5×10-3 Torr(6.6×10-1 Pa)
성막 속도: 5 nm/초
그 후, 제1 배선 (106a)가 되는 부분에 에칭 레지스트를 형성하고, 염화제2철 에칭액을 이용하여 에칭하고, 에칭 레지스트를 제거함으로써, 제1 배선 (106a)(제1 층간 접속 단자 (101) 및 반도체칩 접속 단자를 포함함)를 형성하였다.
(공정 b)
제1 배선 (106a)가 형성된 유리 기판의 제1 배선 (106a)와 반대면에서 제1 층간 접속 단자 (101)에 도달할 때까지, 레이저로 구멍 직경 50 ㎛의 IVH가 되는 구멍을 형성하였다. 레이저에는 YAG 레이저 LAVIA-UV2000(스미토모 주기까이 고교 가부시끼가이샤 제조, 상품명)을 사용하여, 주파수 4 kHz, 쇼트수 50, 마스크 직경 0.4 mm의 조건으로 IVH가 되는 구멍의 형성을 행하였다. 이어서, 구멍 내의 디스미어 처리를 행하였다. 그 후, 상기 구멍에 도전성 페이스트 MP-200V(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)을 충전하여, 160 ℃ 30분으로 경화하고, 유리 기판 상의 제1 층간 접속 단자 (101)과 전기적으로 접속하여, 제1 층간 접속용 IVH (102)(비아홀)을 형성하였다.
(공정 c)
(공정 b)에서 형성된 제1 층간 접속용 IVH (102)(제1 비아홀)과 전기적으로 접속하기 위해서, 유리 기판의 제1 배선 (106a)와 반대측의 면에 스퍼터링에 의해 200 nm의 구리 박막을 형성한 후, 전기 구리 도금으로 10 ㎛의 두께까지 도금을 행하였다. 스퍼터링은 (공정 a)와 동일하게 행하였다. 그 후, (공정 a)와 동일하게 제2 배선 (106b)의 형상으로 에칭 레지스트를 형성하고, 염화제2철 에칭액을 이용하여 에칭하고, 에칭 레지스트를 제거함으로써, 제2 배선 (106b)(제2 층간 접속 단자 (103)을 포함함)를 형성하였다.
(공정 d)
(공정 d-1)
(공정 c)에서 형성한 제2 배선 (106b)측의 배선 표면을 200 ml/L로 조정한 산성 탈지액 Z-200(월드 메탈사 제조, 상품명)에 액체 온도 50 ℃에서 2분간 침지한 후, 액체 온도 50 ℃의 물에 2분간 침지함으로써 탕세(湯洗)하고, 이어서 1분간 수세하였다. 이어서, 3.6 N의 황산 수용액에 1분간 침지하고, 1분간 수세하였다.
(공정 d-2)
상기 전 처리 공정을 거친 제2 배선 (106b)를 치환 팔라듐 도금액 SA-100(히타치 가세이 고교 가부시끼가이샤, 제품명)에 30 ℃에서 3분간 침지하여, 구리보다도 귀한 금속인 팔라듐 도금을 1.0 ㎛ol/d㎡ 실시하고, 1분간 수세한 후, 추가로 인산삼나트륨 10 g/L 및 수산화칼륨 25 g/L를 포함하는 알칼리성 용액에 아염소산나트륨 15 g/L 첨가한 산화 처리액에 50 ℃에서 3분간 침지함으로써, 제2 배선 (106b) 표면에 0.07 mg/㎠의 산화구리의 결정을 형성하였다. 이 후, 1분간 수세한 후, 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 미세 요철을 형성하였다. 그 후, 5분간 수세하고, 85 ℃에서 30분간 건조시켰다.
(공정 d-3)
다음으로, 제2 배선 (106b)측의 면에 층간 절연층(빌드업층) (104)를 다음과 같이 형성하였다. 즉, 빌드업재 AS-ZII(히타치 가세이 고교 가부시끼가이샤, 제품명)을 진공 라미네이트에 의해서, 탈기 시간 30초, 가압 40초, 0.5 MPa의 조건으로, 제2 배선 (106b)측의 면에 빌드업층을 라미네이트하여, 두께 45 ㎛의 수지층을 형성한 후, 오븐 건조기에서 180 ℃로 90분간 유지함으로써 열 경화하여, 빌드업층을 형성하였다.
(공정 e)
상기 (공정 d-3)에서 형성한 빌드업층 (104)의 표면에서 제2 층간 접속용 단자 (103)에 도달할 때까지, 레이저로 구멍 직경 50 ㎛의 IVH가 되는 구멍을 형성하였다. 레이저에는 YAG 레이저 LAVIA-UV2000(스미토모 주기까이 고교 가부시끼가이샤 제조, 상품명)을 사용하여, 주파수 4 kHz, 쇼트수 20, 마스크 직경 0.4 mm의 조건으로 IVH가 되는 구멍의 형성을 행하였다. 그 후, 디스미어 처리를 행하였다. 디스미어 처리 방법으로서는 팽윤액 서큐포지트 홀 플립 4125(롬 앤드 하스 덴시 자이료 가부시끼가이샤, 제품명)에 80 ℃에서 3분 침지 후, 3분간 수세하였다. 그 후, 디스미어액 서큐포지트 MLB 프로모터 213(롬 앤드 하스 덴시 자이료 가부시끼가이샤, 제품명)에 80 ℃에서 5분 침지 후, 3분간 수세하였다. 이어서, 환원액 서큐포지트 MLB216-4(롬 앤드 하스 덴시 자이료 가부시씨가이샤, 제품명)에 40 ℃에서 3분 침지 후, 3분간 수세하고, 85 ℃에서 30분간 건조시켰다.
(공정 f)
상기 (공정 d-3)에서 형성한 빌드업층 (104) 상에 제3 배선 (106c) 및 제2 IVH (108)을 형성하기 위해서, 빌드업층 (104) 상에 스퍼터링에 의해 두께 20 nm의 Ni층(바탕 금속)을 형성하고, 이어서 상기 Ni층 상에 두께 200 nm의 박막 구리층을 형성함으로써 시드층을 형성하였다. 스퍼터링은 니혼 진쿠 기주쯔 가부시끼가이샤 제조 MLH-6315를 이용하여 이하에 나타낸 조건 2로 행하였다.
조건 2
(Ni층)
전류: 5.0 A
전류: 350 V
전압 아르곤 유량: 35SCCM(0.059 Paㆍ㎥/s)
압력: 5×10-3 Torr(6.6×10-1 Pa)
성막 속도: 0.3 nm/초
(박막 구리층)
전류: 3.5 A
전압: 500 V
아르곤 유량: 35SCCM(0.059 Paㆍ㎥/s)
압력: 5×10-3 Torr(6.6×10-1 Pa)
성막 속도: 5 nm/초
다음으로, 시드층 상(박막 구리층 상)에 스핀 코팅법으로 도금 레지스트 PMER P-LA900PM(도쿄 오카 고교 가부시끼가이샤 제조, 상품명)을 도포하여, 막 두께 10 ㎛의 도금 레지스트층을 형성하였다. 이어서, 도금 레지스트층을 1000 mJ/㎠의 조건에서 노광한 후, PMER 현상액 P-7G에 23 ℃에서 6분간 침지하여, L/S=10 ㎛/10 ㎛의 레지스트 패턴을 형성하였다. 그 후, 황산구리 도금액을 이용하여 전기 구리 도금을 행하고, 두께 약 5 ㎛의 제3 배선 (106c)를 형성하였다. 도금 레지스트의 박리는 메틸에틸케톤을 이용하여 실온(25 ℃)에서 1분간 침지하여 행하였다. 또한, 시드층의 퀵 에칭에는 CPE-700(미쓰비시 가스 가가꾸 가부시끼가이샤 제조, 상품명)의 5배 희석액을 이용하여, 30 ℃에서 30초간 침지 요동함으로써, 이것을 에칭 제거하고, 배선 패턴을 형성하였다.
(공정 g)
상기 (공정 d) 내지 (공정 f)까지를 재차 반복하여, 빌드업층 및 외부 접속 단자 (107)을 포함하는 최외층의 배선을 추가로 한층 형성하였다. 마지막으로 솔더 레지스트 (109)를 형성하고, 그 후 외부 접속 단자 (107) 및 반도체칩 접속 단자에 금 도금 처리를 실시하여, 도 5(1 패키지분의 단면도), 도 7(1 패키지분의 평면도), 및 도 10(반도체칩 탑재 기판 전체도)에 나타낸 바와 같은 팬-인 타입 BGA용 반도체칩 탑재 기판을 제작하였다.
(공정 h)
상기 (공정 a) 내지 (공정 g)에 의해 제작된 반도체칩 탑재 기판의 반도체칩 탑재 영역에 접속 범프 (112)가 형성된 반도체칩 (111)을 플립칩 본더를 이용하여 초음파를 인가하면서, 원하는 수를 탑재하였다(도 10을 참조). 이어서, 반도체칩 탑재 기판과 반도체칩의 간극에 반도체칩 단부로부터 언더 필재 (113)을 주입하고, 오븐을 이용하여 80 ℃에서 1시간의 1차 경화 및 150 ℃에서 4시간의 2차 경화를 행하였다. 다음으로, 외부 접속 단자 (107)에 직경 0.45 mm의 납ㆍ주석 공정 땜납볼 (114)를 N2 리플로우 장치를 이용하여 융착하였다. 마지막으로, 폭 200 ㎛의 블레이드를 장착한 다이서로 반도체칩 탑재 기판을 절단하여, 도 11에 나타내는 반도체 패키지를 제작하였다.
(실시예 2)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, γ-아미노프로필트리에톡시실란 0.5 질량％ 수용액에 30 ℃에서 1분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 커플링 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 3)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 황산 용액으로 pH 6.5로 조정한 2-메틸이미다졸 0.5 질량％ 수용액에 30 ℃에서 1분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 아졸 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 4)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 수산화나트륨 용액으로 pH 9.5로 조정한 3,5-디메틸피라졸 0.5 질량％ 수용액에 30 ℃에서 1분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 아졸 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 5)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 6)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 황산니켈ㆍ6 수화물 0.2 g/L, 시트르산나트륨 3 g/L, 붕산 3 g/L, 차아인산나트륨 10 g/L, pH 9의 무전해 니켈 도금액에 50 ℃, 120초 침지하고, 그 후 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 7)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 황산코발트ㆍ7 수화물 0.2 g/L, 시트르산나트륨 3 g/L, 붕산 3 g/L, 차아인산나트륨 10 g/L, pH 8의 무전해 코발트 도금액에 50 ℃, 120초 침지하고, 그 후 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 8)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하는 구리보다도 천한 금속 형성 처리 공정을 행하고, 그 후 추가로, γ-아미노프로필트리에톡시실란 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 커플링 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 9)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하는 구리보다도 천한 금속 형성 처리 공정을 행하고, 그 후 추가로, 수산화나트륨 용액으로 pH 9.5로 조정한 3,5-디메틸피라졸 0.5 질량％ 수용액에 30 ℃에서 1분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 아졸 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 10)
(공정 d-2)에 있어서 제2 배선 (106b) 표면에 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 구리 표면에 요철을 형성한 후, (공정 d-3)에 있어서의 빌드업층 (104)를 형성하기 전에 상기 제2 배선 (106b) 표면을 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하고, 추가로 150 ℃에서 60분간 가열 처리하는 구리보다도 천한 금속 형성 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 1)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서의 치환 팔라듐 도금을 행하지 않고서, 제2 배선 (106b) 표면에 요철을 형성한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 2)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서의 치환 팔라듐 도금을 행하지 않고서, 제2 배선 (106b) 표면을 산화 처리액에 85 ℃에서 3분간 침지하고, 상기 배선 (106b) 표면에 0.50 mg/㎠의 산화구리의 결정을 형성하였다. 이 후, 1분간 수세한 후, 황산 20 g/L의 산성 용액에 25 ℃에서 30초 침지함으로써, 형성된 산화구리의 결정을 선택적으로 제거하여, 요철을 형성하였다. 그 후, 5분간 수세하고, 85 ℃에서 30분간 건조하는 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 3)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서의 치환 팔라듐 도금을 행하지 않고서, 제2 배선 (106b) 표면을 산화 처리액으로 85 ℃에서 3분간 침지하고, 상기 배선 (106b) 표면에 0.50 mg/㎠의 산화구리의 결정을 형성하였다. 이 후, 5분간 수세하고, 환원 처리액 HIST-100D(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)에 40 ℃에서 3분간 침지하고, 이어서 10분간 수세를 행하여, 85 ℃에서 30분간 건조하는 환원 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 4)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서의 치환 팔라듐 도금, 산화 처리, 산성 용액에 의한 처리를 행하지 않고서, 제2 배선 (106b) 표면을 마이크로 에칭제인 맥크 에치 본드 CZ8100(맥크 가부시끼가이샤 제조, 상품명)에 40 ℃에서 1분 30초간 침지하고, 수세한 후, 상온에서 3.6 N의 황산 수용액에 60초간 침지하고, 이어서 수세를 1분간 행하고, 85 ℃에서 30분간 건조시킨 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 5)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)의 공정을 행하지 않았다. 즉, 요철 형성 처리를 행하지 않았다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 6)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)의 공정에서, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정만 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 7)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)의 공정에서, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정과, 그 후 추가로, γ-아미노프로필트리에톡시실란 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 커플링 처리 공정을 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 8)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)의 공정에서, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정과, 그 후 추가로, 3,5-디메틸피라졸 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 아졸 처리 공정을 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 9)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)의 공정에서, γ-아미노프로필트리에톡시실란 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 커플링 처리 공정을 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 10)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)의 공정에서, 수산화나트륨 용액으로 pH 9.5로 조정한 3,5-디메틸피라졸 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 아졸 처리 공정을 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 11)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서의 치환 팔라듐 도금, 산화 처리, 산성 용액에 의한 처리를 행하지 않고서, 제2 배선 (106b) 표면을 마이크로 에칭제인 맥크 에치 본드 CZ8100(맥크 가부시끼가이샤 제조, 상품명)에 40 ℃에서 1분 30초간 침지하고, 수세한 후, 50 ℃에서 50 g/L의 수산화나트륨의 용액에 60초간 침지하고, 이어서 수세를 1분간 행하고, 그 후 상온에서 3.6 N의 황산 수용액에 60초간 침지하고, 이어서 수세를 1분간 행하고, 그 후 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정을 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 12)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서의 치환 팔라듐 도금, 산화 처리, 산성 용액에 의한 처리를 행하지 않고서, 제2 배선 (106b) 표면을 마이크로 에칭제인 맥크 에치 본드 CZ8100(맥크 가부시끼가이샤 제조, 상품명)에 40 ℃에서 1분 30초간 침지하여, 수세한 후, 50 ℃에서 50 g/L의 수산화나트륨의 용액에 60초간 침지하고, 이어서 수세를 1분간 행하고, 상온에서 3.6 N의 황산 수용액에 60초간 침지하고, 이어서 수세를 1분간 행하고, 그 후 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정과, 그 후 추가로, γ-아미노프로필트리에톡시실란 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 커플링 처리 공정을 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 13)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서의 치환 팔라듐 도금, 산화 처리, 산성 용액에 의한 처리를 행하지 않고서, 제2 배선 (106b) 표면을 마이크로 에칭제인 맥크 에치 본드 CZ8100(맥크 가부시끼가이샤 제조, 상품명)에 40 ℃에서 1분 30초간 침지하여, 수세한 후, 50 ℃에서 50 g/L의 수산화나트륨의 용액에 60초간 침지하고, 이어서 수세를 1분간 행하고, 상온에서 3.6 N의 황산 수용액에 60초간 침지하고, 이어서 수세를 1분간 행하고, 그 후 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정과, 그 후 추가로, 3,5-디메틸피라졸 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 아졸 처리 공정을 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 14)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)의 공정에서, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하고, 추가로 150 ℃에서 60분간 가열 처리하는 구리보다도 천한 금속 형성 처리 공정만 행하였다. 그것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 15)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서, 제2 배선 (106b)를 치환 팔라듐 도금액 SA-100(히타치 가세이 고교 가부시끼가이샤, 제품명)에 30 ℃에서 3분간 침지하고, 구리보다도 귀한 금속인 팔라듐 도금을 1.0 ㎛ol/d㎡ 실시하고, 1분간 수세한 후, 추가로 인산삼나트륨 10 g/L 및 수산화칼륨 25 g/L를 포함하는 알칼리성 용액에 아염소산나트륨 15 g/L 첨가한 산화 처리액에 50 ℃에서 3분간 침지함으로써, 제2 배선 (106b) 표면에 0.07 mg/㎠의 산화구리의 결정을 형성하였다. 이 후, 1분간 수세하고, 황산 20 g/L의 산성 용액에 의한 처리를 행하지 않고, 그 대신에 환원 처리액 HIST-100D(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)에 40 ℃에서 3분간 침지하고, 이어서 10분간 수세를 행하고, 85 ℃에서 30분간 건조하는 환원 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 16)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서, 제2 배선 (106b)를 치환 팔라듐 도금액 SA-100(히타치 가세이 고교 가부시끼가이샤, 제품명)에 30 ℃에서 3분간 침지하고, 구리보다도 귀한 금속인 팔라듐 도금을 1.0 ㎛ol/d㎡ 실시하고, 1분간 수세한 후, 추가로 인산삼나트륨 10 g/L 및 수산화칼륨 25 g/L를 포함하는 알칼리성 용액에 아염소산나트륨 15 g/L 첨가한 산화 처리액에 50 ℃에서 3분간 침지함으로써, 제2 배선 (106b) 표면에 0.07 mg/㎠의 산화구리의 결정을 형성하였다. 이 후, 1분간 수세하고, 황산 20 g/L의 산성 용액에 의한 처리를 행하지 않고, 그 대신에 환원 처리액 HIST-100D(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)에 40 ℃에서 3분간 침지하는 환원 처리 공정을 행하였다. 그 후, 1분간 수세하고, 수산화나트륨 용액으로 pH 9.5로 조정한 3,5-디메틸피라졸 0.5 질량％ 수용액에 30 ℃에서 3분간 침지하고, 이어서 1분간 수세를 행하고, 85 ℃에서 30분간 건조하는 아졸 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 17)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서, 제2 배선 (106b)를 치환 팔라듐 도금액 SA-100(히타치 가세이 고교 가부시끼가이샤, 제품명)에 30 ℃에서 3분간 침지하고, 구리보다도 귀한 금속인 팔라듐 도금을 1.0 ㎛ol/d㎡ 실시하고, 1분간 수세한 후, 추가로 인산삼나트륨 10 g/L 및 수산화칼륨 25 g/L를 포함하는 알칼리성 용액에 아염소산나트륨 15 g/L 첨가한 산화 처리액에 50 ℃에서 3분간 침지함으로써, 제2 배선 (106b) 표면에 0.07 mg/㎠의 산화구리의 결정을 형성하였다. 이 후, 1분간 수세하고, 황산 20 g/L의 산성 용액에 의한 처리를 행하지 않고, 그 대신에 환원 처리액 HIST-100D(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)에 40 ℃에서 3분간 침지하는 환원 처리 공정을 행하였다. 그 후, 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하는 구리보다도 천한 금속 형성 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(비교예 18)
(공정 d)의 (공정 d-1)에 있어서의 전 처리를 행한 후, (공정 d-2)에 있어서, 제2 배선 (106b)를 치환 팔라듐 도금액 SA-100(히타치 가세이 고교 가부시끼가이샤, 제품명)에 30 ℃에서 3분간 침지하고, 구리보다도 귀한 금속인 팔라듐 도금을 1.0 ㎛ol/d㎡ 실시하고, 1분간 수세한 후, 추가로 인산삼나트륨 10 g/L 및 수산화칼륨 25 g/L를 포함하는 알칼리성 용액에 아염소산나트륨 15 g/L 첨가한 산화 처리액에 50 ℃에서 3분간 침지함으로써, 제2 배선 (106b) 표면에 0.07 mg/㎠의 산화구리의 결정을 형성하였다. 이 후, 1분간 수세하고, 황산 20 g/L의 산성 용액에 의한 처리를 행하지 않고, 그 대신에 환원 처리액 HIST-100D(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)에 40 ℃에서 3분간 침지하는 환원 처리 공정을 행하였다. 그 후, 1분간 수세하고, 염화제1 주석 3 g/L, 티오요소 25 g/L, 타르타르산 25 g/L를 포함하는 무전해 주석 도금액에 30 ℃에서 15초 침지하고, 이어서 1분간 수세하고, 85 ℃에서 30분간 건조하고, 추가로 150 ℃에서 60분간 가열 처리하는 구리보다도 천한 금속 형성 처리 공정을 행한 것 이외에는 실시예 1과 동일하게 하여 팬-인 타입 BGA용 반도체칩 탑재 기판 및 반도체 패키지를 제작하였다.
(실시예 11)
본 발명의 구리 표면 처리 후에 있어서의 빌드업 수지와 구리 표면의 접착성, 솔더 레지스트와 구리 표면의 접착성, 청정도, 평활도, 광택성, 표면 형상을 평가하기 위해서, 18 ㎛의 전해 동박 GTS-18(후루카와 서킷포일 가부시끼가이샤 제조, 상품명)의 샤이니면에 전기 도금을 행하여, 두께 50 ㎛의 전해 동박을 제작하였다. 그 후, 5 cm×8 cm(접착 시험용, 구리 표면 청정도 평가용, 구리 표면 평활도 평가용, 구리 표면 형상 평가용, 구리 표면 광택 평가용)로 추출하고, 각 전해 동박의 전기 도금면에 실시예 1의 (공정 d)에 의해, (공정 d-1) 및 (공정 d-2)에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리)를 실시하여, 전해 동박의 시험편을 제작하였다.
(실시예 12)
전해 동박에 대한 표면 처리로서, 실시예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 13)
전해 동박에 대한 표면 처리로서, 실시예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 이미다졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 14)
전해 동박에 대한 표면 처리로서, 실시예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 15)
전해 동박에 대한 표면 처리로서, 실시예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 16)
전해 동박에 대한 표면 처리로서, 실시예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 니켈 도금 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 17)
전해 동박에 대한 표면 처리로서, 실시예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 코발트 도금 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 18)
전해 동박에 대한 표면 처리로서, 실시예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 19)
전해 동박에 대한 표면 처리로서, 실시예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 20)
전해 동박에 대한 표면 처리로서, 실시예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 19)
전해 동박에 대한 표면 처리로서, 비교예 1에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 20)
전해 동박에 대한 표면 처리로서, 비교예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 21)
전해 동박에 대한 표면 처리로서, 비교예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃, 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 22)
전해 동박에 대한 표면 처리로서, 비교예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 23)
전해 동박에 대한 표면 처리로서, 비교예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 요철 형성 처리 없음)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 24)
전해 동박에 대한 표면 처리로서, 비교예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 25)
전해 동박에 대한 표면 처리로서, 비교예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 26)
전해 동박에 대한 표면 처리로서, 비교예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 27)
전해 동박에 대한 표면 처리로서, 비교예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 28)
전해 동박에 대한 표면 처리로서, 비교예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 29)
전해 동박에 대한 표면 처리로서, 비교예 11에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 30)
전해 동박에 대한 표면 처리로서, 비교예 12에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 31)
전해 동박에 대한 표면 처리로서, 비교예 13에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 32)
전해 동박에 대한 표면 처리로서, 비교예 14에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 33)
전해 동박에 대한 표면 처리로서, 비교예 15에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 34)
전해 동박에 대한 표면 처리로서, 비교예 16에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 35)
전해 동박에 대한 표면 처리로서, 비교예 17에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(비교예 36)
전해 동박에 대한 표면 처리로서, 비교예 18에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 11과 동일하게 전해 동박의 시험편을 제작하였다.
(실시예 21)
(공정 d)에 있어서의 본 발명의 구리 표면 처리에 의한 효과를 평가하기 위해서, 이하와 같이 하여 평가용 기판을 제작하여, 배선 간의 절연 저항치 및 PCT 내성을 평가하였다. 도 13 및 도 14는 평가용 기판의 제조 공정을 모식적으로 나타내는 공정도이고, (공정 a') 및 (공정 d')은 각각 먼저 도 9에 따라서 설명한 (공정 a) 및 (공정 d)에 대응하고 있다.
(공정 a')
도 13 및 도 14에 나타내는 코어 기판 (100)으로서 0.4 mm 두께의 소다 유리 기판(열팽창 계수 11 ppm/℃)를 준비하고, 한쪽면에 층간 절연층 (104)를 다음과 같이 형성하였다. 즉, 시아네이트에스테르계 수지 조성물의 절연 바니시를 스핀 코팅법에 의해, 조건 1500 rpm에서 유리 기판 상에 도포하여, 두께 20 ㎛의 수지층을 형성한 후, 상온(25 ℃)으로부터 6 ℃/분의 승온 속도로 230 ℃까지 가열하고, 230 ℃에서 80분간 유지함으로써 열 경화하여, 층간 절연층 (104)를 형성하였다. 그 후, 실시예 1의 (공정 a)에 의해 두께 200 nm의 구리 박막 (118)만을 형성하였다.
다음으로, 구리 박막 상에 스핀 코팅법으로 도금 레지스트 PMER P-LA900PM(도쿄 오카 고교 가부시끼가이샤 제조, 상품명)을 도포하여, 막 두께 10 ㎛의 도금 레지스트층을 형성하였다. 이어서, 도금 레지스트층을 1000 mJ/㎠의 조건에서 노광한 후, PMER 현상액 P-7G에 23 ℃에서 6분간 침지하여, 레지스트 패턴 (119)를 형성하였다. 그 후, 황산구리 도금액을 이용하여 전기 구리 도금을 행하고, 두께 약 5 ㎛의 배선 (106)을 형성하였다. 도금 레지스트의 박리는 메틸에틸케톤을 이용하여 실온(25 ℃)에서 1분간 침지하여 행하였다. 또한, 시드층의 퀵 에칭에는 CPE-700(미쓰비시 가스 가가꾸 가부시끼가이샤 제조, 상품명)의 5배 희석액을 이용하여, 30 ℃에서 30초간 침지 요동함으로써, 이것을 에칭 제거하여 배선 (106)을 형성하였다.
(공정 d')
상기 (공정 a')에서 형성한 배선 (106)에 대하여, 실시예 1의 (공정 d)에 의해, (공정 d-1) 및 (공정 d-2)에 기재된 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리)를 실시한 후, 도 13에 나타내는 층간 절연층(빌드업층) (104)와 도 14에 나타내는 솔더 레지스트 (109)를 각각 형성하여, 도 15에 나타내는 L/S=5 ㎛/5 ㎛, 도 16에 나타내는 L/S=10 ㎛/10 ㎛의 평가용 기판을 각각 32매 제작하였다.
(실시예 22)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 23)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 이미다졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 24)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 25)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 26)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 니켈 도금 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 27)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 코발트 도금 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 28)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 29)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 30)
상기 (공정 d')에 있어서의 각 표면 처리로서, 실시예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 37)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 1에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 38)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 39)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃, 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 40)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 41)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 요철 형성 처리 없음)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 42)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 43)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 44)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 45)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 46)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 47)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 11에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 48)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 12에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 49)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 13에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 50)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 14에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 51)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 15에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 52)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 16에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 53)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 17에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(비교예 54)
상기 (공정 d')에 있어서의 각 표면 처리로서, 비교예 18에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 21과 동일하게 평가용 기판을 제작하였다.
(실시예 31)
본 발명의 구리 표면 처리를 레지스트 패턴 형성 전처리로서 이용했을 때의 레지스트 패턴 형성성 및 배선 형성성을 평가하기 위해서, 이하와 같이 하여 평가용 기판을 제작하였다. 도 13 및 도 14는 평가용 기판의 제조 공정을 모식적으로 나타내는 공정도이고, (공정 a') 및 (공정 d)는 각각 먼저 도 9에 따라서 설명한 (공정 a) 및 (공정 d)에 대응하고 있다.
(공정 a')
도 13 및 도 14에 나타내는 코어 기판 (100)으로서 0.4 mm 두께의 소다 유리 기판(열팽창 계수 11 ppm/℃)를 준비하여, 한쪽면에 층간 절연층 (104)를 다음과 같이 형성하였다. 즉, 시아네이트에스테르계 수지 조성물의 절연 바니시를 스핀 코팅법에 의해, 조건 1500 rpm에서 유리 기판 상에 도포하여, 두께 20 ㎛의 수지층을 형성한 후, 상온(25 ℃)으로부터 6 ℃/분의 승온 속도로 230 ℃까지 가열하고, 230 ℃에서 80분간 유지함으로써 열 경화하여, 층간 절연층 (104)를 형성하였다. 그 후, 실시예 1의 (공정 a)에 의해 구리 박막 (118)만을 형성하였다.
또한, 실시예 1의 (공정 d)에 의해, (공정 d-1) 및 (공정 d-2)에 기재된 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리)를 실시하였다.
다음으로, 구리 표면 처리된 구리 박막 상에 스핀 코팅법으로 도금 레지스트 PMER P-LA900PM(도쿄 오카 고교 가부시끼가이샤 제조, 상품명)을 도포하여, 막 두께 10 ㎛의 도금 레지스트층을 형성하였다. 이어서, 도금 레지스트층을 1000 mJ/㎠의 조건에서 노광한 후, PMER 현상액 P-7G에 23 ℃에서 6분간 침지하여, 레지스트 패턴 (119)를 형성하였다. 그 후, 황산구리 도금액을 이용하여 전기 구리 도금을 행하고, 두께 약 5 ㎛의 배선 (106)을 형성하였다. 도금 레지스트의 박리는 메틸에틸케톤을 이용하여 실온(25 ℃)에서 1분간 침지하여 행하였다. 또한, 시드층의 퀵 에칭에는 CPE-700(미쓰비시 가스 가가꾸 가부시끼가이샤 제조, 상품명)의 5배 희석액을 이용하여, 30 ℃에서 30초간 침지 요동함으로써, 이것을 에칭 제거하여 배선 (106)을 형성하고, 도 15에 나타내는 L/S=5 ㎛/5 ㎛, 도 16에 나타내는 L/S=10 ㎛/10 ㎛의 평가용 기판을 각각 32매 제작하였다.
(실시예 32)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 33)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 이미다졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 34)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 35)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 36)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 니켈 도금 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 37)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 코발트 도금 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 38)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 39)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 40)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 55)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 1에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 56)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 57)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃ 및 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 58)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 59)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 요철 형성 처리 없음)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 60)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 61)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 62)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 63)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 64)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 65)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 11에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 66)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 12에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 67)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 13에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 68)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 14에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 69)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 15에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 70)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 16에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 71)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 17에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(비교예 72)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 18에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 31과 동일하게 평가용 기판을 제작하였다.
(실시예 41)
본 발명의 구리 표면 처리에 의한 핑크링 발생 유무를 평가하기 위해서, 이하와 같은 평가용 기판을 제작하였다.
실시예 31에 나타내는 (공정 a')에 있어서 구리 박막 (118) 상에 전기 도금을 행하였다. 그 후, (공정 a')의 각 표면 처리(전 처리 및 귀금속 형성, 산화 처리, 산성 용액 처리)까지 행한 후, 실온에서 2시간, 76시간, 168시간 및 150 ℃에서 1시간 방치하고, 그 후 배선 형성 공정(레지스트 도포, 노광, 현상, 전기 도금, 레지스트 박리, 에칭)을 행하지 않고, 표면 처리된 구리 표면에 시아네이트에스테르계 수지 조성물을 유리 클로스에 함침시킨 프리프레그의 GXA-67N(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)을 적층하여, 3.0 MPa의 압력으로 상온(25 ℃)으로부터 6 ℃/분의 승온 속도로 230 ℃까지 가열하고, 230 ℃에 있어서 1시간 유지함으로써 적층 접착하였다.
그 후, 레이저 가공으로, 구멍 직경 0.1 mm를 20개소에 구멍 뚫기를 행하여, 핑크링 발생 유무 평가용 기판을 20매 제작하였다.
(실시예 42)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 43)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 44)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 45)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 46)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 니켈 도금 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 47)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 코발트 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 48)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 49)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(실시예 50)
상기 (공정 a')에 있어서의 각 표면 처리로서, 실시예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 형성, 산화 처리, 산성 용액 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 73)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 1에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 74)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 2에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃, 산성 용액 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 75)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 3에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 산화 처리 85 ℃ 및 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 76)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 4에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 77)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 5에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 요철 형성 처리 없음)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 78)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 6에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 79)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 7에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 80)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 8에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 81)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 9에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 82)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 10에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 83)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 11에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 84)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 12에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리, 커플링 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 85)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 13에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 에칭 처리, 무전해 주석 도금 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 37과 동일하게 평가용 기판을 제작하였다.
(비교예 86)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 14에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 87)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 15에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 88)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 16에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 아졸 처리: 피라졸)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41와 동일하게 평가용 기판을 제작하였다.
(비교예 89)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 17에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(비교예 90)
상기 (공정 a')에 있어서의 각 표면 처리로서, 비교예 18에 기재된 배선 표면에 대한 각 표면 처리(전 처리, 귀금속 처리, 산화 처리, 환원 처리, 무전해 주석 도금 처리, 150 ℃ 가열 처리)와 동일한 표면 처리를 실시한 것 이외에는 실시예 41과 동일하게 평가용 기판을 제작하였다.
(반도체 패키지의 신뢰성 시험)
실시예 1 내지 10 및 비교예 1 내지 18에 기재된 각각 22개의 반도체 패키지 샘플에 대하여 흡습 처리를 행한 후, 도달 온도 240 ℃, 길이 2 m의 리플로우로에 0.5 m/분의 조건으로 각 샘플을 흘려, 리플로우를 행하였다. 그 후, 각 샘플에 대해서 균열 발생의 유무를 조사하여 발생한 경우를 NG로 하였다. 결과를 표 1에 나타내었다.
또한, 각각 22개의 반도체 패키지 샘플을 두께 0.8 mm의 마더 보드에 실장하고, -55 ℃, 30분 내지 125 ℃, 30분의 조건으로 온도 사이클 시험을 행하여, 500사이클째, 1000사이클째, 1500사이클째에 휴렛ㆍ팩커드사 제조 멀티 미터 3457A를 이용하여, 배선의 도통 저항치를 측정하였다. 측정한 저항치가 초기 저항치보다 10％ 이상 변화된 경우를 NG로 하였다. 결과를 표 1에 나타내었다. 단, 비교예 4, 비교예 11, 비교예 12, 비교예 13에 대해서는 배선 정밀도를 유지할 수 없어서, 시험 기판을 제작할 수 없었다.
(빌드업재와의 접착성 시험 1)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 전해 동박 상에 막 두께 45 ㎛의 빌드업재인 AS-ZII(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)를 적층하고, 진공 가압식 라미네이터 장치(가부시끼가이샤 메이끼 세이사꾸쇼사 제조)로 온도 110 ℃, 가압 0.5 MPa에서 40초에 의한 가접착을 행하였다. 그 후, 건조기에 의해 180 ℃ㆍ90분 유지함으로써 구리와 빌드업 수지를 접착하여, 접착성 시험용 기판을 제작하였다. 또한, 상기 전해 동박은 각종 표면 처리를 실시한 면측에서 절연층(빌드업 수지)와 접착하고 있다.
이어서, 상기에서 얻은 각 접착성 시험용 기판에 대해서, 초기(0시간)의 접착성, 150 ℃에서 120시간 및 240시간 방치한 후의 접착성, 및 121 ℃, 0.2 MPa에서 48시간 및 96시간의 PCT 방치한 후의 접착성을 측정하였다. 또한, 상기 접착성의 지표가 되는 필 강도(N/m)의 측정은 레오미터 NRM-3002D-H(후도 고교 가부시끼가이샤 제조, 상품명)을 이용하여, 전해 동박을 기판에 대하여 수직 방향으로 50 mm/분의 속도로 박리하여 행하였다. 결과를 표 2-1에 나타내었다.
(빌드업재와의 접착성 시험 2)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 전해 동박 상에, 막 두께 45 ㎛의 빌드업재인 AS-ZII(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)를 적층하고, 진공 프레스 장치(가부시끼가이샤 메이끼 세이사꾸쇼사 제조)로 온도 110 ℃, 가압 2.0 MPa에서 300초에 의한 가접착을 행하였다. 그 후, 건조기에 의해 180 ℃ㆍ90분 유지함으로써 구리와 빌드업 수지를 접착하여, 접착성 시험용 기판을 제작하였다. 또한, 상기 전해 동박은 각종 표면 처리를 실시한 면측에서 절연층(빌드업 수지)와 접착하고 있다.
이어서, 상기에서 얻은 각 접착성 시험용 기판에 대해서, 초기(0시간)의 접착성, 150 ℃에서 120시간 및 240시간 방치한 후의 접착성을 측정하였다. 또한, 상기 접착성의 지표가 되는 필 강도(N/m)의 측정은 레오미터 NRM-3002D-H(후도 고교 가부시끼가이샤 제조, 상품명)을 이용하여, 전해 동박을 기판에 대하여 수직 방향으로 50 mm/분의 속도로 박리하여 행하였다. 결과를 표 2-2에 나타내었다.
(빌드업재와의 접착성 시험 3)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 전해 동박 상에, 막 두께 45 ㎛의 빌드업재인 ABF-GX-13(아지노모또 파인테크노 가부시끼가이샤 제조, 상품명)을 적층하고, 진공 가압식 라미네이터 장치(가부시끼가이샤 메이끼 세이사꾸쇼사 제조)로 온도 110 ℃, 가압 0.5 MPa에서 40초에 의한 가접착을 행하였다. 그 후, 건조기에 의해 170 ℃ㆍ90분 유지함으로써 구리와 빌드업 수지를 접착하여, 접착성 시험용 기판을 제작하였다. 또한, 상기 전해 동박은 각종 표면 처리를 실시한 면측에서 절연층(빌드업 수지)와 접착하고 있다.
이어서, 상기에서 얻은 각 접착성 시험용 기판에 대해서, 초기(0시간)의 접착성, 150 ℃에서 120시간 및 240시간 방치한 후의 접착성, 및 121 ℃, 0.2 MPa에서 48시간 및 96시간의 PCT 방치한 후의 접착성을 측정하였다. 또한, 상기 접착성의 지표가 되는 필 강도(N/m)의 측정은 레오미터 NRM-3002D-H(후도 고교 가부시끼가이샤 제조, 상품명)을 이용하여, 전해 동박을 기판에 대하여 수직 방향으로 50 mm/분의 속도로 박리하여 행하였다. 결과를 표 2-3에 나타내었다.
(솔더 레지스트와의 접착성 시험)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 전해 동박 상에, 막 두께 30 ㎛의 솔더 레지스트인 SR-7200(히타치 가세이 고교 가부시끼가이샤 제조, 상품명)을 도포하고, 경화함으로써 구리와 솔더 레지스트를 접착하여, 접착성 시험용 기판을 제작하였다. 또한, 상기 전해 동박은 각종 표면 처리를 실시한 면측에서 절연층(솔더 레지스트)와 접착하고 있다.
이어서, 상기에서 얻은 각 접착성 시험용 기판에 대해서, 초기(0시간)의 접착성, 150 ℃에서 120시간 및 240시간 방치한 후의 접착성 및 121 ℃, 0.2 MPa에서 48시간 및 96시간의 PCT 방치한 후의 접착성을 측정하였다. 또한, 상기 접착성의 지표가 되는 필 강도(N/m)의 측정은 레오미터 NRM-3002D-H(후도 고교 가부시끼가이샤 제조, 상품명)을 이용하여, 전해 동박을 기판에 대하여 수직 방향으로 50 mm/분의 속도로 박리하여 행하였다. 결과를 표 2-4에 나타내었다.
(구리 표면 세정도 평가 시험)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 각 전해 동박의 표면 처리를 실시한 면측에 대해서, 순수 20 ml로 85 ℃, 1시간의 추출을 행하여, 추출액의 양이온 및 음이온의 정성 분석을 이온 크로마토그래프로 행하였다. 이온 크로마토그래프는 DX-500(Dionex사 제조, 상품명)을 이용하여, 이하에 나타낸 조건 3으로 행하였다.
조건 3
양이온 측정 조건
용리액: 8 mmol/L-메탄술폰산
주입량: 100 μL
분리 칼럼: 2 mmφ×250 mm IonPac CS14
검출기: 전기 전도도계
음이온 측정 조건
용리액: 2.7 mmol/L-탄산나트륨과 0.3 mmol/L-탄산수소나트륨의 혼합액
주입량: 500 μL
분리 칼럼: 4 mmφ×200 mm IonPac AS12A
검출기: 전기 전도도계
또한, 상기 추출액에 질산을 첨가하여, 금속 이온의 정량 분석을 ICP 발광 분석법으로 행하였다. ICP 발광 분석법은 SPS3000(에스 아이 아이ㆍ나노 테크놀로지사 제조, 상품명)을 이용하여 행하였다. 세정성의 정도가 되는 각 양이온ㆍ음이온 및 각 금속 이온의 검출량이 1 μg/매 이상의 값을 나타낸 경우를 「+++」, 0.1 μg/매 이상 1 μg/매 미만의 값을 나타낸 경우를 「++」, 0.04 μg/매 이상 0.1 μg/매 미만의 값을 나타낸 경우를 「+」, 0.04 μg/매 미만의 값을 나타낸 경우를 「-」로 하였다. 결과를 표 3-1 내지 표 3-3에 나타내었다.
(구리 표면 평활도 평가 시험)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 전해 동박의 표면 처리를 실시한 면측의 표면 거칠기(Rz)를 간이식 원자간력 현미경(AFM) Nanopics2100을 이용하여, 이하에 나타낸 조건 4로 측정하였다. 결과를 표 4에 나타내었다.
조건 4
측정 길이: 1 ㎛
SCAN SPEED: 1.35 ㎛/초
FORCE REFARENCE: 160
(구리 표면 형상 평가 시험)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 전해 동박의 표면 처리를 실시한 면측의 구리 표면 형상을 조사하였다. 주사형 전자 현미경 S-4700(히타치 세이사꾸쇼 제조, 상품명)에 의한 10만배의 관찰에서, 구리 표면 형상이 치밀하고 균일한 요철이고, 침상이 아닌 것 것을 「좋음(○)」, 그렇지 않은 것을 「아님(×)」로 하였다. 결과를 표 4에 나타내었다. 단, 비교예 23에 대해서는 (공정 d-2)를 행하지 않았기 때문에 구리 표면에 요철을 형성할 수 없었다. 또한, 비교예 27에 대해서는 커플링 처리, 비교예 28에 대해서는 아졸 처리만으로 인하여 구리 표면에 요철을 형성할 수 없었다.
(구리 표면 광택 평가 시험)
실시예 11 내지 20 및 비교예 19 내지 36에서 제작한 전해 동박의 표면 처리를 실시한 면측을 육안에 의해 구리 표면 광택의 유무를 조사하였다. 무광택인 것을 「좋음(○)」, 광택이 있는 것을 「아님(×)」로 하였다. 결과를 표 4에 나타내었다.
(배선 간의 절연성 시험)
실시예 21 내지 30 및 비교예 37 내지 54에 기재된 각 평가용 기판에 대해서, 이하와 같이 하여, L/S=5/5 ㎛ 및 L/S=10/10 ㎛의 배선 간의 단락 및 배선의 단선이 없는 평가 기판 4매를 선택하여, 배선 간의 절연 저항치를 측정하였다. 단, 비교예 40 및 비교예 47 내지 49의 평가 기판에 대해서는, 배선 정밀도를 유지할 수 없기 때문에 측정을 행하지 않았다.
우선, 디지털 초고 저항 미소 전류계 R-8340A(어드밴티스트사 제조, 상품명)을 이용하여, L/S 배선 간에 실온에서 DC5V의 전압을 30초간 인가하여, L/S 배선 간의 절연 저항치를 측정하였다. 또한, 1 GΩ 이하의 절연 저항 측정에는 디지털 멀티미터 3457A(휴렛ㆍ팩커드사 제조, 상품명)을 이용하였다.
다음으로, 온도 85 ℃ㆍ상대 습도 85％로 유지한 항온 항습층 중에서, L/S 배선 간에 연속적으로 DC5V의 전압을 인가하여, 24시간, 48시간, 96시간, 200시간, 500시간, 1,000시간 후에 상기와 같이 L/S 배선 간의 절연 저항치를 측정하였다. 또한, 항온 항습조는 EC-10HHPS(히타치 세이사꾸쇼 제조, 상품명)을 이용하여, 투입후 1000시간까지 측정하였다.
이상과 같이 하여 측정한 평가 기판 4매에 대해서, 절연 저항치의 최소치가 1 GΩ 미만인 경우에는 「아님(×)」로 하고, 1.0×109Ω 이상인 경우에는 「좋음(○)」으로 하였다. 결과를 표 5 및 표 6에 나타내었다.
(레지스트 패턴 형성 평가 시험)
실시예 31 내지 40 및 비교예 55 내지 72에 기재된 (공정 a')에 있어서, 레지스트 패턴 (119)의 형성 성공률의 평가를 하였다. 평가 방법은 배선이 형성되는 개소에 레지스트 잔사，또는 형성된 레지스트의 박리가 없음, 또한 각 L/S의 레지스트가 형성된 레지스트폭을 측정하여, 각 L/S 레지스트폭의 설계치에 대한 오차가 ±10％ 이내인 것을 양품으로 하고, 그 수를 조사하였다. 결과를 표 6에 나타내었다. 단, 비교예 56, 비교예 58 및 비교예 65 내지 67의 평가 기판에 대해서는, 구리 표면 처리를 행함으로써 구리 박막 (118)이 소실되기 때문에 측정을 행하지 않았다.
(배선 형성 평가 시험)
실시예 31 내지 40 및 비교예 55 내지 72에 기재된 (공정 a')에 있어서, 배선 (106)의 형성 성공률의 평가를 하였다. 평가 방법은 배선 간의 단락 또는 배선의 단선이 없고, 구리 도금 두께의 설계치 5 ㎛에 대한 오차가 ±10％ 이내인 것을 양품으로 하고, 그 수를 조사하였다. 결과를 표 7에 나타내었다. 단, 비교예 56, 비교예 58 및 비교예 65 내지 67의 평가 기판에 대해서는, 구리 표면 처리를 행함으로써 구리 박막 (118)이 소실되기 때문에, 측정을 행하지 않았다.
(PCT 내성 평가 시험)
실시예 21 내지 30 및 비교예 37 내지 54에 기재된 (공정 d')까지 처리한 후, PCT 내성 시험(121 ℃, 0.2 MPa, 200시간)을 행하였다. 평가 방법은 시험 후의 배선 (106)과 절연층(빌드업층) (104) 사이, 절연층 (104)와 절연층(빌드업층) (104) 사이 및 배선 (106)과 솔더 레지스트 (109) 사이, 절연층 (104)와 솔더 레지스트 (109) 사이에 팽창 및 박리가 없는 것을 양품으로 하고, 그 수를 조사하였다. 결과를 표 8에 나타내었다. 단, 비교예 40 및 비교예 47 내지 49에 대해서는, 형성된 배선이 소실되기 때문에 시험 기판을 제조할 수 없었다.
(핑크링 발생 유무 평가 시험)
실시예 41 내지 50 및 비교예 73 내지 90에 기재된 각 평가용 기판에 대해서, 18％ 염산에 3시간 침지하여, 구멍 주변에 핑크색의 링(핑크링)이 발생하는 수를 조사하였다. 결과를 표 9에 나타내었다. 단, 비교예 73 및 비교예 77 내지 82, 비교예 86에 대해서는, 수지와의 접착이 좋지 않기 때문에 레이저 가공에서 수지가 박리되어 시험을 할 수 없었다.
[표 1]
Figure 112011010392281-pct00003
[표 2-1]
Figure 112011010392281-pct00004
[표 2-2]
Figure 112011010392281-pct00005
[표 2-3]
Figure 112011010392281-pct00006
[표 2-4]
Figure 112011010392281-pct00007
[표 3-1]
Figure 112011010392281-pct00008
[표 3-2]
Figure 112011010392281-pct00009
[표 3-3]
Figure 112011010392281-pct00010
[표 4]
Figure 112011010392281-pct00011
[표 5]
Figure 112011010392281-pct00012
[표 6]
Figure 112011010392281-pct00013
[표 7]
Figure 112011010392281-pct00014
[표 8]
Figure 112011010392281-pct00015
[표 9]
Figure 112011010392281-pct00016
본 발명에 있어서, 표 1에 나타낸 바와 같이, 실시예 1 내지 10에서 제작한 반도체 패키지의 신뢰성에 대해서는 매우 양호하였다.
또한, 표 4에 나타낸 바와 같이, 실시예 11 내지 20에서 제작한 전해 동박은 Rz가 100 nm 이하의 치밀하고 균일한 침상이 아닌 미세한 요철을 그의 표면에 가짐으로써 구리 표면의 광택을 억제하고, 또한 표 2에 나타낸 바와 같이, 빌드업 수지와의 150 ℃ㆍ240시간 방치 후의 접착 강도(필 강도)는 커플링 처리 및 아졸 처리를 함으로써 향상되고, 피라졸 처리를 함으로써, 더욱 향상되고 양호하였다. 또한, 무전해 주석 도금 처리한 경우에도, 가열 처리를 행함으로써, 더욱 향상되고 양호하였다.
솔더 레지스트와의 150 ℃ㆍ240시간 방치 후 및 PCT 방치 후의 접착 강도(필 강도)는 무전해 주석 도금 처리를 함으로써 더욱 향상되고 양호하였다.
또한, 표 3-1 내지 표 3-3에 나타낸 바와 같이, 실시예 11 내지 20에서 제작한 전해 동박의 표면 처리한 면에서 각종 이온은 검출되지 않았기 때문에, 상기 표면의 세정성은 양호하였다.
또한, 표 5 및 표 6에 나타낸 바와 같이, 실시예 21 내지 30에서 제작한 평가 기판에 있어서의 배선 간 절연 신뢰성은 L/S=5/5 ㎛ 및 L/S=10/10 ㎛ 중 어느 것에 있어서도 매우 양호하였다. 또한, 표 6에 나타낸 바와 같이 실시예 31 내지 40에서 제작한 평가 기판에 있어서의 레지스트 패턴 형성 성공률은 L/S=5/5 ㎛ 및 L/S=10/10 ㎛에서도 매우 양호하였다. 또한, 표 7에 나타낸 바와 같이 실시예 31 내지 40에서 제작한 평가 기판에 있어서의 배선 형성 성공률은 L/S=5/5 ㎛ 및 L/S=10/10 ㎛에서도 매우 양호하였다. 또한, 표 8에 나타낸 바와 같이 실시예 21 내지 30에서 제작한 평가 기판에 있어서의 PCT 내성은 무전해 주석 도금 처리를 함으로써, 빌드업층과 배선 사이, 빌드업층과 절연층 사이 및 솔더 레지스트와 배선 사이, 솔더 레지스트와 절연층 사이 중 어느 것에 있어서도 매우 양호하였다. 또한, 표 9에 나타낸 바와 같이, 실시예 41 내지 50에서, 요철 형성 처리 후에 커플링 처리, 아졸 처리, 금속 형성 처리를 행한 평가 기판에 대해서는 핑크링의 발생은 없고, 매우 양호하였다.
한편, 종래의 표면 처리 방법을 적용한 경우, 본 발명과 비교하여, 비교예 19 내지 36에서 나타낸 바와 같이, Rz가 100 nm 이하의 표면에서는 절연 수지(빌드업 수지, 솔더 레지스트)와의 150 ℃ㆍ240시간 방치 후 및 PCT 방치 후의 접착 강도(필 강도)는 악화하였다. 그리고, 비교예 1 내지 90에서 나타낸 바와 같이, 평활성, 접착성, 구리 표면의 형상, 구리 표면의 광택, 구리 표면 세정성, 배선 간 절연 신뢰성, 레지스트 패턴 형성, 배선 형성, PCT 내성에 의한 특성의 모두를 만족할 수는 없었다.
따라서, 본 발명의 구리의 표면 처리 방법에 따르면, 구리 표면에 치밀하고 균일한 침상이 아닌 미세 요철을 형성할 수 있기 때문에, 상기 구리 표면과 절연층의 접착 강도를 향상시키는 것이 가능해진다. 또한, 이 결과, 배선 간 절연 신뢰성, 미세 배선 형성이 우수한 배선판 및 반도체칩 탑재 기판, 또한 내리플로우성, 온도 사이클성이 우수한 반도체 패키지를 제조하는 것이 가능해진다.
이상의 설명으로부터, 본 발명의 정신과 범위에 반하지 않으면서, 광범위하게 다른 실시 양태를 구성할 수 있다는 것은 명백하고, 본 발명은 청구의 범위에서 한정한 것 이외에는 그의 특정한 실시 양태에 의해서 제약되는 것은 아니다.

Claims (12)

  1. 구리의 표면 처리 방법으로서,
    구리 표면에 상기 구리보다도 귀한 금속(貴金屬; 귀금속)을 이산(離散)적으로 형성하는 제1 공정과, 계속해서
    산화제를 포함하는 알칼리성 용액을 이용한 산화에 의해 상기 구리 표면에 산화구리를 형성하는 제2 공정과, 이어서
    상기 산화구리를 용해시킴으로써 제거하여 상기 구리 표면에 요철을 형성하는 제3 공정과,
    상기 제3 공정 후, 상기 구리 표면에 대한 접착 강도를 향상시키기 위한 처리를 행하는 제4 공정을 더 가지며, 상기 제4 공정이 상기 구리 표면에 구리보다도 천한 금속(卑金屬; 비금속)을 형성하는 처리, 및 아졸 화합물을 함유하는 용액을 이용한 처리 중 적어도 하나의 처리를 포함하는, 표면 처리 방법.
  2. 제1항에 있어서, 상기 제4 공정이, 또한 커플링제를 이용한 처리를 포함하는, 표면 처리 방법.
  3. 제1항에 있어서, 상기 제4 공정이 상기 표면에 구리보다도 천한 금속을 형성하는 처리와, 아졸 화합물을 함유하는 용액을 이용한 처리 둘다를 포함하는, 표면 처리 방법.
  4. 제1항에 있어서, 상기 제4 공정에서 상기 구리 표면에 구리보다도 천한 금속을 형성하는 처리가, 당해 처리 후에, 90 ℃ 이상의 온도로 가열하는 가열 처리를 포함하는, 표면 처리 방법.
  5. 제1항에 있어서, 상기 제4 공정에서 상기 아졸 화합물이 피라졸을 포함하는, 표면 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 산화제가 염소산염, 아염소산염, 차아염소산염, 과염소산염, 퍼옥소이황산염 및 과망간산염으로 이루어지는 군에서 선택되는 1종 이상인, 표면 처리 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 구리보다도 귀한 금속이 금, 은, 백금, 팔라듐, 로듐, 레늄, 루테늄, 오스뮴 및 이리듐으로 이루어지는 군에서 선택되는 금속, 또는 이들 금속을 포함하는 합금인, 표면 처리 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 구리보다도 귀한 금속의 형성량이 0.001 ㎛ol/d㎡ 이상 5 ㎛ol/d㎡ 이하인 표면 처리 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제3 공정에서의 상기 산화구리의 용해가 무기산 및 유기산으로 이루어지는 군에서 선택되는 1종 이상을 포함하는 산성 용액을 이용하여 행해지는, 표면 처리 방법.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제3 공정 후의 상기 구리 표면 거칠기가 Rz로 1 nm 이상 1000 nm 이하인, 표면 처리 방법.
  11. 제1항 내지 제5항 중 어느 한 항에 기재된 표면 처리 방법을 이용하여 표면을 처리한 구리.
  12. 구리 배선을 갖는 배선 기판으로서, 상기 구리 배선의 표면이 제1항 내지 제5항 중 어느 한 항에 기재된 표면 처리 방법을 이용하여 처리된 배선 기판.
KR1020117003412A 2008-10-27 2009-06-17 구리의 표면 처리 방법 및 구리 KR101268145B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008275493 2008-10-27
JPJP-P-2008-275493 2008-10-27
PCT/JP2009/061050 WO2010050266A1 (ja) 2008-10-27 2009-06-17 銅の表面処理方法及び銅

Publications (2)

Publication Number Publication Date
KR20110031235A KR20110031235A (ko) 2011-03-24
KR101268145B1 true KR101268145B1 (ko) 2013-05-27

Family

ID=42128636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003412A KR101268145B1 (ko) 2008-10-27 2009-06-17 구리의 표면 처리 방법 및 구리

Country Status (7)

Country Link
US (1) US8809696B2 (ko)
EP (1) EP2341167B1 (ko)
JP (1) JP5402939B2 (ko)
KR (1) KR101268145B1 (ko)
CN (2) CN102124145A (ko)
TW (1) TWI445843B (ko)
WO (1) WO2010050266A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126815A (ja) * 2010-12-15 2012-07-05 Tosoh Corp 導電性インク組成物及びその製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101838787B1 (ko) * 2011-06-30 2018-03-14 아사히 가세이 가부시키가이샤 에칭액 및 그것을 이용한 에칭 방법
JP5920972B2 (ja) * 2011-12-26 2016-05-24 メック株式会社 配線形成方法およびエッチング液
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法
US20140072706A1 (en) * 2012-09-11 2014-03-13 Ernest Long Direct Electroless Palladium Plating on Copper
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US8943594B1 (en) 2013-06-24 2015-01-27 Haystack Security LLC Cyber attack disruption through multiple detonations of received payloads
EP2861046B1 (en) * 2013-08-15 2016-11-16 Hitachi Metals, Ltd. Ceramic circuit board manufacturing method, and ceramic circuit board
TWI587757B (zh) * 2013-09-20 2017-06-11 Mitsui Mining & Smelting Co Copper foil, copper foil with carrier foil, and copper clad laminate
KR102166450B1 (ko) * 2013-09-25 2020-10-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 기판 형성 방법
JP6264900B2 (ja) * 2014-01-24 2018-01-24 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
US10325876B2 (en) * 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
CN104263938A (zh) * 2014-09-09 2015-01-07 中国电器科学研究院有限公司 从底层电镀铜/镍材料中回收稀贵/惰性金属的试剂
JP2016119396A (ja) * 2014-12-22 2016-06-30 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
KR101976300B1 (ko) * 2015-01-22 2019-05-07 알프스 알파인 가부시키가이샤 압분 코어, 그 압분 코어의 제조 방법, 그 압분 코어를 구비하는 전기·전자 부품, 및 그 전기·전자 부품이 실장된 전기·전자 기기
CN209358846U (zh) * 2016-06-02 2019-09-06 株式会社村田制作所 树脂多层基板
JP6870245B2 (ja) * 2016-09-06 2021-05-12 昭和電工マテリアルズ株式会社 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JP7013003B2 (ja) * 2017-11-10 2022-01-31 ナミックス株式会社 粗面化処理された銅表面を有する物体
JP7409602B2 (ja) * 2019-05-09 2024-01-09 ナミックス株式会社 複合銅部材
CN111663156A (zh) * 2020-07-09 2020-09-15 惠州市腾达宇科技有限公司 一种用于vcp电镀的光亮剂及其制备方法
CN111979534A (zh) * 2020-07-14 2020-11-24 中国科学院海洋研究所 基于液滴自弹跳效应的超疏水表面的制备方法及应用
CN114385018A (zh) * 2020-10-20 2022-04-22 宸美（厦门）光电有限公司 接触结构、电子装置、和制造接触结构的方法
JP2022099497A (ja) * 2020-12-23 2022-07-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7125804B1 (ja) * 2021-06-18 2022-08-25 ドングァン ディーエスピー テクノロジー カンパニー リミテッド ポリマーとマグネシウムの接合体のためのマグネシウム表面処理方法
US20230243041A1 (en) * 2022-01-28 2023-08-03 Texas Instruments Incorporated Etching compositions
CN115433930B (zh) * 2022-07-06 2023-11-28 南通群安电子材料有限公司 用于铜金属网格导电膜的无磷黑化液及其制备和使用方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372468A (en) * 1965-06-24 1968-03-12 Olin Mathieson Method of coating a copper silver alloy with a silver coat
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
JPH0636470B2 (ja) 1989-03-03 1994-05-11 松下電工株式会社 内層用回路板の銅回路の処理方法
JPH0737113B2 (ja) 1989-03-13 1995-04-26 三菱電機株式会社 銅箔と樹脂との密着性向上方法
JP2656622B2 (ja) 1989-07-19 1997-09-24 株式会社日立製作所 銅と樹脂の接着方法
JPH069309B2 (ja) * 1989-09-22 1994-02-02 株式会社日立製作所 プリント回路板、その製造方法および製造装置
US5382333A (en) * 1990-07-30 1995-01-17 Mitsubishi Gas Chemical Company, Inc. Process for producing copper clad laminate
US5128008A (en) * 1991-04-10 1992-07-07 International Business Machines Corporation Method of forming a microelectronic package having a copper substrate
US5288377A (en) * 1991-06-05 1994-02-22 Macdermid, Incorporated Process for the manufacture of printed circuits using electrophoretically deposited organic resists
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP3455756B2 (ja) 1993-07-16 2003-10-14 カシオ計算機株式会社 物体画像表示制御装置および物体画像表示制御方法
JP3332047B2 (ja) * 1993-07-22 2002-10-07 三菱瓦斯化学株式会社 内層銅箔の処理方法
US5492595A (en) * 1994-04-11 1996-02-20 Electrochemicals, Inc. Method for treating an oxidized copper film
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
JPH09246720A (ja) 1996-03-08 1997-09-19 Hitachi Aic Inc 多層印刷配線板およびその製造方法
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
JP3404286B2 (ja) * 1998-04-16 2003-05-06 日本パーカライジング株式会社 金属の表面処理方法、および該表面処理方法により得られた表面を有する金属部材
JP2000282265A (ja) 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
JP2002088488A (ja) * 2000-09-13 2002-03-27 Kurita Water Ind Ltd 銅用防食剤組成物
US6821309B2 (en) * 2002-02-22 2004-11-23 University Of Florida Chemical-mechanical polishing slurry for polishing of copper or silver films
US6713407B1 (en) * 2002-10-29 2004-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal nitride layer over exposed copper
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
JP2006249519A (ja) 2005-03-11 2006-09-21 Hitachi Chem Co Ltd 銅の表面処理方法及び銅
KR20070111549A (ko) 2005-03-11 2007-11-21 히다치 가세고교 가부시끼가이샤 구리의 표면 처리 방법 및 구리
JP4973231B2 (ja) * 2006-09-05 2012-07-11 日立化成工業株式会社 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2008248269A (ja) * 2007-03-29 2008-10-16 Hitachi Chem Co Ltd 銅表面の処理方法およびこの方法を用いた配線基板
JP2008275493A (ja) 2007-05-01 2008-11-13 Seiko Epson Corp 受信装置、受信方法および電波時計

Also Published As

Publication number Publication date
JPWO2010050266A1 (ja) 2012-03-29
EP2341167A1 (en) 2011-07-06
CN104988503A (zh) 2015-10-21
TWI445843B (zh) 2014-07-21
US8809696B2 (en) 2014-08-19
US20110147072A1 (en) 2011-06-23
WO2010050266A1 (ja) 2010-05-06
CN102124145A (zh) 2011-07-13
JP5402939B2 (ja) 2014-01-29
EP2341167B1 (en) 2018-10-24
EP2341167A4 (en) 2016-07-13
KR20110031235A (ko) 2011-03-24
TW201016890A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
KR101268145B1 (ko) 구리의 표면 처리 방법 및 구리
KR101042483B1 (ko) 구리의 표면 처리 방법 및 구리
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
CN101137768B (zh) 铜的表面处理方法以及铜
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
TW201215265A (en) A method for manufacturing a base material having gold-coated metallic fine pattern, a base material having gold-coated metallic fine pattern, a printed wiring board, an interposer and a semiconductor device
JP5109399B2 (ja) 銅の表面処理方法
JP2008248269A (ja) 銅表面の処理方法およびこの方法を用いた配線基板
JP5109400B2 (ja) 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP6264900B2 (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2007262579A (ja) 銅の表面処理方法及び銅
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR101184487B1 (ko) 인쇄회로기판의 제조방법
JP2004259937A (ja) 多層プリント配線板の製造方法及びそれにより得られる多層プリント配線板
JP2009084653A (ja) 銅表面の処理方法及び配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 6