CN102124145A - 铜的表面处理方法及铜 - Google Patents

铜的表面处理方法及铜 Download PDF

Info

Publication number
CN102124145A
CN102124145A CN2009801321100A CN200980132110A CN102124145A CN 102124145 A CN102124145 A CN 102124145A CN 2009801321100 A CN2009801321100 A CN 2009801321100A CN 200980132110 A CN200980132110 A CN 200980132110A CN 102124145 A CN102124145 A CN 102124145A
Authority
CN
China
Prior art keywords
copper
treatment
surface treatment
distribution
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801321100A
Other languages
English (en)
Inventor
山下智章
中岛澄子
伊藤定夫
井上文男
有家茂晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to CN201510493175.5A priority Critical patent/CN104988503A/zh
Publication of CN102124145A publication Critical patent/CN102124145A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4998Combined manufacture including applying or shaping of fluent material
    • Y10T29/49982Coating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • Y10T428/12438Composite
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical Treatment Of Metals (AREA)
  • ing And Chemical Polishing (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)

Abstract

本发明的课题在于提供通过铜的表面处理不会形成超过1μm的凹凸、确保铜表面与绝缘层的粘接强度、可提高配线间的绝缘可靠性的铜的表面处理方法及铜。为了解决该课题通过具有以下工序的方法实施铜的表面处理:在铜表面上离散地形成与铜相比的贵金属的工序;之后使用含氧化剂的碱性溶液对上述铜表面进行氧化处理的工序;将上述氧化铜溶解后去的工序。

Description

铜的表面处理方法及铜
技术领域
本发明涉及铜的表面处理方法及利用该表面处理方法实施了表面处理的铜。
背景技术
近年来,信息化社会的发展日新月异,在信息处理器的领域中无论是大型还是小型,均要求机器的功能提高。例如,在民生机器的领域中,个人电脑、手机等机器的小型化、轻量化、高性能化和高功能化均有所进步。而在产业用机器的领域中,对于无线基地台、光通信装置和服务器、路由器等网络关联机器等,进行了与之前相同的研讨。另外,随着信息传递量的増加,利用信息处理机器进行处理的信号的高频率化有年年发展的倾向,因此高速处理和高速传送技术的开发也有所发展。例如,由于安装关系,与CPU、DSP或各种存储器等LSI的高速化和高功能化一起,作为新型的高密度安装技术,系统晶片(SoC)、系统封装(SiP)等的开发正在火热进行。在这种状况下,对于半导体芯片搭载基板或主板而言,需要对应高频率化、高密度配线化和高功能化。作为这些基板的代表性材料,近年来使用形成有线/间距(L/S)=15μm/15μm以下的微细配线的积层(ビルドアツプ)方式的多层配线基板。
基板上的微细配线的形成通常通过减去法或半加成法进行。在利用减去法的一般配线形成工序中,首先在铜表面上形成防蚀剂,之后进行曝光和显影,形成抗蚀图案。接着,将不需要的铜刻蚀,进行抗蚀剂剥离,从而形成配线。而在利用半加成法的一般配线形成工序中,首先在铜(籽晶层)表面上形成镀覆抗蚀剂,之后进行曝光和显影,形成抗蚀图案。接着,通过进行电镀、抗蚀剂剥离及刻蚀,形成配线。在使用上述方法的任一者时,为了在形成配线后保护外部连接端子或半导体芯片连接端子等的端子部以外的配线,还可根据需要在配线上形成阻焊剂或覆盖层。
使用上述方法的任一者,为了提高相对于L/S宽度设计值的微细配线的形成率,有必要按照设计形成抗蚀图案。但是,在L/S=15μm/15μm以下的微细配线的形成中,在进行曝光时,在具有光泽性的铜表面上,由于光的反射所导致的光晕的影响,难以提高抗蚀图的精度。另外,铜表面与抗蚀图的密合力很低、在配线形成时抗蚀图案易于剥离。而且,在配线(铜)与阻焊剂之间或者配线与覆盖层之间,有无法获得充分粘接性的倾向。为了解决这些问题,重要的是铜表面的无光泽化和铜表面与抗蚀剂的密合力的强化。
另一方面,积层方式的多层配线基板通过相互地重复层间绝缘层形成工序和配线形成工序进行制造。使用该制造方法时,重要的是确保配线与绝缘树脂的粘接强度、配线间的绝缘可靠性和配线精度。为了提高所述的各种特性,一直以来探讨了与铜的表面处理有关的数个方法。
第1涉及以下方法:通过在铜表面赋予微米级的粗化形状将铜表面无光泽化,进一步利用固着效果获得铜表面与抗蚀剂或者铜表面与其他绝缘树脂的粘接力的方法。作为一个例子,专利文献1公开了使用含有由无机酸与铜的氧化剂构成的主剂以及由至少1种吡咯类和至少1种刻蚀抑制剂构成的辅助剂的水溶液,对铜表面赋予微米级粗化形状的方法。另外,作为其他例子,专利文献2公开了利用微刻蚀形成高度1.5~5.0μm的连续凹凸后,实施铬酸盐处理和偶联剂处理的方法。
第2涉及以下方法:在铜表面上形成由微细氧化铜的针状结晶所构成的凹凸后,进行还原处理,从而赋予微细的金属铜的针状结晶,接着将铜表面无光泽化,进一步利用固着效果获得铜表面与抗蚀剂或铜表面与绝缘树脂的粘接力的方法。作为一个例子,专利文献3公开了使用含有亚氯酸钠等氧化剂的碱性水溶液,在80℃左右下将金属铜浸渍于该水溶液中,从而在表面上赋予氧化铜的微细针状结晶,接着使用混合有胺基硼烷类的至少一种与硼系试剂的酸性溶液实施还原处理,赋予金属铜的微细针状结晶的方法。
第3涉及以下方法:在铜表面上离散地形成与铜相比的贵金属后,将铜氧化,形成氧化铜的针状结晶所构成的凹凸后,进行还原处理,从而赋予由金属铜的针状结晶所形成的纳米级水平的凹凸,利用固着效果获得铜表面与绝缘树脂的粘接力的方法。这种方法在专利文献4中有所公开。
以往技术文献
专利文献1:日本特开2000-282265号公报
专利文献2:日本特开平9-246720号公报
专利文献3:日本专利第2656622号公报
专利文献4:日本特开2006-249519号公报
发明内容
利用上述第1方法,通过在铜表面上以Rz(十点平均粗糙度)计形成1.5~5μm的凹凸,可见固着效果所带来的粘接强度的改善。但是,在微细配线形成中,当成为L/S狭窄、且与抗蚀剂相密合的铜界面的凹凸超过1μm的粗化形状时,在显影时难以将抗蚀剂完全地从铜表面上除去。因此,在接下来实施的刻蚀处理时,有在铜配线间易于发生短路的倾向。另外,在剥离抗蚀剂时也同样,难以将抗蚀剂从铜表面上完全地除去,由此有无法充分地获得之后的铜表面与绝缘树脂或铜表面与阻焊剂之间的密合性的倾向。另外,在外部连接端子等的镀金处理时,有易于发生镀覆的未析出或镀覆不均的倾向。
另外,在利用半加成法的微细配线形成中,由于铜的籽晶层膜厚很薄,在溅射所形成的铜的籽晶层的膜厚为0.1μm~1.0μm,因此特别难以在这种铜表面上形成凹凸形成。进而,利用上述第1方法,由于配线表面的凹凸为超过1μm的粗化形状,因此当在这种配线中流过高速的电信号时,由于表皮效果,电信号集中在配线的表面附近流通,因而有传送损失增大的倾向。另外,当成为小于L/S=15μm/15μm的配线时,有难以维持配线精度的倾向。
上述第2方法与第1方法同样,是在配线表面形成表面粗糙度Rz为0.1~1.5μm的凹凸,利用其固着效果确保粘接强度的技术。但是,在微细配线形成中,当与抗蚀剂相密合的铜表面的凹凸变成针状形状时,与上述第1方法同样存在以下各种课题:由于抗蚀剂残留,在配线间易于发生短路,难以获得铜表面与绝缘树脂或铜表面与阻焊剂之间的密合性,以及易于发生镀金的未析出或镀金不均。另外,在利用半加成法的微细配线形成中,还能够在利用溅射等所形成的铜的籽晶层上形成凹凸。但是,与上述同样存在以下各种课题:难以将抗蚀剂完全地从铜表面上除去、难以在籽晶层上形成配线、在配线间发生短路、无法获得铜表面与绝缘树脂或铜表面与阻焊剂间的密合性、发生镀金的未析出或镀金不均。
另外,在上述第2方法中,形成于表面的凹凸高度的不均很大,当Rz<0.5μm时,与绝缘树脂的在高温和高湿时的粘接可靠性有降低的倾向。而Rz>1.0μm时,与第1方法同样,有传送损失增大的倾向。另外,由于形成凹凸的针状结晶复杂地络合,因此由于树脂的粘度特性等物性,树脂难以埋入针状结晶的凹凸中,有高温和高湿时的粘接可靠性降低的倾向。进而,Rz≥0.1μm的金属铜的针状结晶易于折断,无法进行利用水平线的处理,因而与薄板的处理有关的操作性很差。
而且,上述第2方法中,由于在处理时使用高温的碱性溶液,因此绝缘树脂表面易于被侵犯,由于离子污染或绝缘恶化,绝缘可靠性易于降低。另外,在氧化处理后的水洗时,由于氧化铜的针状结晶所形成的复杂凹凸,针状结晶的凹凸间的水洗变得不充分,由于凹凸间的残存离子,绝缘可靠性易于降低。另外,由于还原处理后的放置时间的影响,金属铜的针状结晶发生再氧化,在通路孔连接的镀覆工序中由于其氧化铜发生溶解,因此在通路孔周边易于产生粉色的圈(粉红圈)。由于配线间的绝缘距离短的部分的绝缘可靠性降低或者易于引起铜表面与绝缘树脂之间的剥离等,因此不希望粉红圈的产生。
本发明人等为了解决上述第1和第2方法的问题点,提出了通过在铜表面离散地形成贵金属,之后利用含氧化剂的碱溶液进行氧化处理形成氧化铜,在表面形成Rz为0.001~1μm的微细凹凸,从而提高铜表面与绝缘树脂的粘接强度的第3方法。该方法中,为了防止通路孔连接的镀覆工序所导致的氧化铜的针状结晶的溶解,优选在氧化处理后进一步使用含还原剂的碱溶液进行还原处理。但是,与上述第2方法同样,由于还原处理后的放置条件的影响,金属铜的针状结晶会再氧化、易于产生粉红圈。另外,由于利用针状结晶形成凹凸,因此结晶之间部分地重叠,由于树脂的粘度特性等物性,有树脂难以埋入针状结晶所形成的凹凸中的倾向。因而,虽然不及上述第2方法,但高温和高湿时的粘接可靠性易于降低,可以期待改善。
因而,本发明是为了改善上述现有方法所观察到的问题而成,其目的在于提供不在铜表面上形成超过1μm的凹凸、确保铜表面与抗蚀剂或铜表面与绝缘树脂的粘接强度、可提高各种可靠性的铜的表面处理方法;利用该表面处理方法进行了处理的各种可靠性优异的铜和配线基板。
为了达成上述目的,本发明以以下所记载的事项作为其特征。
本发明的第1方面涉及铜的表面处理方法,其特征在于具备以下工序:在铜表面上离散地形成与铜相比的贵金属的第1工序;接着通过使用了含氧化剂的碱性溶液的氧化,在上述铜表面上形成氧化铜的第2工序;然后通过使上述氧化铜溶解而将其除去,在上述铜表面上形成凹凸的第3工序。
上述表面处理方法优选在上述第3工序后还具备对上述铜表面进行用于提高粘接强度的处理的第4工序,上述第4工序优选含有选自以下的至少1个处理:在上述铜表面形成与铜相比的贱金属的处理、使用含吡咯化合物的溶液的处理以及使用偶联剂的处理。上述第4工序更优选含有在上述表面形成与铜相比的贱金属的处理、使用含吡咯化合物的溶液的处理的两者。另外,上述第4工序优选在上述铜表面形成与铜相比的贱金属的处理后,含有加热至90℃以上温度的加热处理。
上述表面处理方法中,上述氧化剂优选为选自氯酸盐、亚氯酸盐、次氯酸盐、高氯酸盐、过二硫酸盐和高锰酸盐的1种以上。
上述与铜相比的贵金属优选为选自金、银、铂、钯、铑、铼、钌、锇和铱的金属或含这些金属的合金。上述与铜相比的贵金属的形成量优选为0.001μmol/dm2以上且5μmol/dm2以下。
上述第3工序的上述氧化铜的溶解优选使用含选自无机酸和有机酸的1种以上的酸性溶液进行。上述第3工序后的上述铜表面的粗糙度优选以Rz计为1nm以上且1000nm以下。
本发明的其他方面涉及使用上述表面处理方法对表面进行了处理的铜。本发明的另一个方面涉及具有铜配线的配线基板,其特征在于,使用上述表面处理方法对上述铜配线的表面进行处理。
本发明可以提供不在铜表面上形成超过1000nm的凹凸、确保铜表面与抗蚀剂或铜表面与绝缘树脂的粘接强度、可提高各种可靠性的铜的表面处理方法。通过本发明表面处理方法进行了处理的铜可优选作为多层打印配线板、积层打印配线板等主板以及刚性基板和积层基板等半导体芯片搭载基板等各种配线基板的配线部件使用。
予以说明,本申请具有基于同申请人在2008年10月27日申请的日本国特愿2008-275493号的优先权,通过参照这些说明书,作为本说明书的一部分编入。
附图说明
[图1]图1为说明以往表面处理技术有关的第1方法的图,(a)和(b)表示各工序的铜表面状态的模式截面图。
[图2]图2为说明以往表面处理技术有关的第2方法的图,(a1)~(c1)为表示各工序的模式截面图、(a2)~(c2)为模式地表示各工序的铜表面状态的部分放大图。
[图3]图3为说明以往表面处理技术有关的第3方法的图,(a1)~(c1)为表示各工序的模式截面图、(a2)~(c2)为模式地表示各工序的铜表面状态的部分放大图。
[图4]图4为说明本发明表面处理方法的图,(a1)~(c1)为表示各工序的模式截面图、(a2)~(c2)为模式地表示各工序的铜表面状态的部分放大图。
[图5]表示本发明的半导体芯片搭载基板之一例的模式截面图。
[图6]表示本发明的半导体芯片搭载基板之一例的模式截面图。
[图7]表示本发明的输入型(フアン一インタイプ)半导体芯片搭载基板之一例的平面图。
[图8]表示本发明的输出型(フアン一アウトタイプ)半导体芯片搭载基板之一例的平面图。
[图9]表示本发明的半导体芯片搭载基板的制造方法之一例的图,(a)~(g)为对应各工序的模式截面图。
[图10]表示本发明的框架形状半导体芯片搭载基板之一例的图,(a)为平面图、(b)为部分放大图。
[图11]表示本发明的倒装芯片型半导体封装之一例的模式截面图。
[图12]表示本发明的引线接合型半导体封装之一例的模式截面图。
[图13]表示本发明的试验用评价基板的制造方法之一例的工序图。
[图14]表示本发明的试验用评价基板的制造方法之一例的工序图。
[图15]表示实施例中所制作的电腐蚀试验用评价基板的平面图。
[图16]表示实施例中所制作的电腐蚀试验用评价基板的平面图。
具体实施方式
以下进一步具体地说明本发明。
本发明的第1方面涉及铜的表面处理方法。在以下的说明中,对于本发明的铜的表面处理方法,以适用于半导体芯片搭载基板的铜配线的表面处理的情况为例。但是,以下的说明不过是本发明的一实施方式,作为其他利用于多层打印配线板和积层打印配线板等主板等的铜的表面处理方法也可使用本发明。
本发明的铜的表面处理方法的特征在于具备以下工序:在铜表面上离散地形成与铜相比的贵金属的第1工序;接着通过使用了含氧化剂的碱性溶液的氧化,在上述铜表面上形成氧化铜的第2工序;然后通过将上述氧化铜溶解而除去,在上述铜表面上形成凹凸的第3工序。根据本发明的处理方法,通过实施在铜表面上离散地形成贵金属的第1工序以及之后用含氧化剂的碱性溶液对铜表面进行氧化处理的第2工序,可以在铜表面上形成由致密且均一的氧化铜的针状结晶所构成的微细凹凸。另外,通过在上述氧化处理后用酸性溶液或含铜的络合剂的溶液进行处理的第3工序,可以将氧化铜的针状结晶选择性地除去,形成并非针状的金属铜的微细凹凸。
本发明中,在上述第3工序后获得的铜的表面粗糙度以Rz计优选为1nm以上且1000nm以下。另外,更优选以Rz计为1nm以上且300nm以下、进一步优选以Rz计为1nm以上且100nm以下、更加优选为1nm以上且50nm以下。Rz小于1nm时,有与绝缘树脂等的粘接力降低的倾向。而Rz超过1000nm时,有易于发生传送损失增大的问题的倾向,对于微细配线,有发生处理后的配线精度过大的问题的倾向。予以说明,Rz可以使用接触式表面粗糙度计或原子间力显微镜(AFM)等进行测定。
这里,本说明书中使用的表现“致密且均一”是指利用扫描型电子显微镜(SEM)观察铜表面形状时、或者利用集束离子束加工观察装置(FIB)进行加工后使用扫描型电子显微镜(SEM)观察其截面时,位于金属铜表面的结晶所形成的凹凸密集、凹凸的高度不均很小的状态。通过本发明的表面处理方法所形成的凹凸与利用以往表面处理方法获得的凹凸形状相比,在致密且均一的方面是有益的。对于该情况,以下一边参照附图与以往的方法进行比较,一边详细地进行说明。
首先,说明对铜表面进行氧化处理的现有方法。第1方法中,利用含氧化剂的酸性溶液进行氧化处理。该方法中,如下式(1)所示,在利用氧化剂产生氧化铜(CuO)的同时,利用酸将铜溶解(刻蚀)。
(式1)
Cu+Oxi→CuO+Red
CuO+酸→Cu2++H2O
图1为说明上述第1方法的图,(a)和(b)为表示各工序的铜表面状态的模式截面图。如图1(a)所示,铜的粒界部200较其他部位被更早地被刻蚀,形成图1(b)所示的独特凹凸形状。因此,式(1)所示的反应越进行,则铜的刻蚀也越进行、凹凸形状变大。该方法的问题在于当形成微细配线时,难以兼顾与绝缘树脂的粘接和配线精度的维持。
另一方面,第2方法中使用含氧化剂的碱性溶液进行氧化处理。该方法中,如下式(2)所示,利用氧化剂产生CuO。
(式2)
Cu+Oxi→CuO+Red
CuO+Red→Cu+Oxi
另外,与上述第1方法不同,由于在上述第2方法中进行使用了碱性溶液的处理,因此从电位-pH的关系出发,为CuO的状态、基本稳定。图2涉及上述第2方法,(a1)~(c1)为表示各工序的模式截面图,(a2)~(c2)为模式地表示各工序的铜表面状态的部分放大图。如图2(b2)所示,在上述方法中首先形成CuO的针状结晶所构成的凹凸201。之后,通过进行还原处理,如图2(c2)所示,形成金属铜的针状结晶所构成的凹凸202。
利用上述式(2)的氧化处理反应进行至铜表面全部被CuO包覆。因此,在短时间内铜表面越被CuO包覆、即随着氧化反应速度加快,CuO的针状结晶越均一、形成微细的凹凸。相反,当氧化反应速度减慢时,形成不均一、部分很长的针状结晶,形成带有不均的凹凸。通常,第2方法中,由于氧化反应速度很慢,因此如图2(b2)和(c2)所示,形成不均一、部分很长的针状结晶的凹凸201、202。因而,作为该方法的问题,由于凹凸的高度不均很大、另外针状结晶复杂地络合,因而由于树脂的粘度等特性,具有树脂难以埋入的问题。
相对于这种第2方法,第3方法中通过在氧化处理前设置在铜表面上离散地形成贵金属的工序,提高氧化反应速度。如上述方法所示,当使标准电极电位不同的金属电接触时,更具体地说在铜表面上离散地形成贵金属时,易于被氧化的金属(铜:Cu)担任阳极、难以被氧化的金属(贵金属)担任阴极。由此,接下来实施的氧化处理的反应速度増加,与单独处理铜的情况相比,氧化被加速。
图3涉及上述第3方法,(a1)~(c1)为表示各工序的模式截面图,(a2)~(c2)为模式地表示各工序的铜表面状态的部分放大图。当单独对铜进行氧化处理时,如图2(b2)所示,形成不均一、部分很长的CuO的针状结晶的凹凸。而如图3(a1)所示,当在铜表面上离散地形成贵金属203后进行氧化处理时,如图3(b2)所示,形成均一、微细的CuO针状结晶的凹凸204。而且,通过继续进行CuO针状结晶的还原处理,如图3(c2)所示,形成金属铜的微细针状结晶的凹凸205。但是通过这种方法获得的凹凸由针状结晶形成,因此结晶之间部分地重叠,虽然不及第2方法,但由于树脂的粘度特性等,有树脂难以埋入该针状结晶的凹凸的问题。
相对于上述现有方法,本发明的特征在于连续地进行以下工序:在氧化处理前在铜表面上离散地形成贵金属的工序;接着使用含氧化剂的碱溶液进行氧化处理的工序;接着利用酸性溶液或含铜的络合剂的溶液进行处理的工序。图4涉及本发明的表面处理方法,(a1)~(c1)为表示各工序的模式截面图,(a2)~(c2)为模式地表示各工序的铜表面状态的部分放大图。通过本发明的处理方法,最初与第3方法同样,如图4(a2)所示,在铜表面上离散地形成贵金属203。接着,通过进行上述铜表面的氧化处理,形成图4(b2)所示的均一、微细的CuO针状结晶的凹凸204。之后,利用酸性溶液或含铜的络合剂的溶液进行处理,选择性地将CuO溶解,从而形成图4(c2)所示的、并非针状的、均一的金属铜的微细凹凸206。
接着,以各个工序详细地说明本发明的表面处理方法。予以说明,本申请发明中,在利用各工序进行的处理之前,优选进行铜表面的清洁化的脱脂处理、酸洗处理或将它们适当组合的前处理。
(第1工序)
本发明的第1工序涉及离散地形成与铜相比的贵金属的工序。作为在铜表面上离散地形成与铜相比的贵金属的方法并无特别限定,只要不将成为基底的铜表面完全地覆盖、在铜表面上以均一分散的状态赋予上述金属,则可以是任何方法。例如可举出非电解镀、电镀、置换镀覆、喷雾、涂布、溅射、蒸镀等方法。其中,更优选利用置换镀覆的方法。置换镀覆是利用铜和与铜相比的贵金属的离子化倾向不同的方法,通过使用这种方法,可以容易且廉价地将与铜相比的贵金属离散地形成在铜表面上。
与铜相比的贵金属是指电位高于铜电位的金属。作为这种贵金属并无特别限定,可使用选自金、银、铂、钯、铑、铼、钌、锇、铱的金属或含这些金属的合金。
另外,离散形成于铜表面上的上述与铜相比的贵金属的形成量并无特别限定。但是,由于易于获得致密且微细、均一的期待的凹凸形状、另外能够确保与绝缘树脂的充分粘接强度,因此在一实施方式中,优选上述形成量为0.001μmol/dm2以上且40μmol/dm2以下。另外,更优选上述形成量为0.01μmol/dm2以上且10μmol/dm2以下、进一步优选为0.1μmol/dm2以上且4μmol/dm2以下。予以说明,实际地形成于铜表面的与铜相比的贵金属的量可如下求得:在利用王水将铜表面上的贵金属溶解后,利用原子吸光光度计对该溶解液进行定量分析,从而求得。但是,本说明书中所记载的用语“离散地”是指铜表面未被贵金属完全地包覆、贵金属分散于铜表面的状态,其并不受具体形成量的限定。
(第2工序)
本发明的第2工序涉及铜表面的氧化处理。本发明中,如上所述将贵金属离散地形成于铜表面后,利用含氧化剂的碱性溶液对该铜表面进行氧化处理。作为上述含氧化剂的碱性溶液并无特别限定。例如优选在含碱金属或碱土类金属等的碱性溶液中进一步追加氯酸盐、亚氯酸盐、次氯酸盐、高氯酸盐、过二硫酸盐、高锰酸盐等氧化剂所获得的碱性溶液。另外还可进行去玷污处理。
一般来说,去玷污处理是为了除去在基板打孔工序时所产生的玷污以及用于提高树脂和铜的密合强度的树脂粗化而进行。作为具体的步骤,为了提高玷污除去能力,作为前处理进行膨润工序,接着依次进行用含高锰酸盐的碱溶液对树脂进行刻蚀的高锰酸工序以及将高锰酸还原和除去的中和处理工序。这里,上述高锰酸工序中使用的高锰酸盐为氧化剂。因此,含高锰酸盐的碱性溶液可以在铜表面上形成氧化铜。因而,本说明书中用语“去玷污处理”是指进行上述高锰酸工序或者在进行膨润工序后进行高锰酸工序。
上述含碱金属或碱土类金属等的碱性溶液例如优选是将氢氧化钠、氢氧化钾、碳酸钠等碱金属化合物或碱土类金属化合物添加于水中或利用离子交换树脂进行了处理的水等溶剂中而获得的溶液。
作为上述氧化剂的具体例子,可举出次氯酸钠、亚氯酸钠、氯酸钠、高氯酸钠、次氯酸钾、亚氯酸钾、氯酸钾、高氯酸钾、过氧二硫酸铵、过氧二硫酸钾、过氧二硫酸钠等,从保存稳定性、安全性等处理性或价格等观点出发,特别优选亚氯酸钠。另外,更优选在上述碱性溶液中添加磷酸盐。作为本发明中可使用的磷酸盐并无特别限定,例如优选使磷酸三钠、磷酸三钾、磷酸三锂等。进而更优选在上述碱性溶液中添加公知的有机酸或螯合剂。
上述含氧化剂的碱性溶液中的氧化剂浓度并无特别限定,优选为1~100g/L。另外,在该溶液中添加磷酸盐时,优选按照其浓度达到1~40g/L进行添加。另外,该溶液的pH只要是显示碱性的值则无特别限定,优选为9~13、更优选为11~13、进一步优选为12~12.8。予以说明,pH的调整可使用盐酸、硫酸、硝酸或氢氧化钠、氢氧化钾等水溶液进行。
另外,在铜表面产生的氧化铜的结晶量优选为0.001mg/cm2以上且0.3mg/cm2以下、更优选为0.01mg/cm2以上且0.2mg/cm2以下、特别优选为0.03mg/cm2以上且0.1mg/cm2以下。氧化铜结晶量小于0.001mg/cm2时,有与绝缘树脂等的粘接力降低的倾向,超过0.3mg/cm2时,有易于发生传送损失增大的问题。予以说明,形成于铜表面的氧化铜结晶量可通过测定电解还原量进行研究。例如使实施了氧化处理的铜作为作用极(阴极),通入0.5mA/cm2的稳定的电量,测定铜的表面电位从氧化铜的电位完全变成金属铜的电位、即达到-1.0V以下的稳定电位的时间,由该电解还原量可以求得氧化铜结晶量。
另外,利用上述含氧化剂的碱性溶液进行氧化处理时的该溶液的温度并无特别限定。但是,考虑到实现充分的氧化处理或者减少碱性溶液对基材的损害等时,上述溶液的温度优选为20~95℃、更优选为30~80℃、特别优选为40~60℃。另外,氧化处理时间考虑到氧化处理液的浓度或液温等,可按照产生所需量的氧化铜结晶适当决定。予以说明,在利用上述氧化处理液的铜表面的氧化处理中,铜表面在短时间内被氧化铜的针状结晶包覆、氧化反应停止。因此,与之前说明的第2方法的情况相比,可以进一步缩短氧化处理的时间。
(第3工序)
本发明的第3工序涉及氧化铜的溶解和除去。第3工序中,通过使用酸性溶液或铜的络合剂将之前工序所形成的铜表面的氧化铜的结晶溶解和除去,可形成致密、均一的凹凸。
作为上述酸性溶液,优选含有选自无机酸、有机酸的1种以上的酸性溶液。虽无特别限定,例如作为无机酸优选用含硫酸、盐酸、硝酸的酸性溶液进行处理。在第2工序中进行去玷污处理时,作为去玷污处理时的利用高锰酸的处理后的中和处理可进行第3工序。特别是为了将氧化铜选择性地除去,优选用含硫酸的酸性溶液进行处理。上述无机酸的浓度并无特别限定,优选为0.1~100g/L.
作为有机酸的一个例子,可举出乳酸或其盐、羟丁酸或其盐、甘油酸或其盐、酒石酸或其盐、苹果酸或其盐、柠檬酸或其盐、L-茶氨酸或其盐、焦谷氨酸或其盐、吡咯烷-2,4-二羧酸或其盐、叶酸或其盐、DL-苏氨酸或其盐、L-苏氨酸或其盐、L-色胺酸或其盐、L-苯丙氨酸或其盐、喹哪啶酸或其盐、甲酸或其盐、乙酸或其盐、丙酸或其盐、辛酸或其盐、乙醇酸或其盐、n-酪酸或其盐、异酪酸或其盐、丙烯酸或其盐、巴豆酸或其盐、异巴豆酸或其盐、草酸或其盐、丙二酸或其盐、琥珀酸或其盐、己二酸或其盐、马来酸或其盐、乙炔二羧酸或其盐、单氯乙酸或其盐、三氯乙酸或其盐、单溴乙酸或其盐、乙二胺四乙酸或其盐、乙二胺,优选用含这些有机酸的酸性溶液进行处理。特别优选用含乳酸或其盐、苹果酸或其盐、柠檬酸或其盐、酒石酸或其盐的酸性溶液进行处理。上述有机酸的浓度并无特别限定,优选为0.1~100g/L。
另外,该溶液的pH只要是显示酸性的值即可并无特别限定,优选为pH2以下、更优选为pH1以下。予以说明,含选自无机酸、有机酸的1种以上的酸性溶液的pH调整除了无机酸、有机酸之外还可使用氢氧化钠、氢氧化钾等水溶液进行。
另外,利用上述酸性溶液进行处理时的该溶液的温度并无特别限定,考虑到使用上的安全性、且为了选择性地除去氧化铜的结晶,优选为10~40℃、更优选为15~35℃、特别优选为20~30℃。另外,利用酸性溶液的处理时间,可以考虑酸性溶液的浓度或液温等按照选择性地将氧化铜的结晶除去的方式适当地决定。上述酸性溶液可以通过将上述各成分溶解于水中容易地调整。作为上述水,优选离子交换水、纯水、超纯水等除去了离子性物质或杂质的水。
本说明书中,上述铜的络合剂是指含有与铜配位键合的化学种或化合物的溶液或者含有与铜形成络合体的化学种或化合物的溶液。例如可用含溴化物、氯化物、氰化合物、氟化物、铵盐、磷酸盐、硫氰酸化合物、硫酸盐、硫代硫酸盐、腺嘌呤、5’-腺苷三磷酸、2-氨基乙醇、2-氨基乙硫醇、咪唑、乙基胺、乙二胺、乙二胺四乙酸、儿茶酚、柠檬酸、苹果酸、乳酸、双甘肽、甘氨酸、L-谷氨酸、乙酸、L-半胱氨酸、草酸、三亚乙基四胺、吡啶羧酸、组氨酸、2,2-联吡啶、吡啶、1,10-菲绕啉、L-苯丙氨酸、o-苯二羧酸、丙二酸等的溶液进行处理。
(第4工序)
本发明中,优选在第3工序中利用酸性溶液或含铜的络合剂的溶液进行处理后,接着实施用于提高铜表面的粘接强度的处理。具体地说,作为第4工序通过实施1)在铜表面上形成与铜相比的贱金属的处理、2)使用含吡咯化合物的溶液对铜表面进行处理以及3)使用偶联剂对铜表面进行处理的后处理,可以提高与绝缘树脂的粘接强度。这些处理还可组合进行。其中,在进行上述1)的处理时,有对阻焊剂的粘接性提高的倾向。另外,进行上述2)的处理时,有对积层材的粘接性提高的倾向。而且在组合实施上述1)和上述2)的处理时,还可能提高相对于阻焊剂和积层材两者的粘接性。对于这些情况,根据后述实施例可清楚。组合进行处理时,在上述1)、2)、3)的处理中,优选最初进行上述1)的处理,具体地更优选在上述1)的处理后进行上述2)或上述3)的处理。
(1.在铜表面上形成贱金属的处理)
在上述第3的工序后,通过对铜表面赋予与铜相比的贱金属,在铜表面上形成上述贱金属。但是,铜表面并非必须被完全包覆。这里,贱金属是指电位比铜的电位低的金属。虽然不受理论约束,但推测通过上述利用贱金属的处理,抑制了铜表面的再氧化、能够提高与绝缘树脂的粘接性。
作为在铜表面上形成贱金属的方法并无特别限定,优选利用非电解镀、电镀、溅射、蒸镀等形成。更优选利用非电解镀形成,进一步优选利用非电解镀用碱金属将铜表面完全地包覆。
上述贱金属并无特别限定,优选使用选自Cr、Co、Ni、Zn、Sn、Mo、W的金属、或含有这些金属的合金。特别优选通过非电解镀可析出的Sn、Ni、Co,其中最优选Sn。而且还可在铜表面上形成多个贱金属,此时优选在最表面上形成Sn。
非电解镀中可使用的含Sn的溶液优选为含有锡盐和硫化合物的酸性溶液。作为锡盐只要能够溶解于酸性溶液即可,优选为有机磺酸、氯化物。作为硫化合物优选为硫脲、有机硫化物等。作为上述酸性溶液,优选为含有选自无机酸、有机酸的1种以上的酸性溶液。虽无特别限定,例如优选为含硫酸、盐酸、硝酸、酒石酸、甲磺酸、对甲苯磺酸的酸性溶液。另外,还可含有磷化合物。
另外,形成于铜表面上的贱金属的形成量并无特别限定,优选考虑铜表面的Rz来调节贱金属的形成量。铜表面的Rz为1~1000nm以下时优选1~500nm的厚度,铜表面的Rz为1~300nm以下时优选1~150nm的厚度,铜表面的Rz为1~100nm以下时优选1~50nm的厚度,铜表面的Rz为1~50nm以下时优选1~25nm的厚度。贱金属的形成量小于下限值时,有再氧化的抑制效果小的倾向。贱金属的形成量超过上限值时,由于微细凹凸,固着效果会降低,有与绝缘树脂的粘接强度降低的倾向。予以说明,将贱金属离散地形成于铜表面的量可如下求得:利用王水将铜表面上的贱金属溶解后,利用原子吸光光度计对该溶解液进行定量分析,从而求得。
予以说明,在形成上述贱金属后,通过进行加热处理,可进一步提高铜表面与绝缘树脂的粘接性。加热处理优选在90℃~200℃的温度下实施。更优选在110℃~170℃、进一步优选130℃~150℃的加热温度下进行处理。通过加热至90℃以上的温度,易于表现加热处理所带来的粘接性提高效果。而通过将加热处理的温度控制在200℃以下,可防止含有机材料的基板的恶化。
但是,加热处理时的温度只要是不对有机材料等的基板材料造成不良影响的范围,也可以在超过200℃的高温度条件下进行处理。加热处理的时间只要是可获得所需效果、不会对材料造成不良影响的范围则无特别限定。例如加热处理的时间优选为20分~120分、更优选为40分~90分。虽无特别限定,本发明的一实施方式中,优选在形成Sn后,在110℃~170℃的温度下、用20分~120分钟实施加热处理,更优选在130℃~150℃的温度下、用40分~90分钟实施加热处理。这种加热处理后,还可进行铜表面清洁化的脱脂处理、酸洗处理、或适当将它们组合的处理。予以说明,与在铜表面上形成贱金属的处理相组合、进行利用含吡咯化合物的溶液的处理或偶联处理时,优选在加热处理后进行。
(2.利用含吡咯化合物的溶液进行处理)
上述第3工序后,通过用含吡咯化合物的溶液对铜表面进行处理,在铜表面上形成由吡咯化合物构成的层。虽不受理论约束,但推测通过进行这种处理,可抑制铜表面的再氧化、提高与绝缘树脂的粘接性。在含吡咯化合物的溶液中使用的吡咯化合物为含有1个以上氮的杂5元环化合物。例如为吡咯、二吡咯、三唑、四唑,含吡咯化合物的溶液可含有至少1种以上的这些吡咯化合物。从粘接性提高的观点出发特别优选二吡咯。在二吡咯中,优选吡唑(1,2-二吡咯)。予以说明,为了提高粘接性,重要的是吡咯化合物的含氮的杂5元环结构本身,取代基的有无并无特别限定。
另外,在作为吡咯化合物使用吡唑进行上述处理时,特别优选使用pH为7~12的含吡咯化合物的溶液进行处理。进而,优选使用pH为8~11的上述溶液进行处理、最优选使用pH为9~10的上述溶液进行处理。
另外,在作为吡咯化合物使用咪唑进行上述处理时,特别优选使用pH为3~9的含吡咯化合物的溶液液进行处理。进而,优选使用pH为4~8的上述溶液进行处理、最优选使用pH为5~7的上述溶液进行处理。
另外,作为吡咯化合物使用三唑和四唑进行上述处理时,特别优选使用pH为0.1~3的含吡咯化合物的溶液进行处理。进而,优选使用pH为0.1~2的上述溶液进行处理、最优选使用pH为0.1~1的上述溶液进行处理。
上述含吡咯化合物的溶液的pH可以适当使用氢氧化钠溶液、氢氧化钾溶液、盐酸、硫酸溶液等进行调整。为了调整pH还可添加缓冲剂。
上述含吡咯化合物的溶液中的吡咯化合物的浓度优选为0.1~5000ppm的浓度、更优选为0.5~3000ppm、特别优选为1~1000ppm。利用含吡咯化合物的溶液的处理时间虽无特别限定,优选根据吡咯化合物的种类和浓度适当调整。
(3.偶联处理)
上述第3工序,通过使用偶联剂对铜表面进行处理,还可提高与绝缘树脂的粘接性。本发明的一实施方式中,优选在上述1)使用了含贱金属的溶液的处理后或2)利用含吡咯化合物的溶液的处理后,进行偶联处理。这样,通过进行上述1)和2)的两个处理,还可进一步提高粘接性提高效果。
作为偶联处理中使用的偶联剂,例如可举出硅烷系偶联剂、铝系偶联剂、钛系偶联剂、锆系偶联剂,这些物质可单独使用1种还可并用2种以上。其中优选硅烷系偶联剂,作为硅烷系偶联剂例如可举出在分子中具有环氧基、氨基、巯基、咪唑基、乙烯基或甲基丙烯基等官能团的物质。另外,上述偶联剂可以制成含有其的溶液后使用,该偶联剂溶液的调整所使用的溶剂并无特别限定,可使用水、醇、酮类等。另外,为了促进偶联剂的水解,还可添加少量的乙酸或盐酸等酸。另外,偶联剂的含有量相对于整个偶联剂溶液优选为0.01质量%~5质量%、更优选为0.1质量%~1.0质量%。
利用偶联剂的处理可通过以下方法进行:将成为处理对象的铜浸渍于如上调整的偶联剂溶液的方法、将偶联剂溶液喷雾或涂布于铜的方法等。另外,利用上述硅烷系偶联剂进行了处理的铜可通过自然干燥、加热干燥或真空干燥进行干燥,但根据所用偶联剂的种类也可在干燥前进行水洗或超声波洗涤。
根据之前说明的本发明的铜表面处理方法,可以在铜表面上形成致密且均一的凹凸,因此可提供适于多层打印配线板、积层打印配线板等主板以及刚性基板和积层基板等半导体芯片搭载基板等各种用途的铜。虽无特别限定,但通过将本发明的铜表面的处理方法用于各种配线基板的铜配线的形成工序,可提供可靠性高的配线基板。以下举出示例使用了本发明的铜表面处理方法的实施方式。
(半导体芯片搭载基板)
图5为表示本发明一实施方式的半导体芯片搭载基板之一例的截面模式图。图5示例了仅在中心基板100的单面形成2层积层层(层间绝缘层)的情况。但是,积层层并非限于图5所示构成,还可根据需要如图6所示形成于中心基板100的两面。
本发明的半导体芯片搭载基板如图5所示,在作为半导体芯片搭载一侧的绝缘层的中心基板100上形成含半导体芯片连接端子(未图示)及第1层间连接端子101的第1配线106a。在中心基板的另一侧形成含第2层间连接端子103的第2配线106b,第1层间连接端子与第2层间连接端子通过中心基板的第1层间连接用IVH(空隙通路孔)102电连接。在中心基板的第2配线侧形成积层层104,在积层层上形成含第3层间连接端子的第3配线106c。第2层间连接端子与第3层间连接端子通过第2层间连接用IVH108电连接。
形成多个积层层时,积层同样的结构,在最外层的积层层上形成与主板相连接的外部连接端子107,进而第3层间连接端子通过第3层间连接用IVH105与外部连接端子电连接。配线的形状或各个连接端子的配置等并无特别限定,为了制造进行搭载的半导体芯片或目标的半导体封装可适当设计。另外,还可将半导体芯片连接端子和第1层间连接端子等共用。进而,还可在最外层的积层层上根据需要设置阻焊剂等的绝缘包覆109。以下并无特别限定,对半导体芯片搭载基板的代表构成部件和物性进行说明。
(中心基板)
中心基板的材质并无特别限定,可使用有机基材、陶瓷基材、硅基材、玻璃基材等。考虑到热膨胀系数或绝缘性时,优选使用陶瓷或玻璃。玻璃中作为非感光性玻璃可例举钠石灰玻璃(成分例:SiO265~75wt%、Al2O30.5~4wt%、CaO5~15wt%、MgO0.5~4wt%、Na2O10~20wt%)、硼硅酸玻璃(成分例:SiO265~80wt%、B2O35~25wt%、Al2O31~5wt%、CaO5~8wt%、MgO0.5~2wt%、Na2O6~14wt%、K2O1~6wt%)等。作为感光性玻璃可举出在Li2O-SiO2系结晶化玻璃中含有金离子及银离子作为感光剂的玻璃。
作为有机基板可使用在玻璃布上积层了含浸有树脂的材料的基板或树脂膜。作为使用的树脂,可使用热固化性树脂、热塑性树脂或它们的混合树脂,优选热固化性的有机绝缘材料。作为热固化性树脂可使用酚醛树脂、脲树脂、蜜胺树脂、醇酸树脂、丙烯酸树脂、不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、环氧树脂、聚苯并咪唑树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、硅树脂、由环戊二烯合成的树脂、含三(2-羟基乙基)异氰脲酸酯的树脂、由芳香族腈合成的树脂、3倍化芳香族二氰胺盐树脂、含三甲基丙烯酸三烯丙酯的树脂、呋喃树脂、酮树脂、二甲苯树脂、含缩合多环芳香族的热固化性树脂、苯并环丁烯树脂等。作为热塑性树脂可举出聚酰亚胺树脂、聚苯醚树脂、聚苯硫醚树脂、芳纶树脂、液晶聚合物等。还可在这些树脂中添加填充材料。作为填充材料可举出二氧化硅、滑石、氢氧化铝、硼酸铝、氮化铝、氧化铝等。在IVH形成性的方面优选中心基板的厚度为100~800μm、更优选为150~500μm.
(积层层)
层间绝缘层(积层层)104由绝缘材料构成,作为绝缘材料可使用热固化性树脂、热塑性树脂或它们的混合树脂。另外,积层层优选以热固化性的有机绝缘材料为主成分。作为热固化性树脂可举出酚醛树脂、脲树脂、蜜胺树脂、醇酸树脂、丙烯酸树脂、不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、环氧树脂、聚苯并咪唑树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、硅树脂、由环戊二烯合成的树脂、含三(2-羟基乙基)异氰酸酯的树脂、由芳香族腈合成的树脂、3倍化芳香族二氰胺盐树脂、含三甲基丙烯酸三烯丙酯的树脂、呋喃树脂、酮树脂、二甲苯树脂、含缩合多环芳香族的热固化性树脂、苯并环丁烯树脂等。作为热塑性树脂可举出聚酰亚胺树脂、聚苯醚树脂、聚苯硫醚树脂、芳纶树脂、液晶聚合物等。还可在这些树脂中添加填充材料。作为填充材料可举出二氧化硅、滑石、氢氧化铝、硼酸铝、氮化铝、氧化铝等。
(热膨胀系数)
优选半导体芯片的热膨胀系数与中心基板的热膨胀系数相近、且中心基板的热膨胀系数与积层层的热膨胀系数相近,但并非限定于此。而且,当使半导体芯片、中心基板、积层层的各个热膨胀系数为α1、α2、α3(ppm/℃)时,更优选α1≤α2≤α3。具体地说,中心基板的热膨胀系数α2优选为7~13ppm/℃、更优选为9~11ppm/℃。积层层的热膨胀系数α3优选为10~40ppm/℃、更优选为10~20ppm/℃、特别优选为11~17ppm/℃。
(杨氏模量)
积层层的杨氏模量在相对于热应激的应力缓和方面优选为1~5GPa。积层层中的填充材料优选按照积层层的热膨胀系数达到10~40ppm/℃、杨氏模量达到1~5GPa,适当调整添加量进行添加。
(抗蚀剂)
作为本发明所使用的抗蚀剂可举出防蚀剂、镀覆抗蚀剂、阻焊剂、覆盖层等。防蚀剂和镀覆抗蚀剂由于以配线形成为目的进行使用,因此在配线形成后被剥离、不会残留在基板等上。为了以外部连接端子或半导体芯片连接端子等以外的配线保护为目的,因此阻焊剂或覆盖层作为绝缘包覆形成于基板表面。这些抗蚀剂可使用液状或膜状的物质,优选具有感光性。
(半导体芯片搭载基板的制造方法)
上述的半导体芯片搭载基板可通过适当组合以下说明的方法进行制造。制造工序的顺序在不脱离本发明的范围内并无特别限定。
(配线形成方法)
作为配线的形成方法有在中心基板表面或积层层上形成金属箔、利将不需要金属箔的位置用刻蚀除去的方法(减去法);利用镀覆将配线仅形成于中心基板表面或积层层上的必要位置的方法(加成法);在中心基板表面或积层层上形成薄薄的金属层(籽晶层)、之后利用电镀形成必要的配线后,利用刻蚀将薄薄的金属层除去的方法(半加成法)。
(利用减去法的配线形成)
在金属箔上成为配线的位置上形成防蚀剂,在从防蚀剂露出的位置上喷雾化学刻蚀液,将不需要的金属箔刻蚀除去,可以形成配线。例如,作为金属箔使用铜箔时,防蚀剂可使用通常可用于配线板的防蚀剂材料。例如,丝网印刷抗蚀墨液,形成防蚀剂。作为其他方法,在铜箔上层叠防蚀剂用负型感光性干燥膜,在其上以配线形状重叠透光的光掩模,用紫外线进行曝光,用显影液将未曝光的位置除去,形成防蚀剂。化学刻蚀液可使用氯化铜与盐酸的溶液、氯化铁溶液、硫酸与过氧化氢的溶液、过硫酸铵溶液等通常配线板中使用的化学刻蚀液。
(利用加成法的配线形成)
另外,配线还可通过进行镀覆仅形成在中心基板或积层层上的必要位置,可使用通常的利用镀覆的配线形成技术。例如使非电解镀用催化剂附着在中心基板后,在未进行镀覆的的表面部分上形成镀覆抗蚀剂,浸渍于非电解镀液中,仅在未被镀覆抗蚀剂覆盖的位置上进行非电解镀,进行配线形成。
(利用半加成法的配线形成)
在中心基板表面或积层层上形成半加成法所使用的籽晶层的方法有利用蒸镀或镀覆的方法以及粘贴金属箔的方法。另外,还可利用相同的方法形成减去法的金属箔。
(利用蒸镀或镀覆的籽晶层的形成)
通过蒸镀或镀覆可在中心基板表面或积层层上形成籽晶层。例如,作为籽晶层利用溅射形成基底金属和薄膜铜层时,为了形成薄膜铜层所使用的溅射装置可使用2极溅射、3极溅射、4极溅射、磁控管溅射、镜磁管溅射(mirror tron sputtering:MTS)等。为了确保密合,溅射所使用的靶使用例如Cr、Ni、Co、Pd、Zr、Ni/Cr、Ni/Cu等金属作为基底金属,实施厚度5~50nm的溅射。之后,可以使用铜为靶、实施厚度200~500nm的溅射,形成籽晶层。另外,还可通过非电解镀铜在中心基板表面或积层层上形成0.2~3μm厚度的镀覆铜。
(粘贴金属箔的方法)
当中心基板或积层层具有粘接功能时,还可利用加压或层叠粘贴金属箔来形成籽晶层。但是,由于直接粘贴很薄的金属层是非常困难的,因此有在叠合很厚的金属箔后利用刻蚀等减薄的方法;粘贴带载体的金属箔后将载体层剥离的方法等。例如,作为前者有载体铜/镍/薄膜铜的三层铜箔,可以用碱刻蚀液将载体铜除去,用镍刻蚀液将镍除去。作为后者,可使用以铝、铜、绝缘材料等为载体的可剥型铜箔等,可形成厚度5μm以下的籽晶层。另外,还可粘贴厚度9~18μm的铜箔,利用刻蚀均一地薄化直至厚度达到5μm以下,形成籽晶层。在通过上述方法形成的籽晶层上以必要的图案形成镀覆抗蚀剂,借助籽晶层利用电解镀铜形成配线。之后,将镀覆抗蚀剂剥离,最后利用刻蚀等将籽晶层除去,从而可形成配线。
(配线的形状)
配线的形状并无特别限定,至少在搭载半导体芯片的侧上由半导体芯片连接端子16(引线接合端子等)构成,在其相反面由与主板电连接的外部连接端子(焊锡球等所搭载的位置)及将它们连接的展开配线、层间连接端子等构成。另外,配线的配置也无特别限定,可以是图7所示的(内层配线、层间连接端子等省略)在比半导体芯片连接端子16更处于内侧的位置上形成有外部连接端子19的输入型半导体芯片搭载基板,还可以是图8所示的在半导体芯片连接端子16的外侧形成有外部连接端子19的输出型半导体芯片搭载基板或将它们相组合的类型。予以说明,图7和图8中,13表示半导体封装区域、14表示小片接合膜粘接区域(倒装芯片型)、15表示半导体芯片搭载区域(倒装芯片型)、17表示小片接合膜粘接区域(引线接合)、18表示半导体芯片搭载区域(引线接合)、20表示展开配线。另外,半导体芯片连接端子16的形状只要是能够引线接合连接或倒装芯片连接等则无特别限定。另外,无论是输出、输入的任一种类型,均可进行引线接合连接或倒装芯片连接等。进而,还可根据需要形成未与半导体芯片电连接的伪图案21(参照图8)。伪图案的形状或配置也无特别限定,优选均一地配置在半导体芯片搭载区域上。由此,在利用小片接合粘接剂搭载半导体芯片时,难以发生焊接空隙、可提高可靠性。
(通路孔)
多层的半导体芯片搭载基板由于具有多个配线层,因此可以设置用于将各层的配线电连接的通路孔。通路孔可如下形成:在中心基板或积层层上设置连接用的孔穴,用导电性浆料或镀覆等将该孔穴填充而形成。作为孔穴的加工方法有打孔或钻孔等的机械加工、激光加工、利用药液的化学刻蚀加工、使用等离子体的干式刻蚀法等。另外,作为积层层的通路孔形成方法,还有预先通过导电性浆料或镀覆等在积层层上形成导电层,利用加压等将其积层于中心基板的方法等。
(绝缘包覆的形成)
可以在半导体芯片搭载基板的外部连接端子侧上形成绝缘包覆。图案形成只要是蜡状的材料则还可通过印刷进行,为了进一步确保精度,优选使用感光性的阻焊剂、覆盖层膜、膜状抗蚀剂。作为材质,可使用环氧系、聚酰亚胺系、丙烯酸环氧基酯系、芴系材料。这种绝缘包覆由于在固化时有收缩,因此仅形成在单面时,基板易于发生很大的翘边。因此,还可根据需要在半导体芯片搭载基板的两面形成绝缘包覆。进而,由于翘边随绝缘包覆的厚度而改变,因此两面的绝缘包覆的厚度更优选按照不发生翘边的方式进行调整。此时,优选进行预备探讨,决定两面的绝缘包覆的厚度。另外,为了制成薄型的半导体封装,优选绝缘包覆的厚度为50μm以下、更优选为30μm以下。
(配线的镀覆)
可以在配线的必要部分依次实施镀镍、镀金。还可根据需要进行镀镍、镀钯、镀金。这些镀覆实施于用于对配线的半导体芯片连接端子与主板或其他半导体封装进行电连接的外部连接端子。该镀覆可使用非电解镀或电解镀覆的任一者。
以下,作为本发明的一实施方式示例半导体芯片搭载基板的制造方法。图9为表示本发明的半导体芯片搭载基板制造方法之一例的图,(a)~(g)为对应于各工序的模式截面图。图所示各工序的顺序在不脱离本发明目的的范围内并无特别限定。
(工序a)
工序(a)如图9(a)所示为在中心基板100上制作第1配线106a的工序。第1配线106a的形成中,例如对单面形成有铜层的中心基板的铜层进行脱脂处理,之后进行盐酸或硫酸洗涤。接着离散地形成选自作为与铜相比的贵金属的金、银、铂、钯、铑、铼、钌、锇及铱的金属或者含这些金属的合金,浸渍于含氧化剂的碱性水溶液,从而进行氧化处理。之后,进行利用酸性溶液或含铜的络合剂的溶液的处理。然后,进一步进行偶联处理及用含吡咯化合物的溶液进行处理的至少1个处理。或者还可用含与铜相比的贱金属的溶液进行处理,进而进行偶联处理及用含吡咯化合物的溶液进行处理的至少1个处理。无论是哪种,均按照配线表面的Rz达到1nm以上且1000nm以下的方式进行处理。之后,在处理过的铜层上以第1配线形状形成防蚀涂,利用氯化铜或氯化铁、硫酸-过氧化氢及硝酸-过氧化氢等刻蚀液将铜层刻蚀后,将防蚀涂层除去,从而可以制作。为了在中心基板100上形成铜层,还可以利用溅射、蒸镀、镀覆等形成铜薄膜后,进行电镀铜直至达到所需厚度。予以说明,第1配线106a含有第1层间连接端子101及半导体芯片连接端子(与半导体芯片电连接的部分),作为微细配线的形成方法可使用半加成法。
(工序b)
工序(b)如图9(b)所示为形成用于连接上述第1层间连接端子101和后述第2配线的第1层间连接用IVH102(通路孔)的工序。成为通路孔的孔穴在中心基板100为非感光性基材时,可以通过对成为通路孔的位置照射CO2激光、YAG激光、准分子激光等激光而形成。从生产性及孔穴品质的观点出发,优选使用CO2激光,当IVH径小于30μm时,优选能够将激光集中的YAG激光。予以说明,作为非感光性基材可举出上述的非感光性玻璃等,但并非限定于此。另外,当中心基板100为感光性基材时,将成为通路孔的位置以外的区域掩盖,照射紫外线后,通过热处理和刻蚀形成成为通路孔的孔穴。予以说明,作为感光性基材可举出上述的感光性玻璃等,但并非限定于此。另外,中心基板100是能够利用有机溶剂等药液进行化学刻蚀加工的基材时,还可以通过化学刻蚀形成成为通路孔的孔穴。如上所述,在形成成为通路孔的孔穴后,为了将层间电连接,根据需要进行去玷污处理后,利用导电性的糊剂或镀覆等将该孔穴导电化,制成通路孔。
(工序c)
工序(c)如图9(c)所示为在中心基板100的与第1配线106a相反侧的面上形成第2配线106b的工序。第2配线106b可以与上述工序(a)的第1配线同样地形成在中心基板100的与第1配线相反的面上。作为铜层的形成方法,可以与工序(a)同样,在利用溅射、蒸镀、镀覆等形成铜薄膜后进行电镀铜直至达到所需的厚度。予以说明,第2配线106b含有第2层间连接端子103,作为微细配线的形成方法还可使用半加成法。
(工序d)
工序(d)如图9(d)所示为在形成有上述第2配线106b的面上形成积层层(层间绝缘层)104的工序,首先希望对第2配线106b表面进行脱脂处理,进行盐酸或硫酸洗涤。接着,将选自与铜相比的贵金属例如选自金、银、铂、钯、铑、铼、钌、锇、铱的金属或含这些金属的合金离散地形成在铜配线表面(第2配线106b上)上,通过浸渍于含氧化剂的碱性溶液进行氧化处理,之后进一步利用酸性溶液或含铜的络合剂的溶液进行处理。之后,再进行偶联处理及用含吡咯化合物的溶液的处理的至少1个的处理。或者,还可以用含有与铜相比的贱金属的溶液进行处理,进而进行偶联处理及用含吡咯化合物的溶液的处理的至少1个的处理,使得铜配线表面的粗糙度Rz为1nm以上且1000nm以下。
接着,在中心基板100表面及第2配线106b表面上形成积层层104。作为积层层104的绝缘材料如上所述可使用热固化性树脂、热塑性树脂或它们的混合树脂,优选以热固化性材料为主成分。积层层104的形成在绝缘材料为蜡状时可以通过印刷或旋涂等进行,在绝缘材料为膜状时可以通过层叠或加压等进行。利用层叠进行时,还可以与加压同样,上下用镜板夹持而进行。当绝缘材料含有热固化性材料时,优选将其加热固化。
(工序e)
工序(e)如图9(e)所示为在上述积层层104上形成第2层间连接用的IVH(通路孔)108的工序,作为其形成方法可以与上述工序(b)的第1层间连接用IVH102同样地进行。
(工序f)
工序(f)如图9(f)所示为在上述形成有第2IVH108的积层层上形成第3配线106c的工序。第3配线106c可以与上述(工序a)的第1配线106a同样地形成。作为形成L/S=15μm/15μm以下的微细配线的方法优选上述半加成法。另外,优选在积层层104上通过蒸镀或镀覆的方法或者粘贴金属箔的方法等形成前述籽晶层。此时,通过在该籽晶层上以必要的图案形成镀覆抗蚀剂,借助籽晶层利用电解镀铜形成配线后,将镀覆抗蚀剂剥离,最后利用刻蚀等将籽晶层除去,从而可形成微细的配线。予以说明,还可重复工序(d)~工序(f),如图9(g)所示制作2层以上的积层层104。此时,形成于最外积层层的层间连接端子变为外部连接端子107。
(工序g)
工序(g)如图9(g)所示为形成用于保护外部连接端子107以外的配线等的绝缘包覆109的工序。作为绝缘包覆材料使用阻焊剂,虽可使用热固化型或紫外线固化型,但优选可精度良好地提高抗蚀剂形状的紫外线固化型。首先对外部连接端子107及其以外的配线等进行脱脂处理,之后进行盐酸或硫酸洗涤。接着,离散地形成选自作为与铜相比的贵金属的金、银、铂、钯、铑、铼、钌、锇及铱的金属或含这些金属的合金,浸渍于含氧化剂的碱性水溶液中,进行氧化处理。之后,进行酸性溶液或用含铜的络合剂的溶液的处理。之后,进一步进行偶联处理及用含吡咯化合物的溶液进行的处理的至少1个处理。或者,还可用含有与铜相比的贱金属的溶液进行处理,进而进行偶联处理及用含吡咯化合物的溶液的处理的至少1个处理。无论是哪种,均按照配线表面的Rz达到1nm以上且1000nm以下的方式进行处理。之后,在外部连接端子107以外的部分上形成阻焊剂,使外部连接端子107露出。外部连接端子借助第3层间连接用IVH105与第3配线电连接。
作为本发明的一实施方式,根据图9说明半导体芯片搭载基板的制造方法之一例,但半导体芯片搭载基板的形状并无特别限定。本发明的一实施方式中,优选制成图10所示的框架形状。通过使半导体芯片搭载基板22的形状为框架形状,可以高效地进行半导体封装的组装。以下详细地说明框架形状的半导体芯片搭载基板的制造。
如图10所示,首先形成在行和列上分别等间隔地以格状配置有半导体封装区域13(成为1个半导体封装的部分)的区间23。进而,多个行及列地形成这种区间。图10中,虽仅记载了2个区间,但根据需要可将区间配置成格状。这里,半导体封装区域间的空间部的宽度优选为50~500μm、更优选为100~300μm。进而,最优选与剪切半导体封装时所用切片机的刀片宽度相同。
通过这样配置半导体封装区域,可有效地利用半导体芯片搭载基板。另外,优选在半导体芯片搭载基板的端部形成决定位置的标识11等,更优选为通路孔所形成的针孔。针孔的形状或配置可以按照形成方法或半导体封装的组装装置进行选择。
进而,优选在上述半导体封装区域间的空间部或上述区间的外侧形成加固图案24。加固图案可以与另外制作的半导体芯片搭载基板相粘贴,优选为与形成于半导体封装区域的配线同时形成的金属图案。进而,更优选对其表面实施与配线相同的镍、金等的镀覆,或者实施绝缘包覆。加固图案在为这种金属时,还可作为电解镀覆时的镀覆导线利用。另外,优选在区间的外侧形成用切片机进行剪切时的剪切位置比对标识25。这样,可制作框架形状的半导体芯片搭载基板。
(半导体封装)
图11为表示本发明倒装芯片型半导体封装之一例的模式截面图。如图11所示,本发明的半导体封装在之前说明的本发明半导体芯片搭载基板上进一步搭载半导体芯片111。通过使用连接泵112对半导体芯片和半导体芯片连接端子进行倒装芯片连接,将它们电连接。进而,这些半导体封装上如图所示优选用底胶填充材料113将半导体芯片和半导体芯片搭载基板之间密封。底胶填充材料的热膨胀系数优选与半导体芯片111及中心基板100的热膨胀系数相近,但并非限定于此。更优选(半导体芯片的热膨胀系数)≤(底胶填充材料的热膨胀系数)≤(中心基板的热膨胀系数)。进而,半导体芯片的搭载还可使用各向异性导电性膜(ACF)或不含导电性粒子的粘接膜(NCF)进行。此时,由于没有必要用底胶填充材料进行密封,因此更为优选。进而,在搭载半导体芯片时若并用超声波,由于电连接即便在低温下短时间内也进行,因此特别优选。
图12为表示本发明引线接合型半导体封装之一例的模式截面图。半导体芯片的搭载可使用通常的小片接合糊剂,但更优选小片接合膜117。半导体芯片与半导体芯片连接端子的电连接利用使用了金丝115的引线接合进行。半导体芯片的密封可以通过将半导体用封止树脂116以传递模塑进行。此时,密封区域可以是仅将必要的部分例如仅将半导体芯片的表面密封。但是,如图12所示,更优选将半导体封装区域整体密封。这对在行及列上排列有多个半导体封装区域的半导体芯片搭载基板而言,在同时用切片机等剪切基板和封止树脂116时是特别有效的方法。
另外。为了进行与主板的电连接,可以在外部连接端子107上例如搭载焊锡球114。焊锡球使用共晶焊锡或无Pb焊锡。作为将焊锡球固着在外部连接端子107的方法,例如可使用N2回流装置等,但并非限定于此。在制作在上述半导体芯片搭载基板上搭载多个半导体芯片而成的多个半导体封装时,最后使用切片机等剪切成各个半导体封装。
实施例
以下,根据实施例对本发明详细地进行说明,但本发明并非限定于此。
(实施例1)
使用本发明的铜表面的处理方法制作半导体封装,评价半导体封装的可靠性。以下,一边参照图9所示的各工序图,一边说明半导体封装的评价用样品的制作方法。
(工序a)
作为中心基板100准备0.4mm厚的钠玻璃基板(热膨胀系数11ppm/℃),通过溅射在单面形成200nm的铜薄膜后,利用电镀铜进行镀覆直至10μm的厚度。予以说明,溅射使用日本真空技术株式会社制装置型号MLH-6315,在以下所示的条件1进行。
条件1
电流:3.5A
电压:500V
氩流量:35SCCM(0.059Pa·m3/s)
压力:5×10-3Torr(6.6×10-1Pa)
成膜速度:5nm/秒
之后,在成为第1配线106a的部分上形成防蚀剂,使用氯化铁刻蚀液进行刻蚀,除去防蚀剂,从而形成第1配线106a(含有第1层间连接端子101及半导体芯片连接端子)。
(工序b)
从与形成有第1配线106a的玻璃基板的第1配线106a的相反面开始直至第1层间连接端子101,利用激光形成成为穴径50μm的IVH的孔穴。激光使用YAG激光LAVIA-UV2000(住友重机械工业株式会社制、商品名),在频率数4kHz、冲击数50、掩模径0.4mm的条件下形成成为IVH的孔穴。接着,进行孔穴内的去玷污处理。之后,在该孔穴中填充导电性糊剂MP-200V(日立化成工业株式会社制、商品名),在160℃下固化30分钟,与玻璃基板上的第1层间连接端子101电连接,形成第1层间连接用IVH102(通路孔)。
(工序c)
为了与(工序b)中形成的第1层间连接用IVH102(第1通路孔)电连接,在利用溅射在玻璃基板的与第1配线106a相反侧的面上形成200nm的铜薄膜后,利用电镀铜进行镀覆直至10μm的厚度。溅射与(工序a)同样地进行。之后,与(工序a)同样地以第2配线106b的形状形成防蚀剂,使用氯化铁刻蚀液进行刻蚀,除去防蚀剂,从而形成第2配线106b(包含第2层间连接端子103)。
(工序d)
(工序d-1)
将(工序c)中形成的第2配线106b侧的配线表面在液温50℃下浸渍于调整至200ml/L的酸性脱脂液Z-200(瓦鲁特金属公司(ワ一ルドメタル社)制、商品名)中2分钟、然后浸渍于液温50℃的水中2分钟,从而进行热水冲洗,进而进行1分钟水洗。接着,浸渍于3.6N的硫酸水溶液中1分钟,进行水洗1分钟。
(工序d-2)
将经过了上述前处理工序的第2配线106b在30℃下浸渍于置换镀钯液SA-100(日立化成工业株式会社、制品名)中3分钟,实施与铜相比的贵金属的钯镀覆1.0μmol/dm2,水洗1分钟后,在50℃下浸渍于在含磷酸三钠10g/L和氢氧化钾25g/L的碱性溶液中添加有亚氯酸钠15g/L的氧化处理液中3分钟,从而在第2配线106b表面上形成0.07mg/cm2的氧化铜的结晶。之后水洗1分钟,然后在25℃下浸渍于硫酸20g/L的酸性溶液30秒,从而将所形成的氧化铜的结晶选择性除去,在铜表面形成微细凹凸。之后,水洗5分钟,在85℃下干燥30分钟。
(工序d-3)
接着,如下在第2配线106b侧的面上形成层间绝缘层(积层层)104。即,通过真空层叠在抽真空30秒、加压40秒、0.5Mpa的条件下在第2配线106b侧的面上层叠积层材料AS-ZII(日立化成工业株式会社、制品名),层叠积层层,形成厚度45μm的树脂层后,使用烘箱干燥机在180℃下保持90分钟进行热固化,形成积层层。
(工序e)
从上述(工序d-3)中所形成的积层层104表面开始至第2层间连接用端子103,利用激光形成成为穴径50μm的IVH的孔穴。激光使用YAG激光LAVIA-UV2000(住友重机械工业株式会社制、商品名),在频率数4kHz、冲击数20、掩模径0.4mm的条件形成成为IVH的孔穴。之后进行去玷污处理。作为去玷污处理方法在80℃下浸渍于膨润液萨邱宝极特堡罗普里普(サ一キユポジツトホ一ルプリツプ)4125(罗门哈斯电子材料株式会社、制品名)3分钟后水洗3分钟。之后,在80℃下浸渍于去玷污液萨邱宝极特(サ一キユポジツト)MLB前体213(罗门哈斯电子材料株式会社、制品名)5分钟后,水洗3分钟。接着,在40℃下浸渍于还原液萨邱宝极特MLB216-4(罗门哈斯电子材料株式会社、制品名)3分钟后,水洗3分钟,在85℃下干燥30分钟。
(工序f)
为了在上述(工序d-3)所形成的积层层104上形成第3配线106c及第2IVH108,利用溅射在积层层104上形成厚度20nm的Ni层(基底金属),进而在该Ni层上形成厚度200nm的薄膜铜层,从而形成籽晶层。溅射使用日本真空技术株式会社制MLH-6315在以下所示条件2下进行。
条件2
(Ni层)
电流:5.0A
电流:350V
电压氩流量:35SCCM(0.059Pa·m3/s)
压力:5×10-3Torr(6.6×10-1Pa)
成膜速度:0.3nm/秒
(薄膜铜层)
电流:3.5A
电压:500V
氩流量:35SCCM(0.059Pa·m3/s)
压力:5×10-3Torr(6.6×10-1Pa)
成膜速度:5nm/秒
接着,在籽晶层上(薄膜铜层上)以旋涂法涂布镀覆抗蚀剂PMERP-LA900PM(东京应化工业株式会社制、商品名),形成膜厚10μm的镀覆抗蚀层。接着在1000mJ/cm2的条件下曝光镀覆抗蚀层后,在23℃下浸渍于PMER显影液P-7G中6分钟,形成L/S=10μm/10μm的抗蚀图。之后,使用硫酸镀铜液进行电镀铜,形成厚度约5μm的第3配线106c。镀覆抗蚀剂的剥离为使用甲乙酮在室温(25℃)下浸渍1分钟进行。另外,籽晶层的快速刻蚀使用CPE-700(三菱瓦斯化学株式会社制、商品名)的5倍稀释液在30℃下浸渍振动30秒,从而将其刻蚀除去、形成配线图案。
(工序g)
再次重复上述(工序d)~(工序f),进一步形成一层含有积层层及外部连接端子107的最外层的配线。最后形成阻焊剂109,之后在外部连接端子107和半导体芯片连接端子上实施镀金处理,制作图5(1封装部分的截面图)、图7(1封装部分的平面图)及图10(半导体芯片搭载基板整体图)所示的输入型BGA用半导体芯片搭载基板。
(工序h)
使用倒装芯片接合器一边施加超声波一边在通过上述(工序a)~(工序g)制作的半导体芯片搭载基板的半导体芯片搭载区域上搭载所需数量的形成有连接凸块112的半导体芯片111(参照图10)。进而从半导体芯片端部将底胶填充材料113注入到半导体芯片搭载基板和半导体芯片的空隙中,使用烘箱在80℃下进行1小时的1次固化及在150℃下进行4小时的2次固化。接着,使用N2回流装置将直径0.45mm的铅·锡共晶焊锡球114熔铸在外部连接端子107上。最后,利用安装有宽200μm刀片的切片机截断半导体芯片搭载基板,制作图11所示的半导体封装。
(实施例2)
在(工序d-2)中进行以下所述的偶联处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在30℃下浸渍于γ-氨基丙基三乙氧基硅烷0.5质量%水溶液1分钟,进而水洗1分钟,在85℃下干燥30分钟,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例3)
在(工序d-2)中进行以下所述的偶联处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在30℃下浸渍于用硫酸溶液调整至pH6.5的2-甲基咪唑0.5质量%水溶液1分钟,进而水洗1分钟,在85℃下干燥30分钟,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例4)
在(工序d-2)中进行以下所述的吡咯处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在30℃下浸渍于用氢氧化钠溶液调整至pH9.5的3,5-二甲基吡唑0.5质量%水溶液1分钟,进而水洗1分钟,在85℃下干燥30分钟,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例5)
在(工序d-2)中进行以下所述的金属形成处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例6)
在(工序d-2)中进行以下所述的金属形成处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在50℃下浸渍于硫酸镍·6水和物0.2g/L、柠檬酸钠3g/L、硼酸3g/L、次磷酸钠10g/L、pH9的非电解镀镍液中120秒,进而水洗1分钟,在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例7)
在(工序d-2)中进行以下所述的金属形成处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在50℃下浸渍于硫酸钴·7水和物0.2g/L、柠檬酸钠3g/L、硼酸3g/L、次磷酸钠10g/L、pH8的非电解镀钴液中120秒,进而水洗1分钟,在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例8)
在(工序d-2)中进行以下所述的金属形成处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,形成与铜相比的贱金属,之后进行以下所述的偶联处理工序:在30℃下浸渍于γ-氨基丙基三乙氧基硅烷0.5质量%水溶液中3分钟,进而水洗1分钟,在85℃下干燥30分钟,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例9)
在(工序d-2)中进行以下所述的金属形成处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,形成与铜相比的贱金属,之后进行以下所述的吡咯处理工序:在30℃下浸渍于用氢氧化钠溶液调整至pH9.5的3,5-二甲基吡唑0.5质量%水溶液1分钟,进而水洗1分钟,在85℃下干燥30分钟,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例10)
在(工序d-2)中进行以下所述的金属形成处理工序:即通过在25℃下浸渍于硫酸20g/L的酸性溶液30秒将形成于第2配线106b表面的氧化铜的结晶选择性除去,在铜表面上形成凹凸后,在(工序d-3)的形成积层层104之前,对该第2配线106b表面水洗1分钟,在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,在80℃下干燥30分钟,进而在150℃下加热处理60分钟,形成与铜相比的贱金属,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例1)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)的置换镀钯,在第2配线106b表面上形成凹凸,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例2)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)的置换镀钯,在85℃下将第2配线106b表面浸渍于氧化处理液中3分钟,在该配线106b表面形成0.50mg/cm2的氧化铜结晶。之后水洗1分钟后,在25℃下浸渍于硫酸20g/L的酸性溶液30秒,从而将所形成的氧化铜的结晶选择性除去,形成凹凸。之后进行水洗5分钟、在85℃下干燥30分钟的工序,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例3)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)的置换镀钯,在85℃下将第2配线106b表面浸渍于氧化处理液中3分钟,在该配线106b表面形成0.50mg/cm2的氧化铜结晶。之后进行水洗5分钟后,在40℃下浸渍于还原处理液HIST-100D(日立化成工业株式会社制、商品名)30秒,之后进行水洗10分钟、在85℃下干燥30分钟的还原处理工序,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例4)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)的置换镀钯、氧化处理、利用酸性溶液的处理,在40℃下将第2配线106b表面浸渍于作为微刻蚀剂的美库埃奇帮特(メツクエツチボンド)CZ8100(MEC株式会社制、商品名)中1分钟30秒,水洗后,在常温下浸渍于3.6N的硫酸水溶液中60秒,进而水洗1分钟,在85℃下干燥30分钟,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例5)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)。即,不进行凹凸形成处理。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例6)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)的工序中仅进行下述金属形成处理工序:在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例7)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)的工序中进行下述金属形成处理工序:在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属;之后进行下述偶联处理工序:在30℃下浸渍于γ-氨基丙基三乙氧基硅烷0.5质量%水溶液中3分钟,进而水洗1分钟,在85℃下干燥30分钟。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例8)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)的工序中进行下述金属形成处理工序:在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属;之后进行下述偶联处理工序:在30℃下浸渍于3,5-二甲基吡唑0.5质量%水溶液3分钟,进而水洗1分钟,在85℃下干燥30分钟。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例9)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)的工序中进行下述偶联处理工序:在30℃下浸渍于γ-氨基丙基三乙氧基硅烷0.5质量%水溶液中3分钟,进而水洗1分钟,在85℃下干燥30分钟。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例10)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)的工序中进行下述吡咯处理工序:在30℃下浸渍于用氢氧化钠溶液调整至pH9.5的3,5-二甲基吡唑0.5质量%水溶液3分钟,进而水洗1分钟,在85℃下干燥30分钟。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例11)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)的置换镀钯、氧化处理、利用酸性溶液的处理,进行下述金属形成处理工序:在40℃下将第2配线106b表面浸渍于作为微刻蚀剂的美库埃奇帮特(メツクエツチボンド)CZ8100(MEC株式会社制、商品名)中1分钟30秒,水洗后,在50℃下浸渍于50g/L的氢氧化钠溶液60秒钟,进而水洗1分钟,然后在常温下浸渍于3.6N的硫酸水溶液中60秒,进而水洗1分钟,之后在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例12)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)的置换镀钯、氧化处理、利用酸性溶液的处理,进行下述金属形成处理工序:在40℃下将第2配线106b表面浸渍于作为微刻蚀剂的美库埃奇帮特(メツクエツチボンド)CZ8100(MEC株式会社制、商品名)中1分钟30秒,水洗后,在50℃下浸渍于50g/L的氢氧化钠溶液60秒钟,进而水洗1分钟,然后在常温下浸渍于3.6N的硫酸水溶液中60秒,进而水洗1分钟,之后在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属;然后进行下述偶联处理工序:在30℃下浸渍于γ-氨基丙基三乙氧基硅烷0.5质量%水溶液中3分钟,进而水洗1分钟,在85℃下干燥30分钟。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例13)
在进行(工序d)中(工序d-1)的前处理后,不进行(工序d-2)的置换镀钯、氧化处理、利用酸性溶液的处理,进行下述金属形成处理工序:在40℃下将第2配线106b表面浸渍于作为微刻蚀剂的美库埃奇帮特(メツクエツチボンド)CZ8100(MEC株式会社制、商品名)中1分钟30秒,水洗后,在50℃下浸渍于50g/L的氢氧化钠溶液60秒钟,进而水洗1分钟,然后在常温下浸渍于3.6N的硫酸水溶液中60秒,进而水洗1分钟,之后在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,进而水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属;然后进行下述吡咯处理工序:在30℃下浸渍于3,5-二甲基吡唑0.5质量%水溶液3分钟,进而水洗1分钟,在85℃下干燥30分钟。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例14)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)的工序中仅进行下述金属形成处理工序:在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,水洗1分钟,在85℃下干燥30分钟,进而在150℃下加热处理60分钟,形成与铜相比的贱金属。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例15)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)中在30℃下将第q2配线106b浸渍于置换镀钯液SA-100(日立化成工业株式会社、制品名)中3分钟,实施1.0μmol/dm2的作为与铜相比的贵金属的钯镀覆,水洗1分钟后,进而在50℃下浸渍于在含磷酸三钠10g/L和氢氧化钾25g/L的碱性溶液中添加有亚氯酸钠15g/L的氧化处理液3分钟,在第2配线106b表面上形成0.07mg/cm2的氧化铜结晶。之后水洗1分钟,不进行利用硫酸20g/L酸性溶液的处理,取而代之进行下述金属形成处理工序:在40℃下浸渍于还原处理液HIST-100D(日立化成工业株式会社制、商品名)中3分钟,进行10分钟水洗,在85℃下干燥30分钟,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例16)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)中在30℃下将第2配线106b浸渍于置换镀钯液SA-100(日立化成工业株式会社、制品名)中3分钟,实施1.0μmol/dm2的作为与铜相比的贵金属的钯镀覆,水洗1分钟后,进而在50℃下浸渍于在含磷酸三钠10g/L和氢氧化钾25g/L的碱性溶液中添加有亚氯酸钠15g/L的氧化处理液3分钟,在第2配线106b表面上形成0.07mg/cm2的氧化铜结晶。之后水洗1分钟,不进行利用硫酸20g/L酸性溶液的处理,取而代之进行下述金属形成处理工序:在40℃下浸渍于还原处理液HIST-100D(日立化成工业株式会社制、商品名)中3分钟。之后水洗1分钟,进行下述吡咯处理工序:在30℃下浸渍于用氢氧化钠溶液调整至pH9.5的3,5-二甲基吡唑0.5质量%水溶液3分钟,进而水洗1分钟,在85℃下干燥30分钟。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例17)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)中在30℃下将第2配线106b浸渍于置换镀钯液SA-100(日立化成工业株式会社、制品名)中3分钟,实施1.0μmol/dm2的作为与铜相比的贵金属的钯镀覆,水洗1分钟后,进而在50℃下浸渍于在含磷酸三钠10g/L和氢氧化钾25g/L的碱性溶液中添加有亚氯酸钠15g/L的氧化处理液3分钟,在第2配线106b表面上形成0.07mg/cm2的氧化铜结晶。之后水洗1分钟,不进行利用硫酸20g/L酸性溶液的处理,取而代之进行在40℃下浸渍于还原处理液HIST-100D(日立化成工业株式会社制、商品名)中3分钟的还原处理。之后水洗1分钟,进行下述金属形成处理工序:在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,水洗1分钟,在85℃下干燥30分钟,形成与铜相比的贱金属。除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(比较例18)
在进行(工序d)中(工序d-1)的前处理后,在(工序d-2)中在30℃下将第2配线106b浸渍于置换镀钯液SA-100(日立化成工业株式会社、制品名)中3分钟,实施1.0μmol/dm2的作为与铜相比的贵金属的钯镀覆,水洗1分钟后,进而在50℃下浸渍于在含磷酸三钠10g/L和氢氧化钾25g/L的碱性溶液中添加有亚氯酸钠15g/L的氧化处理液3分钟,在第2配线106b表面上形成0.07mg/cm2的氧化铜结晶。之后水洗1分钟,不进行利用硫酸20g/L酸性溶液的处理,取而代之进行在40℃下浸渍于还原处理液HIST-100D(日立化成工业株式会社制、商品名)中3分钟的还原处理。之后水洗1分钟,进行下述金属形成处理工序:在30℃下浸渍于含氯化亚锡3g/L、硫脲25g/L、酒石酸25g/L的非电解镀锡液中15秒,水洗1分钟,在85℃下干燥30分钟,进而在150℃下加热处理60分钟,形成与铜相比的贱金属,除此之外与实施例1同样地制作输入型BGA用半导体芯片搭载基板及半导体封装。
(实施例11)
为了对本发明的铜表面处理后的积层树脂与铜表面的粘接性、阻焊剂与铜表面的粘接性、清洁度、平滑度、光泽性、表面形状进行评价,对18μm的电解铜箔GTS-18(古河サ一キツトフオイル株式会社制、商品名)的发光面进行电镀,制作厚度50μm的电解铜箔。之后,剪切成5cm×8cm(粘接试验用、铜表面清洁度评价用、铜表面平滑度评价用、铜表面形状评价用、铜表面光泽评价用),利用实施例1的(工序d)对各电解铜箔的电镀面实施(工序d-1)和(工序d-2)所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理),制作电解铜箔的试验片。
(实施例12)
作为对电解铜箔的表面处理,实施与实施例2所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、偶联处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例13)
作为对电解铜箔的表面处理,实施与实施例3所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:咪唑)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例14)
作为对电解铜箔的表面处理,实施与实施例4所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例15)
作为对电解铜箔的表面处理,实施与实施例5所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例16)
作为对电解铜箔的表面处理,实施与实施例6所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀镍处理、非电解镀锡处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例17)
作为对电解铜箔的表面处理,实施与实施例7所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀钴处理、非电解镀锡处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例18)
作为对电解铜箔的表面处理,实施与实施例8所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例19)
作为对电解铜箔的表面处理,实施与实施例9所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例20)
作为对电解铜箔的表面处理,实施与实施例10所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例19)
作为对电解铜箔的表面处理,实施与比较例1所记载的对配线表面的各表面处理(前处理、氧化处理、酸性溶液处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例20)
作为对电解铜箔的表面处理,实施与比较例2所记载的对配线表面的各表面处理(前处理、氧化处理85℃、酸性溶液处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例21)
作为对电解铜箔的表面处理,实施与比较例3所记载的对配线表面的各表面处理(前处理、氧化处理85℃、还原处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例22)
作为对电解铜箔的表面处理,实施与比较例4所记载的对配线表面的各表面处理(前处理、刻蚀处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例23)
作为对电解铜箔的表面处理,实施与比较例5所记载的对配线表面的各表面处理(前处理、未进行凹凸形成处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例24)
作为对电解铜箔的表面处理,实施与比较例6所记载的对配线表面的各表面处理(前处理、非电解镀锡处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例25)
作为对电解铜箔的表面处理,实施与比较例7所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例26)
作为对电解铜箔的表面处理,实施与比较例8所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例27)
作为对电解铜箔的表面处理,实施与比较例9所记载的对配线表面的各表面处理(前处理、偶联处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例28)
作为对电解铜箔的表面处理,实施与比较例10所记载的对配线表面的各表面处理(前处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例29)
作为对电解铜箔的表面处理,实施与比较例11所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例30)
作为对电解铜箔的表面处理,实施与比较例12所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡、偶联处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例31)
作为对电解铜箔的表面处理,实施与比较例13所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡、吡咯处理:吡唑)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例32)
作为对电解铜箔的表面处理,实施与比较例14所记载的对配线表面的各表面处理(前处理、非电解镀锡、150℃加热处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例33)
作为对电解铜箔的表面处理,实施与比较例15所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例34)
作为对电解铜箔的表面处理,实施与比较例16所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例35)
作为对电解铜箔的表面处理,实施与比较例17所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(比较例36)
作为对电解铜箔的表面处理,实施与比较例18所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例11同样地制作电解铜箔的试验片。
(实施例21)
为了评价(工序d)中利用本发明铜表面处理所带来的效果,如下地制作评价用基板,评价配线间的绝缘电阻值和耐PCT性。图13和图14为模式地表示评价用基板的制造工序的工序图,(工序a’)和(工序d’)分别对应依据图9所说明的(工序a)和(工序d)。
(工序a’)
作为图13和图14所示的中心基板100准备0.4mm厚的钠玻璃基板(热膨胀系数11ppm/℃),如下在单面上形成层间绝缘层104。即,利用旋涂法在条件1500rpm下将氰酸酯系树脂组合物的绝缘蜡涂布在玻璃基板上,形成厚度20μm的树脂层后,以6℃/min的升温速度从常温(25℃)加热至230℃,在230℃下保持80分钟,从而进行热固化,形成层间绝缘层104。之后,通过实施例1的(工序a)仅形成厚度200nm的铜薄膜118。
接着,在铜箔膜上利用旋涂法涂布镀覆抗蚀剂PMERP-LA900PM(东京应化工业株式会社制、商品名),形成膜厚10μm的镀覆抗蚀层。接着,在1000mJ/cm2的条件下对镀覆抗蚀层进行曝光后,在23℃下浸渍于PMER显影液P-7G中6分钟,形成抗蚀图案119。之后,使用硫酸铜镀覆液进行电镀铜,形成厚度约5μm的配线106。镀覆抗蚀剂的剥离使用甲乙酮在室温(25℃)下浸渍1分钟而进行。另外,籽晶层的快速刻蚀通过使用CPE-700(三菱瓦斯化学株式会社制、商品名)的5倍稀释液在30℃下浸渍振动30秒,将其刻蚀除去,形成配线106。
(工序d’)
利用实施例1的(工序d)对上述(工序a’)所形成的配线106实施(工序d-1)和(工序d-2)所记载的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理)后,分别形成图13所示的层间绝缘层(积层层)104和图14所示的阻焊剂109,分别制作32张图15所示的L/S=5μm/5μm、图16所示的L/S=10μm/10μm的评价用基板。
(实施例22)
作为上述(工序d’)的各表面处理,实施与实施例2所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、偶联处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例23)
作为上述(工序d’)的各表面处理,实施与实施例3所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:咪唑)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例24)
作为上述(工序d’)的各表面处理,实施与实施例4所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:咪唑)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例25)
作为上述(工序d’)的各表面处理,实施与实施例5所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例26)
作为上述(工序d’)的各表面处理,实施与实施例6所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀镍处理、非电解镀锡处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例27)
作为上述(工序d’)的各表面处理,实施与实施例7所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀钴处理、非电解镀锡处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例28)
作为上述(工序d’)的各表面处理,实施与实施例8所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例29)
作为上述(工序d’)的各表面处理,实施与实施例9所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(实施例30)
作为上述(工序d’)的各表面处理,实施与实施例10所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例37)
作为上述(工序d’)的各表面处理,实施与比较例1所记载的对配线表面的各表面处理(前处理、贵金属形成、酸性溶液处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例38)
作为上述(工序d’)的各表面处理,实施与比较例2所记载的对配线表面的各表面处理(前处理、氧化处理85℃、酸性溶液处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例39)
作为上述(工序d’)的各表面处理,实施与比较例3所记载的对配线表面的各表面处理(前处理、氧化处理85℃、还原处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例40)
作为上述(工序d’)的各表面处理,实施与比较例4所记载的对配线表面的各表面处理(前处理、刻蚀处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例41)
作为上述(工序d’)的各表面处理,实施与比较例5所记载的对配线表面的各表面处理(前处理、凹凸形成处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例42)
作为上述(工序d’)的各表面处理,实施与比较例6所记载的对配线表面的各表面处理(前处理、非电解镀锡处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例43)
作为上述(工序d’)的各表面处理,实施与比较例7所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例44)
作为上述(工序d’)的各表面处理,实施与比较例8所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例45)
作为上述(工序d’)的各表面处理,实施与比较例9所记载的对配线表面的各表面处理(前处理、偶联处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例46)
作为上述(工序d’)的各表面处理,实施与比较例10所记载的对配线表面的各表面处理(前处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例47)
作为上述(工序d’)的各表面处理,实施与比较例11所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例48)
作为上述(工序d’)的各表面处理,实施与比较例12所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例49)
作为上述(工序d’)的各表面处理,实施与比较例13所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例50)
作为上述(工序d’)的各表面处理,实施与比较例14所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例51)
作为上述(工序d’)的各表面处理,实施与比较例15所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例52)
作为上述(工序d’)的各表面处理,实施与比较例16所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例53)
作为上述(工序d’)的各表面处理,实施与比较例17所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理)相同的表面处理,除此之外与实施例21同样地制作评价用基板。
(比较例54)
作为上述(工序d’)的各表面处理,实施与比较例18记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例21同样地制
(实施例31)
为了对使用本发明的铜表面处理作为抗蚀图形成前处理时的抗蚀图形成性和配线形成性进行评价,如下制作评价用基板。图13和图14为模式地表示评价用基板的制造工序的工序图,(工序a’)和(工序d)分别对应之前依据图9进行过说明的(工序a)和(工序d)。
(工序a’)
作为图13和图14所示的中心基板100准备0.4mm厚的钠玻璃基板(热膨胀系数11ppm/℃),如下在单面上形成层间绝缘层104。即,利用旋涂法在条件1500rpm下将氰酸酯系树脂组合物的绝缘蜡涂布在玻璃基板上,形成厚度20μm的树脂层后,以6℃/min的升温速度从常温(25℃)加热至230℃,在230℃下保持80分钟,从而进行热固化,形成层间绝缘层104。之后,通过实施例1的(工序a)仅形成铜薄膜118。
接着,通过实施例1的(工序d)实施(工序d-1)和(工序d-2)所记载的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理)。
然后,在经过铜表面处理的铜箔膜上利用旋涂法涂布镀覆抗蚀剂PMERP-LA900PM(东京应化工业株式会社制、商品名),形成膜厚10μm的镀覆抗蚀层。接着,在1000mJ/cm2的条件下对镀覆抗蚀层进行曝光后,在23℃下浸渍于PMER显影液P-7G中6分钟,形成抗蚀图119。之后,使用硫酸镀铜液进行电镀铜,形成厚度约5μm的配线106。镀覆抗蚀剂的剥离使用甲乙酮在室温(25℃)下浸渍1分钟而进行。另外,籽晶层的快速刻蚀通过使用CPE-700(三菱瓦斯化学株式会社制、商品名)的5倍稀释液在30℃下浸渍振动30秒,将其刻蚀除去,形成配线106,分别制作32张图15所示的L/S=5μm/5μm、图16所示的L/S=10μm/10μm的评价用基板。
(实施例32)
作为上述(工序a’)的各表面处理,实施与实施例2所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、偶联处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例33)
作为上述(工序a’)的各表面处理,实施与实施例3所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:咪唑)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例34)
作为上述(工序a’)的各表面处理,实施与实施例4所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:咪唑)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例35)
作为上述(工序a’)的各表面处理,实施与实施例5所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例36)
作为上述(工序a’)的各表面处理,实施与实施例6所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀镍处理、非电解镀锡处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例37)
作为上述(工序a’)的各表面处理,实施与实施例7所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀钴处理、非电解镀锡处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例38)
作为上述(工序a’)的各表面处理,实施与实施例8所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例39)
作为上述(工序a’)的各表面处理,实施与实施例9所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例40)
作为上述(工序a’)的各表面处理,实施与实施例10所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例55)
作为上述(工序a’)的各表面处理,实施与比较例1所记载的对配线表面的各表面处理(前处理、氧化处理、酸性溶液处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例56)
作为上述(工序a’)的各表面处理,实施与比较例2所记载的对配线表面的各表面处理(前处理、氧化处理85℃、酸性溶液处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例57)
作为上述(工序a’)的各表面处理,实施与比较例3所记载的对配线表面的各表面处理(前处理、氧化处理85℃和还原处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例58)
作为上述(工序a’)的各表面处理,实施与比较例4所记载的对配线表面的各表面处理(前处理、刻蚀处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例59)
作为上述(工序a’)的各表面处理,实施与比较例5所记载的对配线表面的各表面处理(前处理、凹凸形成处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例60)
作为上述(工序a’)的各表面处理,实施与比较例6所记载的对配线表面的各表面处理(前处理、非电解镀锡处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例61)
作为上述(工序a’)的各表面处理,实施与比较例7所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例62)
作为上述(工序a’)的各表面处理,实施与比较例8所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例63)
作为上述(工序a’)的各表面处理,实施与比较例9所记载的对配线表面的各表面处理(前处理、偶联处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例64)
作为上述(工序a’)的各表面处理,实施与比较例10所记载的对配线表面的各表面处理(前处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例65)
作为上述(工序a’)的各表面处理,实施与比较例11所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例66)
作为上述(工序a’)的各表面处理,实施与比较例12所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例67)
作为上述(工序a’)的各表面处理,实施与比较例13所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例68)
作为上述(工序a’)的各表面处理,实施与比较例14所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、、150℃加热处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例69)
作为上述(工序a’)的各表面处理,实施与比较例15所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、贵金属形成、氧化处理、还原处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例70)
作为上述(工序a’)的各表面处理,实施与比较例16所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例71)
作为上述(工序a’)的各表面处理,实施与比较例17所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(比较例72)
作为上述(工序a’)的各表面处理,实施与比较例18所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例31同样地制作评价用基板。
(实施例41)
为了评价本发明的铜表面处理是否导致粉红圈的发生,制作如下的评价用基板。
在实施例31所示的(工序a’)中在铜薄膜118上进行电镀。之后,进行至(工序a’)的各表面处理(前处理及贵金属形成、氧化处理、酸性溶液处理)后,在室温下放置2小时、76小时、168小时以及在和150℃下放置1小时,之后不进行配线形成工序(抗蚀剂涂布、曝光、显影、电镀、抗蚀剂剥离、刻蚀),在经过表面处理的铜表面上层叠在玻璃布中含浸了氰酸酯系树脂组合物的预浸料坯的GXA-67N(日立化成工业株式会社制、商品名),在3.0Mpa的压力下以6℃/min的升温速度从常温(25℃)加热至230℃,在230℃下保持1小时,从而进行层叠粘接。
之后,利用激光加工在20个位置上打孔径为0.1mm的孔,制作20张有无粉红圈发生的评价用基板。
(实施例42)
作为上述(工序a’)的各表面处理,实施与实施例2所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、偶联处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例43)
作为上述(工序a’)的各表面处理,实施与实施例3所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例44)
作为上述(工序a’)的各表面处理,实施与实施例4所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例45)
作为上述(工序a’)的各表面处理,实施与实施例5所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例46)
作为上述(工序a’)的各表面处理,实施与实施例6所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀镍处理、非电解镀锡处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例47)
作为上述(工序a’)的各表面处理,实施与实施例7所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀钴处理、非电解镀锡处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例48)
作为上述(工序a’)的各表面处理,实施与实施例8所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例49)
作为上述(工序a’)的各表面处理,实施与实施例9所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(实施例50)
作为上述(工序a’)的各表面处理,实施与实施例10所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、酸性溶液处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例73)
作为上述(工序a’)的各表面处理,实施与比较例1所记载的对配线表面的各表面处理(前处理、氧化处理、酸性溶液处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例74)
作为上述(工序a’)的各表面处理,实施与比较例2所记载的对配线表面的各表面处理(前处理、氧化处理85℃、酸性溶液处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例75)
作为上述(工序a’)的各表面处理,实施与比较例3所记载的对配线表面的各表面处理(前处理、氧化处理85℃、还原处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例76)
作为上述(工序a’)的各表面处理,实施与比较例4所记载的对配线表面的各表面处理(前处理、刻蚀处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例77)
作为上述(工序a’)的各表面处理,实施与比较例5所记载的对配线表面的各表面处理(前处理、无凹凸形成处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例78)
作为上述(工序a’)的各表面处理,实施与比较例6所记载的对配线表面的各表面处理(前处理、非电解镀锡处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例79)
作为上述(工序a’)的各表面处理,实施与比较例7所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例80)
作为上述(工序a’)的各表面处理,实施与比较例8所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例81)
作为上述(工序a’)的各表面处理,实施与比较例9所记载的对配线表面的各表面处理(前处理、偶联处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例82)
作为上述(工序a’)的各表面处理,实施与比较例10所记载的对配线表面的各表面处理(前处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例83)
作为上述(工序a’)的各表面处理,实施与比较例11所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例84)
作为上述(工序a’)的各表面处理,实施与比较例12所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理、偶联处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例85)
作为上述(工序a’)的各表面处理,实施与比较例13所记载的对配线表面的各表面处理(前处理、刻蚀处理、非电解镀锡处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例37同样地制作评价用基板。
(比较例86)
作为上述(工序a’)的各表面处理,实施与比较例14所记载的对配线表面的各表面处理(前处理、非电解镀锡处理、150℃加热处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例87)
作为上述(工序a’)的各表面处理,实施与比较例15所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例88)
作为上述(工序a’)的各表面处理,实施与比较例16所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、吡咯处理:吡唑)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例89)
作为上述(工序a’)的各表面处理,实施与比较例17所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(比较例90)
作为上述(工序a’)的各表面处理,实施与比较例18所记载的对配线表面的各表面处理(前处理、贵金属形成、氧化处理、还原处理、非电解镀锡处理、150℃加热处)相同的表面处理,除此之外与实施例41同样地制作评价用基板。
(半导体封装的可靠性试验)
对实施例1~10及比较例1~18所记载的各22个半导体封装样品进行吸湿处理后,在0.5m/分钟的条件下将样品流入到达温度240℃、长度2m的回流炉中进行回流。之后,对各样品检查有无发生裂痕,将发生裂痕的情况作为NG。将结果示于表1。
另外,将各22个半导体封装样品安装于厚度0.8mm的主板上,在-55℃、30分~125℃、30分的条件下进行温度循环试验,在第500次循环、第1000次循环、第1500次循环时使用ヒユ一レツト·パツカ一ド社制多功能测定仪(マルチメ一タ)3457A测定配线的导通电阻值。将所测定的电阻值相比较于初期电阻值变化10%以上的情况作为NG。将结果示于表1。对于比较例4、比较例11、比较例12、比较例13而言,无法维持配线精度,无法制作试验基板。
(与积层材的粘接性试验1)
在实施例11~20及比较例19~36中制作的电解铜箔上层叠作为膜厚45μm的积层材料的AS-ZII(日立化成工业株式会社制、商品名),利用真空加压式层叠装置(株式会社名机制作所社制)在温度110℃、加压0.5MPa下进行40秒的预粘接。之后利用干燥机在180℃下保持90分钟,将铜与积层树脂接着,制作粘接性试验用基板。予以说明,上述电解铜箔在实施了各种表面处理的面侧处,与绝缘层(积层树脂)相粘接。
接着,对上述获得的各粘接性试验用基板测定初期(0小时)的粘接性、150℃下放置120小时和240小时后的粘接性、在121℃、0.2Mpa下进行PCT放置48小时和96小时后的粘接性。予以说明,作为上述粘接性指标的粘接强度(N/m)的测定如下进行:使用流变仪NRM-3002D-H(不动工业株式会社制、商品名),在相对于基板的垂直方向上以50mm/min的速度将电解铜箔剥离。将结果示于表2-1。
(与积层材的粘接性试验2)
在实施例11~20及比较例19~36中制作的电解铜箔上层叠作为膜厚45μm的积层材料的AS-ZII(日立化成工业株式会社制、商品名),利用真空加压装置(株式会社名机制作所社制)在温度110℃、加压2.0MPa下进行300秒的预粘接。之后利用干燥机在180℃下保持90分钟,将铜与积层树脂接着,制作粘接性试验用基板。予以说明,上述电解铜箔在实施了各种表面处理的面侧处,与绝缘层(积层树脂)相粘接。
接着,对上述获得的各粘接性试验用基板测定初期(0小时)的粘接性、150℃下放置120小时和240小时后的粘接性。予以说明,作为上述粘接性指标的粘接强度(N/m)的测定如下进行:使用流变仪NRM-3002D-H(不动工业株式会社制、商品名),在相对于基板的垂直方向上以50mm/min的速度将电解铜箔剥离。将结果示于表2-2。
(与积层材的粘接性试验3)
在实施例11~20及比较例19~36中制作的电解铜箔上层叠作为膜厚45μm的积层材料的ABF-GX-13(味素精细技术株式会社制、商品名),利用真空加压式层叠装置(株式会社名机制作所社制)在温度110℃、加压0.5MPa下进行40秒的预粘接。之后利用干燥机在170℃下保持90分钟,将铜与积层树脂接着,制作粘接性试验用基板。予以说明,上述电解铜箔在实施了各种表面处理的面侧处,与绝缘层(积层树脂)相粘接。
接着,对上述获得的各粘接性试验用基板测定初期(0小时)的粘接性、150℃下放置120小时和240小时后的粘接性、在121℃、0.2Mpa下进行PCT放置48小时和96小时后的粘接性。予以说明,作为上述粘接性指标的粘接强度(N/m)的测定如下进行:使用流变仪NRM-3002D-H(不动工业株式会社制、商品名),在相对于基板的垂直方向上以50mm/min的速度将电解铜箔剥离。将结果示于表2-3。
(与阻焊剂的粘接性试验)
在实施例11~20及比较例19~36中制作的电解铜箔上涂布作为膜厚30μm阻焊剂的SR-7200(日立化成工业株式会社制、商品名)进行固化,从而将铜和阻焊剂接着,制作粘接性试验用基板。予以说明,上述电解铜箔在实施了各种表面处理的面侧处与绝缘层(阻焊剂)相粘接。
接着,对于上述获得的各粘接性试验用基板测定初期(0小时)的粘接性、150℃下放置120小时和240小时后的粘接性、在121℃、0.2Mpa下进行PCT放置48小时和96小时后的粘接性。予以说明,作为上述粘接性指标的粘接强度(N/m)的测定如下进行:使用流变仪NRM-3002D-H(不动工业株式会社制、商品名),在相对于基板的垂直方向上以50mm/min的速度将电解铜箔剥离。将结果示于表2-4。
(铜表面清洁度评价试验)
对实施例11~20及比较19~36中制作的各电解铜箔的实施了表面处理的面侧用纯水20ml在85℃下抽提1小时,利用离子色谱法进行提取液的阳离子和阴离子的定性分析。离子色谱使用DX-500(Dionex社制、商品名),在以下所示的条件3下进行。
条件3
阳离子测定条件
洗脱液:8mmol/L-甲磺酸
上样量:100μL
分离柱:2mm
Figure BPA00001311348800591
×250mmlonPacCS14
检测器:电导率计
阴离子测定条件
洗脱液:2.7mmol/L-碳酸钠和0.3mmol/L-碳酸氢钠的混合液
上样量:500μL
分离柱:4mm
Figure BPA00001311348800592
×200mmlonPacAS12A
检测器:电导率计
进而,在上述抽出液中添加硝酸,利用ICP发光分析法进行金属离子的定量分析。ICP发光分析法使用SPS3000(SII·纳米技术社制、商品名)进行。将成为清洁性程度的各阳离子·阴离子和各金属离子的检测量显示1μg/张以上值的情况作为“+++”、将显示0.1μg/张以上且小于1μg/张的情况作为“++”、将显示0.04μg/张以上且小于0.1μg/张的情况作为“+”、将显示小于0.04μg/张的情况作为“-”。将结果示于表3-1~表3-3。
(铜表面平滑度评价试验)
使用简易式原子间力显微镜(AFM)Nanopics2100在以下所示条件4测定实施例11~20及比较例19~36中制作的电解铜箔的实施了表面处理的面侧的表面粗糙度(Rz)。将结果示于表4。
条件4
测定长度:1μm
扫描速度:1.35μm/sec
FORCEREFARENCE:160
(铜表面形状评价试验)
研究实施例11~20及比较例19~36所制作的电解铜箔的实施了表面处理的面侧的铜表面形状。将在利用扫描型电子显微镜S-4700(日立制作所制、商品名)以10万倍进行观察时铜表面形状为致密且均一的凹凸、并非针状者作为“良(○)”、并非如此者作为“否(×)”。将结果示于表4。对于比较例23而言,由于未进行(工序d-2),因此无法在铜表面上形成凹凸。由于比较例27仅进行了偶联处理、比较例28仅进行了吡咯处理,因此无法在铜表面上形成凹凸。
(铜表面光泽评价试验)
通过目视对实施例11~20及比较例19~36所制作的电解铜箔的实施了表面处理的面侧研究有无铜表面光泽。将无光泽者作为“良(○)”、有光泽者作为“否(×)”。将结果示于表4。
(配线间的绝缘性试验)
对实施例21~30及比较例37~54所记载的各评价用基板,如下选择L/S=5/5μm和L/S=10/10μm的没有配线间短路和配线断路的评价基板4张,测定配线间的绝缘电阻值。对于比较例40和比较例47~49的评价基板而言,由于无法维持配线精度,因此未进行测定。
首先使用数码超高电阻微小电流计R-8340A(惠普公司制、商品名)在室温下对L/S配线间施加DC5V的电压30秒钟,测定L/S配线间的绝缘电阻值。予以说明,1GΩ以下的绝缘电阻测定使用数码万用表3457A(惠普公司制、商品名)。
接着,在保持于温度85℃·相对湿度85%的恒温恒湿层中向L/S配线间连续地施加DC5V的电压,在24h、48h、96h、200h、500h、1000h后与上述同样地测定L/S配线间的绝缘电阻值。予以说明,恒温恒湿槽使用EC-10HHPS(日立制作所制、商品名),测定至投入后的1000小时。
对于如上测定的评价基板4张,将绝缘电阻值的最小值小于1GΩ的情况作为“否(×)”,将1.0×109Ω以上的情况作为“良(○)”。将结果示于表5和表6。
(抗蚀图形成评价试验)
在实施例31~40及比较例55~72所记载的(工序a’)中,评价抗蚀图119的形成成功率。评价方法如下:对在形成配线的位置上有抗蚀剂残留或所形成的抗蚀剂的剥离少且形成了各L/S的抗蚀剂的抗蚀剂范围进行测定,将各L/S抗蚀剂范围相对于设计值的误差为±10%以内者作为良品,计算其个数。将结果示于表6。但对于比较例56、比较例58和比较例65~67的评价基板而言,通过进行铜表面处理,由于铜薄膜118消失,因此未进行测定。
(配线形成评价试验)
在实施例31~40及比较例55~72所记载的(工序a’)中,评价配线106的形成成功率。评价方法如下:将没有配线间的短路或配线的断路且镀铜厚度相对于设计值5μm的误差为±10%以内者作为良品,计算其个数。将结果示于表7。但对于比较例56、比较例58和比较例65~67的评价基板而言,通过进行铜表面处理,由于铜薄膜118消失,因此未进行测定。
(耐PCT性评价试验)
在处理至实施例21~30及比较例37~54所记载的(工序d’)后,进行耐PCT试验(121℃、0.2MPa、200h)。评价方法如下:将试验后的配线106与绝缘层(积层层)104间、绝缘层104与绝缘层(积层层)104间和配线106与阻焊剂109间、绝缘层104与阻焊剂109间没有膨胀或剥离者作为良品良品,计算其个数。将结果示于表8。但对于比较例40和比较例47~49而言,由于所形成的配线消失,因此无法制作试验基板。
(粉红圈发生有无评价试验)
对于实施例41~50及比较例73~90所记载的各评价用基板,浸渍于18%盐酸中3h,计算在孔穴周边产生粉色环(粉红圈)的个数。将结果示于表9。但对于比较例73和比较例77~82、比较例86而言,由于与树脂的粘接不良,因此激光加工时树脂被剥离,无法进行试验。
表1
Figure BPA00001311348800631
表2-1
Figure BPA00001311348800641
表2-2
Figure BPA00001311348800651
表2-3
Figure BPA00001311348800661
表2-4
Figure BPA00001311348800671
表3-1
Figure BPA00001311348800681
表3-2
Figure BPA00001311348800691
表3-3
Figure BPA00001311348800701
表4
Figure BPA00001311348800711
表5
Figure BPA00001311348800721
表6
Figure BPA00001311348800731
表7
Figure BPA00001311348800741
表8
Figure BPA00001311348800751
表9
Figure BPA00001311348800761
本发明中,如表1所示,实施例1~10所制作的半导体封装的可靠性极为良好。
另外,如表4所示,实施例11~20所制作的电解铜箔通过在其表面具有Rz为100nm以下的致密且均一的并非针状的微细凹凸,因此抑制了铜表面的光泽,进而如表2所示,与积层树脂的150℃·240h放置后的粘接强度(剥离强度)通过进行偶联处理和吡咯处理而提高,通过进行吡唑处理进一步提高,很良好。另外,即便是进行非电解镀锡处理时,通过进行加热处理,也会进一步提高,很良好。
与阻焊剂的150℃·240h放置后和PCT放置后的粘接强度(剥离强度)通过进行非电解镀锡处理而提高,很良好。
另外,如表3-1~表3-3所示,由于未从实施例11~20所制作的电解铜箔的经表面处理的面检测到各种离子,因此该表面的清洁性良好。
另外,如表5和表6所示,实施例21~30所制作的评价基板的配线间绝缘可靠性在L/S=5/5μm和L/S=10/10μm的任一情况下均极为良好。另外,如表6所示,实施例31~40所制作的评价基板的抗蚀图形成成功率在L/S=5/5μm和L/S=10/10μm下均极为良好。另外,如表7所示,实施例31~40所制作的评价基板的配线形成成功率在L/S=5/5μm和L/S=10/10μm下均极为良好。另外,如表8所示,实施例21~30所制作的评价基板的耐PCT性通过进行非电解镀锡处理,积层层与配线间、积层层与绝缘层间和阻焊剂与配线间、阻焊剂与绝缘层间的任一情况下均极为良好。另外,如表9所示,实施例41~50中在凹凸形成处理后进行了偶联处理、吡咯处理、金属形成处理的评价基板,未发生粉红圈,极为良好。
另一方面,使用了以往表面处理方法时,与本发明相比,如比较例19~36所示,Rz为100nm以下的表面的与绝缘树脂(积层树脂、阻焊剂)的150℃·240h放置后和PCT放置后的粘接强度(剥离强度)恶化。而且,如比较例1~90所示,无法满足平滑性、粘接性、铜表面的形状、铜表面的光泽、铜表面清洁性、配线间绝缘可靠性、抗蚀图形成、配线形成、耐PCT性的全部特性。
因而,根据本发明的铜的表面处理方法,由于能够在铜表面上形成致密且均一的并非针状的微细凹凸,因此可提高该铜表面与绝缘层的粘接强度。另外,其结果可制造配线间绝缘可靠性、微细配线形成优异的配线板及半导体芯片搭载基板,以及耐回流性、温度循环性优异的半导体封装。
由以上的说明可知,在不违反本发明的精神和范围的情况下可构成范围不同的实施方式,本发明除了受权利要求限定之外,并不受其特定的实施方式制约。

Claims (11)

1.一种表面处理方法,其为铜的表面处理方法,具备以下工序:
在铜表面上离散地形成与铜相比的贵金属的第1工序;
在第1工序之后,通过使用了含氧化剂的碱性溶液的氧化而在所述铜表面形成氧化铜的第2工序;以及,
在第2工序之后,通过使所述氧化铜溶解而将其除去,在所述铜表面形成凹凸的第3工序。
2.根据权利要求1所述的表面处理方法,其在所述第3工序后还具有对所述铜表面进行用于提高粘接强度的处理的第4工序,所述第4工序包括从在所述铜表面形成与铜相比的贱金属的处理、用含吡咯化合物的溶液进行的处理和使用偶联剂的处理中选择的至少1个处理。
3.根据权利要求2所述的表面处理方法,所述第4工序包括在所述表面形成与铜相比的贱金属的处理和使用含吡咯化合物的溶液进行的处理。
4.根据权利要求2所述的表面处理方法,所述第4工序包括:在所述铜表面形成与铜相比的贱金属的处理后,加热至90℃以上温度的加热处理。
5.根据权利要求1~4中任一项所述的表面处理方法,所述氧化剂选自氯酸盐、亚氯酸盐、次氯酸盐、高氯酸盐、过二硫酸盐和高锰酸盐的1种以上。
6.根据权利要求1~5中任一项所述的表面处理方法,所述与铜相比的贵金属为选自金、银、铂、钯、铑、铼、钌、锇和铱的金属或含这些金属的合金。
7.根据权利要求1~6中任一项所述的表面处理方法,所述与铜相比的贵金属的形成量为0.001μmol/dm2以上且5μmol/dm2以下。
8.根据权利要求1~7中任一项所述的表面处理方法,所述第3工序中的所述氧化铜的溶解使用含有选自无机酸和有机酸中的1种以上的酸性溶液进行。
9.根据权利要求1~8中任一项所述的表面处理方法,所述第3工序后的所述铜表面的粗糙度以Rz计为1nm以上且1000nm以下。
10.一种铜,其是使用权利要求1~9中任一项所述的表面处理方法对表面进行了处理的铜。
11.一种配线基板,其为具有铜配线的配线基板,所述铜配线的表面使用权利要求1~9中任一项所述的表面处理方法进行了处理。
CN2009801321100A 2008-10-27 2009-06-17 铜的表面处理方法及铜 Pending CN102124145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510493175.5A CN104988503A (zh) 2008-10-27 2009-06-17 铜的表面处理方法及铜

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008275493 2008-10-27
JP2008-275493 2008-10-27
PCT/JP2009/061050 WO2010050266A1 (ja) 2008-10-27 2009-06-17 銅の表面処理方法及び銅

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510493175.5A Division CN104988503A (zh) 2008-10-27 2009-06-17 铜的表面处理方法及铜

Publications (1)

Publication Number Publication Date
CN102124145A true CN102124145A (zh) 2011-07-13

Family

ID=42128636

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510493175.5A Pending CN104988503A (zh) 2008-10-27 2009-06-17 铜的表面处理方法及铜
CN2009801321100A Pending CN102124145A (zh) 2008-10-27 2009-06-17 铜的表面处理方法及铜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510493175.5A Pending CN104988503A (zh) 2008-10-27 2009-06-17 铜的表面处理方法及铜

Country Status (7)

Country Link
US (1) US8809696B2 (zh)
EP (1) EP2341167B1 (zh)
JP (1) JP5402939B2 (zh)
KR (1) KR101268145B1 (zh)
CN (2) CN104988503A (zh)
TW (1) TWI445843B (zh)
WO (1) WO2010050266A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103173226A (zh) * 2011-12-26 2013-06-26 Mec股份有限公司 配线形成方法、配线形成用蚀刻液
CN104263938A (zh) * 2014-09-09 2015-01-07 中国电器科学研究院有限公司 从底层电镀铜/镍材料中回收稀贵/惰性金属的试剂
CN104451681A (zh) * 2013-09-25 2015-03-25 三星显示有限公司 蚀刻液组合物及利用该组合物的薄膜晶体管基板形成方法
CN111108817A (zh) * 2017-11-10 2020-05-05 纳美仕有限公司 具有经过粗化处理的铜表面的物体
CN111979534A (zh) * 2020-07-14 2020-11-24 中国科学院海洋研究所 基于液滴自弹跳效应的超疏水表面的制备方法及应用
CN113661275A (zh) * 2019-05-09 2021-11-16 纳美仕有限公司 复合铜部件
CN114385018A (zh) * 2020-10-20 2022-04-22 宸美(厦门)光电有限公司 接触结构、电子装置、和制造接触结构的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126815A (ja) * 2010-12-15 2012-07-05 Tosoh Corp 導電性インク組成物及びその製造方法
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
EP2727977B1 (en) * 2011-06-30 2019-02-20 Asahi Kasei Kabushiki Kaisha Etchant and etching method using the same
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法
US20140072706A1 (en) * 2012-09-11 2014-03-13 Ernest Long Direct Electroless Palladium Plating on Copper
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US8943594B1 (en) 2013-06-24 2015-01-27 Haystack Security LLC Cyber attack disruption through multiple detonations of received payloads
EP2861046B1 (en) * 2013-08-15 2016-11-16 Hitachi Metals, Ltd. Ceramic circuit board manufacturing method, and ceramic circuit board
TWI587757B (zh) * 2013-09-20 2017-06-11 Mitsui Mining & Smelting Co Copper foil, copper foil with carrier foil, and copper clad laminate
JP6264900B2 (ja) * 2014-01-24 2018-01-24 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
US10325876B2 (en) * 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
JP2016119396A (ja) * 2014-12-22 2016-06-30 日立化成株式会社 レジストパターンの製造方法、配線パターンの製造方法及び配線基板
KR101976300B1 (ko) * 2015-01-22 2019-05-07 알프스 알파인 가부시키가이샤 압분 코어, 그 압분 코어의 제조 방법, 그 압분 코어를 구비하는 전기·전자 부품, 및 그 전기·전자 부품이 실장된 전기·전자 기기
CN209358846U (zh) * 2016-06-02 2019-09-06 株式会社村田制作所 树脂多层基板
JP6870245B2 (ja) * 2016-09-06 2021-05-12 昭和電工マテリアルズ株式会社 銅製部材の表面処理方法及び半導体実装用基板の製造方法
CN111663156A (zh) * 2020-07-09 2020-09-15 惠州市腾达宇科技有限公司 一种用于vcp电镀的光亮剂及其制备方法
JP2022099497A (ja) * 2020-12-23 2022-07-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7125804B1 (ja) * 2021-06-18 2022-08-25 ドングァン ディーエスピー テクノロジー カンパニー リミテッド ポリマーとマグネシウムの接合体のためのマグネシウム表面処理方法
US20230243041A1 (en) * 2022-01-28 2023-08-03 Texas Instruments Incorporated Etching compositions
CN115433930B (zh) * 2022-07-06 2023-11-28 南通群安电子材料有限公司 用于铜金属网格导电膜的无磷黑化液及其制备和使用方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372468A (en) * 1965-06-24 1968-03-12 Olin Mathieson Method of coating a copper silver alloy with a silver coat
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
JPH0636470B2 (ja) 1989-03-03 1994-05-11 松下電工株式会社 内層用回路板の銅回路の処理方法
JPH0737113B2 (ja) 1989-03-13 1995-04-26 三菱電機株式会社 銅箔と樹脂との密着性向上方法
JP2656622B2 (ja) 1989-07-19 1997-09-24 株式会社日立製作所 銅と樹脂の接着方法
JPH069309B2 (ja) * 1989-09-22 1994-02-02 株式会社日立製作所 プリント回路板、その製造方法および製造装置
US5382333A (en) * 1990-07-30 1995-01-17 Mitsubishi Gas Chemical Company, Inc. Process for producing copper clad laminate
US5128008A (en) * 1991-04-10 1992-07-07 International Business Machines Corporation Method of forming a microelectronic package having a copper substrate
US5288377A (en) * 1991-06-05 1994-02-22 Macdermid, Incorporated Process for the manufacture of printed circuits using electrophoretically deposited organic resists
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP3455756B2 (ja) 1993-07-16 2003-10-14 カシオ計算機株式会社 物体画像表示制御装置および物体画像表示制御方法
JP3332047B2 (ja) 1993-07-22 2002-10-07 三菱瓦斯化学株式会社 内層銅箔の処理方法
US5492595A (en) * 1994-04-11 1996-02-20 Electrochemicals, Inc. Method for treating an oxidized copper film
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
JPH09246720A (ja) 1996-03-08 1997-09-19 Hitachi Aic Inc 多層印刷配線板およびその製造方法
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
JP3404286B2 (ja) * 1998-04-16 2003-05-06 日本パーカライジング株式会社 金属の表面処理方法、および該表面処理方法により得られた表面を有する金属部材
JP2000282265A (ja) 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
JP2002088488A (ja) * 2000-09-13 2002-03-27 Kurita Water Ind Ltd 銅用防食剤組成物
US6821309B2 (en) * 2002-02-22 2004-11-23 University Of Florida Chemical-mechanical polishing slurry for polishing of copper or silver films
US6713407B1 (en) * 2002-10-29 2004-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal nitride layer over exposed copper
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
JP2006249519A (ja) 2005-03-11 2006-09-21 Hitachi Chem Co Ltd 銅の表面処理方法及び銅
TW200702494A (en) 2005-03-11 2007-01-16 Hitachi Chemical Co Ltd Surface treatment method for copper and copper
JP4973231B2 (ja) * 2006-09-05 2012-07-11 日立化成工業株式会社 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2008248269A (ja) * 2007-03-29 2008-10-16 Hitachi Chem Co Ltd 銅表面の処理方法およびこの方法を用いた配線基板
JP2008275493A (ja) 2007-05-01 2008-11-13 Seiko Epson Corp 受信装置、受信方法および電波時計

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103173226A (zh) * 2011-12-26 2013-06-26 Mec股份有限公司 配线形成方法、配线形成用蚀刻液
CN103173226B (zh) * 2011-12-26 2016-07-06 Mec股份有限公司 配线形成方法、配线形成用蚀刻液
CN104451681A (zh) * 2013-09-25 2015-03-25 三星显示有限公司 蚀刻液组合物及利用该组合物的薄膜晶体管基板形成方法
CN104263938A (zh) * 2014-09-09 2015-01-07 中国电器科学研究院有限公司 从底层电镀铜/镍材料中回收稀贵/惰性金属的试剂
CN111108817A (zh) * 2017-11-10 2020-05-05 纳美仕有限公司 具有经过粗化处理的铜表面的物体
CN111108817B (zh) * 2017-11-10 2024-03-01 纳美仕有限公司 具有经过粗化处理的铜表面的物体
CN113661275A (zh) * 2019-05-09 2021-11-16 纳美仕有限公司 复合铜部件
CN111979534A (zh) * 2020-07-14 2020-11-24 中国科学院海洋研究所 基于液滴自弹跳效应的超疏水表面的制备方法及应用
CN114385018A (zh) * 2020-10-20 2022-04-22 宸美(厦门)光电有限公司 接触结构、电子装置、和制造接触结构的方法

Also Published As

Publication number Publication date
KR20110031235A (ko) 2011-03-24
KR101268145B1 (ko) 2013-05-27
WO2010050266A1 (ja) 2010-05-06
TWI445843B (zh) 2014-07-21
EP2341167B1 (en) 2018-10-24
JP5402939B2 (ja) 2014-01-29
EP2341167A4 (en) 2016-07-13
US8809696B2 (en) 2014-08-19
US20110147072A1 (en) 2011-06-23
JPWO2010050266A1 (ja) 2012-03-29
EP2341167A1 (en) 2011-07-06
CN104988503A (zh) 2015-10-21
TW201016890A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
CN102124145A (zh) 铜的表面处理方法及铜
CN101137768B (zh) 铜的表面处理方法以及铜
TWI325899B (zh)
CN102576693B (zh) 半导体芯片搭载用基板及其制造方法
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
CN102893709A (zh) 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置
US20090277679A1 (en) Method of manufacturing PCB and PCB manufactured by the same
TW201209946A (en) Method to form solder deposits on substrates
JP2006196656A (ja) 配線板及び配線板の製造方法
CN101911850B (zh) 多层印刷电路板的制造方法
JP6264900B2 (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
KR101492805B1 (ko) 코어리스 기판 형성 방법 및 코어리스 기판용 어셈블리
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
ARVIN et al. Wire Bond Substrates
Koh et al. Novel Photo Imageable Film for Interlayer Insulation Application
KR20240018632A (ko) 구리층과 유기층의 복합재 및 그 복합재의 제조방법
JP2006093199A (ja) 配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110713