CN102576693B - 半导体芯片搭载用基板及其制造方法 - Google Patents

半导体芯片搭载用基板及其制造方法 Download PDF

Info

Publication number
CN102576693B
CN102576693B CN201080039774.5A CN201080039774A CN102576693B CN 102576693 B CN102576693 B CN 102576693B CN 201080039774 A CN201080039774 A CN 201080039774A CN 102576693 B CN102576693 B CN 102576693B
Authority
CN
China
Prior art keywords
layer
plating
gold
substrate
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080039774.5A
Other languages
English (en)
Other versions
CN102576693A (zh
Inventor
江尻芳则
长谷川清
樱井健久
坪松良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN102576693A publication Critical patent/CN102576693A/zh
Application granted granted Critical
Publication of CN102576693B publication Critical patent/CN102576693B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明的目的在于，提供即使在形成微细配线的情况下也能够使桥接的发生减少并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法。本发明的半导体芯片搭载用基板的制造方法具有：抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层相隔绝缘层设置在内层板上；导体电路形成工序，其通过电解镀铜在第1铜层上形成第2铜层，得到导体电路；镍层形成工序，其通过电解镀镍在导体电路上的至少一部分形成镍层；抗蚀层除去工序，其将抗蚀层除去；蚀刻工序，其通过蚀刻将第1铜层除去；和金层形成工序，其通过非电解镀金在导体电路上的至少一部分形成金层。

Description

半导体芯片搭载用基板及其制造方法
技术领域
本发明涉及半导体芯片搭载用基板及其制造方法。 
背景技术
近年来，个人电脑、移动电话、无线基站、光通信装置、服务器和路由器等电子设备中，无论大小，设备的小型化、轻质化、高性能化和高功能化在发展。此外，CPU、DSP和各种存储器等的LSI的高速化以及高功能化的同时，SoC(System on a chip)、SiP(System In Package)等高密度安装技术的开发也在进行。 
因此，在半导体芯片搭载用基板、母板中已开始使用组合(Buildup)方式的多层配线基板。此外，由于封装的多针狭间距化的安装技术的进步，半导体芯片搭载用基板正从QFP(Quad Flat Package)向BGA(Ball Grid Array)/CSP(Chip Size Package)安装进展。 
在半导体芯片搭载用基板与半导体芯片的连接中，例如，使用金引线接合。此外，与半导体芯片连接的半导体芯片搭载用基板，用焊料球与配线板(母板)连接。因此，半导体芯片搭载用基板通常分别具有用于与半导体芯片或配线板连接的连接端子。对于这些连接端子，为了确保与金线或焊料的良好的金属接合，多施以镀金。 
目前为止，作为对连接端子施以镀金的方法，广泛地使用了电解镀金。但是，最近，随着半导体芯片搭载用基板的小型化产生的配线的高密度化，越来越难以确保用于对连接端子的表面施以电解镀金的配线。因此，作为向连接端子的镀金方法，不需要用于进行电镀的引线的非电解镀金(置换镀金、还原镀金)的方法开始受到关注。例如，如下述非专利文献1中记载那样，已知在端子部分的铜箔表面形成非电解镀镍被膜/非电解镀金被膜。 
但是，如非专利文献2中记载那样，对于非电解镀镍/非电解镀金的方法，与电解镀镍/电解镀金的方法相比，已知焊料连接可靠性、热处理后的引线接合性下降。 
此外，如果对配线进行非电解镀镍，有时发生称为桥接的在配线间析出非电解镀镍被膜的现象，由此引起短路故障。为了抑制该桥接，例如，提出了专利文献1、2中所示的用于抑制桥接的前处理液和前处理方法。此外，如专利文献3中所示，还提出了用于抑制桥接的非电解镀用催化剂液。 
现有技术文献 
专利文献 
专利文献1：日本特开平9-241853号公报 
专利文献2：日本专利第3387507号 
专利文献3：日本特开平11-124680号公报 
非专利文献 
非专利文献1：社团法人プリント电路学会誌“サ一キツトテクノロジ一”(社团法人印制电路学会志“电路技术”)(1993年第8卷No.5第368～372页) 
非专利文献2：表面技术(2006年第57卷No.9第616～621页) 
发明内容
发明要解决的课题 
近年来，由于半添加法等配线形成方法的利用，具有图案间的间隔小于50μm的超微细图案、例如配线宽/配线间隔(以下简写为“L/S”)＝35μm/35μm的微细配线的制品已开始大量生产。 
作为具有这样的超微细图案的基板中，对由铜形成的电路施以非电解镀镍后、在其上施以非电解镀金而形成连接端子的现有技术，已知例如以下的方法。 
即，已知通过以下工序实施使用了带有铜箔的树脂的半添加法： 
(1)在表面具有内层电路的内层板的上下层压带有铜箔的树脂的工序， 
(2)在带有铜箔的树脂设置内部通孔(IVH)，在铜箔上和IVH内部形成非电解镀铜层的工序， 
(3)在非电解镀铜层上的应形成导体电路的部位以外形成电镀抗蚀层的工序， 
(4)在应形成导体电路的部位采用电解镀铜形成铜电路的工序， 
(5)将电镀抗蚀层剥离的工序， 
(6)使用蚀刻液，通过蚀刻将应形成导体电路的部分以外的部分的上述铜箔和非电解镀铜层除去的工序， 
(7)在形成有导体电路的基板的表面形成阻焊层图案的工序， 
(8)在导体电路上形成非电解镀镍被膜的工序，和 
(9)在上述导体电路的最外表面进一步形成非电解镀金被膜的工序。即，在由铜形成的导体电路上的特定部位进行非电解镀镍(工序(8))/非电解镀金(工序(9))，由此形成连接端子。 
如前所述，随着半导体芯片搭载用基板的小型化产生的配线的高密度化，对于连接端子部分，代替以往的电解镀镍/电解镀金方法而使用不需要引线的非电解镀技术逐渐成为必须。因此，即使上述的半添加法，也应用非电解镀镍/非电解镀金。 
但是，本发明人等进行了研究，结果判明：在L/S＝35μm/35μm程度的微细配线上使用非电解镀镍液施以非电解镀镍的情形下，难以充分确保导体间的绝缘可靠性。即判明：即使应用上述的专利文献1～3中记载的前处理液、前处理方法、使非电解镀用催化剂液等的桥接减少的手法，也成为了微细配线的情形下，由于非电解镀镍容易在导体间的基材上析出，因此无法获得充分的效果。此外，成为了这样的微细配线的情形下，如果应用非电解镀镍/非电解镀金，与应用了电解镀镍/电解镀金的情形相比，也判明引线接合性和焊料连接可靠性显著降低。 
本发明鉴于这样的实际情况而完成，其目的在于，提供即使是形成微细配线的情形下也能够减少桥接的发生、并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法和由其得到的半导体芯片搭载用基板。 
用于解决课题的手段 
为了实现上述目的，本发明人等进行了深入研究，结果在图案间的间隔小于50μm的超微细图案(例如，L/S＝35μm/35μm程度的微细配线)中，在铜配线上施以非电解镀镍的情形下容易发生桥接，推测其一个原因是通过非电解镀镍在铜配线的侧面也施以了镀镍。因此发现，通过抑制这样的在侧面的镀镍，能够使桥接的发生大幅地减少，从而想到了本发明。 
即，本发明的半导体芯片搭载用基板的制造方法，其特征在于，具有：抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层以一部分与所述内层电路连接的方式相隔绝缘层设置在所述内层板上；导体电路形成工序，其通过电解镀铜在所述第1铜层上的应成为所述导体电路的部分形成第2铜层，得到由所述第1铜层和所述第2铜层形成的所述导体电路；镍层形成工序，其通过电解镀镍在所述导体电路上的至少一部分，形成与所述导体电路相反侧的面中的结晶粒径的平均值为0.25μm以上的镍层；抗蚀层除去工序，其将所述抗蚀层除去；蚀刻工序，其通过蚀刻将由所述抗蚀层覆盖的部分的所述第1铜层除去；和金层形成工序，其通过非电解镀金在形成有所述镍层的所述导体电路上的至少一部分形成金层。 
上述本发明的半导体芯片搭载用基板的制造方法中，在第1铜层上，与导体电路的图案一致地形成了电镀用的抗蚀层后，通过电解镀铜形成第2铜层，接着通过电解镀镍形成了镍层。这样，进行电解镀镍时，在导体电路以外的部分存在抗蚀层，因此由此能够防止对导体电路的侧面实施镀镍。因此，根据本发明，即使成为超微细图案的情况下，也使桥接的形成大幅减少。 
进而，如上所述在导体电路上的镍层的形成，不是通过非电解镀镍而是通过电解镀镍进行，因此即使在成为微细配线的情况下，也能够良好地获得引线接合性和焊料连接可靠性。此外，在镍层上的金层的形成通过非电解镀金进行，因此不必使用进行电镀时那样的引线，即使形成微细配线，也能够在应成为独立端子的部分良好地进行镀金。因此，也能够应对半导体芯片搭载用基板的进一步的小型化·高密度化。 
而且，这样的半导体芯片搭载用基板的制造方法中，例如，通过使上述导体电路的至少一部分成为焊料连接用端子、引线接合用端子等连接用的端子，特别是通过在该部分形成镍层和金层，从而得到引线接合性和焊料连接可靠性良好的半导体芯片搭载用基板。 
上述本发明的半导体芯片搭载用基板的制造方法，优选在蚀刻工序后、金层形成工序前，具有以形成有镍层的导体电路的至少一部分露出的方式在表面形成阻焊层的阻焊层形成工序。这样，能够保护没有形成金层的部位的导体电路，在导体电路上的目标位置形成金层变得容易，而且也可以防止镀金引起的桥接的形成。 
上述抗蚀层形成工序中，以绝缘层与内层板侧相向的方式，在内层板上层叠以树脂为主成分的绝缘层和铜箔经层叠而成的带有树脂的铜箔，以内层电路的一部分露出的方式，在层叠于内层板上的带有树脂的铜箔上形成通孔，以将铜箔和通孔内覆盖的方式，通过非电解镀铜形成铜镀层，得到了具有由铜箔和铜镀层形成且一部分与内层电路连接的第1铜层的层叠体后，在层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层。 
这种情况下，带有树脂的铜箔中的铜箔和非电解镀铜形成的铜镀层能够作为种子层发挥功能，而且由这些形成的第1铜层通过在其上部进一步层叠第2铜层而形成导体电路。而且，根据上述的抗蚀层形成工序，良好地得到具有这样的第1铜层的层叠体成为可能。再有，所谓种子层，是指成为用于进行电镀的基底的金属被膜。 
这样的抗蚀层形成工序中，优选带有树脂的铜箔中的铜箔的厚度为5μm以下。这样，由于作为种子层的铜箔薄，因此在除去抗蚀层后，将在导体电路以外的部分残留的种子层(铜箔)除去变得容易，可以更良好地形成导体电路。 
此外，抗蚀层形成工序中，可以在表面具有内层电路的内层板上层叠不具有导电性的膜而形成绝缘层，以内层电路的一部分露出的方式，在层叠于内层板上的膜形成通孔，以将绝缘层和通孔内覆盖的方式，通过非电解镀铜形成铜镀层，得到了具有由铜镀层形成且一部分与内层电路连接的 第1铜层的层叠体后，在该层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层。 
这种情况下，铜镀层作为种子层发挥功能，同时直接在上部层叠第2铜层而构成成为导体电路的第1铜层。而且，根据上述的抗蚀层形成工序，能够良好地得到在内层板上具有这样的第1铜层的层叠体。 
在这样只有铜镀层成为种子层的情形下，与铜箔和铜镀层成为种子层的情形相比，容易使厚度变薄，因此在例如蚀刻工序中容易将种子层除去的观点上倾向于优选。不过，在种子层由铜箔和铜镀层形成的情况下，进行非电解镀铜前赋予的催化剂附着于铜箔表面，因此不会直接赋予绝缘层的表面(不包括IVH内)。如果催化剂附着于绝缘层，有时在除去种子层后在绝缘层表面也残留催化剂，因此由于该催化剂的作用，有时在导体电路间析出镀敷被膜，由此会引起短路不良。因此，从难以发生这样的起因于催化剂的短路故障的观点出发，种子层优选由铜箔和铜镀层形成。 
本发明的半导体芯片搭载用基板的制造方法，优选在导体电路形成工序后、镍层形成工序前，具有以导体电路的一部分露出的方式还形成覆盖抗蚀层和导体电路的上部抗蚀层的上部抗蚀层形成工序，这种情况下，在镍层形成工序中，在从上部抗蚀层露出的导体电路上形成镍层，在抗蚀层除去工序中，将抗蚀层和上部抗蚀层两者除去。 
通过还形成上述的上部抗蚀层，从而在导体电路上的应成为连接端子的部分选择性地形成镍层变得容易。而且，这样由于不再将导体电路的全体用镍层覆盖，因此如上所述在阻焊层形成工序中在成为连接端子的部分以外形成阻焊层的情形下，使构成导体电路的铜与阻焊层密合成为可能。根据本发明人等的研究，与镍和阻焊层的粘接性相比，倾向于铜与阻焊层的粘接性高，因此采用上述方法，能够提高阻焊层对于基板的密合性，进一步改善可靠性。 
此外，在镍层形成工序后、金层形成工序前，可进行通过非电解镀或电镀在镍层上形成由选自钴、钯、铂中的至少一种金属形成的金属层的金属层形成工序。关于这些金属层，由于抑制镍的扩散的效果高，因此通过在镍层上形成这些金属层，与直接形成有金层的情形相比，变得容易抑制镍的扩散，进一步提高引线接合性成为可能。 
此外，在镍层形成工序后、抗蚀层除去工序前，可进行在镍层上形成由金形成的金属层的金属层形成工序。这种情形下，在其后的金层形成工序中，在导体电路的最外表面再形成金层时，使通过非电解镀金形成的金层的厚度减小成为可能。 
特别优选在阻焊层形成工序后、金层形成工序前，进行通过非电解镀钯在形成有从上述阻焊层露出的镍层的导体电路上形成钯层的金属层形成工序。这样，由于不再将钯层形成到导体电路的不需要的位置，因此在良好地保持导体电路与阻焊层的密合性的情况下，能良好地获得防止镍的扩散的效果。 
在该金属层(钯层)形成工序中，优选通过进行了置换镀钯后进行还原型的镀钯，从而形成钯层。由此，与同时产生置换和还原的情形相比，能够抑制镍从镍层的溶出，更良好地获得提高引线接合性的效果。 
此外，在金层形成工序中，优选使用含还原剂的非电解镀金液进行非电解镀金，作为还原剂，使用通过氧化不产生氢气的还原剂。由此，可以抑制与氧化相伴产生的氢气引起的镀金的异常析出。 
进而，在金层形成工序中，优选通过进行了置换镀金后进行还原型的镀金，从而形成金层。由此，能获得与在金层的下层形成的镍层和/或上述金属层中的金属的良好的密合性，能获得更良好的引线接合性。 
这样形成的金层的厚度优选为0.005μm以上。通过形成这样的厚度的金层，引线接合的实施倾向于变得容易。 
本发明还提供采用上述本发明的制造方法得到的半导体芯片搭载用基板。该半导体芯片搭载用基板，如上所述，由于不发生制造时的桥接，因此难以产生短路故障，并且具有优异的引线接合性和焊料连接可靠性。 
发明的效果 
根据本发明，能够提供即使形成微细配线的情形下也能够减少桥接的发生，并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法。 
此外，本发明中，对于导体电路，能够通过非电解镀金形成金层，因此不必使用进行电镀时那样的引线，即使形成微细配线，也能够在应成为 独立端子的部分良好地进行镀金。因此，本发明的制造方法也能够应对半导体芯片搭载用基板的进一步的小型化·高密度化。 
此外，根据本发明，能够提供半导体芯片搭载用基板，其能够采用上述本发明的制造方法得到，使桥接的发生减少并且具有优异的引线接合性和焊料连接可靠性。 
附图说明
图1是示意地表示第1实施方式涉及的半导体芯片搭载用基板的制造方法的工序图。 
图2是示意地表示第1实施方式涉及的半导体芯片搭载用基板的制造方法的工序图。 
图3是放大表示金层形成8后的导体电路50的部分的截面构成的示意图。 
图4是放大表示进行了金属层形成工序的情形下的金层8形成后的导体电路50的部分的截面构成的示意图。 
图5是放大表示进行了金属层形成工序的情形下的金层8形成后的导体电路50的部分的截面构成的示意图。 
图6是示意地表示第2实施方式涉及的半导体芯片搭载用基板的制造方法的工序图。 
图7是示意地表示第2实施方式涉及的半导体芯片搭载用基板的制造方法的工序图。 
图8是放大表示金层8形成后的形成有镍层6的导体电路50的部分的截面构成的示意图。 
图9是表示实施例1中的镍层6/金层8的采用FIB/SIM的观察结果的图。 
图10是表示实施例7中的镍层6/金层8的采用FIB/SIM的观察结果的图。 
图11是表示实施例8中的镍层6/金层8的采用FIB/SIM的观察结果的图。 
图12是表示比较例1中的镍层/金层的采用FIB/SIM的观察结果的图。 
图13是表示比较例4中的镍层/金层的采用FIB/SIM的观察结果的图。 
图14是表示比较例5中的镍层/金层的采用FIB/SIM的观察结果的图。 
具体实施方式
以下参照附图对本发明的优选的实施方式进行说明。应予说明，附图的说明中对同一要素标注同一符号，对于重复的说明将省略。 
[第1实施方式] 
以下对半导体芯片搭载用基板的制造方法的优选的第1实施方式进行说明。图1和2是示意地表示第1实施方式涉及的半导体芯片搭载用基板的制造方法的工序图。本实施方式是采用对于内层板使用带有铜箔的树脂进行外层电路的形成的半添加法的半导体芯片搭载用基板的制造方法的实例。 
本实施方式中，首先，如图1(a)中所示，准备内层板1。内层板1具有：内层用基板100、在其表面设置的内层电路102、以将内层用基板贯通的方式形成并将两表面的内层电路102之间电连接的内层用通孔104。作为该内层板1中的各构成，能够无特别限制地应用电路基板使用的公知的构成。 
作为内层板1的形成方法，能够应用例如以下的方法。可以例示首先在内层用基板100的两表面层叠作为金属层的铜箔后，通过蚀刻将该铜箔的不要的部位除去，从而形成内层电路102的方法(减去法)；只在内层用基板100的两表面的必要的位置，通过非电解镀铜形成由铜形成的内层电路102的方法(添加法)。此外，还可例示：在内层用基板100的表面上、或在其表面又形成的规定的层(组合层)上形成薄的金属层(种子层)，进而采用电解镀铜形成了与内层电路102对应的所需的图案后，采用蚀刻将没有形成该图案的部分的薄的金属层除去，从而形成内层电路102的方法(半添加法)等。 
其次，如图1(b)中所示，在内层板1的两表面上，将以树脂为主成分的绝缘层21与铜箔22经层叠而成的带有树脂的铜箔2以该绝缘层21面向内层板1侧的方式进行层叠(图1(b))。带有树脂的铜箔2的层叠，例如，能够通过对于内层板1进行层压或压制而进行。例如，能够应用一般的真空压机。此时，加热·加压的条件，优选与作为层间绝缘树脂的绝缘层21的构成材料的特性适合的条件。例如，能够为温度150℃～250℃、压力1MPa～5MPa。本实施方式中，这样的带有树脂的铜箔2中的铜箔22作为种子层发挥功能，由此可以进行后述的铜镀层3、第2铜层5的形成。再有，层叠前的带有树脂的铜箔2的绝缘层21为B阶状态。 
带有树脂的铜箔2中的铜箔22，其厚度优选为5μm以下，更优选为3μm以下。通过使铜箔的厚度为5μm以下，可以容易地进行后述的蚀刻，容易形成微细配线。 
作为铜箔22，优选使用可剥离型或可蚀刻型的铜箔。在铜箔22为可剥离型的情形下，通过剥离载体，能够成为具有所需的厚度的铜箔。在可蚀刻型的情形下，通过蚀刻载体，能够成为具有所需的厚度的铜箔。例如，在可剥离型的情形下，通过用蚀刻等将成为与载体的剥离层的金属氧化物或有机物层除去，能够将载体剥离。此外，为可蚀刻型时，在使金属箔为铜箔、使载体为Al箔的情形下，通过使用碱溶液，能够只将载体蚀刻。铜箔22，在作为供电层发挥功能的范围内越薄越适合形成微细配线，因此为了形成这样的厚度，能够进一步进行蚀刻来使厚度减小。这种情形下，在可剥离型的情形下，与脱模层的除去同时进行蚀刻在效率上优选。 
构成绝缘层21的树脂是具有绝缘性的树脂，作为这样的树脂，能够应用热固化性树脂、热塑性树脂、它们的混合树脂。其中，优选具有热固化性的有机绝缘材料。作为热固化性树脂，可以例示酚醛树脂、脲醛树脂、蜜胺树脂、醇酸树脂、丙烯酸系树脂、不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、环氧树脂、聚苯并咪唑树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、有机硅树脂、由环戊二烯合成的树脂、含三(2-羟基乙基)异氰脲酸酯的树脂、由芳香族腈合成的树脂、3聚体化芳香族二氰胺树脂、含偏苯三酸三烯丙酯的树脂、呋喃树脂、酮树脂、二甲苯树脂、含稠合多环芳香族的热固化性树脂、苯并环丁烯树脂等。作为热塑性树脂，可以例示聚酰亚胺 树脂、聚苯醚树脂、聚苯硫醚树脂、芳族聚酰胺树脂、液晶聚合物等。应予说明，绝缘层21中可根据需要配合二氧化硅填料等无机填充剂等，此外，可使用含玻璃布等的预浸坯料。 
其次，如图1(c)中所示，在层叠于内层板1的带有树脂的铜箔2的规定部位，将带有树脂的铜箔2贯通而形成到达内层板1的贯通孔(通孔)。由此形成内部通孔(IVH)30，使内层电路102的一部分露出。贯通孔例如能够通过直接照射紫外线波长的激光，进行孔加工而形成。作为紫外波长的激光器，如果使用UV-YAG激光器的第3高次谐波(波长355nm)，获得比较高的能量，能够使加工速度快，因此优选。 
此外，IVH30的形成中，如果调节激光器能量分布，使通孔的截面形状为锥形状，由于孔内的镀敷性改善而优选。进而，如果通孔径为50μm以下，由于加工速度变快而优选。此外，通孔的纵横比(通孔高度/通孔的底的直径)为1以下，从确保可靠性的观点出发是优选的，因此在IVH30的形成时，优选以成为这样的绝缘层21的厚度与通孔径的关系的方式进行设计。再有，通孔内有时产生了污物，因此在通孔的形成之后，优选通过进行使用了高锰酸盐、铬酸盐、高锰酸等的洗涤来进行污物的除去。 
其次，如图1(d)中所示，以将层叠了带有树脂的铜箔2的内层板1的全部表面覆盖的方式，采用非电解镀铜形成铜镀层3。由此，得到具有内层板1、以与内层板1的内层电路102一部分连接的方式相隔绝缘层21设置的由铜箔22和铜镀层3形成的第1铜层32的层叠体110。该层叠体110中，成为铜箔22的表面和IVH30内连续地被第1铜层32覆盖的状态，在绝缘层21的表面上形成的铜箔22与内层电路102的电连接成为可能。 
关于铜镀层3，使用在一般的配线板的形成中使用的非电解镀铜方法形成即可，能够通过在应镀敷的部位给予成为非电解镀铜的核的催化剂，对其赋予薄的非电解镀铜层而形成。作为催化剂，能够使用贵金属离子、钯胶体，特别地，钯与树脂的密合性高，因此优选。非电解镀铜中，能够使用以硫酸铜、络合剂、福尔马林、氢氧化钠为主成分的在一般的配线板的形成中使用的非电解镀铜液。 
作为铜镀层3的厚度，只要是可以向IVH30内部供电的厚度即可，优选为0.1～1μm。如果铜镀层3比0.1μm薄，有可能无法充分获得IVH30内部的构成内层电路102的铜与带有树脂的铜箔2中的铜箔22之间的供电。另一方面，如果比1μm厚，在通过蚀刻除去应成为后述的导体电路的部分以外的铜的蚀刻工序中，必须蚀刻的铜的厚度增加，因此有可能电路形成性下降，变得难以形成微细配线。通过使铜镀层3的厚度为0.1～1μm，充分地获得内层电路102与铜箔22的供电，并且蚀刻工序中的蚀刻变得容易，获得良好的电路形成性。 
其次，如图1(e)中所示，在第1铜层32上的所需的位置形成作为电镀抗蚀层的抗蚀层4(抗蚀层形成工序)。形成该抗蚀层4的部位是第1铜层32中的应成为导体电路的部分(包括IVH30)以外的部分。抗蚀层4能够通过应用使用了后述的材料的公知的抗蚀层形成方法而形成。再有，应成为导体电路的部分中也包括用于对位的对位用的图案等。 
抗蚀层4的厚度优选与其后镀敷的导体的合计厚度同等程度或者比其厚。抗蚀层4优选由树脂形成。作为由树脂形成的抗蚀层，有PMERP-LA900PM(东京应化株式会社制、商品名)这样的液状抗蚀层、HW-425(日立化成工业株式会社、商品名)、RY-3025(日立化成工业株式会社、商品名)等干膜的抗蚀层。 
其次，如图1(f)中所示，在第1铜层32的表面上通过电解镀铜形成第2铜层5，得到使第1铜层32与第2铜层5层叠的导体电路50(导体电路形成工序)。该工序中，通过电解镀铜只在没有形成抗蚀层4的部分形成第2铜层5。因此，第2铜层5在第1铜层32上的应成为导体电路50的部分形成。 
第2铜层5的形成区域如上所述由抗蚀层4决定。因此，电解镀铜可在第1铜层32的任一部分安装引线而进行，即使使配线高密度化的情形下，也能够充分地应对。电解镀铜能够使用在半导体芯片搭载用基板的制造中使用的公知的硫酸铜电镀、焦磷酸电镀进行。 
第2铜层5的厚度只要是作为导体电路能够使用的程度的厚度即可，虽然因目标的间隙而异，但优选为1～30μm的范围，更优选为3～25μm的范围，进一步优选为3～20μm的范围。 
其次，如图2(g)中所示，在第2铜层5的表面上进一步通过电解镀镍形成镍层6(镍层形成工序)。该工序中也是通过电解镀镍，只在没有形成抗蚀层4的部分形成镍层6。因此，镍层6在导体电路50上的全部区域形成。该工序也可在导体电路50的任一部分安装引线来实施电解镀镍。 
关于电解镀镍，例如，能够通过将导体电路形成工序后的基板全体浸渍于电解镀镍液中而进行。作为电解镀镍液，能够使用瓦特浴(以硫酸镍、氯化镍、硼酸为主成分的镀镍浴)、氨基磺酸浴(以氨基磺酸镍和硼酸为主成分的镀镍浴)、氟化硼浴等。其中，来自瓦特浴的析出被膜倾向于与成为基体的导体电路50的密合性良好，能够提高耐蚀性。因此，在电解镀镍中优选使用瓦特浴。 
此外，如果使用瓦特浴进行镀敷，镍层6中的镍的结晶粒径也倾向于较大形成。因此，从该观点出发，也优选使用瓦特浴。这是因为，在后述的金层形成工序中，采用非电解镀金形成金层8的情形下，金层8通过某种程度上继续基底的镍的结晶的大小而结晶生长的外延生长而形成，因此镍的晶粒越大，越形成具有大的晶粒的镀金被膜。 
以与导体电路50相反侧的面、即与后述的金层8、金属层13接触的一侧的面的镍的结晶粒径的平均值为0.25μm以上的方式，形成镍层6。该镍层6表面的结晶粒径的平均值优选为0.5μm以上，更优选为1μm以上，晶粒的大小是越大越好。一般地，在电解镀镍液中添加光泽剂，光泽剂通过使晶粒变小而获得光泽。因此，为了得到上述的结晶粒径，优选光泽剂的添加极少的电解镀镍液，特别优选不含光泽剂的电解镀镍液。使用光泽剂的添加少的电解镀镍液的情形下，容易形成半光泽的镍层6，使用不含有光泽剂的电解镀镍液的情形下，容易形成无光泽的镍层6。 
其中，如果通过后述的非电解镀金形成的金层8中的金的晶粒小，抑制镍从镍层6向金层8的扩散的效果倾向于降低。这种情形下，例如如果在引线接合前进行热处理，镍向金层8的表面进行晶界扩散，然后，进行引线接合时，有时金线和金层8表面的连接可靠性降低。与此相对，金层8中的金的晶粒越大，抑制来自镍层6的镍在金层8内的晶界扩散的效果 越倾向于提高。因此，通过电解镀镍形成的镍层6的表面，镍的结晶粒径越大越优选，优选为无光泽或半光泽。 
通过电解镀镍形成的镍层6的厚度，优选为0.4～10μm，更优选为0.6～8μm，进一步优选为1～6μm。通过使镍层6的厚度为0.4μm以上，充分获得下层的铜形成的导体电路的作为阻隔被膜的效果，由此焊料连接可靠性改善。此外，如果为0.4μm以上，由于镍的晶粒充分地生长，因此在金层形成工序中，由于抑制镍的晶界扩散，变得容易获得足够大小的晶粒的金层8。不过，即使超过10μm，这些效果也不会在其以上大幅度地改善，不经济，因此镍层6的厚度优选为10μm以下。 
此外，在电解镀镍中，电流密度也倾向于对结晶生长产生影响。具体地，电解镀镍时的电流密度优选为0.3～4A/dm2，更优选为0.5～3A/dm2，进一步优选为0.8～2.5A/dm2。通过使该电流密度为0.3A/dm2以上，镍的晶粒充分地生长，作为阻隔被膜的效果提高，因此良好地获得本发明的效果。在上述范围内电流密度越高，越能够使镍的晶粒增大，因此电流密度越高越优选。不过，通过使电流密度为4A/dm2以下，倾向于能够抑制具有麻点的镀敷的发生(一般称为“焦沉积”)。 
接着这样的镍层形成工序，如图2(h)中所示，将作为电镀抗蚀层的抗蚀层4除去(抗蚀层除去工序)。由此，被抗蚀层4覆盖的部分的第1铜层32(铜镀层3)露出。抗蚀层4的除去能够通过使用碱性剥离液、硫酸或其他的市售的抗蚀层剥离液，将抗蚀层4剥离等而进行。 
然后，如图2(i)中所示，通过蚀刻将被抗蚀层4覆盖的部分的第1铜层32(铜箔22和铜镀层3)除去(蚀刻工序)。由此，将应成为导体电路的部分以外的铜(第1铜层32)全部除去，形成镍层6覆盖由第1铜层32和第2铜层3形成的导体电路50的表面的电路图案。 
蚀刻能够通过将除去了抗蚀层4后的基板浸渍于蚀刻液而进行。作为蚀刻液，能够使用以卤素以外的酸和过氧化氢为主成分、除了主成分以外还包括溶剂、添加剂的溶液。作为该溶剂，从成本、处理性、安全性方面出发，优选使用水，在水中可添加醇等。此外，作为添加剂，可例示过氧化氢的稳定剂等。此外，作为卤素以外的酸，可例示硫酸、硝酸等，优选使用硫酸。在使用这样的蚀刻液进行蚀刻的情形下，为了得到具有如设计 所示的顶部宽度、底部宽度等的电路图案，优选进行调节以使铜镀层3的蚀刻速度为铜箔22的蚀刻速度的80％以下。 
此外，使用硫酸作为卤素以外的酸的情形下，作为蚀刻液的主成分的浓度，优选使用10～300g/L的硫酸和10～200g/L的过氧化氢水。如果在这样的浓度以下，由于蚀刻速度变慢，因此作业性倾向于变差。此外，如果在该浓度以上，蚀刻速度过度变快，有可能变得难以控制蚀刻量。 
关于第1铜层32的蚀刻速度，从获得良好的作业性的观点出发，优选控制成1～15μm/分钟。此外，结晶结构的差异产生的蚀刻速度之差依赖于蚀刻液的温度，因此蚀刻时，蚀刻液的温度优选为20～50℃，更优选为20～40℃。此外，关于蚀刻时间，适当地求出形成所需的导体图案宽的时间而使用即可，从使作业性、蚀刻的均一性等良好的观点出发，优选为10秒～10分钟的范围。 
蚀刻工序后，优选进行去污处理。由此，即使在由第1铜层32和第2铜层3形成的导体电路50间的绝缘层的表面残留有第1铜层32(铜镀层3)，也能够将其与树脂一起除去。这样，在后述的金层形成工序中，能够防止在导体电路50之间残存的第1铜层32上金析出，其结果是可以进一步改善绝缘可靠性。 
此外，在蚀刻工序后，如图2(j)中所示，在实施后述的金层形成工序前，优选进行以形成有镍层6的导体电路50的至少一部分露出的方式在表面形成阻焊层7的阻焊层形成工序。关于阻焊层7，例如能够以将形成有镍层6的导体电路50(电路图案)中的应成为引线接合用端子、焊料连接用端子的部分以外的部分覆盖的方式形成。通过在金层形成工序前形成这样的阻焊层7，可以只在所需的位置形成金层8，除了能够在非电解镀金时保护导体电路以外，还能够实现成本的减少。 
作为阻焊层7，能够使用热固化型、紫外线固化型的树脂，其中，优选能够精度良好地加工抗蚀层形状的紫外线固化型的树脂。能够使用例如环氧系、聚酰亚胺系、环氧丙烯酸酯系、芴系的树脂材料。关于阻焊层的图案形成，如果是清漆状的材料，也能够采用印刷进行，但从进一步提高精度的观点出发，更优选使用感光性的阻焊层、覆盖膜、膜状抗蚀层，采用使用了这些的公知的图案形成方法进行。 
然后，如图2(k)中所示，在形成有镍层6的导体电路50(电路图案)中，对于没有形成阻焊层7的部分，采用非电解镀金形成金层8(金层形成工序)。由此，以将形成有镍层6的导体电路50的上面和侧面覆盖的方式形成金层8，该部分能够作为引线接合用端子、焊料连接用端子等连接端子适合地发挥功能。 
关于金层8，例如，通过进行置换·还原镀金或者进行了置换镀金后进行还原型的镀金的非电解镀金等形成。此外，也能够通过在形成金层8的部位成为独立端子前进行电解镀金，然后，进行还原型的非电解镀金而形成。非电解镀金，只要获得本发明的效果，可使用任何手法进行，但从获得与下层的金属(在这种情形下为镍)的良好的密合性的观点出发，优选进行了置换镀金后进行还原型的镀金的方法，此外，进行置换·还原镀金的方法，在镀敷时难以使下层的金属(这种情形下为镍)溶出，倾向于能够形成良好的金层8。 
在进行置换镀金后进行还原型的镀金的情况下，具体可以例示采用HGS-100(日立化成工业株式会社制、商品名)这样的置换镀金液，形成了0.01～0.1μm左右的镀金基底被膜(置换镀金被膜)后，在其上采用HGS-2000(日立化成工业株式会社制、商品名)这样的还原型的非电解镀金液，形成0.1～1μm左右的镀金抛光层(还原型的镀金被膜)的方法。不过，非电解镀金的手法并不限定于此，只要是适合通常进行的镀金的方法，能够无限制地应用。 
图3是放大表示金层8形成后的导体电路50的部分的截面构成的示意图。其中，示出上述的置换镀金后通过进行还原型的镀金来实施用于形成金层8的非电解镀金的情形的实例。如图3中所示，在该部分，在内层板1(未图示)的表面形成的绝缘层21上，依次层叠铜箔22、铜镀层3、第2铜层5和镍层6，以覆盖这些的层叠结构的上面和侧面的方式形成由置换镀金被膜11和还原型的镀金被膜9形成的金层8。 
置换镀金被膜11能够在形成有镍层6的导体电路50的上面和侧面形成。用于置换镀金的镀液有包含氰化合物的镀液和不包含氰化合物的镀液，任何镀液都能使用。其中，优选包含氰化合物的镀液。作为其理由，可以例示对于构成导体电路50的铜中的置换镀金的均一性，使用了包含 氰的镀液的一方与使用了不包含氰的镀液的情形相比良好。如果用这样的包含氰的镀液进行了置换镀金后，进行后述的还原型的镀金，则金层8倾向于容易均一地生长。 
还原型的镀金被膜9，能够在置换镀金被膜11进一步形成金被膜。因此，通过接着置换镀金来进行还原型的镀金，形成厚的金层8成为可能。用于还原型的镀金的镀液，通过包含还原剂，能够自催化地形成金层。该镀液中也有包含氰化合物的镀液和不包含氰化合物的镀液，任一种镀液都能使用。 
作为用于还原型的镀金的镀液的还原剂，优选通过氧化不产生氢气的还原剂。其中，作为不产生氢气或难以产生氢气的还原剂，可例示抗坏血酸、脲系化合物、苯基系化合物等。再有，作为产生氢气的还原剂，有次膦酸盐、肼。包含这样的还原剂的镀金液，优选能够在60～80℃左右的温度下使用的镀金液。 
另一方面，置换·还原镀金在同一液中进行置换镀金和还原型的镀金反应，与置换镀金同样，能够在形成有镍层6的导体电路50的上面和侧面形成金层8。这样的镀液有包含氰化合物的镀液和不包含氰化合物的镀液，任一种镀液都能使用。此外，在进行了置换·还原镀金后，为了金层的厚膜化，也可进一步进行非电解镀金。 
这样形成的金层8，优选由纯度为99质量％以上的金构成。如果金层8的金的纯度小于99质量％，将该部分作为端子应用时有时连接的可靠性下降。从进一步提高连接可靠性的观点出发，金层的纯度更优选为99.5质量％以上。 
此外，关于金层8的厚度，优选为0.005～3μm，更优选为0.03～1μm，进一步优选为0.1μm～0.5μm。通过使金层8的厚度为0.005μm以上，将该部分作为端子时进行引线接合倾向于变得容易。另一方面，即使超过3μm，效果无法大幅度地提高到其以上，因此从经济的观点出发，优选为3μm以下。 
通过以上的工序，得到了具有以下构成的半导体芯片搭载用基板10：在内层板1的两面，隔着绝缘层21形成作为外层电路的导体电路50，而且在该导体电路50的必要部分形成有镍层6和金层8。这样的半导体芯 片搭载用基板10，形成有镍层6和金层8的导体电路50的部分能够作为引线接合用端子、焊料连接用端子发挥功能，在该部分能够进行与芯片部件等的连接。 
在这样的半导体芯片搭载用基板的制造方法中，也可不如上述那样在镍层6上直接形成金层8，在镍层6上形成由规定的金属构成的金属层13(参照图4、5)。 
具体地，在镍层形成工序后，在金层形成工序前的任一时刻，能够实施通过非电解镀或电镀在镍层6上形成由选自钴、钯、铂、金中的至少一种金属形成的金属层13(参照图4、5)的金属层形成工序。 
关于金属层13的形成，优选在进行了镍层形成工序后，至少在进行蚀刻工序、阻焊层形成工序前进行，更优选在镍层形成工序后立即进行。这样，在得到的半导体芯片搭载用基板中进行了引线接合的情形下，变得容易抑制金层8的剥离等，获得高的引线接合性。此外，作为金属层13，更优选由钯形成的金属层。 
没有形成金属层13的情形下，无法充分地获得金层8与镍层6之间的粘接性，有时在进行了引线接合时在金层8与镍层6之间产生剥离。认为这是因为，根据蚀刻工序中的蚀刻、阻焊层形成工序中的热处理等的条件，将镍层6的表面氧化，其结果与金层8的粘接性下降。而通过在镍层6上形成金属层13，金层8的剥离难以发生，获得充分的引线接合性。认为这是因为，构成金属层13的钴、钯、铂、金的表面不易被氧化，难以受到蚀刻、热处理的影响。 
在镍层6的形成后，不进行蚀刻、热处理的情形下以及进行蚀刻、热处理的情形下，根据其条件，有时能充分地获得金层8与镍层6的粘接性，因此这种情形下可未必进行金属层形成工序。不过，从确实地获得高的引线接合性的观点出发，在进行蚀刻工序、阻焊层形成工序的情形下，更优选在这些工序前在镍层6上形成金属层13。此外，理由尚不清楚，但钯与镍、铜、金相比，倾向于与阻焊层的粘接性高。因此，通过形成钯层作为金属层13，从而提高阻焊层7的粘接性，更良好地保护导体电路50。 
再有，还包括在由选自钴、钯、铂、金中的至少一种金属形成的金属层13中，除了钴、钯、铂、金以外，还含有杂质的情形。例如，在采用 非电解镀钯形成有钯的金属层的情形下，存在含有来自还原剂的磷而成为钯-磷合金的情形等。 
例如，在镍层形成工序后、抗蚀层除去工序前进行了这样的金属层形成工序的情形下，利用抗蚀层4只在应成为导体电路的部分形成金属层13。因此，在导体电路50上的镍层6的上面形成金属层13。 
图4是放大表示镍层形成工序后、抗蚀层除去工序前进行了金属层形成工序的情形下的金层8形成后的导体电路50的部分的截面构成的示意图。如图4中所示，在该部分，在内层板1(未图示)的表面形成的绝缘层21上，依次层叠铜箔22、铜镀层3、第2铜层5、镍层6和金属层13，以将它们的层叠结构的上面和侧面覆盖的方式，形成由置换镀金被膜11和还原型的镀金被膜9形成的金层8。 
此外，在抗蚀层除去工序后、金层形成工序前进行了这样的金属层形成工序的情形下，由于是抗蚀层4的除去后，因此将金属层13形成于形成有镍层6的导体电路50的上面和侧面双方。 
图5是放大表示在抗蚀层除去工序后、金层形成工序前进行了金属层形成工序的情形下的金层8形成后的导体电路50的部分的截面构成的示意图。如图5中所示，在该部分中，在内层板1(未图示)的表面形成的绝缘层21上层叠铜箔22、铜镀层3、第2铜层5和镍层6，以将这些的层叠结构的上面和侧面覆盖的方式形成有金属层13后，进而以将该金属层13覆盖的方式形成有由置换镀金被膜11和还原型的镀金被膜9形成的金层8。 
金属层13由选自钴、钯、铂、金中的至少一种金属形成。作为金属层13，如果形成由钴、钯、铂形成的层，则在镍层6与金层8之间形成这些的金属层13，能够防止镍层6中的镍向被膜8扩散。因此，倾向于容易获得良好的引线接合性。其中，特别优选钯。使用钯作为金属层13的情形下，由于镀液的稳定性高，因此抑制镍的扩散的效果良好，能够进一步提高引线接合性。此外，在金层8上进行了焊料连接的情形下，也存在如下情形：通过含微量的钯，焊料连接可靠性改善。 
此外，如图4中所示的实例那样，只在镍层6的上面形成有金属层13的情形下，由于在导体电路50的侧面部分不存在镍层6，金层8与在 该部分构成导体电路50的铜接触。该状态下，如果在引线接合等中施加热处理，有时铜向金层8扩散，移动到金层8的表面，如果发生这种情况，有时在金层8的引线接合性下降。而如图5中所示的实例那样，通过以将形成有镍层6的导体电路50的上面和侧面双方覆盖的方式形成金属层13，能够有效地抑制上述的铜的扩散，更良好地减轻引线接合性的下降。 
此外，在使用金作为金属层13的情形下，通过在抗蚀层除去工序前形成由金形成的金属层13(金被膜)，如图4中所示的实例那样，只在镍层6的上面形成金属层13，在金层形成工序中在导体电路的最外表面进一步形成金层8时，能够使采用非电解镀金形成的金层8的厚度减小。这种情况下，例如，作为还原型的镀金液的还原剂，使用发生氢气的还原剂，也能够抑制桥接的发生，良好地进行非电解镀金。这样由金形成的金属层13(金被膜)，优选采用利用电镀的方法形成。通过电解镀镍形成了镍层6后，通过电解镀金形成由金形成的金属层13，然后通过非电解镀金形成金层8的情形，与镍层6的形成后进行置换镀金，进而进行非电解镀金直接形成金层8的情形相比，倾向于容易使金层8的晶粒增大。因此，有时容易改善引线接合性。再有，如果导体电路的侧面的铜露出，绝缘可靠性倾向于下降，因此对于导体电路，有必要最终用金层将其表面全体(上面和侧面)覆盖。 
在形成由钯形成的金属层13(钯层)的情形下，钯层优选通过非电解镀钯形成。作为非电解镀钯，能够应用置换镀钯、使用还原剂的还原型镀钯。作为采用非电解镀钯的钯层的形成方法，特别优选进行了置换镀钯后进行还原型镀钯的方法。这是因为，在通过电解镀镍形成的镍层6上，在原样的情况下非电解镀钯反应倾向于难以发生。通过预先采用置换镀钯使钯置换析出，然后通过还原型镀钯使钯层析出，能够良好地形成钯层。 
关于钯层的厚度，优选为0.03～0.5μm，更优选为0.01～0.3μm，进一步优选为0.03～0.2μm。如果钯层的厚度超过0.5μm，钯层的形成产生的效果没有提高到其以上，倾向于不经济。另一方面，如果比0.03μm薄，容易含钯层没有析出的部分，有可能无法充分地获得形成钯层所产生的连接可靠性的改善效果。 
作为用于非电解镀钯的镀液的钯的供给源，并无特别限定，可例示氯化钯、氯化钯钠、氯化钯铵、硫酸钯、硝酸钯、醋酸钯、氧化钯等钯化合物等。具体地，能够应用酸性氯化钯“PdCl2/HCl”、硫酸四氨钯“Pd(NH3) 4NO2”、硝酸钯钠盐“Pd(NO3)2/H2SO4”、二硝基二氨钯“Pd(NH3)2(NO2) 2”、二氰基二氨钯“Pd(CN)2(NH3)2”、二氯四氨钯“Pd(NH3)4Cl2”、氨基磺酸钯“Pd(NH2SO3)2”、硫酸二氨钯“Pd(NH3)2SO4”、草酸四氨钯“Pd(NH3)4C2O4”、硫酸钯“PdSO4”等。此外，对于在镀液中添加的缓冲剂等无特别限定。 
通过非电解镀钯形成的钯层，优选钯的纯度为90质量％以上，更优选为99质量％以上，特别优选接近100质量％。如果钯的纯度小于90质量％，有时在其形成时难以发生在镍层6上的析出，引线接合性、焊料连接可靠性下降。 
如果将甲酸化合物用于在非电解镀钯中使用的还原剂，则得到的钯层的纯度容易成为99质量％以上，均一的析出成为可能。此外，将次磷酸、亚磷酸等含磷化合物、含硼化合物用于还原剂的情形下，得到的钯层成为钯-磷合金、钯-硼合金，这种情形下，优选以钯的纯度成为90质量％以上的方式调节还原剂的浓度、pH、浴温等。 
此外，钯层可未必采用非电解镀钯形成，也可采用电解镀钯形成。这种情形下，作为用于电解钯的电解镀钯液的钯的供给源，并无特别限定，能够应用氯化钯、氯化钯钠、氯化钯铵、硫酸钯、硝酸钯、醋酸钯、氧化钯等钯化合物。具体地，可例示酸性氯化钯(PdCl2/HCl)、硫酸四氨钯(Pd(NH3)4NO2)、硝酸钯钠盐(Pd(NO3)2/H2SO4)、二硝基二氨钯(Pd(NH3)2(NO2)2)、二氰基二氨钯(Pd(CN)2(NH3)2)、二氯四氨钯(Pd(NH3)4Cl2)、氨基磺酸钯(Pd(NH2SO3)2)、硫酸二氨钯(Pd(NH3)2SO4)、草酸四氨钯(Pd(NH3)4C2O4)、硫酸钯(PdSO4)等。此外，对于电解镀钯液中含有的缓冲剂等也无特别限定，能够应用公知的电解镀钯液中含有的缓冲剂。 
[第2实施方式] 
其次，对半导体芯片搭载用基板的制造方法的优选的第2实施方式进行说明。图6和7是示意地表示第2实施方式涉及的半导体芯片搭载用基 板的制造方法的工序图。本实施方式是采用半添加法的半导体芯片搭载用基板的制造方法的实例，其包括对于内层板，在层叠了组合膜后形成铜镀层的工序。 
本实施方式中，首先，如图6(a)中所示，准备内层板1。该内层板1能够与上述的第1实施方式同样地准备。其次，如图6(b)中所示，通过在内层板1的两个表面上层压或压制组合膜而层叠，形成绝缘层15。该组合膜是不具有导电性的膜，由具有绝缘性的树脂材料等形成。作为这样的树脂材料，能够应用与以上述的带有树脂的导体箔2中的树脂为主成分的绝缘层21相同的构成材料，可以配合二氧化硅填料等无机填充剂等。再有，层叠前的组合膜为B阶状态。 
其次，如图6(c)中所示，在内层板1层叠的绝缘层15的规定的部位，形成贯通绝缘层15而到达内层板1的贯通孔(通孔)，从而形成内部通孔(IVH)30，使内层电路102的一部分露出。该贯通孔的形成也能够与对于第1实施方式中的带有树脂的铜箔2的贯通孔的形成同样地进行。 
其次，如图6(d)中所示，以将层叠有绝缘层15的内层板1的全部表面覆盖的方式，通过非电解镀铜形成铜镀层3。由此，得到层叠体120，其具有：内层板1、和只由以与内层板1的内层电路102一部分连接的方式相隔绝缘层15而设置的铜镀层3形成的第1铜层32。对于该层叠体120，由于铜镀层3连续地形成到IVH30的内部，因此在绝缘层15的表面上形成的铜镀层3(第1铜层32)和内层电路102的电连接成为可能。 
形成了这样的层叠体120后，均与第1实施方式一样，依次实施抗蚀层形成工序、导体电路形成工序、镍层形成工序、抗蚀层除去工序、蚀刻工序、阻焊层形成工序和金层形成工序。 
即，如图6(e)中所示，在层叠体120中的第1铜层32(铜镀层3)上的应成为导体电路的部分(包括IVH30)以外的部分，形成作为电镀抗蚀层的抗蚀层4(抗蚀层形成工序)。其次，如图6(f)中所示，采用电解镀铜在第1铜层32的表面上形成第2铜层5，得到将第1铜层32和第2铜层5层叠而成的导体电路50(导体电路形成工序)。 
然后，如图7(g)中所示，在第2铜层5的表面上进一步采用电解镀镍形成了镍层6(镍层形成工序)后，如图7(h)中所示，将作为电镀抗蚀层的抗蚀层4除去(抗蚀层除去工序)。然后，如图7(i)中所示，通过蚀刻将由抗蚀层4覆盖的部分的第1铜层32(铜镀层3)除去(蚀刻工序)后，如图7(j)中所示，进行以形成有镍层6的导体电路50的至少一部分露出的方式在表面形成阻焊层7的阻焊层形成工序。 
然后，如图7(k)中所示，在形成有镍层6的导体电路50(电路图案)中，对于没有形成阻焊层7的部分，采用非电解镀金形成金层8(金层形成工序)。由此，以将形成有镍层6的导体电路50的上面和侧面覆盖的方式形成金层8。 
图8是放大表示金层8形成后的形成有镍层6的导体电路50的部分的截面构成的示意图。如图8中所示，该部分中，在形成于内层板1(未图示)的表面的绝缘层15上，依次层叠铜镀层3、第2铜层5和镍层6，以将这些的层叠结构的上面和侧面覆盖的方式形成由置换镀金被膜11和还原型的镀金被膜9形成的金层8。 
通过以上的工序，得到半导体芯片搭载用基板10，其具有在内层板1的两面隔着绝缘层15形成作为外层电路的导体电路50，而且在该导体电路50的必要部分形成了镍层6和金层8的构成。这样的半导体芯片搭载用基板10，形成有镍层6和金层8的导体电路50的部分能够作为引线接合用端子、焊料连接用端子发挥功能，能够用该部分进行与芯片部件等的连接。 
以上对本发明的优选的实施方式进行了说明，但根据上述的本发明的制造方法，即使在形成微细配线的情形下，也可以得到能够减少桥接的发生且获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板。根据本发明人等，获得这些效果的要因未必清楚，推测如下所述。 
(桥接) 
首先，目前为止，作为通过非电解镀镍容易发生桥接的要因，认为(1)配线间的蚀刻残渣、(2)采用非电解镀铜形成了铜配线时，在配线间残留的非电解镀铜用的Pd催化剂残渣、(3)进行非电解镀镍前的置换镀 Pd处理产生的Pd催化剂残渣、(4)利用作为非电解镀中的还原剂一般使用的次磷酸的氧化而产生的氢气等在复合作用。 
即，如果微细配线化发展、配线与配线之间的氢气浓度变高，则配线与配线的非电解镀镍反应的活性变高，因此在上述的(1)～(3)的残渣中容易析出非电解镀镍，其成为桥接的要因。此外，不存在(1)～(3)这样的残渣时，在非电解镀镍时通过配线与配线之间的氢气浓度升高，在该部分发生镍的还原，有时直接析出采用非电解镀镍的合金层，其成为桥接。 
此外，采用非电解镀镍在配线的侧面形成的镍被膜，由于氢气浓度的升高，配线的侧面的镀敷的活性上升，由此容易成为比配线的上面的非电解镀镍被膜厚的形状。特别地，配线间的距离越狭窄，该倾向越强，因此这也成为容易发生桥接的要因。 
在这里，对于以往的用于抑制桥接的前处理液、前处理方法或者非电解镀用催化剂，本发明人等如下所述考虑了不能抑制非电解镀镍处理后的桥接的发生的要因。 
即，以往的前处理液、前处理方法、非电解镀用催化剂液，认为使上述的(1)的蚀刻残渣、(2)的Pd催化剂残渣等非活化，或者使(3)的Pd催化剂残渣的量减少。但是，作为发生桥接的原因，也考虑了上述的(4)的氢气，但对于上述以往的前处理液、前处理方法、非电解镀用催化剂液，认为由于无法获得抑制该氢气吸附于配线间的树脂表面、其使非电解镀镍产生的直接的合金层析出的效果，因此不能充分地抑制桥接的发生。 
再有，通常即使对铜电路进行非电解镀金，也几乎不引起桥接的发生。对于非电解镀镍，一般使用次磷酸作为还原剂，但与其氧化相伴而产生氢气，由此配线附近的镀液的活性升高，其结果变得容易产生蚀刻残渣、非电解镀铜用的Pd催化剂残渣或者直接的镍的析出。 
与此相对，非电解镀金中使用次磷酸等通过氧化而产生氢气的物质作为还原剂的情形少，由于多使用抗坏血酸、脲系化合物、苯基系化合物等，因此认为在非电解镀金中几乎不引起氢气的产生，因此不发生桥接。 
此外，非电解镀镍液由于在80～95℃的高温下使用，因此析出速度快，成为例如0.2～0.3μm显影钟的析出速度，而非电解镀金液由于在60～80℃左右的温度下使用，因此成为0.005～0.03μm显影钟的析出速度，即使产生了氢气，活性也低。认为这样的析出速度的不同产生的活性的不同也成为左右桥接有无发生的要因。 
而本发明中，对于由铜形成的导体电路，在有抗蚀层存在的状态下进行电解镀镍，将抗蚀层除去后，进行了非电解镀金。也就是说，对于导体电路进行了电解镀镍，因此上述的(1)～(4)这样的事项均难以成为使桥接发生的要因。进而，由于是在导体电路以外的部分存在抗蚀层的状态，因此由此也大幅度地抑制桥接的发生。 
(焊料连接可靠性) 
如以往那样在铜电路上实施非电解镀镍/非电解镀金的情形下，如上述的非专利文献2中记载的那样，有时非电解镀镍层通过置换镀金反应而溶解，形成脆弱层。认为该脆弱层如下形成：一般应用的非电解镀镍是非电解镀镍-磷合金，对于其后的置换镀金反应，只有镍容易溶出，因此将磷浓缩而溶解残留，由此而形成。而且，由于这样的脆弱层的形成，焊料连接可靠性下降。 
而在如本发明那样对导体电路进行电解镀镍/非电解镀金的情形下，对于电解镀镍，能够使纯镍析出，因此对于其后的置换镀金反应，只是镍溶出，不产生非电解镀镍-磷合金的情形那样的脆弱层。因此，认为采用本发明中的电解镀镍/非电解镀金，能够获得极高的焊料连接可靠性。 
(引线接合性) 
在以往的非电解镀镍/非电解镀金的情形下，如上述的非专利文献2中记载的那样，显示出随着热处理，引线接合性显著下降。作为这样引线接合性下降的理由，认为来自非电解镀镍被膜的镍在镀金被膜的晶粒边界扩散，由此镍向镀金被膜的表面迁移，在该表面形成镍氧化物。而且认为，这样产生的镍氧化物妨碍金线和镀金被膜的粘接，招致引线接合性的下降。 
而本发明中，由于在导体电路上实施电解镀镍/非电解镀金，在电解镀镍中，能够形成与导体电路相反侧的表面的镍的结晶粒径的平均值为 0.25μm以上的镍层，由此与进行以往的非电解镀镍/非电解镀金的情形相比，获得优异的引线接合性。作为其理由，认为电解镀镍被膜中的镍的粒径与非电解镀镍被膜的粒径不同。 
即，一般应用的非电解镀镍如前所述是非电解镀镍-磷合金，形成无定形的被膜，与此相对，采用电解镀镍形成的被膜为结晶，因此，电解镀镍被膜与非电解镀镍被膜相比，镍的晶粒大。进而，一般在电解镀镍液中添加光泽剂，但本发明中，电解镀镍液中光泽剂少或者不添加光泽剂，所以，由此也能使镍的晶粒生长得大。 
其中，电解镀镍液的光泽剂有一次光泽剂和二次光泽剂这2种，一次光泽剂具有通过使被膜的结晶微细化而赋予光泽的作用，二次光泽剂具有将由一次光泽剂无法获得的将小伤添埋的作用，即具有赋予流平效果的作用。作为一次光泽剂，已知芳香族磺酸类(苯磺酸等)、芳香族磺酰胺类(对-甲苯磺酰胺等)、芳香族磺酰亚胺类(糖精等)，作为二次光泽剂，已知醛类(甲醛等)、烯丙基化合物、乙烯基化合物(烯丙基磺酸等)、炔属化合物(2-丁基-1，4-硫醇等)、腈类(乙基氰醇等)。而且，在电解镀镍液中特别是只添加一次光泽剂的情形多。 
此外，在电解镀镍被膜上析出非电解镀金被膜的情况下，非电解镀金被膜外延生长，因此镍的晶粒越大，金的晶粒越大，能够具有与电解镀镍后进行电解镀金的情形大致相同水平的的金的晶粒。因此，即使对这样形成的引线接合端子等进行热处理，由于金层抑制镍的扩散的效果高，认为能够发挥优异的引线接合性。 
再有，对相同粒径的电解镀镍进行非电解镀金或电解镀金的情形下，进行非电解镀金的一方倾向于金的粒径有若干减小。但是，本发明中，由于使用极力控制在电解镀镍液中的添加剂或者不添加添加剂的电解镀镍液，因此能够使电解镀镍被膜中的镍的粒径增大。因此，本发明中，在采用电解镀镍形成镍层6后，通过采用非电解镀金形成金层8，从而能够实现微细配线化，另一方面，由于确保金层8中的金的粒径较大，因此能够获得高引线接合性。 
以上对本发明涉及的半导体芯片搭载用基板及其制造方法的优选的实施方式进行了说明，但本发明并不一定限定于上述的实施方式，在不脱离其主旨的范围内可进行适当改变。 
例如，在上述的实施方式中，在第2铜层3(导体电路)的全部区域上采用电解镀镍形成了镍层6，但镍层6也可在第2铜层3上的规定位置部分地形成。具体地，形成了第2铜层3后，在该铜层3上的形成镍层6的部分以外形成抗蚀层(上部抗蚀层)，在镍层形成工序中，能够只在没有形成该上部抗蚀层的第2铜层3上形成镍层6。这种情况下，导体电路(第2铜层3)上的未形成焊料连接用端子、引线接合用端子的区域，没有被镍层6覆盖，与上部形成的阻焊层7直接相接。而且，阻焊层7与镍相比对于铜的密合性高的情形多，因此通过采取上述构成，能够提高阻焊层7的密合性，进一步改善可靠性。 
此外，在上述的实施方式中，对在内层板的两表面上形成外层导体电路的实例进行了说明，但未必限于此，例如可只在内层板的一方的表面侧形成外层导体电路。此外，可将上述得到的半导体芯片搭载用基板再用作内层板，反复进行同样的工序，从而制成多层的具有外装导体电路的多层板。 
实施例 
[实施例1] 
(半导体芯片搭载用基板的制造) 
(1a)内层板的准备 
首先，如图1(a)中所示，准备作为在绝缘基材的两面粘贴厚18μm的铜箔的厚0.2mm的玻璃布基材环氧覆铜层叠板的MCL-E-679(日立化成工业株式会社制、商品名)，通过蚀刻将其不需要的部位的铜箔除去，形成通孔，得到了在表面形成有内层电路的内层板(内层板1)。 
(1b)带有树脂的铜箔的层叠 
如图1(b)中所示，在内层板的两面，将在3μm厚的铜箔22涂布有胶粘剂(绝缘层21)的MCF-7000LX(日立化成工业株式会社制、商品名)在170℃、30kgf/cm2的条件下加热加压60分钟，进行层压。 
(1c)IVH的形成 
如图1(c)中所示，采用二氧化碳冲击激光打孔机L-500(住友重机械工业株式会社制、商品名)，从铜箔22上打出作为直径80μm的非贯通孔的IVH30。进而，将IVH30形成后的基板，在高锰酸钾65g/L和氢氧化钠40g/L的混合水溶液中在液温70℃下浸渍20分钟，进行了孔内的污物的除去。 
(1d)非电解镀铜 
如图1(d)中所示，将(1c)的工序后的基板在作为钯溶液的HS-202B(日立化成工业株式会社制、商品名)中在25℃下浸渍15分钟，向铜箔22表面赋予催化剂。然后，使用CUST-201(日立化成工业株式会社制、商品名)，在液温25℃、30分钟的条件下进行了非电解镀铜。由此在铜箔21上和IVH30内的表面形成了厚0.3μm的非电解镀铜层(铜镀层3)。 
(1e)电镀抗蚀层的形成 
如图1(e)中所示，将作为干膜光致抗蚀层的RY-3025(日立化成工业株式会社制、商品名)层压于非电解镀铜层的表面，借助将应进行电解镀铜的部位掩蔽的光掩模对光致抗蚀层用紫外线曝光后，进行显影，形成了电镀抗蚀层(抗蚀层4)。 
(1f)电解镀铜 
如图1(f)中所示，使用硫酸铜浴，在液温25℃、电流密度1.0A/dm2的条件下，在铜镀层3上进行电解镀铜以得到20μm左右的厚度，形成了具有电路导体宽/电路导体间隔(L/S)＝35/35μm的图案形状的第2铜层5。此外，在与形成了该图案形状的面相反侧的面，以形成焊料球连接用的焊区(ランド)径600μm的衬垫的方式，形成了电解镀铜被膜(第2铜层5)。 
(1g)电解镀镍 
如图2(g)中所示，使用不含光泽剂的下述组成的电解镀镍液，在液温55℃、电流密度1.5A/dm2的条件下，在电解镀铜层上进行电解镀镍以得到3μm左右的厚度，形成了电解镀镍被膜(镍层6)。 
电解镀镍液(瓦特浴)的组成 
硫酸镍：240g/L 
氯化镍：45g/L 
硼酸：30g/L 
表面活性剂：3ml/L 
(日本高纯度化学株式会社制、商品名：ピツト防止剂#62) 
pH：4 
(1h)电镀抗蚀层的剥离 
如图2(h)中所示，使用作为抗蚀层剥离液的HTO(Nichigo-Morton株式会社制、商品名)，进行了电镀抗蚀层的除去。 
(1i)蚀刻 
如图2(i)中所示，使用硫酸20g/L、过氧化氢10g/L的组成的蚀刻液作为主成分，通过蚀刻将被电镀抗蚀层覆盖的部分的铜(铜箔21和铜镀层3)除去。 
(1j)阻焊层的形成 
如图2(j)中所示，在蚀刻后的基板的上侧的表面采用辊式涂布机涂布感光性的阻焊层“PSR-4000AUS5”(太阳油墨制造株式会社制、商品名)，以使固化后的厚度为40μm。接着，进行曝光·显影，在导体电路上的所需的场所形成了具有开口部的阻焊层7。此外，为了在下侧的表面形成焊料球连接用的衬垫，在焊区径600μm的铜衬垫的上部形成了具有500μm的开口径的阻焊层7。 
(1k)非电解镀金 
如图2(k)中所示，将阻焊层7形成后的基板在作为置换镀金液的HGS-100(日立化成工业株式会社、商品名)中在85℃下浸渍2分钟，进而水洗1分钟。其次，在作为还原型的镀金液的HGS-2000(日立化成工业株式会社制、商品名)中在70℃下浸渍45分钟，进而水洗5分钟，形成了非电解镀金被膜(金层8)。采用置换镀金和还原型的镀金得到的非电解镀金被膜的膜厚合计为0.5μm。再有，本实施例和以下的实施例、比较例中，镍层、钯层和金层的膜厚使用荧光X射线膜厚计SFT9500(SIINanoTechnology株式会社制、商品名)加以测定。 
这样，得到了图2(k)中所示的、在上下面具有用金层8覆盖的端子部分的半导体芯片搭载用基板。该半导体芯片搭载用基板中，上侧的端 子部分与引线接合连接用的端子相当，下侧的端子部分与焊料连接用的端子相当。半导体芯片搭载用基板各自具有1000个这些端子(以下的实施例、比较例也同样)。 
(特性评价) 
(1)微细配线形成性 
对于上述得到的半导体芯片搭载用基板，按照下述标准对非电解镀金后的微细配线形成性进行了评价。将得到的结果示于表1。 
A：没有形成桥接，在端子部分良好地形成了镀敷被膜，电路导体间隔为25μm以上。 
B：在端子部分的外周，镀层部分地溢出析出，电路导体间隔为20μm以上且小于25μm。 
C：在端子部分的外周，镀层部分地溢出析出，电路导体间隔为15μm以上且小于20μm。 
D：在端子部分的外周，镀层部分地溢出析出，电路导体间隔为5μm以上且小于15μm。 
E：在端子部分的外周，镀层部分地溢出析出，电路导体间隔小于5μm。 
(2)引线接合性 
对于上述得到的半导体芯片搭载用基板。按照下述的标准对连接端子的引线接合性(引线接合连接性)进行了评价。 
即，对于与实施例1对应的多个半导体芯片搭载用基板，在150℃下分别实施3、10、50、100和200小时的热处理，在各热处理时间经过的时刻进行了引线接合。引线接合是使用线径28μm的金线，在1000个部位的引线接合连接用的端子全部进行。作为引线接合装置，使用UTC200-Super2(株式会社新川、商品名)，条件为接合温度(加热块温度)：165℃、接合载荷：70gf、超声波功率：90PLS、超声波时间：25ms。 
然后，引线接合后，使用接合测试机(Dage公司制、商品名：BT2400PC)，拉伸金线，进行测定直至从端子脱落的强度的金线拉伸试验，基于下述标准，对于引线接合连接可靠性，对每个端子分别评价。将得到的结果示于表1。 
A：线拉伸强度的平均值为10g以上 
B：线拉伸强度的平均值为8g以上且小于10g 
C：线拉伸强度的平均值为3g以上且小于8g 
D：线拉伸强度的平均值小于3g 
(3)焊料连接可靠性 
对于上述得到的半导体芯片搭载用基板，根据下述的标准对连接端子的焊料连接可靠性进行了评价。 
即，在回流炉中使 的Sn-3.0Ag-0.5Cu焊料球连接于半导体芯片搭载用基板中的1000个部位的焊料连接端子后(峰值温度252℃)，使用抗冲击性高速接合测试仪4000HS(デイジ公司制商品名)，在约200mm/秒的条件下进行了焊料球的剪切(剪断)试验(放置时间0h)。此外，准备多个通过回流使焊料球连接的半导体芯片搭载用基板，分别在150℃下放置了100、300、1000小时后，对于这些也同样地进行了焊料球的剪切(剪断)试验。 
焊料连接可靠性的评价标准如下所述，基于该标准，对每个端子进行了评价。将得到的结果示于表1。 
A：在1000处全部的焊料用连接端子中发现了焊料球内的剪断导致的破坏。 
B：确认焊料球内的剪断导致的破坏以外的模式导致的破坏为1处以上且10处以下。 
C：确认焊料球内的剪断导致的破坏以外的模式导致的破坏为11处以上且100处以下。 
D：确认焊料球内的剪断导致的破坏以外的模式导致的破坏为101处以上。 
(4)镍向金层表面的扩散 
为了考察镍向半导体芯片搭载用基板的端子部分中的金层8的扩散状态，进行了以下的试验。即，对于多个半导体芯片搭载用基板，分别在150℃下进行了50、100、200小时的热处理后，使用X射线光电子分光装置AXIS 165型(岛沣制作所社制商品名)，进行金层表面的元素分析，求出在金层表面存在的元素的种类及其比例。将得到的结果示于表2。 
(5)镍层/金层的结晶粒径 
为了考察端子部分中的镍层6和金层8各自中的镍和金的结晶粒径，使用聚束离子束加工观察装置(FIB：Focused Ion Beam System、(株)日立制作所制FB-2000A型)对端子部分进行加工，使用在FIB中并设的扫描离子显微镜(SIM：Scanning Ion Microscope(以下简写为FIB/SIM))进行了观察。将得到的结果示于图9。图9中，Au表示金层，Ni表示镍层(对于图10～14也同样)。 
此外，采用电子束后方散射(Electron Backscatter Diffraction；EBSD)法(以下简写为EBSD)测定与金层8相接的镍层6，求出平均粒径。再有，作为SEM装置，使用SU6600(日立制作所制商品名)，作为EBSP测定·解析系统，使用OIM(Orientation Imaging Macrograph、解析软件名“OIMAnalysis”)(TSL公司制商品名)。平均粒径是以15μm宽对与金层8相接的镍层6的截面进行测定，算出每一个晶粒的截面积，求出其平均，将换算为圆时的直径作为平均粒径。再有，采用EBSD观察电路导体宽35μm的中央部。将通过该观察得到的、镍层6中的金层8侧的表面处的镍的结晶粒径的平均值示于表3。 
(6)阻焊层的粘接性 
通过进行PCT(Pressure Cooker Test)试验来对导体电路和阻焊层的粘接性进行了评价。即，在上述(1j)的工序中，以将形成了1000处焊区径600μm的焊料球连接用的衬垫的导体电路全部覆盖的方式，形成无开口部的阻焊层7，将其作为试验样品。对于该试验样品，进行了在121℃/100％RH/2.3atm的条件下处理96小时的吸湿(PCT)处理。处理后，目视观察在焊料球连接用的衬垫的上部是否产生了鼓胀，对阻焊层相对于导体电路的粘接性进行了评价。将得到的结果示于表1。再有，表中的评价结果基于以下的标准。 
A：无鼓胀的发生 
B：鼓胀在1～30处发生 
C：鼓胀在31～100处发生 
D：鼓胀在100处以上发生 
[实施例2] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1g)的工序后，将镍层6形成后的基板在液温25℃的作为置换镀钯液的SA-100(日立化成工业株式会社制、商品名)中浸渍2分钟，进行1分钟的水洗，进而在作为还原型镀钯液的パレツト(小岛化学药品株式会社制、商品名)中，在70℃下浸渍1分钟，使0.1μm的还原型镀钯被膜(钯层)析出。然后，进行了实施例1中的(1h)～(1j)的工序后，对于(1k)的工序，通过在HGS-100(日立化成工业株式会社、商品名)中在85℃下浸渍10分钟来进行该工序中的置换镀金，除此之外同样地进行，得到了半导体芯片搭载用基板。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地对镍在金层表面的扩散状态进行了评价。将得到的结果示于表2。 
[实施例3] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1g)的工序后，在镍层6的表面，使用作为电解镀钯液的パラブライトSST-L(日本高纯度化学株式会社、商品名)，在60℃、1A/dm2下进行40秒的电解镀钯，使厚度0.2μm的镀钯被膜(钯层)析出。然后，进行了实施例1中的(1h)～(1j)的工序后，对于(1k)的工序，通过在HGS-100(日立化成工业株式会社、商品名)中在85℃下浸渍10分钟来进行该工序中的置换镀金，除此之外同样地进行，得到了半导体芯片搭载用基板。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地，对镍在金层表面的扩散状态进行了评价。将得到的结果示于表2。 
[实施例4] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1g)的工序后，在镍层6的表面，使用作为触击电解镀金液的アシドストライク(日本高纯度化学株式会社、商品名)，在40℃、2A/dm2下进行20秒的触击电解镀金。然后，同样地进行实施例1中的(1h)～(1j)的工序。接着，将阻焊层7形成后的基板在作为还原型的镀金液的HGS-2000(日立化成工业株式会社制、商品名)中在70℃下浸渍45分钟，再水洗5分钟，在采用触击电解镀金形成的金层上又形成了金层。由此得到了半导体芯片搭载用基板。采用触击电解镀金和还原型的镀金形成的金层的膜厚合计为0.5μm。 
(特性评价) 
对得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地对镍在金层表面的扩散状态进行了评价。将得到的结果示于表2。 
[实施例5] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1g)的工序后，在镍层6的表面，使用作为电解镀钯液的パラブライトSST-L(日本高纯度化学株式会社、商品名)，在60℃、1A/dm2下进行40秒的电解镀钯，使厚度0.2μm的镀钯被膜(钯层)析出。接着，在该镀钯被膜的表面，使用作为触击电解镀金液的アシドストライク(日本高纯度化学株式会社、商品名)，在40℃、2A/dm2下进行了20秒的触击电解镀金。然后，进行了实施例1中的(1h)～(1j)的工序。然后，将阻焊层7形成后的基板在70℃下在作为还原型的镀金液的HGS-2000(日立化成工业株式会社制、商品名)中浸渍45分钟，再水洗5分钟，在采用触击电解镀金形成的金层上又形成了金层。由此得到了半导体芯片搭载用基板。采用触击电解镀金和还原型的镀金形成的金层的膜厚合计为0.5μm。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得 到的结果示于表1。此外，与实施例1同样地对镍在金层表面的扩散状态进行了评价。将得到的结果示于表2。 
[实施例6] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1j)的工序后，进行了如下工序：将阻焊层7形成后的基板在液温25℃的作为置换镀钯液的SA-100(日立化成工业株式会社制、商品名)中浸渍2分钟后，进行水洗1分钟，接下来在作为还原型镀钯液的パレツト(小岛化学药品株式会社制、商品名)中在70℃下浸渍1分钟，使还原型镀钯被膜析出0.1μm，从而在镍层6上形成钯层。然后，对于(1k)的工序，通过在HGS-100(日立化成工业株式会社、商品名)中在85℃下浸渍10分钟来进行该工序中的置换镀金，除此之外同样地进行，得到了半导体芯片搭载用基板。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地对镍在金层表面的扩散状态进行了评价。将得到的结果示于表2。 
[实施例7] 
(半导体芯片搭载用基板的制造) 
在(1g)的工序中，使用含有光泽剂(一次光泽剂)的下述组成的电解镀镍液，在液温55℃、电流密度1.5A/dm2的条件下，在第2铜层5上进行电解镀镍以得到3μm左右的厚度，在第2铜层5上形成了镍层6，除此之外与实施例1同样地得到了半导体芯片搭载用基板。 
电解镀镍液的组成 
硫酸镍：240g/L 
氯化镍：45g/L 
硼酸：30g/L 
表面活性剂：3ml/L 
(日本高纯度化学株式会社制、商品名：ピツト防止剂#62) 
糖精(光泽剂)：0.1g/L 
pH：4 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地，对镍在金被膜表面的扩散状态进行了评价。将得到的结果示于表2。进而，对于镍层6和金层8各自中的镍和金的结晶粒径，与实施例1同样地使用FIB/SIM进行了观察。将得到的结果示于图10。进而，与实施例1同样地，采用EBSD对与金层8相接的镍层6表面的结晶粒径进行了测定。将得到的结果示于表3。 
[实施例8] 
(半导体芯片搭载用基板的制造) 
在(1g)的工序中，使用含有光泽剂(一次光泽剂)的下述组成的电解镀镍液，在液温55℃、电流密度1.5A/dm2的条件下，在第2铜层5上进行电解镀镍以得到3μm左右的厚度，在第2铜层5上形成了镍层6，除此之外与实施例1同样地得到了半导体芯片搭载用基板。 
电解镀镍液的组成 
硫酸镍：240g/L 
氯化镍：45g/L 
硼酸：30g/L 
表面活性剂：3ml/L 
(日本高纯度化学株式会社制、商品名：ピツト防止剂#62) 
糖精(光泽剂)：0.3g/L 
pH：4 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。与实施例1同样地对镍在金被膜表面的扩散状态进行了评价。将得到的结果示于表2。此外，对于镍层6和金层8各自中的镍和金的结晶粒径，与实施例1同样地采用FIB/SIM进行了观察。将得到 的结果示于图11。进而，与实施例1同样地，采用EBSD对与金层8相接的镍层6表面的结晶粒径进行了测定。将得到的结果示于表3。 
[实施例9] 
(半导体芯片搭载用基板的制造) 
(2a)内层板的准备 
如图6(a)中所示，使用作为在绝缘基材的两面粘贴了厚18μm的铜箔的厚0.2mm的玻璃布基材环氧覆铜层叠板的MCL-E-679(日立化成工业株式会社制、商品名)，通过蚀刻将其不要的部位的铜箔除去，形成通孔，制作了形成有内层电路的内层板1。 
(2b)组合膜的层叠 
如图6(b)中所示，在170℃、30kgf/cm2的条件下在内层板1的两面将热固化性绝缘树脂膜ABF-45H(味之素株式会社制、商品名)加热加压60分钟进行层压，形成了组合膜15。 
(2c)IVH的形成 
如图6(c)中所示，采用二氧化碳冲击激光打孔机L-500(住友重机械工业株式会社制、商品名)，从组合膜15上开出作为直径80μm的非贯通孔的IVH30。进而，在高锰酸钾65g/L和氢氧化钠40g/L的混合水溶液中，将IVH30形成后的基板在液温70℃下浸渍20分钟，进行孔内的污物的除去。 
(2d)：非电解镀铜 
如图6(d)中所示，将(2c)的工序后的基板在作为钯溶液的HS-202B(日立化成工业株式会社制、商品名)中在25℃下浸渍15分钟，对组合膜15的表面和IVH30内的表面赋予催化剂后，使用CUST-201(日立化成工业株式会社制、商品名)，在液温25℃、30分钟的条件下进行了非电解镀铜。由此在组合膜15上和IVH30内的表面形成了厚0.3μm的铜镀层3。 
(2e)电镀抗蚀层的形成 
如图6(e)中所示，将作为干膜光致抗蚀层的RY-3025(日立化成工业株式会社制、商品名)层压于铜镀层3的表面，介由将应进行电解镀 铜的部位掩蔽的光掩模，对光致抗蚀层用紫外线曝光后显影，形成了电镀抗蚀层4。 
(2f)电解镀铜 
如图6(f)中所示，使用硫酸铜浴，在液温25℃、电流密度1.0A/dm2的条件下，在铜镀层3上进行电解镀铜以得到20μm左右的厚度，形成了具有电路导体宽/电路导体间隔(L/S)＝35/35μm的图案形状的第2铜层5。此外，在与形成了该图案形状的面相反侧的面，以形成焊料球连接用的焊区径600μm的衬垫的方式形成了第2铜层5。 
(2g)电解镀镍 
如图7(g)中所示，使用具有下述组成的不含光泽剂的电解镀镍液，在液温55℃、电流密度1.5A/dm2的条件下在第2铜层5上进行电解镀镍以得到3μm左右的厚度，在第2铜层5上形成了镍层6。 
电解镀镍液(瓦特浴)的组成 
硫酸镍：240g/L 
氯化镍：45g/L 
硼酸：30g/L 
表面活性剂：3ml/L 
(日本高纯度化学株式会社制、商品名：ピツト防止剂#62) 
pH：4 
(2h)电镀抗蚀层的剥离 
如图7(h)中所示，使用作为抗蚀层剥离液的HTO(Nichigo-Morton株式会社制、商品名)，进行了电镀抗蚀层4的除去。 
(2i)蚀刻 
如图7(i)中所示，使用硫酸20g/L、过氧化氢10g/L的组成的蚀刻液作为主成分，通过蚀刻将被电镀抗蚀层4覆盖的部分的铜(铜镀层3)除去。 
(2j)阻焊层的形成 
如图7(j)中所示，在蚀刻后的基板的上侧的表面使用辊式涂布机涂布感光性的阻焊层“PSR-4000AUS5”(太阳油墨制造株式会社制、商品名)，使固化后的厚度为40μm。接着，通过进行露光·显影，在导体电路上的所需的场所形成了具有开口部的阻焊层7。此外，为了在下侧的表面形成焊料球连接用的衬垫，在焊区径600μm的铜衬垫的上部形成了具有500μm的开口径的阻焊层7。 
(2k)非电解镀金 
如图7(k)中所示，使阻焊层7形成后的基板在作为置换镀金液的HGS-100(日立化成工业株式会社、商品名)中在85℃下浸渍2分钟，进而水洗1分钟。其次，在作为还原型的镀金液的HGS-2000(日立化成工业株式会社制、商品名)中在70℃下浸渍45分钟，进而水洗5分钟。采用置换镀金和还原型的镀金得到的金层8的膜厚合计为0.5μm。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。 
[实施例10] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1g)的工序后，在镍层6的表面，使用作为电解镀钯液的パラブライトSST-L(日本高纯度化学株式会社、商品名)，在60℃、1A/dm2下进行40秒的电解镀钯，使0.2μm厚的镀钯被膜(钯层)析出。然后，进行了实施例1中的(1h)～(1j)的工序后，在作为还原型镀钯液的パレツト(小岛化学药品株式会社、商品名)中在70℃下浸渍1分钟，使还原型镀钯被膜(钯层)析出0.1μm。然后，对于实施例1中的(1k)的工序，通过在HGS-100(日立化成工业株式会社、商品名)中在85℃下浸渍10分钟来进行该工序中的置换镀金，除此之外同样地进行，得到了半导体芯片搭载用基板。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地对镍向金层表面的扩散状态进行了评价。将得到的结果示于表2。 
[比较例1] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1f)的工序后，不进行(1g)(电解镀镍)的工序，进行了(1h)～(1j)的工序。 
其次，将阻焊层形成后的基板在作为镀敷活化处理液的SA-100(日立化成工业株式会社制、商品名)中，在25℃下浸渍处理5分钟，水洗1分钟后，在作为非电解镀镍液的镍PS-100(日立化成工业株式会社制、商品名)中在85℃下浸渍处理12分钟，水洗1分钟。由此，在第2铜层上形成了3μm的非电解镀镍被膜。 
然后，将非电解镀镍被膜形成后的基板在作为置换镀金液的HGS-100(日立化成工业株式会社制、商品名)中，在85℃下浸渍处理10分钟，水洗1分钟后，在作为还原型的镀金液的HGS-2000(日立化成工业株式会社制、商品名)中在70℃下浸渍45分钟，水洗5分钟。由此得到了半导体芯片搭载用基板。采用置换镀金和还原型的镀金得到的金层的膜厚合计为0.5μm。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地对镍向金层表面的扩散状态进行了评价。将得到的结果示于表2。此外，对于镍层和金层各自中的镍和金的结晶粒径，与实施例1同样地采用FIB/SIM进行了观察。将得到的结果示于图12。此外，与实施例1同样地采用EBSD测定了与金层相接的镍层表面的结晶粒径。将得到的结果示于表3。 
(比较例2) 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1f)的工序后，不进行(1g)(电解镀镍)的工序，进行了(1h)～(1j)的工序。 
接着，将阻焊层7形成后的基板，在作为镀敷活化处理液的下述组成的置换镀钯液中浸渍5分钟后，进行水洗和干燥，在第2铜层上形成了置换镀钯被膜。 
置换镀钯液的组成 
作为氯化钯(Pd)：100mg/L 
氯化铵：10g/L 
pH：2(用盐酸进行调节) 
其次，将采用置换镀钯液处理后的基板浸渍于下述组成的处理液后，进行了水洗和干燥。 
处理液的组成 
硫代硫酸钾：50g/L 
pH调节剂：柠檬酸钠 
pH：6 
然后，将上述处理后的基板在作为非电解镀镍液的镍PS-100(日立化成工业株式会社制、商品名)中，在85℃下浸渍处理12分钟后，水洗1分钟。由此在镀钯被膜上形成了3μm的非电解镀镍被膜。接着，将该基板在作为置换镀金液的HGS-100(日立化成工业株式会社制、商品名)中，在85℃下浸渍处理10分钟，水洗1分钟后，在作为还原型的镀金液的HGS-2000(日立化成工业株式会社制、商品名)中，在70℃下浸渍45分钟，水洗5分钟。由此得到了半导体芯片搭载用基板。采用置换镀金和还原型的镀金得到的金层的膜厚合计为0.5μm。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地，采用EBSD测定了与金层相接的镍层表面的结晶粒径。将得到的结果示于表3。 
[比较例3] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1f)的工序后，不进行(1g)(电解镀镍)的工序，进行了(1h)～(1j)的工序。 
接着，在作为镀敷活化处理液的下述组成的置换镀钯液中浸渍5分钟后，进行水洗、干燥，在第2铜层上形成了置换镀钯被膜。 
置换镀钯液的组成 
盐酸(35％)：70ml/L 
作为氯化钯(Pd)：50mg/L 
次磷酸：100mg/L 
酸性度：约0.8N 
其次，将采用置换镀钯液处理后的基板，在作为非电解镀镍液的镍PS-100(日立化成工业株式会社制、商品名)中在85℃下浸渍处理12分钟，水洗1分钟。由此，在镀钯被膜上形成了3μm的非电解镀镍被膜。接着，将该基板在作为置换镀金液的HGS-100(日立化成工业株式会社制、商品名)中在85℃下浸渍处理10分钟，水洗1分钟后，在作为还原型的镀金液的HGS-2000(日立化成工业株式会社制、商品名)中，在70℃下浸渍45分钟，水洗5分钟。由此得到了半导体芯片搭载用基板。采用置换镀金和还原型的镀金得到的金层的膜厚合计为0.5μm。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地采用EBSD测定与金层相接的镍层表面的结晶粒径。将得到的结果示于表3。 
[比较例4] 
(半导体芯片搭载用基板的制造) 
在(1g)的工序中，使用含有光泽剂(一次光泽剂)的下述组成的电解镀镍液，在液温55℃、电流密度1.5A/dm2的条件下，在第2铜层上进行电解镀镍以得到3μm左右的厚度，在第2铜层上形成了镍层，除此之外与实施例1同样地得到了半导体芯片搭载用基板。 
电解镀镍液的组成 
硫酸镍：240g/L 
氯化镍：45g/L 
硼酸：30g/L 
表面活性剂：3ml/L 
(日本高纯度化学株式会社制、商品名：ピツト防止剂#62) 
糖精(光泽剂)：2g/L 
pH：4 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地对镍向金层表面的扩散状态进行了评价。将得到的结果示于表2。进而，对于镍层和金层各自中的镍和金的结晶粒径，与实施例1同样地采用FIB/SIM观察。将得到的结果示于图13。进而，采用EBSD测定了与金层相接的镍层的结晶粒径。将得到的结果示于表3。 
[比较例5] 
(半导体芯片搭载用基板的制造) 
进行了实施例1中的(1a)～(1f)的工序后，不进行(1g)(电解镀镍)的工序，进行了(1h)～(1j)的工序。 
其次，将阻焊层形成后的基板在作为镀敷活化处理液的SA-100(日立化成工业株式会社制、商品名)中在25℃下浸渍处理5分钟，水洗1分钟。接着，在作为非电解镀镍液的镍PS-100(日立化成工业株式会社制、商品名)中在85℃下浸渍处理12分钟，水洗1分钟。由此在第2铜层上形成了3μm的非电解镀镍被膜。 
然后，在非电解镀镍被膜上，使用作为触击电解镀金液的アシドストライク(日本高纯度化学株式会社、商品名)，在40℃、2A/dm2下进行了20秒的触击电解镀金。进而，使用作为电解镀金液的テペレジスト(日本高纯度化学株式会社、商品名)，在70℃、0.3A/dm2下进行了4分钟电解镀金。由此得到了半导体芯片搭载用基板。采用触击电解镀金和电解镀金形成的金层的膜厚合计为0.5μm。 
(特性评价) 
对于得到的半导体芯片搭载用基板，与实施例1同样地对微细配线形成性、引线接合性、焊料连接可靠性和阻焊层的粘接性进行了评价。将得到的结果示于表1。此外，与实施例1同样地对镍向金层表面的扩散状态进行了评价。将得到的结果示于表2。进而，对于非电解镀镍被膜和金层各自的镍和金的结晶粒径，与实施例1同样地采用FIB/SIM进行了观察。 将得到的结果示于图14。进而，与实施例1同样地，采用EBSD测定了与金层相接的非电解镀镍被膜表面的结晶粒径。将得到的结果示于表3。 
[表2] 
[表3] 
    最外表面的Ni的结晶粒径(μm)
  实施例1   1.8
  实施例7   1
  实施例8   0.25
  比较例1   不能测定(由于为无定形)
  比较例2   不能测定(由于为无定形)
  比较例3   不能测定(由于为无定形)
  比较例4   0.1
  比较例5   不能测定(由于为无定形)
由表1确认，根据实施例1～10，与比较例1～5相比，即使作为微细配线也无桥接的形成，除了获得优异的微细配线形成性以外，还获得良好的引线接合性和焊料连接可靠性。特别地，由表1和表2确认：随着铜、镍向金层的表面扩散，引线接合性下降。此外，由表3确认：实施例1、7和8中，镍层6的金层8侧表面中的镍的结晶粒径变得比较大。 
此外，如图9、10和11中所示，在实施例1、7和8中，通过不含有光泽剂或者光泽剂的量受控的电解镀镍后进行非电解镀金而形成的镍层6/金层8，由FIB/SIM观察结果确认到镍层6中的镍的晶粒的粒径大，而且金层中的金的晶粒的粒径也大。此外，在实施例1的情形下，50小时的热处理后的金层8中的镍的存在量少，为3.2at％，引线接合性良好。 
与其相比，例如，如图12或14中所示，比较例1或5中即使在非电解镀镍后进行非电解镀金，非电解镀金被膜中的镍的粒径也没有变得足够大，金层中的金的粒径也没有变大。而且，在比较例5的情形下，50小时的热处理后的金层表面的镍的存在量变大，为12.5at％，引线接合性下降。如此可以明确：通过电解镀镍形成的镍层中的镍的粒径对其上部形成的金层中的金的粒径给予大的影响，而且对引线接合性也给予影响。 
如上所述，确认了根据本发明的方法，能够得到不会发生桥接且引线接合性和焊料连接可靠性优异的半导体芯片搭载用基板。 
附图标记的说明 
1...内层板、2...带有树脂的铜箔、3...铜镀层、4...抗蚀层(电镀抗蚀层)、5...第2铜层、6...镍层、7...阻焊层、8...金层、9...还原型的镀金被膜、11...置换镀金被膜、13...金属层、15...绝缘层、21...绝缘层、22...铜箔、30...IVH、32...第1铜层、50...导体电路、100...内层用基板、102...内层电路、104...内层用通孔、110...层叠体、120...层叠体。 

Claims (14)

1.一种半导体芯片搭载用基板的制造方法，其具有：
抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的所述第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层以一部分与所述内层电路连接的方式相隔绝缘层设置在所述内层板上；
导体电路形成工序，其通过电解镀铜在所述第1铜层上的应成为所述导体电路的部分形成第2铜层，得到由所述第1铜层和所述第2铜层形成的所述导体电路；
镍层形成工序，其通过电解镀镍在所述导体电路上的至少一部分，形成与所述导体电路相反侧的面中的结晶粒径的平均值为0.25μm以上的镍层；
抗蚀层除去工序，其将所述抗蚀层除去；
蚀刻工序，其通过蚀刻将由所述抗蚀层覆盖的部分的所述第1铜层除去；和
金层形成工序，其通过非电解镀金在形成有所述镍层的所述导体电路上的至少一部分形成金层。
2.如权利要求1所述的半导体芯片搭载用基板的制造方法，其中，
在所述蚀刻工序后、所述金层形成工序前，具有以形成有所述镍层的所述导体电路的至少一部分露出的方式在表面形成阻焊层的阻焊层形成工序。
3.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
在所述抗蚀层形成工序中，
以所述绝缘层与所述内层板侧相向的方式，在所述内层板上层叠以树脂为主成分的绝缘层和铜箔经层叠而成的带有树脂的铜箔，
以所述内层电路的一部分露出的方式，在层叠于所述内层板上的所述带有树脂的铜箔上形成通孔，
以将所述铜箔和所述通孔内覆盖的方式，通过非电解镀铜形成铜镀层，得到了具有由所述铜箔和所述铜镀层形成且一部分与所述内层电路连接的所述第1铜层的所述层叠体后，
在所述层叠体中的所述第1铜层上，除了应成为所述导体电路的部分以外形成所述抗蚀层。
4.如权利要求3所述的半导体芯片搭载用基板的制造方法，其特征在于，
所述带有树脂的铜箔中的所述铜箔的厚度为5μm以下。
5.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
在所述抗蚀层形成工序中，
在表面具有内层电路的内层板上层叠不具有导电性的膜而形成绝缘层，
以所述内层电路的一部分露出的方式，在层叠于所述内层板上的所述绝缘层形成通孔，
以将所述绝缘层和所述通孔内覆盖的方式，通过非电解镀铜形成铜镀层，得到了具有由所述铜镀层形成且一部分与所述内层电路连接的所述第1铜层的所述层叠体后，
在所述层叠体中的所述第1铜层上，除了应成为所述导体电路的部分以外形成所述抗蚀层。
6.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
在所述导体电路形成工序后、所述镍层形成工序前，具有以所述导体电路的一部分露出的方式还形成覆盖所述抗蚀层和所述导体电路的上部抗蚀层的上部抗蚀层形成工序，
在所述镍层形成工序中，在从所述上部抗蚀层露出的部分的所述导体电路上形成所述镍层，
所述抗蚀层除去工序中，将所述抗蚀层和所述上部抗蚀层两者除去。
7.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
在所述镍层形成工序后、所述金层形成工序前，具有通过非电解镀或电镀在所述镍层上形成由选自钴、钯、铂、金中的至少一种金属形成的金属层的金属层形成工序。
8.如权利要求2所述的半导体芯片搭载用基板的制造方法，其中，
在所述阻焊层形成工序后、所述金层形成工序前，具有通过非电解镀钯在从所述阻焊层露出的形成有所述镍层的所述导体电路上形成钯层的金属层形成工序。
9.如权利要求8所述的半导体芯片搭载用基板的制造方法，其中，
在所述金属层形成工序中，通过在进行了置换镀钯后，进行还原型的镀钯，从而形成所述钯层。
10.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
在所述金层形成工序中，使用含还原剂的非电解镀金液进行所述非电解镀金，作为所述还原剂，使用通过氧化不产生氢气的还原剂。
11.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
在所述金层形成工序中，通过在进行了置换镀金后，进行还原型的镀金，从而形成所述金层。
12.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
所述金层的厚度为0.005μm以上。
13.如权利要求1或2所述的半导体芯片搭载用基板的制造方法，其中，
所述导体电路的至少一部分是焊料连接用端子或引线接合用端子。
14.一种半导体芯片搭载用基板，其采用如权利要求1～13中任一项所述的半导体芯片搭载用基板的制造方法得到。
CN201080039774.5A 2009-09-07 2010-09-06 半导体芯片搭载用基板及其制造方法 Expired - Fee Related CN102576693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-205856 2009-09-07
JP2009205856A JP5428667B2 (ja) 2009-09-07 2009-09-07 半導体チップ搭載用基板の製造方法
PCT/JP2010/065229 WO2011027884A1 (ja) 2009-09-07 2010-09-06 半導体チップ搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102576693A CN102576693A (zh) 2012-07-11
CN102576693B true CN102576693B (zh) 2014-11-12

Family

ID=43649417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080039774.5A Expired - Fee Related CN102576693B (zh) 2009-09-07 2010-09-06 半导体芯片搭载用基板及其制造方法

Country Status (6)

Country Link
US (1) US8997341B2 (zh)
JP (1) JP5428667B2 (zh)
KR (1) KR101368034B1 (zh)
CN (1) CN102576693B (zh)
TW (1) TWI471954B (zh)
WO (1) WO2011027884A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
JP5764381B2 (ja) * 2011-05-09 2015-08-19 新光電気工業株式会社 配線基板の検査方法、配線基板の製造方法
JP2013089913A (ja) * 2011-10-21 2013-05-13 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) * 2012-02-29 2016-06-22 日立化成株式会社 半導体チップ搭載用基板及びその製造方法
US9368469B2 (en) * 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
US20140106179A1 (en) * 2012-10-17 2014-04-17 Raytheon Company Plating design and process for improved hermeticity and thermal conductivity of gold-germanium solder joints
CN103794515B (zh) * 2012-10-30 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
US9642275B2 (en) * 2012-12-25 2017-05-02 Mitsubishi Materials Corporation Power module
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US8932474B1 (en) * 2013-03-05 2015-01-13 Eastman Kodak Company Imprinted multi-layer micro structure method
KR101469683B1 (ko) * 2013-05-31 2014-12-05 주식회사 불스원신소재 무전해 및 전해 연속 공정에 의해 제조된 구리 및 니켈 도금 탄소 섬유를 이용한 전자파 차폐 복합재의 제조 방법 및 전자파 차폐 복합재
DE102013211640A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung
JP2015050249A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置の製造方法
JP6493952B2 (ja) * 2014-08-26 2019-04-03 大口マテリアル株式会社 リードフレーム及びその製造方法
WO2016068153A1 (ja) * 2014-10-30 2016-05-06 住友金属鉱山株式会社 導電性基板の製造方法
JP6634849B2 (ja) * 2015-05-15 2020-01-22 日立化成株式会社 無電解めっき方法及び配線板の製造方法
CN205726641U (zh) * 2016-01-04 2016-11-23 奥特斯(中国)有限公司 具有不同面层的部件载体及含有该部件载体的电子设备
JP6651271B2 (ja) * 2017-02-15 2020-02-19 三菱電機株式会社 半導体素子及びその製造方法
CN108738240A (zh) * 2017-04-19 2018-11-02 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制备方法
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
EP3868185A4 (en) * 2018-10-16 2022-08-03 Averatek Corporation METHOD FOR MANUFACTURING AN INTEGRATED MICROCHIP DIRECTLY CONNECTED TO A PRINTED CIRCUIT BOARD
JP6572376B1 (ja) 2018-11-30 2019-09-11 上村工業株式会社 無電解めっき浴
US11264314B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
TWI715261B (zh) * 2019-10-23 2021-01-01 強茂股份有限公司 晶片尺寸封裝結構及其製作方法
US11049781B1 (en) 2020-02-13 2021-06-29 Panjit International Inc. Chip-scale package device
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
TWI780972B (zh) 2021-11-02 2022-10-11 頎邦科技股份有限公司 半導體裝置之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460131A (zh) * 2000-09-18 2003-12-03 日立化成工业株式会社 非电解镀金液及非电解镀金方法
CN1842254A (zh) * 2005-03-29 2006-10-04 日立电线株式会社 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
CN101356642A (zh) * 2006-01-27 2009-01-28 揖斐电株式会社 印刷线路板及其印刷线路板的制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
JPH03283556A (ja) 1990-03-30 1991-12-13 Hitachi Cable Ltd １ｃ用リードフレーム
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JP3447463B2 (ja) 1996-03-05 2003-09-16 株式会社ジャパンエナジー 無電解ニッケルめっき用前処理液および前処理方法
WO1998027798A1 (fr) * 1996-12-19 1998-06-25 Ibiden Co., Ltd. Carte a circuit imprime et procede de fabrication
JPH10242203A (ja) 1997-02-25 1998-09-11 Matsushita Electric Works Ltd 回路基板及びその製造方法
JPH11124680A (ja) 1997-10-21 1999-05-11 Ebara Udylite Kk 無電解めっき用触媒液
WO1999031293A1 (en) 1997-12-18 1999-06-24 Japan Energy Corporation Pretreating fluid and method of pretreatment for electroless nickel plating
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP3968554B2 (ja) 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP4391671B2 (ja) 2000-06-30 2009-12-24 イビデン株式会社 電子部品搭載用基板及びその製造方法
JP2002111188A (ja) 2000-10-04 2002-04-12 Kyocera Corp 配線基板
DE60234281D1 (de) * 2001-03-14 2009-12-17 Ibiden Co Ltd Mehrschichtige Leiterplatte
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
JP2003051658A (ja) 2001-08-03 2003-02-21 Hitachi Ltd 電子モジュールおよびその製造方法
JP2003258161A (ja) 2002-03-05 2003-09-12 Mitsui Chemicals Inc 電子部品実装用配線基板
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
TW200721932A (en) * 2004-01-30 2007-06-01 Hitachi Chemical Co Ltd Adhesion assisting agent-bearing metal foil, printed wiring board, and production method of printed wiring board
JP2006024902A (ja) 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
EP1951012B1 (en) * 2004-07-23 2011-07-20 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring board including electroplating
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP4705448B2 (ja) * 2005-09-29 2011-06-22 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
JP2008109087A (ja) * 2006-09-28 2008-05-08 Hitachi Chem Co Ltd 半導体チップ搭載用基板及び前処理液
JP4117016B1 (ja) 2007-08-15 2008-07-09 小島化学薬品株式会社 無電解パラジウムめっき液
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
JP5573429B2 (ja) 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460131A (zh) * 2000-09-18 2003-12-03 日立化成工业株式会社 非电解镀金液及非电解镀金方法
CN1842254A (zh) * 2005-03-29 2006-10-04 日立电线株式会社 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
CN101356642A (zh) * 2006-01-27 2009-01-28 揖斐电株式会社 印刷线路板及其印刷线路板的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-96007A 2007.04.12 *

Also Published As

Publication number Publication date
US20120234584A1 (en) 2012-09-20
WO2011027884A1 (ja) 2011-03-10
KR20120055719A (ko) 2012-05-31
JP5428667B2 (ja) 2014-02-26
TW201126619A (en) 2011-08-01
TWI471954B (zh) 2015-02-01
US8997341B2 (en) 2015-04-07
JP2011060824A (ja) 2011-03-24
CN102576693A (zh) 2012-07-11
KR101368034B1 (ko) 2014-02-26

Similar Documents

Publication Publication Date Title
CN102576693B (zh) 半导体芯片搭载用基板及其制造方法
TWI403240B (zh) 製造電流載體之方法及該方法之用途
TWI445843B (zh) Copper surface treatment and copper
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
US7830667B2 (en) Flexible wiring substrate and method for producing the same
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
CN102893709A (zh) 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置
CN102768960B (zh) 封装结构及其制作方法
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
CN103531485B (zh) 基板结构的制作方法
CN102316668A (zh) 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
KR100557528B1 (ko) 리지드 플렉시블 인쇄회로기판의 금도금 방법
CN114126244B (zh) 一种基于激光直写曝光的pcb生产方法
JP2011258597A (ja) 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
ARVIN et al. Wire Bond Substrates
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
KR100789183B1 (ko) 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Japan's Tokyo within Chiyoda pill yidingmu 9 No. 2

Applicant after: Hitachi Chemical Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Chemical Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HITACHI CHEMICAL CO. LTD. TO: HITACHI CHEMICAL CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141112

Termination date: 20170906