JP6651271B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP6651271B2
JP6651271B2 JP2018568136A JP2018568136A JP6651271B2 JP 6651271 B2 JP6651271 B2 JP 6651271B2 JP 2018568136 A JP2018568136 A JP 2018568136A JP 2018568136 A JP2018568136 A JP 2018568136A JP 6651271 B2 JP6651271 B2 JP 6651271B2
Authority
JP
Japan
Prior art keywords
electroless
plating layer
electrode
nickel
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018568136A
Other languages
English (en)
Other versions
JPWO2018150971A1 (ja
Inventor
砂本　昌利
昌利 砂本
上野　隆二
隆二 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018150971A1 publication Critical patent/JPWO2018150971A1/ja
Application granted granted Critical
Publication of JP6651271B2 publication Critical patent/JP6651271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/22—Roughening, e.g. by etching
    • C23C18/26—Roughening, e.g. by etching using organic liquids
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1675—Process conditions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1675—Process conditions
    • C23C18/1683—Control of electrolyte composition, e.g. measurement, adjustment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体素子及びその製造方法に関する。詳細には、本発明は、表裏導通型の半導体素子、特に、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ダイオードなどに代表される電力変換用のパワー半導体素子及びその製造方法に関する。
従来、表裏導通型の半導体素子をモジュールに実装する場合、半導体素子の裏側電極が基板等に半田付けされ、半導体素子の表側電極がワイヤボンディングされてきた。しかしながら、近年、製造時間短縮及び材料費削減の観点から、半導体素子の表側電極に金属電極を直接半田付けする実装方法が用いられることが多くなっている。半導体素子の表側電極はアルミニウム又はアルミニウム合金から一般に形成されているため、半田付けを行うためには、半導体素子の表側電極上にニッケル膜、金膜などを形成することが必要とされる。
ニッケル膜は、半田付け時に錫系の半田と反応して減少するため、ニッケル膜を数μｍレベルで厚膜化する必要がある。しかしながら、蒸着又はスパッタのような真空成膜方式を用いる場合、通常、最大で１．０μｍ程度の厚さしか得られない。また、無理にニッケル膜を厚膜化しようとすると、製造コストが上昇してしまう。そこで、低コストで高速且つ厚膜化が可能な成膜方法として、めっき技術が注目されている。
めっき技術としては、アルミニウム又はアルミニウム合金から形成される電極（以下「Ａｌ電極」と略す）表面にのみ選択的にめっき層を形成することができる無電解めっき法がある。無電解めっき法としては、パラジウム触媒法及びジンケート法が一般に利用されている。
パラジウム触媒法は、Ａｌ電極の表面にパラジウムを触媒核として析出させ、無電解めっき層を形成する。パラジウム法は、Ａｌ電極のエッチング量が少なく、無電解めっき層の表面の平滑性が良好である一方、パラジウムが貴金属であるため、製造コストが上昇する。
また、ジンケート法は、Ａｌ電極の表面において亜鉛をＡｌと置換させることで触媒核として析出させ、無電解めっき層を形成する。この方法に用いられるジンケート液は安価であるため、広く採用されつつある。
実際、特許文献１には、半導体素子のＡｌ電極の表面に選択的にニッケルめっき層及び金めっき層をジンケート法によって形成することが提案されている。
特開２００５−５１０８４号公報
表裏導通型の半導体素子をモジュールに実装する場合、常温で基板に半田を載せ、その上に半導体素子をさらに載せた後、リフロー炉で加熱することにより、半導体素子の裏側電極が基板に半田付けされる。このとき、半田中のフラックス、電極に形成されためっき膜に含まれた水素又は水分などが気体として生じる。これらの気体が半田内部に残存したままになると空孔（ボイド）となる。半田内部の空孔は、電気伝導又は熱伝導を阻害するため、半導体素子の動作不良が生じる原因となる。半田内部の空孔を除去するためには、半田付け時に半導体素子に微振動などを与える必要があるけれども、複数の半導体素子を基板上に実装する場合、複雑な装置が必要となる上、生産性も低下する。
本発明は、上記のような問題を解決するためになされたものであり、半田付けによって実装する際に、半田内部に空孔が発生することを抑制することが可能な半導体素子及びその製造方法を提供することを目的とする。
本発明者らは、上記のような問題を解決すべく鋭意研究した結果、無電解めっき層の表面に凹部を形成することより、半田内部に発生する空孔の原因となる気体を外部に排出させ易くし得ることを見出し、本発明を完成するに至った。
すなわち、本発明は、表側電極及び裏側電極を有する表裏導通型基板の少なくとも片側の電極上に無電解めっき層が形成された半導体素子であって、前記少なくとも片側の電極の表面が平坦であり、前記無電解めっき層が、前記少なくとも片側の電極上に形成された無電解ニッケルリンめっき層と、前記無電解ニッケルリンめっき層上に形成された無電解金めっき層とを有し、半田接合される面であり且つその表面に凹部が形成されていることを特徴とする半導体素子である。
また、本発明は、表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、前記少なくとも片側の電極上に無電解ニッケルリンめっき層を形成する際に、無電解ニッケルリンめっき液のニッケル濃度、ｐＨ、温度及び攪拌速度からなる群から選択される少なくとも１つを増大させながら無電解ニッケルリンめっき処理を行なうことを特徴とする半導体素子の製造方法である。
また、本発明は、表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、前記少なくとも片側の電極上に無電解ニッケルリンめっき層を形成する際に、揺動速度及び揺動幅の少なくとも１つを変化させながら無電解ニッケルリンめっき処理を行なうことを特徴とする半導体素子の製造方法である。
また、本発明は、表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、前記少なくとも片側の電極上に無電解ニッケルリンめっき層を形成した後、前記無電解ニッケルリンめっき層の表面をエッチング処理することを特徴とする半導体素子の製造方法である。
さらに、本発明は、表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、前記無電解金めっき層を形成する際に、無電解金めっき液の金濃度を増加させながら無電解金めっき処理を行なうことを特徴とする半導体素子の製造方法である。
本発明によれば、半田付けによって実装する際に、半田内部に空孔が発生することを抑制することが可能な半導体素子及びその製造方法を提供することを目的とする。
実施の形態１の半導体素子の概略断面図である。 実施の形態１の半導体素子の概略平面図である。 実施の形態１の半導体素子を放熱基板及び外部端子に半田で接合した後の半導体素子の概略断面図である。 実施の形態２の半導体素子の概略断面図である。 実施の形態５の半導体素子の概略断面図である。
以下、本発明の半導体素子及びその製造方法の好適な実施の形態につき図面を用いて説明する。
実施の形態１．
図１は、本実施の形態の半導体素子の概略断面図である。図２は、本実施の形態の半導体素子の概略平面図である。
図１及び図２において、本実施の形態の半導体素子１は、表裏導通型基板２と、表裏導通型基板２の一方の主面（表面）に形成された表側電極３ａと、表裏導通型基板２の他方の主面（裏面）に形成された裏側電極３ｂと、表側電極３ａ及び裏側電極３ｂ上に形成された無電解めっき層４とを含む。無電解めっき層４は、表側電極３ａ及び裏側電極３ｂ上に形成された無電解ニッケルリンめっき層５と、無電解ニッケルリンめっき層５上に形成された無電解金めっき層６とを有し、且つその表面に複数の凹部７が形成されている。また、無電解めっき層４が形成されていない表側電極３ａ上には保護膜８が設けられている。
ここで、本明細書において「凹部７」とは、無電解めっき層４の最表面に対して凹みを有する部分を意味する。
表裏導通型基板２としては、特に限定されず、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板などの当該技術分野において公知の半導体基板を用いることができる。表裏導通型基板２は、拡散層（図示していない）を有しており、ＰＮジャンクション、ゲート電極などの半導体素子１の動作を司る機能を備えている。
表側電極３ａ及び裏側電極３ｂとしては、特に限定されず、アルミニウム又はアルミニウム合金などの当該技術分野において公知の材料から形成することができる。
アルミニウム合金としては、特に限定されないが、アルミニウムよりも貴な元素を含有することが好ましい。アルミニウムよりも貴な元素を含有させることにより、ジンケート法によって無電解ニッケルリンめっきを行う際に、当該元素の周囲に存在するアルミニウムから電子が流れ易くなるため、アルミニウムの溶解が促進される。そして、アルミニウムが溶解した部分に亜鉛が集中して析出し、無電解ニッケルリンめっき層５の形成の起点となる亜鉛の析出量が多くなるため、無電解ニッケルリンめっき層５が形成され易くなる。
アルミニウムよりも貴な元素としては、特に限定されないが、例えば、鉄、ニッケル、錫、鉛、ケイ素、銅、銀、金、タングステン、コバルト、白金、パラジウム、イリジウム、ロジウムなどが挙げられる。これらの元素の中でも、銅、ケイ素、鉄、ニッケル、銀、金が好ましい。また、これらの元素は、単独又は２種以上を組み合わせて用いることができる。
アルミニウム合金中のアルミニウムよりも貴な元素の含有量は、特に限定されないが、好ましくは５質量％以下、より好ましくは０．０５質量％以上３質量％以下、さらに好ましくは０．１質量％以上２質量％以下である。
表側電極３ａの厚さは、特に限定されないが、一般的に１μｍ以上８μｍ以下、好ましくは２μｍ以上７μｍ以下、より好ましくは３μｍ以上６μｍ以下である。表側電極３ａの表面には、ＰＮジャンクション、ゲート電極などの半導体素子１の動作を司る機能を有する内部電極によって凹凸が生じることがある。表側電極３ａの表面を平坦化するため、スパッタ法などでアルミニウム又はアルミニウム合金からなる表側電極３ａを形成した後、アルミニウム又はアルミニウム合金を融点近傍まで加熱して溶融させることが好ましい。無電解ニッケルリンめっき層５が形成される表側電極３ａの表面の平坦度は、Ｒａ値で好ましくは０．００５μｍ以上０．１５μｍ以下であり、より好ましくは０．０１μｍ以上０．０３μｍ以下である。
ここで、本明細書において「平坦度」とは、表面触針式の表面粗さ計又は表面触針式の段差計によって測定した値とする。
裏側電極３ｂの厚さは、特に限定されないが、一般的に０．１μｍ以上４μｍ以下、好ましくは０．５μｍ以上３μｍ以下、より好ましくは０．８μｍ以上２μｍ以下である。無電解ニッケルリンめっき層５が形成される裏側電極３ｂの表面の平坦度は、Ｒａ値で好ましくは０．００５μｍ以上０．１５μｍ以下であり、より好ましくは０．０１μｍ以上０．０３μｍ以下である。
表側電極３ａ及び裏側電極３ｂ上に形成される無電解ニッケルリンめっき層５は、特に限定されず、各種組成のものを用いることができる。また、無電解ニッケルリンめっき層５は、単一組成の無電解ニッケルリンめっき層５であり得るが、ニッケル濃度が異なる複数の無電解ニッケルリンめっき層５であってもよい。例えば、無電解ニッケルリンめっき層５は、ニッケル濃度が異なる２つ以上の層とすることができる。
無電解ニッケルリンめっき層５中のニッケル濃度は、特に限定されないが、一般に８５質量％以上、好ましくは８８質量％以上９９質量％以下、より好ましくは９０質量％以上９８質量％以下である。
表側電極３ａ及び裏側電極３ｂ上に形成される無電解ニッケルリンめっき層５の厚さは、特に限定されないが、一般的に２μｍ以上１０μｍ以下、好ましくは３μｍ以上９μｍ以下、より好ましくは４μｍ以上８μｍ以下である。
無電解ニッケルリンめっき層５上に形成される無電解金めっき層６の厚さは、特に限定されないが、一般に０．１μｍ以下、好ましくは０．０１μｍ以上０．０８μｍ以下、より好ましくは０．０１５μｍ以上０．０５μｍ以下である。
無電解めっき層４の表面に形成された凹部７の形状としては、特に限定されず、各種形状であり得る。この凹部７を上方から見た時の形状は円であることが好ましい。円の直径は小さい方が好ましく、具体的には、円の平均直径が好ましくは０．０５μｍ以下であり、より好ましくは０．００８μｍ以上０．０１５μｍ以下である。凹部７の密度は、無電解めっき層４の表面の面積１００μｍ2当たり、好ましくは１０個以上１００個以下であり、より好ましくは１５個以上５０個以下である。なお、これらの結果は、実験的に得られたものである。無電解めっき層４の表面に形成された凹部７は、半田付けの際に発生した気体を外部に排出し易くする観点から、深さ（高低差）が、好ましくは０．０５μｍ以上１．５μｍ以下、より好ましくは０．１μｍ以上１．３μｍ以下である。凹部７の深さが０．０５μｍ未満であると、半田付けの際に発生した気体を外部に排出し難くなることがある。一方、凹部７の深さが１．５μｍを超えると、半田付けがし難くなることがある。
ここで、本明細書において「凹部７の深さ」とは、無電解めっき層４の最表面に対する凹部７の最底部の深さを意味する。
保護膜８としては、特に限定されず、当該技術分野において公知のものを用いることができる。保護膜８の例としては、耐熱性に優れた、ポリイミド、シリコンなどを含むガラス系の膜が挙げられる。
上記のような構造を有する半導体素子１は、無電解めっき層４の表面に凹部７を形成する工程を除き、当該技術分野において公知の方法に準じて行うことができる。
無電解めっき層４の表面に凹部７を形成する方法としては、特に限定されないが、無電解ニッケルリンめっき層５の表面に凹部７が形成されるように各種めっき処理の条件を調整したり、ニッケル濃度の高い無電解ニッケルリンめっき層５を部分的に形成した後、その部分を金めっきで置換して優先的に除去したり、あるいは、無電解ニッケルリンめっき層５を形成した後、機械的手段又は化学的手段によって無電解ニッケルリンめっき層５に凹部７を形成したりすればよい。機械的手段としてはニードルなどを用いた機械的加工など、化学的手段としてはエッチング処理などが挙げられる。
エッチング処理は、無電解ニッケルリンめっき層５をエッチング液と接触させればよい。
エッチング液としては、無電解ニッケルリンめっき層５をエッチングし得るものであれば特に限定されず、当該技術分野において公知のものを用いることができる。エッチング液の例としては、硝酸、塩酸、ギ酸、シュウ酸などの酸を含む溶液が挙げられる。その中でも、ギ酸又はシュウ酸などのカルボン酸を含むエッチング液は、無電解ニッケルリンめっき層５の厚さを低下させ難く、且つ凹部７を形成し易いため好ましい。
エッチング液中の酸の濃度は、使用する酸に応じて適宜設定すればよいが、一般に１０質量％以上３０質量％以下、好ましくは１５質量％以上２５質量％以下である。
エッチング処理の際のエッチング液の温度及びエッチング時間は、使用するエッチング液に応じて適宜設定すればよい。
その他の工程は、一般に、次のようにして行われる。
まず、表裏導通型基板２に表側電極３ａ及び裏側電極３ｂを形成する。表裏導通型基板２に表側電極３ａ及び裏側電極３ｂを形成する方法としては、特に限定されず、当該技術分野において公知の方法に準じて行なうことができる。
次に、表側電極３ａ及び裏側電極３ｂの両方に対して同時に無電解ニッケルリンめっき層５及び無電解金めっき層６を順次形成する。このプロセスは、一般に、プラズマクリーニング工程、脱脂工程、酸洗い工程、第１ジンケート処理工程、ジンケート剥離工程、第２ジンケート処理工程、無電解ニッケルリンめっき処理工程、及び無電解金めっき処理工程によって行われる。各工程の間は、十分な水洗を行い、前工程の処理液又は残渣が次工程に持ち込まれないようにするべきである。
プラズマクリーニング工程では、表裏導通型基板２に形成された表側電極３ａ及び裏側電極３ｂをプラズマクリーニングする。プラズマクリーニングは、表側電極３ａ及び裏側電極３ｂに強固に付着した有機物残渣、窒化物又は酸化物をプラズマで酸化分解するなどによって除去し、表側電極３ａ及び裏側電極３ｂと、めっきの前処理液又はめっき液との反応性を確保するために行われる。プラズマクリーニングは、表側電極３ａ及び裏側電極３ｂの両方に対して行われるが、表側電極３ａを重点的に行うことが好ましい。また、プラズマクリーニングの順番としては、特に限定されないが、裏側電極３ｂをプラズマクリーニングした後に、表側電極３ａをプラズマクリーニングすることが好ましい。その理由は、半導体素子１の表側には、表側電極３ａと共に有機物で構成された保護膜８が存在しており、この保護膜８の残渣が表側電極３ａに付着していることが多いためである。
脱脂工程では、表側電極３ａ及び裏側電極３ｂの脱脂を行う。脱脂は、表側電極３ａ及び裏側電極３ｂの表面に付着した軽度の有機物、油脂分、酸化膜を除去するために行われる。一般に、脱脂は、表側電極３ａ及び裏側電極３ｂに対してエッチング力が強いアルカリ性の薬液を用いて行われる。脱脂工程により、油脂分は鹸化される。また、鹸化されない物質については、アルカリ可溶の物質が当該薬液に溶解し、アルカリ可溶でない物質が表側電極３ａ及び裏側電極３ｂのエッチングによってリフトオフされる。
酸洗い工程では、表側電極３ａ及び裏側電極３ｂを酸洗いする。酸洗いは、表側電極３ａ及び裏側電極３ｂの表面を中和すると共にエッチングによって荒らし、後工程における処理液の反応性を高め、めっきの付着力を向上させるために行われる。
第１ジンケート処理工程では、表側電極３ａ及び裏側電極３ｂをジンケート処理する。
ここで、ジンケート処理とは、表側電極３ａ及び裏側電極３ｂの表面をエッチングして酸化膜を除去しつつ亜鉛の皮膜を形成する処理である。一般的には、亜鉛が溶解した水溶液（ジンケート処理液）に、表側電極３ａ及び裏側電極３ｂを浸漬すると、表側電極３ａ及び裏側電極３ｂを構成するアルミニウム又はアルミニウム合金よりも亜鉛の方が、標準酸化還元電位が貴であるため、アルミニウムがイオンとして溶解する。このとき生じた電子により、亜鉛イオンが表側電極３ａ及び裏側電極３ｂの表面で電子を受け取り、表側電極３ａ及び裏側電極３ｂの表面に亜鉛の皮膜が形成される。
ジンケート剥離工程では、表面に亜鉛の皮膜が形成された表側電極３ａ及び裏側電極３ｂを硝酸に浸漬し、亜鉛を溶解させる。
第２ジンケート処理工程では、ジンケート剥離工程によって得られた表側電極３ａ及び裏側電極３ｂをジンケート処理液に再度浸漬する。これにより、アルミニウム及びその酸化膜を除去しつつ、表側電極３ａ及び裏側電極３ｂの表面に亜鉛の皮膜が形成される。
上記のジンケート剥離工程及び第２ジンケート処理工程を行う理由は、表側電極３ａ及び裏側電極３ｂの表面を平滑にするためである。なお、ジンケート処理工程及びジンケート剥離工程の繰り返しは、回数を増やすほど、表側電極３ａ及び裏側電極３ｂの表面が平滑になり、均一な無電解ニッケルリンめっき層５及び無電解金めっき層６が形成される。
ただし、表面平滑性と生産性とのバランスを考慮すると、ジンケート処理を２回行うことが好ましく、３回行うことがより好ましい。
無電解ニッケルリンめっき処理工程では、亜鉛の皮膜が形成された表側電極３ａ及び裏側電極３ｂを無電解ニッケルリンめっき液に浸漬することにより、無電解ニッケルリンめっき層５を形成する。
無電解ニッケルリンめっき液としては、特に限定されず、当該技術分野において公知のものを用いることができる。
無電解ニッケルリンめっき液のニッケル濃度は、特に限定されないが、一般に１．０ｇ／Ｌ以上１０．０ｇ／Ｌ以下、好ましくは２ｇ／Ｌ以上８．０ｇ／Ｌ以下、より好ましくは３ｇ／Ｌ以上６．０ｇ／Ｌ以下である。
無電解ニッケルリンめっき液の水素イオン濃度（ｐＨ)は、特に限定されないが、一般に４．０以上６．０以下、好ましくは４．５以上５．５以下である。
無電解ニッケルリンめっき処理を行う際、めっき効率の観点から、被めっき物を上下に揺動させてもよい。このときの揺動速度は、特に限定されないが、好ましくは１０ｍｍ／分以上５００ｍｍ／分以下、好ましくは３０ｍｍ／分以上４００ｍｍ／分以下、より好ましくは５０ｍｍ／分以上３００ｍｍ／分以下である。また、揺動幅も、特に限定されないが、一般に１０ｍｍ以上５００ｍｍ以下、好ましくは３０ｍｍ以上３００ｍｍ以下、より好ましくは５０ｍｍ以上２００ｍｍ以下である。
無電解ニッケルリンめっき液の温度は、無電解ニッケルリンめっき液の種類及びめっき条件などに応じて適宜設定すればよいが、一般に５０℃以上１００℃以下、好ましくは６０℃以上９５℃以下、より好ましくは７０℃以上９０℃以下である。
めっき時間は、めっき条件及び無電解ニッケルリンめっき層５の厚さなどに応じて適宜設定すればよいが、一般に５分以上６０分以下、好ましくは１０分以上５０分以下、より好ましくは１５分以上４０分以下である。
亜鉛の皮膜が形成された表側電極３ａ及び裏側電極３ｂを無電解ニッケルリンめっき液に浸漬すると、最初は、亜鉛の方がニッケルよりも標準酸化還元電位が卑であるため、表側電極３ａ及び裏側電極３ｂ上にニッケルが析出する。続いて、表面がニッケルで覆われると、無電解ニッケルリンめっき液中に含まれる還元剤の作用によって、自触媒的にニッケルが析出する。この自触媒的析出時には、還元剤（次亜リン酸）の成分がめっき膜に取り込まれるため、合金としての無電解ニッケルリンめっき層５が形成される。また、還元剤の濃度が高いと、無電解ニッケルリンめっき層５は非晶となる。また、無電解ニッケルリンめっき処理中には常に水素ガスが発生し続けるため、無電解ニッケルリンめっき層５中には水素が吸蔵される。
無電解金めっき処理工程では、無電解ニッケルリンめっき層５を形成した表側電極３ａ及び裏側電極３ｂを無電解金めっき処理することにより、無電解金めっき層６を形成する。無電解金めっき処理は、一般的に置換型と呼ばれる方法によって行われる。置換型の無電解金めっき処理は、無電解金めっき液中に含まれる錯化剤の作用により、無電解ニッケルリンめっき層５のニッケルと金が置換することで行われる。
無電解金めっき液としては、特に限定されず、当該技術分野において公知のものを用いることができる。無電解金めっき液中の金濃度は、特に限定されないが、一般に１．０ｇ／Ｌ以上５ｇ／Ｌ以下、好ましくは１．２ｇ／Ｌ以上４ｇ／Ｌ以下、より好ましくは１．５ｇ／Ｌ以上３ｇ／Ｌ以下である。
無電解金めっき液のｐＨは、特に限定されないが、一般に６．０以上７．０以下である。
無電解金めっき液の温度は、無電解金めっき液の種類及びめっき条件などに応じて適宜設定すればよいが、一般に５０℃以上１００℃以下、好ましくは７０℃以上１００℃以下、より好ましくは８０℃以上９５℃以下である。
めっき時間は、めっき条件及び無電解金めっき層６の厚さなどに応じて適宜設定すればよいが、一般に５分以上６０分以下、好ましくは１０分以上５０分以下、より好ましくは１５分以上４０分以下である。
なお、無電解金めっき処理は、無電解ニッケルリンめっき層５の表面が金で被覆されてしまうと反応が停止するため、無電解金めっき層６を厚くすることは難しい。したがって、形成される無電解金めっき層６の厚さは最大で０．０８μｍ、一般的に０．０５μｍ程度である。ただし、半田付け用として利用する場合は、無電解金めっき層６の厚さは、上記の値でも小さすぎるということはない。
図３は、上記した半導体素子１の無電解めっき層４を、放熱基板１０及び外部端子１１と半田９で接合した後の半導体素子の概略断面図である。半田９は、特に限定されず、当該技術分野において公知の半田、例えば、錫銀銅半田を用いることができる。半田の厚さは、０．１μｍ以上５μｍ以下が好ましく、１μｍ以上３μｍ以下がより好ましい。放熱基板１０であり、当該技術分野において公知のものを用いることができる。外部端子１１は、電気抵抗が低く安価な金属であることが好ましく、銅又は銅合金からなるものがより好ましい。
このように上記のような構造を有する半導体素子１は、無電解めっき層４の表面に凹部７が形成されているため、半田付けによって半導体素子１をモジュールに実装する際に発生した気体が凹部７によって外部に排出され易くなり、半田内部に空孔が発生することを抑制することができる。
実施の形態２．
実施の形態２では、実施の形態１の半導体素子１の製造に適した方法を説明する。
本実施の形態の製造方法の基本的な工程は、実施の形態１の製造方法と同一であるため、相違点のみ説明する。
無電解金めっき処理では、無電解ニッケルリンめっき層５中のニッケルが無電解金めっき液に溶解し、ニッケルと金との置換によって無電解金めっき層６が形成される。このとき、無電解ニッケルリンめっき層５中のニッケルの溶解量は、無電解ニッケルリンめっき層５のニッケル濃度が高いほど大きくなる。そして、無電解ニッケルリンめっき層５中のニッケルの溶解量が多いほど、無電解ニッケルリンめっき層５の表面に凹部７が形成され易くなる。
無電解ニッケルリンめっき層５のニッケル濃度を高めるためには、無電解ニッケルリンめっき処理の条件を調整すればよい。具体的には、無電解ニッケルリンめっき層５のニッケル濃度は、無電解ニッケルリンめっき処理に用いる無電解ニッケルリンめっき液のニッケル濃度、水素イオン濃度（ｐＨ)、温度、攪拌速度などの各種条件によって調整することができる。例えば、無電解ニッケルリンめっき液のニッケル濃度、水素イオン濃度（ｐＨ)、温度、攪拌速度を高くすることにより、無電解ニッケルリンめっき層５のニッケル濃度を高めることができる。
そこで、本実施の形態の半導体素子１の製造方法では、表側電極３ａ及び裏側電極３ｂ上にジンケート法を用いて無電解ニッケルリンめっき層５を形成する際に、無電解ニッケルリンめっき液のニッケル濃度、ｐＨ、温度及び攪拌速度からなる群から選択される少なくとも１つを増大させながら無電解ニッケルリンめっき処理を行なう。
ここで、本実施の形態の半導体素子１の製造方法において、無電解ニッケルリンめっき液のニッケル濃度、ｐＨ、温度及び攪拌速度からなる群から選択される少なくとも１つの条件を、無電解ニッケルリンめっき処理の途中で１回増大させることによって製造した半導体素子１の概略断面図を図４に示す。この半導体素子１では、ニッケル濃度が異なる二層構造を有する無電解ニッケルリンめっき層５が形成されており、無電解金めっき層６側の無電解ニッケルリンめっき層５のニッケル濃度が、表側電極３ａ及び裏側電極３ｂ側の無電解ニッケルリンめっき層５のニッケル濃度よりも高い。なお、図４では、理解し易くする観点から二層構造を明確に区別したが、二層が接する付近の領域では、ニッケル濃度が表側電極３ａ及び裏側電極３ｂ側から無電解金めっき層６側に向かって順次高くなっているため、二層の区別が明確でないことがある点に留意すべきである。
無電解金めっき層６側の無電解ニッケルリンめっき層５のニッケル濃度としては、特に限定されないが、好ましくは９４質量％以上９９質量％以下、より好ましくは９５質量％以上９８質量％以下である。
また、表側電極３ａ及び裏側電極３ｂ側の無電解ニッケルリンめっき層５のニッケル濃度としては、特に限定されないが、好ましくは９０質量％以上９４質量％未満、より好ましくは９１質量％以上９３質量％未満である。
無電解金めっき層６側の無電解ニッケルリンめっき層５の厚さとしては、特に限定されないが、好ましくは２．０μｍ以上７．０μｍ以下、より好ましくは２．５μｍ以上６．０μｍ以下である。
また、表側電極３ａ及び裏側電極３ｂ側の無電解ニッケルリンめっき層５の厚さとしては、特に限定されないが、好ましくは１．５μｍ以上７．０μｍ以下、より好ましくは２．０μｍ以上６．０μｍ以下である。
図４の構造を有する半導体素子１を製造する場合、例えば、表側電極３ａ及び裏側電極３ｂ側の無電解ニッケルリンめっき層５を形成するために、無電解ニッケルリンめっき液のニッケル濃度を４．０ｇ／Ｌ以上５．０ｇ／Ｌ以下、ｐＨを４．０以上５．０以下に調整しつつ、無電解金めっき層６側の無電解ニッケルリンめっき層５を形成するために、無電解ニッケルリンめっき液のニッケル濃度を５．０ｇ／Ｌ以上６．０ｇ／Ｌ以下、ｐＨを５．０以上６．０以下に調整すればよい。
本実施の形態の半導体素子１の製造方法によれば、無電解ニッケルリンめっき処理に用いる無電解ニッケルリンめっき液のニッケル濃度、水素イオン濃度（ｐＨ)、温度、攪拌速度などの各種条件を制御することによってニッケル濃度が高い無電解ニッケルリンめっき層５を表面に形成し、無電解金めっき処理を行う際に無電解ニッケルリンめっき層５の表面に凹部７を形成することができため、無電解ニッケルリンめっき層５の表面に凹部７を形成する工程（例えば、機械的手段又は化学的手段による処理工程）を別途設ける必要がない。
実施の形態３．
実施の形態３では、実施の形態１の半導体素子１の製造に適した方法を説明する。
本実施の形態の製造方法の基本的な工程は、実施の形態１の製造方法と同一であるため、相違点のみ説明する。
無電解ニッケルリンめっき処理中は水素ガスが発生するため、析出した無電解ニッケルリンめっき層５の表面に水素ガスの気泡が付着する。この水素ガスの気泡は、微視的にみると、無電解ニッケルリンめっき層５の析出効率を低下させるため、水素ガスの気泡が付着した部分は、水素ガスの気泡が付着していない部分に比べて、形成される無電解ニッケルリンめっき層５の厚さが低下し易くなる。
上記のような観点に鑑み、本実施の形態の半導体素子１の製造方法では、表側電極３ａ及び裏側電極３ｂ上にジンケート法を用いて無電解ニッケルリンめっき層５を形成する際に、揺動速度及び揺動幅の少なくとも１つを変化させながら無電解ニッケルリンめっき処理を行なう。
このように揺動速度及び揺動幅の少なくとも１つを変化させることにより、無電解ニッケルリンめっき層５の析出量を制御することができるため、無電解ニッケルリンめっき層５の表面に凹部７が形成され易くなる。
本実施の形態の半導体素子１を製造する場合、例えば、無電解ニッケルリンめっき処理の途中で揺動速度及び揺動幅の少なくとも１つを１回以上変化させればよい。例えば、揺動のオンオフを繰返すことによって揺動速度及び揺動幅を変化させてもよい。このとき、揺動の停止（オフ）時間が長すぎる場合、表側電極３ａ及び裏側電極３ｂに対する無電解ニッケルリンめっき層５の密着性が低下し、無電解ニッケルリンめっき層５が剥がれ易くなることがある。したがって、側電極３ａ及び裏側電極３ｂに対する無電解ニッケルリンめっき層５の密着性を確保する観点から、揺動の停止（オフ）時間を、好ましくは３分未満、より好ましくは２分以下、さらに好ましくは１分以下とすることが適切である。
揺動速度の変化量としては、特に限定されないが、一般に５０ｍｍ／分以上５００ｍｍ／分以下、好ましくは１００ｍｍ／分４００ｍｍ／分以下、より好ましくは２００ｍｍ／分以上３００ｍｍ／分以下である。また、揺動幅の変化量としては、特に限定されないが、一般に１０ｍｍ以上３００ｍｍ以下、好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは５０ｍｍ以上１００ｍｍ以下である。
本実施の形態の半導体素子１の製造方法によれば、無電解ニッケルリンめっき処理時の揺動速度及び揺動幅の少なくとも１つを制御することによって無電解ニッケルリンめっき層５の表面に凹部７を形成することができるため、無電解ニッケルリンめっき層５の表面に凹部７を形成する工程（例えば、機械的手段又は化学的手段による処理工程）を別途設ける必要がない。
実施の形態４．
実施の形態４では、実施の形態１の半導体素子１の製造に適した方法を説明する。
本実施の形態の製造方法の基本的な工程は、実施の形態１の製造方法と同一であるため、相違点のみ説明する。
無電解金めっき処理では、無電解ニッケルリンめっき層５中のニッケルが無電解金めっき液に溶解し、ニッケルと金との置換によって無電解金めっき層６が形成される。そのため、無電解金めっき液の金濃度を制御しながら無電解金めっき処理を行うことにより、無電解ニッケルリンめっき層５のエッチング処理と無電解金めっき層６の形成とを無電解金めっき処理によって行うことができる。
上記のような観点に鑑み、本実施の形態の半導体素子１の製造方法では、無電解金めっき層６を形成する際に、無電解金めっき液の金濃度を増加させながら無電解金めっき処理を行なう。例えば、金濃度が異なる２種類の無電解金めっき液を用い、金濃度が低い一方の無電解金めっき液を用いて無電解金めっき処理を行った後、金濃度が高い他方の無電解金めっき液を用いて無電解金めっき処理を行なえばよい。金濃度が低い一方の無電解金めっき液の代わりに金濃度がゼロのニッケルエッチング液を用いてエッチング処理を行ってもよい。
このような無電解金めっき処理を行なうことにより、金濃度がゼロのニッケルエッチング液を用いたエッチング処理又は金濃度が低い無電解金めっき液を用いた無電解金めっき処理によって無電解ニッケルリンめっき層５の表面に凹部７が主に形成され、金濃度が高い無電解金めっき液を用いた無電解金めっき処理によって無電解ニッケルリンめっき層５の表面に無電解金めっき層６が形成される。
金濃度が低い無電解金めっき液の具体的な金濃度としては、特に限定されないが、一般に０．５ｇ／Ｌ以下、好ましくは０．４ｇ／Ｌ以下、より好ましくは０．３ｇ／Ｌ以下である。また、金濃度が高い無電解金めっき液の具体的な金濃度としては、特に限定されないが、一般に１．０ｇ／Ｌ以上５ｇ／Ｌ以下、好ましくは１．２ｇ／Ｌ以上４ｇ／Ｌ以下、より好ましくは１．５ｇ／Ｌ以上３ｇ／Ｌ以下である。
本実施の形態の半導体素子１の製造方法によれば、無電解金めっき処理に用いる無電解金めっき液の金濃度を制御することによって無電解ニッケルリンめっき層５のエッチング処理と無電解金めっき層６の形成とを一括して行うことができるため、無電解ニッケルリンめっき層５の表面に凹部７を形成する工程（例えば、機械的手段又は化学的手段による処理工程）を別途設ける必要がない。
実施の形態５．
図５は、実施の形態５の半導体素子の概略断面図である。
図５において、本実施の形態の半導体素子１は、表裏導通型基板２と、表裏導通型基板２の一方の主面（表面）に形成された表側電極３ａと、表裏導通型基板２の他方の主面（裏面）に形成された裏側電極３ｂと、表側電極３ａ上に形成された無電解めっき層４とを含む。無電解めっき層４は、表側電極３ａ上に形成された無電解ニッケルリンめっき層５と、無電解ニッケルリンめっき層５上に形成された無電解金めっき層６とを有し、且つその表面に複数の凹部７が形成されている。また、無電解めっき層４が形成されていない表側電極３ａ上には保護膜８が設けられている。即ち、本実施の形態の半導体素子１は、裏側電極３ｂ上に無電解めっき層４が形成されていないこと以外は実施の形態１の半導体素子１と同様の構成である。本実施の形態では、表側電極３ａ上だけに、複数の凹部７を有する無電解めっき層４が形成されている。本実施の形態の製造方法の基本的な工程は、実施の形態１の製造方法と同一であるため、相違点のみ説明する。
各めっき処理を行う前に、裏側電極３ｂがめっき液と接触しないように裏側電極３ｂに保護フィルムを貼り付ける。無電解めっき層４を形成した後、半導体素子１を乾燥させ、保護フィルムを剥がせばよい。なお、保護フィルムは、特に限定されず、めっき工程の保護用の紫外線剥離型テープを用いることができる。
なお、上記の各実施の形態の半導体素子１は、半導体ウエハをダイシングすることによって得られたチップ（表裏導通型基板２）に対して各めっき処理を行うことによって製造してもよいし、あるいは生産性などの観点から、半導体ウエハに対して各めっき処理を行った後にダイシングすることによって製造してもよい。特に、近年、半導体素子１の電気特性の改善の観点から、表裏導通型基板２の厚さの低減が求められており、中心部に比べて外周部の厚さが大きい半導体ウエハでなければハンドリングが難しいことがある。このような中心部と外周部との厚さが異なる半導体ウエハであっても、上記の各めっき処理を用いることにより、所望のめっき膜を形成することが可能である。
以下、実施例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。
（実施例１）
実施例１では、図４に示す構造を有する半導体素子１を作製した。
まず、表裏導通型基板２として、Ｓｉ基板（１４ｍｍ×１４ｍｍ×７０μｍ）を準備した。
次に、Ｓｉ基板の表面に、表側電極３ａとしてのアルミニウム合金電極（厚さ５．０μｍ）及び保護膜８を形成し、Ｓｉ基板の裏面に裏側電極３ｂとしてのアルミニウム合金電極（厚さ１．０μｍ）を形成した。表側電極３ａの表面の平坦度はＲａ値で０．０２５μｍであり、裏側電極３ｂの表面の平坦度はＲａ値で０．０１５μｍであった。
次に、下記の表１及び表２に示す条件にて各工程を行うことによって半導体素子１を得た。なお、各工程の間には、純水を用いた水洗を行った。
Figure 0006651271
Figure 0006651271
表側電極３ａ及び裏側電極３ｂ上に形成された無電解ニッケルリンめっき層５及び無電解金めっき層６の厚さを、市販の蛍光Ｘ線膜厚測定装置を用いて測定した。その結果、全てのサンプルにおいて、無電解金めっき層６の厚さは０．０３μｍであった。また、無電解ニッケルリンめっき層５の厚さの結果については表３に示す。
また、無電解ニッケルリンめっき層５のニッケル濃度について、無電解ニッケルリンめっき層５を酸又はアルカリを含む水に溶解させた後、ＩＣＰを用いて測定した。その結果を表３に示す。
さらに、無電解ニッケルリンめっき層５及び無電解金めっき層６からなる無電解めっき層４の表面に形成された凹部７の有無を光学顕微鏡又はレーザ顕微鏡を用いて確認すると共に、その深さを鏡筒の焦点が合う位置の変化量から測定した。これらの結果を表３に示す。
Figure 0006651271
表３に示されているように、無電解ニッケルリンめっき液のニッケル濃度及び／又はｐＨを増大させながら無電解ニッケルリンめっき処理を行ったサンプルＮｏ．１−２〜１−５では、無電解めっき層４の表面に凹部７が形成されたのに対し、無電解ニッケルリンめっき液のニッケル濃度及びｐＨを一定にして無電解ニッケルリンめっき処理を行ったサンプルＮｏ．１−１では、無電解めっき層４の表面に凹部７が形成されなかった。
（実施例２）
実施例２では、無電解ニッケルリンめっき処理時の条件を表４の条件に変更したこと以外は実施例１と同様にして半導体素子１を作製した。
Figure 0006651271
表側電極３ａ及び裏側電極３ｂ上に形成された無電解ニッケルリンめっき層５及び無電解金めっき層６の厚さを実施例１と同様にして測定した。その結果、全てのサンプルについて、無電解金めっき層６の厚さは０．０３μｍであった。無電解ニッケルリンめっき層５の厚さの結果は表３に示す。
また、無電解ニッケルリンめっき層５のニッケル濃度を実施例１と同様にして測定した。その結果、全てのサンプルについて、無電解ニッケルリンめっき層５のニッケル濃度は９３質量％であった。
さらに、無電解ニッケルリンめっき層５及び無電解金めっき層６からなる無電解めっき層４の表面に形成された凹部７の有無、及びその深さを実施例１と同様にして測定した。これらの結果を表５に示す。
Figure 0006651271
表５に示されているように、揺動速度及び／又は揺動幅を変化させながら無電解ニッケルリンめっき処理を行なったサンプルＮｏ．２−２〜２−４では、無電解めっき層４の表面に凹部７が形成されたのに対し、揺動速度及び揺動幅を一定にして無電解ニッケルリンめっき処理を行なったサンプルＮｏ．２−１では、無電解めっき層４の表面に凹部７が形成されなかった。
（実施例３）
実施例３では、下記の表６及び表７に示す条件にて各工程を行ったこと以外は実施例１と同様にして半導体素子１を作製した。
Figure 0006651271
Figure 0006651271
表側電極３ａ及び裏側電極３ｂ上に形成された無電解ニッケルリンめっき層５及び無電解金めっき層６の厚さを実施例１と同様にして測定した。その結果、全てのサンプルについて、無電解金めっき層６の厚さは０．０３μｍであった。また、無電解ニッケルリンめっき層５の厚さは、サンプルＮｏ．３−１、３−４及び３−５では５．０μｍであったのに対し、サンプルＮｏ．３−２では４．７μｍ（エッチング処理によって０．３μｍ減少）、サンプルＮｏ．３−３では４．８μｍ（エッチング処理によって０．２μｍ減少）であった。
また、無電解ニッケルリンめっき層５のニッケル濃度を実施例１と同様にして測定した。その結果、全てのサンプルについて、無電解ニッケルリンめっき層５のニッケル濃度は９３質量％であった。
さらに、無電解ニッケルリンめっき層５及び無電解金めっき層６からなる無電解めっき層４の表面に形成された凹部７の有無、及びその深さを実施例１と同様にして測定した。これらの結果を表８に示す。
Figure 0006651271
表８に示されているように、無電解ニッケルリンめっき層５の表面をエッチング処理したサンプルＮｏ．３−２〜３−５では、無電解めっき層４の表面に凹部７が形成されたのに対し、無電解ニッケルリンめっき層５の表面をエッチング処理しなかったサンプルＮｏ．３−１では、無電解めっき層４の表面に凹部７が形成されなかった。
（実施例４）
実施例４では、下記の表９及び表１０に示す条件にて各工程を行ったこと以外は実施例１と同様にして半導体素子１を作製した。
Figure 0006651271
Figure 0006651271
表側電極３ａ及び裏側電極３ｂ上に形成された無電解ニッケルリンめっき層５及び無電解金めっき層６の厚さを実施例１と同様にして測定した。その結果、全てのサンプルについて、無電解ニッケルリンめっき層５の厚さは５．０μｍであった。無電解金めっき層６の厚さの結果は表１１に示す。
また、無電解ニッケルリンめっき層５のニッケル濃度を実施例１と同様にして測定した。その結果、全てのサンプルについて、無電解ニッケルリンめっき層５のニッケル濃度は９３質量％であった。
さらに、無電解ニッケルリンめっき層５及び無電解金めっき層６からなる無電解めっき層４の表面に形成された凹部７の有無、及びその深さを実施例１と同様にして測定した。これらの結果を表１１に示す。
Figure 0006651271
表１１に示されているように、無電解金めっき液の金濃度を増加させながら無電解金めっき処理を行なったサンプルＮｏ．４−２〜４−５では、無電解めっき層４の表面に凹部７が形成されたのに対し、無電解金めっき液の金濃度を一定にして無電解金めっき処理を行ったサンプルＮｏ．４−１では、無電解めっき層４の表面に凹部７が形成されなかった。
以上の結果からわかるように、本発明によれば、半田付けによって実装する際に、半田内部に空孔が発生することを抑制することが可能な半導体素子１及びその製造方法を提供することができる。
（実施例５）
実施例５では、裏側電極３ｂがめっき液と接触しないように、裏側電極３ｂに保護フィルムを貼り付けてから各工程を行った後、半導体素子を乾燥させ、保護フィルムを剥がしたこと以外は実施例１と同様にして半導体素子１を作製した。
このようにすることで表側電極３ａにおいて、実施例１と同様の効果を奏することができる。
なお、本国際出願は、２０１７年２月１５日に出願した日本国特許出願第２０１７−０２５８０４号に基づく優先権を主張するものであり、これらの日本国特許出願の全内容を本国際出願に援用する。
１ 半導体素子、２ 表裏導通型基板、３ａ 表側電極、３ｂ 裏側電極、４ 無電解めっき層、５ 無電解ニッケルリンめっき層、６ 無電解金めっき層、７ 凹部、８ 保護膜、９ 半田、１０ 放熱基板、１１ 外部端子。

Claims (14)

  1. 表側電極及び裏側電極を有する表裏導通型基板の少なくとも片側の電極上に無電解めっき層が形成された半導体素子であって、
    前記少なくとも片側の電極の表面が平坦であり、
    前記無電解めっき層が、前記少なくとも片側の電極上に形成された無電解ニッケルリンめっき層と、前記無電解ニッケルリンめっき層上に形成された無電解金めっき層とを有し、半田接合される面であり且つその表面に凹部が形成されていることを特徴とする半導体素子。
  2. 前記少なくとも片側の電極の表面の平坦度がＲａ値で０．００５μｍ以上０．１５μｍ以下であることを特徴とする請求項１に記載の半導体素子。
  3. 前記無電解めっき層の表面に形成された凹部の深さが、０．０５μｍ以上１．５μｍ以下であることを特徴とする請求項１又は２に記載の半導体素子。
  4. 前記無電解めっき層の表面に形成された凹部の直径が、０．０５μｍ以下であることを特徴とする請求項１〜３のいずれか一項に記載の半導体素子。
  5. 前記無電解ニッケルリンめっき層は、ニッケル濃度が異なる２つの層を有しており、前記無電解金めっき層側の前記無電解ニッケルリンめっき層のニッケル濃度が、前記少なくとも片側の電極側の前記無電解ニッケルリンめっき層のニッケル濃度よりも高いことを特徴とする請求項１〜４のいずれか一項に記載の半導体素子。
  6. 前記無電解めっき層と、外部端子及び放熱基板からなる群から選択される少なくとも少なくとも１つとが半田で接合されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体素子。
  7. 表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、
    前記少なくとも片側の電極上に無電解ニッケルリンめっき層を形成する際に、無電解ニッケルリンめっき液のニッケル濃度、ｐＨ、温度及び攪拌速度からなる群から選択される少なくとも１つを増大させながら無電解ニッケルリンめっき処理を行なうことを特徴とする半導体素子の製造方法。
  8. 表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、
    前記少なくとも片側の電極上に無電解ニッケルリンめっき層を形成する際に、揺動速度及び揺動幅の少なくとも１つを変化させながら無電解ニッケルリンめっき処理を行なうことを特徴とする半導体素子の製造方法。
  9. 表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、
    前記少なくとも片側の電極上に無電解ニッケルリンめっき層を形成した後、前記無電解ニッケルリンめっき層の表面をエッチング処理することを特徴とする半導体素子の製造方法。
  10. 前記エッチング処理は、カルボン酸を含むエッチング液を用いて行われることを特徴とする請求項９に記載の半導体素子の製造方法。
  11. 表裏導通型基板に表側電極及び裏側電極を形成する工程と、前記表側電極及び前記裏側電極の少なくとも片側の電極に対して無電解ニッケルリンめっき層及び無電解金めっき層を順次形成する工程とを含む半導体素子の製造方法であって、
    前記無電解金めっき層を形成する際に、無電解金めっき液の金濃度を増加させながら無電解金めっき処理を行なうことを特徴とする半導体素子の製造方法。
  12. 金濃度が異なる２種類の無電解金めっき液を用い、金濃度がゼロ又は低い一方の前記無電解金めっき液を用いて無電解金めっき処理を行った後、金濃度が高い他方の前記無電解金めっき液を用いて無電解金めっき処理を行なうことを特徴とする請求項１１に記載の半導体素子の製造方法。
  13. 前記無電解ニッケルリンめっき層の形成は、ジンケート法によって行われることを特徴とする請求項７〜１２のいずれか一項に記載の半導体素子の製造方法。
  14. 前記表側電極及び前記裏側電極をアルミニウム又はアルミニウム合金で形成した後、前記アルミニウム又は前記アルミニウム合金を加熱して溶融させることにより、前記表側電極及び前記裏側電極の表面を平坦化する工程を更に含む請求項７〜１３のいずれか一項に記載の半導体素子の製造方法。
JP2018568136A 2017-02-15 2018-02-07 半導体素子及びその製造方法 Active JP6651271B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017025804 2017-02-15
JP2017025804 2017-02-15
PCT/JP2018/004171 WO2018150971A1 (ja) 2017-02-15 2018-02-07 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018150971A1 JPWO2018150971A1 (ja) 2019-06-27
JP6651271B2 true JP6651271B2 (ja) 2020-02-19

Family

ID=63169359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018568136A Active JP6651271B2 (ja) 2017-02-15 2018-02-07 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US11335595B2 (ja)
JP (1) JP6651271B2 (ja)
CN (1) CN110249074B (ja)
DE (1) DE112018000876T5 (ja)
WO (1) WO2018150971A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020001854T5 (de) * 2019-04-10 2022-01-05 Mitsubishi Electric Corporation Halbleiterbauelement und Verfahren zu dessen Herstellung
JP7386662B2 (ja) * 2019-10-08 2023-11-27 三菱電機株式会社 半導体装置および電力変換装置
SG11202113223VA (en) * 2019-10-10 2021-12-30 Showa Denko Kk Laminate and method for producing same
JP7313559B2 (ja) * 2020-06-03 2023-07-24 三菱電機株式会社 半導体素子および半導体素子の製造方法
US20240003990A1 (en) * 2020-11-23 2024-01-04 Panasonic Intellectual Property Management Co., Ltd. Magnetic sensor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455685B2 (ja) 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
JP4344560B2 (ja) * 2003-07-30 2009-10-14 富士電機ホールディングス株式会社 半導体チップおよびこれを用いた半導体装置
JP2006111960A (ja) * 2004-09-17 2006-04-27 Shinko Electric Ind Co Ltd 非シアン無電解金めっき液及び無電解金めっき方法
US20070264451A1 (en) * 2006-05-11 2007-11-15 Hitachi Maxell, Ltd. Method of manufacturing polymer member and polymer member
JP2009266935A (ja) 2008-04-23 2009-11-12 Nec Electronics Corp 半導体装置及びその製造方法
US7838332B2 (en) * 2008-11-26 2010-11-23 Infineon Technologies Ag Method of manufacturing a semiconductor package with a bump using a carrier
JP5452130B2 (ja) * 2009-08-20 2014-03-26 株式会社デンソー 半導体装置の製造方法
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
EP2383244A1 (fr) * 2010-04-23 2011-11-02 Omega SA Elément céramique incrusté d'au moins un décor métallique
KR101828490B1 (ko) * 2011-08-30 2018-02-12 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP2013098228A (ja) 2011-10-28 2013-05-20 Denso Corp 半導体装置およびその製造方法
JP5669780B2 (ja) * 2012-03-21 2015-02-18 三菱電機株式会社 半導体装置の製造方法
CN104471109B (zh) * 2012-07-13 2017-05-24 东洋钢钣株式会社 化学镀金处理方法和镀金覆盖材料
CN105706222B (zh) * 2013-11-21 2018-11-23 株式会社尼康 布线图案的制造方法和晶体管的制造方法
JP6250868B2 (ja) * 2015-04-06 2017-12-20 三菱電機株式会社 半導体素子及びその製造方法
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2018150971A1 (ja) 2018-08-23
JPWO2018150971A1 (ja) 2019-06-27
US11335595B2 (en) 2022-05-17
CN110249074A (zh) 2019-09-17
CN110249074B (zh) 2021-11-02
DE112018000876T5 (de) 2019-11-07
US20190393173A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
JP6678633B2 (ja) 半導体素子及びその製造方法
JP6651271B2 (ja) 半導体素子及びその製造方法
JP5669780B2 (ja) 半導体装置の製造方法
JP5707709B2 (ja) 半導体装置の製造方法
JP2016506449A (ja) 貴金属電極上でワイヤボンディング可能且つはんだ付け可能な表面の製造方法
JP5452130B2 (ja) 半導体装置の製造方法
JP2014001447A (ja) 金属接着を向上させる活性化方法
JP5663886B2 (ja) 半導体装置の製造方法
JPWO2015145815A1 (ja) 半導体装置、半導体装置の製造方法
JP7170849B2 (ja) 半導体装置及びその製造方法
JP2018044205A (ja) めっき方法
JP6873311B2 (ja) 半導体素子及びその製造方法
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
JP6333062B2 (ja) 半導体装置の製造方法
JP2004332036A (ja) 無電解めっき方法
CN111378962A (zh) 置换金镀覆液及置换金镀覆方法
JP2021070858A (ja) 置換金めっき液および置換金めっき方法
CN100346454C (zh) 一种硅基器件的金属化接触层结构的制备方法
US20150345044A1 (en) Method of electroplating cobalt alloy to wiring surface
US20150345040A1 (en) Method of manufacturing nickel-based alloy barrier layer of wiring connection terminal
JP2013175675A (ja) 半導体素子電極の接合方法
JPH07183657A (ja) 表面実装用基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R150 Certificate of patent or registration of utility model

Ref document number: 6651271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250