DE112018000876T5 - Halbleiterelement und verfahren zur herstellung desselben - Google Patents

Halbleiterelement und verfahren zur herstellung desselben Download PDF

Info

Publication number
DE112018000876T5
DE112018000876T5 DE112018000876.2T DE112018000876T DE112018000876T5 DE 112018000876 T5 DE112018000876 T5 DE 112018000876T5 DE 112018000876 T DE112018000876 T DE 112018000876T DE 112018000876 T5 DE112018000876 T5 DE 112018000876T5
Authority
DE
Germany
Prior art keywords
electroless
nickel
layer
electroless plated
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018000876.2T
Other languages
English (en)
Inventor
Masatoshi Sunamoto
Ryuji Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018000876T5 publication Critical patent/DE112018000876T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/22—Roughening, e.g. by etching
    • C23C18/26—Roughening, e.g. by etching using organic liquids
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1675—Process conditions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1675—Process conditions
    • C23C18/1683—Control of electrolyte composition, e.g. measurement, adjustment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Abstract

Es wird ein Halbleiterelement angegeben, das Folgendes aufweist: ein Substrat vom Typ mit Leitung von vom nach hinten, das eine vorderseitige Elektrode und eine rückseitige Elektrode aufweist; sowie eine stromlos plattierte Schicht, die auf mindestens einer der Elektroden des Substrats vom Typ mit Leitung von vom nach hinten ausgebildet ist. Die stromlos plattierte Schicht weist auf: eine stromlos plattierte Nickel-Phosphor-Schicht; sowie eine stromlos plattierte Gold-Schicht, die auf der stromlos plattierten Nickel-Phosphor-Schicht ausgebildet ist, und sie weist eine Mehrzahl von Vertiefungen auf, die an einer mit einem Lot zu verbindenden Oberfläche derselben ausgebildet sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterelement sowie auf ein Verfahren zur Herstellung des Halbleiterelements. Insbesondere bezieht sich die vorliegende Erfindung auf ein Halbleiterelement vom Typ mit Leitung von vorn nach hinten, insbesondere auf ein Leistungs-Halbleiterelement für eine Energieumwandlung, das zum Beispiel von IGBTs (Bipolartransistoren mit isoliertem Gate), Dioden und dergleichen verkörpert wird, sowie auf ein Verfahren zur Herstellung eines solchen Halbleiterelements.
  • STAND DER TECHNIK
  • Bei einer herkömmlichen Montage von Halbleiterelementen vom Typ mit Leitung von vorn nach hinten auf einem Modul wird eine rückseitige Elektrode des Halbleiterelements an ein Substrat oder dergleichen gelötet, und eine vorderseitige Elektrode des Halbleiterelements wird drahtgebondet. In letzter Zeit werden jedoch unter den Gesichtspunkten einer Verkürzung der Fertigungszeiten und einer Reduzierung der Materialkosten zunehmend Montageverfahren verwendet, die ein direktes Löten der vorderseitigen Elektrode des Halbleiterelements und eine Metallelektrode einbeziehen.
  • Die vorderseitige Elektrode des Halbleiterelements wird im Allgemeinen aus Aluminium oder einer Aluminium-Legierung gebildet, und demzufolge muss eine Nickel-Schicht, eine Gold-Schicht oder dergleichen auf der vorderseitigen Elektrode des Halbleiterelements gebildet werden, um einen Lötvorgang durchzuführen.
  • Die Nickel-Schicht muss eine Dicke von mehreren µm aufweisen, da aufgrund von Reaktionen mit einem Lot auf der Basis von Zinn während des Lötvorgangs eine Reduktion derselben auftritt. In Fällen, in denen auf ein Vakuumabscheidungsverfahren zurückgegriffen wird, wie beispielsweise auf eine Gasphasenabscheidung oder Sputtern, werden jedoch normalerweise lediglich Dicken von höchstens etwa 1,0 µm erreicht. Darüber hinaus führt ein übermäßiges Erhöhen der Dicke der Nickel-Schicht auch zu höheren Herstellungskosten. Daher haben Plattierungs-Techniken als Schichtbildungsverfahren Aufmerksamkeit erlangt, welche die Bildung dicker Schichten schnell und mit geringen Kosten ermöglichen.
  • Plattierungs-Techniken umfassen stromloses Plattieren, das ein selektives Bilden einer plattierten Schicht nur an der Oberfläche einer Elektrode ermöglicht, die aus Aluminium oder einer Aluminium-Legierung hergestellt wird (auf die im Folgenden als eine „Al-Elektrode“ Bezug genommen wird). Im Allgemeinen wird auf Palladium-Katalysator-Verfahren und Zinkat-Verfahren als stromlose PlattierungsVerfahren zurückgegriffen.
  • Bei einem Palladium-Katalysator-Verfahren wird eine stromlos plattierte Schicht gebildet, indem dafür gesorgt wird, dass Palladium als ein Katalysatorkern an der Oberfläche einer Al-Elektrode ausfällt. Wenngleich ein Palladium-Verfahren dahingehend vorteilhaft ist, dass das Ausmaß eines Ätzens der A1-Elektrode gering ist und die Glattheit der Oberfläche der stromlos plattierten Schicht gut ist, fallen bei einem derartigen Verfahren höhere Herstellungskosten an, da es sich bei Palladium um ein Edelmetall handelt.
  • Bei einem Zinkat-Verfahren wird eine stromlos plattierte Schicht gebildet, indem Al an der Oberfläche einer Al-Elektrode durch Zink substituiert wird, um dadurch die Ausfällung eines Katalysatorkerns auszulösen. Zinkat-Lösungen, die bei diesem Verfahren verwendet werden, sind kostengünstig, und demzufolge wird das Verfahren häufig verwendet.
  • Zu diesem Thema wird in dem Patentdokument 1 das Vorgehen mit einem auf einem Zinkat-Verfahren beruhenden selektiven Bilden einer plattierten Nickel-Schicht und einer plattierten Gold-Schicht an der Oberfläche einer Al-Elektrode eines Halbleiterelements vorgeschlagen.
  • LITERATURLISTE
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2005-51 084 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Technisches Problem
  • Wenn ein Halbleiterelement vom Typ mit Leitung von vorn nach hinten auf einem Modul montiert wird, wird die rückseitige Elektrode des Halbleiterelements an das Substrat gelötet, indem ein Lot bei Normaltemperatur auf dem Substrat angeordnet wird und ferner das Halbleiterelement darauf angeordnet wird, gefolgt von einer Erwärmung des resultierenden Produktes in einem Reflow-Ofen. Dabei entwickeln sich Gase einschließlich zum Beispiel Wasserstoff und Wasser, die in einem Flussmittel in dem Lot und in einer auf der Elektrode ausgebildeten plattierten Schicht enthalten sind. Im Inneren des Lots bilden sich Hohlräume, wenn diese Gase im Inneren des Lots verbleiben.
  • Derartige Hohlräume im Inneren des Lots behindern die elektrische Leitung oder die thermische Leitung und führen demzufolge zu einer Fehlfunktion des Halbleiterelements. Um die Hohlräume im Inneren des Lots zu beseitigen, müssen während des Lötvorgangs Mikrovibrationen oder dergleichen auf das Halbleiterelement ausgeübt werden. Dies erfordert jedoch eine komplizierte Vorrichtung und verursacht außerdem eine Reduktion der Produktivität, wenn eine Mehrzahl von Halbleiterelementen an dem Substrat montiert wird.
  • Die vorliegende Erfindung wurde konzipiert, um die vorstehend erwähnten Probleme zu lösen, und die Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterelement anzugeben, bei dem die Entstehung von Hohlräumen im Inneren eines Lots zum Zeitpunkt von dessen Montage mittels eines Lötvorgangs unterbunden werden kann, sowie ein Verfahren zur Herstellung des Halbleiterelements anzugeben.
  • Lösung für das Problem
  • Die Erfinder der vorliegenden Erfindung haben umfangreiche Untersuchungen durchgeführt, um die vorstehend erwähnten Probleme zu lösen, und haben im Ergebnis festgestellt, dass ein Gas, das eine Ursache für eine Entstehung von Hohlräumen im Inneren des Lots ist, leicht nach außen abgeführt werden kann, wenn an einer Oberfläche einer stromlos plattierten Schicht Vertiefungen gebildet werden. So entstand die vorliegende Erfindung.
  • Das heißt, gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Halbleiterelement angegeben, das Folgendes aufweist: ein Substrat vom Typ mit Leitung von vorn nach hinten, das eine vorderseitige Elektrode und eine rückseitige Elektrode aufweist; sowie eine stromlos plattierte Schicht, die auf mindestens einer der Elektroden des Substrats vom Typ mit Leitung von vorn nach hinten ausgebildet ist, wobei die mindestens eine der Elektroden eine ebene Oberfläche aufweist und wobei die stromlos plattierte Schicht Folgendes aufweist: eine stromlos plattierte Nickel-Phosphor-Schicht, die auf der mindestens einen der Elektroden ausgebildet ist; sowie eine stromlos plattierte Gold-Schicht, die auf der stromlos plattierten Nickel-Phosphor-Schicht ausgebildet ist und Vertiefungen aufweist, die an einer Oberfläche ausgebildet sind, die mit einem Lot verbunden werden soll.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterelements angegeben, das die folgenden Schritte umfasst: Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vorn nach hinten; sowie sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei der Schritt, bei dem die stromlos plattierte Nickel-Phosphor-Schicht auf der mindestens einen der Elektroden gebildet wird, ein Durchführen eines stromlosen Nickel-Phosphor-Plattierungsverfahrens umfasst, wobei zumindest ein ausgewählter Parameter aus einer Gruppe erhöht wird, die aus einer Nickel-Konzentration, einem pH-Wert, einer Temperatur und einer Rührgeschwindigkeit einer Lösung für eine stromlose Nickel-Phosphor-Plattierung besteht.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterelements angegeben, das die folgenden Schritte umfasst: Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vorn nach hinten; sowie sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei der Schritt, bei dem die stromlos plattierte Nickel-Phosphor-Schicht auf der mindestens einen von den Elektroden gebildet wird, ein Durchführen eines stromlosen Nickel-Phosphor-Plattierungsverfahrens umfasst, wobei mindestens ein ausgewählter Parameter aus einer Gruppe geändert wird, die aus einer Schaukelgeschwindigkeit und einer Schaukelweite besteht.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterelements angegeben, das die folgenden Schritte umfasst: Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vorn nach hinten; sowie sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei dem Schritt, bei dem die stromlos plattierte Nickel-Phosphor-Schicht auf der mindestens einen der Elektroden gebildet wird, eine Ätzbehandlung an einer Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht folgt.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterelements angegeben, das die folgenden Schritte umfasst: Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vorn nach hinten; sowie sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei der Schritt, bei dem die stromlos plattierte Gold-Schicht gebildet wird, ein Durchführen eines stromlosen Gold-Plattierungsverfahrens umfasst, wobei die Gold-Konzentration einer Lösung für eine stromlose Gold-Plattierung erhöht wird.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung können ein Halbleiterelement, bei dem die Entstehung von Hohlräumen im Inneren eines Lots zum Zeitpunkt von dessen Montage mittels eines Lötvorgangs unterbunden werden kann, sowie ein Verfahren zur Herstellung des Halbleiterelements angegeben werden.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine schematische Schnittansicht eines Halbleiterelements gemäß einer ersten Ausführungsform;
    • 2 eine schematische Draufsicht auf das Halbleiterelement gemäß der ersten Ausführungsform;
    • 3 eine schematische Schnittansicht des Halbleiterelements der ersten Ausführungsform, nachdem das Halbleiterelement mittels eines Lots mit einem Wärmeabführungssubstrat und einem externen Anschluss verbunden worden ist;
    • 4 eine schematische Schnittansicht eines Halbleiterelements gemäß einer zweiten Ausführungsform;
    • 5 eine schematische Schnittansicht eines Halbleiterelements gemäß einer fünften Ausführungsform.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachstehend werden bevorzugte Ausführungsformen eines Halbleiterelements und eines Verfahrens zur Herstellung des Halbleiterelements der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
  • Erste Ausführungsform
  • 1 ist eine schematische Schnittansicht eines Halbleiterelements einer ersten Ausführungsform. 2 ist eine schematische Draufsicht auf das Halbleiterelement dieser Ausführungsform.
  • In 1 und 2 weist ein Halbleiterelement 1 dieser Ausführungsform Folgendes auf: ein Substrat 2 vom Typ mit Leitung von vorn nach hinten; eine vorderseitige Elektrode 3a, die auf der einen Hauptoberfläche (der vorderen Oberfläche) des Substrats 2 vom Typ mit Leitung von vorn nach hinten ausgebildet ist; eine rückseitige Elektrode 3b, die auf der anderen Hauptoberfläche (der rückseitigen Oberfläche) des Substrats 2 vom Typ mit Leitung von vorn nach hinten ausgebildet ist; sowie stromlos plattierte Schichten 4, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b ausgebildet sind.
  • Die stromlos plattierten Schichten 4 weisen Folgendes auf: stromlos plattierte Nickel-Phosphor-Schichten 5, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b ausgebildet sind; sowie stromlos plattierte Gold-Schichten 6, die auf den stromlos plattierten Nickel-Phosphor-Schichten 5 ausgebildet sind und an deren Oberflächen eine Mehrzahl von Vertiefungen 7 ausgebildet ist. Darüber hinaus ist eine Schutzschicht 8 auf einem Bereich der vorderseitigen Elektrode 3a angeordnet, auf dem die stromlos plattierte Schicht 4 nicht ausgebildet ist.
  • Mit den „Vertiefungen 7“, wie hier verwendet, sind Bereiche gemeint, die in Bezug auf eine äußerste Oberfläche der stromlos plattierten Schicht 4 vertieft sind.
  • Das Substrat 2 vom Typ mit Leitung von vorn nach hinten ist nicht speziell eingeschränkt, und es kann irgendein Halbleitersubstrat verwendet werden, das auf dem Fachgebiet bekannt ist, wie beispielsweise ein Si-Substrat, ein SiC-Substrat, ein GaAs-Substrat oder ein GaN-Substrat. Das Substrat 2 vom Typ mit Leitung von vorn nach hinten weist eine (nicht gezeigte) Diffusionsschicht auf und weist eine Funktion auf, durch die der Betrieb des Halbleiterelements 1 gesteuert wird, wie beispielsweise eines PN-Übergangs oder einer Gate-Elektrode.
  • Die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b sind nicht speziell eingeschränkt und können jeweils aus irgendeinem Material gebildet sein, das auf dem Fachgebiet bekannt ist, wie beispielsweise aus Aluminium oder einer Aluminium-Legierung.
  • Die Aluminium-Legierung ist nicht speziell eingeschränkt, enthält jedoch bevorzugt ein Element, das edler als Aluminium ist. Wenn das Element eingebaut ist, das edler als Aluminium ist, fließen zum Zeitpunkt der stromlosen Nickel-Phosphor-Plattierung mittels eines Zinkat-Verfahrens leicht Elektronen aus dem um das Element herum vorhandenen Aluminiums heraus, und demzufolge wird eine Auflösung von Aluminium gefördert.
  • Dann wird Zink in einer konzentrierten Weise in einem Bereich abgeschieden, in dem Aluminium herausgelöst worden ist. Damit wird die Abscheidungsmenge von Zink erhöht, das als Ursprung für die Bildung der stromlos plattierten Nickel-Phosphor-Schicht 5 dient, so dass die Bildung der stromlos plattierten Nickel-Phosphor-Schicht 5 erleichtert wird.
  • Das Element, das edler als Aluminium ist, ist nicht speziell eingeschränkt, und Beispiele für dieses umfassen Eisen, Nickel, Zinn, Blei, Silicium, Kupfer, Silber, Gold, Wolfram, Kobalt, Platin, Palladium, Iridium sowie Rhodium. Von diesen Elementen sind Kupfer, Silicium, Eisen, Nickel, Silber und Gold bevorzugt. Darüber hinaus können diese Elemente allein oder in Kombination verwendet werden.
  • Der Gehalt des Elements, das edler als Aluminium ist, in der Aluminium-Legierung ist nicht speziell eingeschränkt, liegt jedoch bevorzugt bei 5 Massen-% oder weniger, bevorzugter bei 0,05 Massen-% oder mehr und 3 Massen-% oder weniger, noch bevorzugter bei 0,1 Massen-% oder mehr und 2 Massen-% oder weniger.
  • Die Dicke der vorderseitigen Elektrode 3a ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 1 µm oder größer und gleich 8 µm oder geringer, bevorzugt gleich 2 µm oder größer und gleich 7 µm oder geringer, bevorzugter gleich 3 µm oder größer und gleich 6 µm oder geringer. In einigen Fällen treten infolge einer internen Elektrode, die eine Funktion aufweist, durch die der Betrieb des Halbleiterelements 1 gesteuert wird, wie beispielsweise eines PN-Übergangs oder einer Gate-Elektrode, an der Oberfläche der vorderseitigen Elektrode 3a Unebenheiten auf.
  • Um die Oberfläche der vorderseitigen Elektrode 3a zu glätten, ist es bevorzugt, nach der Bildung der vorderseitigen Elektrode 3a mittels eines Sputter-Verfahrens oder dergleichen unter Verwendung von Aluminium oder einer Aluminium-Legierung etwa bei einem Schmelzpunkt eine Erwärmung durchzuführen, um das Aluminium oder die Aluminium-Legierung zu schmelzen. Die vorderseitige Elektrode 3a weist an ihrer Oberfläche, auf der die stromlos plattierte Nickel-Phosphor-Schicht 5 zu bilden ist, eine Oberflächenebenheit in Bezug auf einen Ra-Wert von bevorzugt 0,005 µm oder mehr und von 0,15 µm oder weniger auf, bevorzugter von 0,01 µm oder mehr und von 0,03 µm oder weniger.
  • Die „Ebenheit“, wie hier verwendet, bezieht sich auf einen Wert, der mit einem Oberflächenrauigkeits-Messgerät vom Typ mit einem Oberflächentaststift oder einer Stufenprofilmesseinrichtung vom Typ mit einem Oberflächentaststift gemessen wird.
  • Die Dicke der rückseitigen Elektrode 3b ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 0,1 µm oder größer und gleich 4 µm oder geringer, bevorzugt gleich 0,5 µm oder größer und gleich 3 µm oder geringer, bevorzugter gleich 0,8 µm oder größer und gleich 2 µm oder geringer. Die rückseitige Elektrode 3b weist an ihrer Oberfläche, auf der die stromlos plattierte Nickel-Phosphor-Schicht 5 zu bilden ist, eine Oberflächenebenheit in Bezug auf einen Ra-Wert von bevorzugt 0,005 µm oder mehr und von 0,15 µm oder weniger auf, bevorzugter von 0,01 µm oder mehr und von 0,03 µm oder weniger.
  • Die stromlos plattierten Nickel-Phosphor-Schichten 5, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b zu bilden sind, sind nicht speziell eingeschränkt, und es können plattierte Schichten verwendet werden, die verschiedene Arten von Zusammensetzungen aufweisen. Darüber hinaus kann es sich bei den stromlos plattierten Nickel-Phosphor-Schichten 5 jeweils um eine stromlos plattierte Nickel-Phosphor-Schicht 5 mit einer einzigen Zusammensetzung handeln, oder sie können aus einer Mehrzahl von stromlos plattierten Nickel-Phosphor-Schichten 5 gebildet sein, die unterschiedliche Nickel-Konzentrationen aufweisen. Zum Beispiel können die stromlos plattierten Nickel-Phosphor-Schichten 5 jeweils aus zwei oder mehr Schichten gebildet sein, die unterschiedliche Nickel-Konzentrationen aufweisen.
  • Die Nickel-Konzentration in der stromlos plattierten Nickel-Phosphor-Schicht ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 85 Massen-% oder höher, bevorzugt gleich 88 Massen-% oder höher und gleich 99 Massen-% oder geringer, bevorzugter gleich 90 Massen-% oder höher und gleich 98 Massen-% oder geringer.
  • Die Dicken der stromlos plattierten Nickel-Phosphor-Schichten 5, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b zu bilden sind, sind nicht speziell eingeschränkt, sind jedoch im Allgemeinen jeweils gleich 2 µm oder größer und gleich 10 µm oder geringer, bevorzugt gleich 3 µm oder größer und gleich 9 µm oder geringer, bevorzugter gleich 4 µm oder größer und gleich 8 µm oder geringer.
  • Die Dicken der stromlos plattierten Gold-Schichten 6, die auf den stromlos plattierten Nickel-Phosphor-Schichten 5 zu bilden sind, sind nicht speziell eingeschränkt, sind jedoch im Allgemeinen jeweils gleich 0,1 µm oder geringer, bevorzugt gleich 0,01 µm oder größer und gleich 0,08 µm oder geringer, bevorzugter gleich 0,015 µm oder größer und gleich 0,05 µm oder geringer.
  • Die Formen der Vertiefungen 7, die an der Oberfläche der stromlos plattierten Schicht 4 ausgebildet sind, sind nicht speziell eingeschränkt und können verschiedene Formen aufweisen. Die Formen der Vertiefungen 7 sind bei einer Betrachtung von oben bevorzugt Kreise. Die Kreise weisen bevorzugt kleine Durchmesser auf und weisen insbesondere einen mittleren Durchmesser von bevorzugt 0,05 µm oder kleiner auf, bevorzugter von 0,008 µm oder größer und von 0,015 µm oder kleiner.
  • Die Dichte der Vertiefungen 7 ist bevorzugt gleich 10 Stück oder mehr und gleich 100 Stück oder weniger, bevorzugter gleich 15 Stück oder mehr und gleich 50 Stück oder weniger pro 100 µm2 eines Oberflächenbereichs der stromlos plattierten Schicht 4. Dabei handelt es sich um experimentell erhaltene Resultate. Die Vertiefungen 7, die an der Oberfläche der stromlos plattierten Schicht 4 ausgebildet sind, weisen unter dem Gesichtspunkt, dass ein während des Lötvorgangs entstandenes Gas leicht nach außen abgeführt wird, jeweils eine Tiefe (einen Höhenunterschied) von bevorzugt 0,05 µm oder mehr und von 1,5 µm oder weniger auf, bevorzugter von 0,1 µm oder mehr und von 1,3 µm oder weniger.
  • Wenn die Vertiefungen 7 jeweils eine Tiefe von weniger als 0,05 µm aufweisen, ist es in einigen Fällen schwierig, das während des Lötvorgangs entstandene Gas nach außen abzuführen. Wenn die Vertiefungen 7 indessen jeweils eine Tiefe von mehr als 1,5 µm aufweisen, wird in einigen Fällen der Lötvorgang schwierig.
  • Mit der „Tiefe der Vertiefungen 7“, wie der Begriff hier verwendet, ist eine Tiefe eines tiefsten Bereichs der Vertiefungen 7 in Bezug auf die äußerste Oberfläche der stromlos plattierten Schicht 4 gemeint.
  • Die Schutzschicht 8 ist nicht speziell eingeschränkt, und es kann irgendeine Schutzschicht verwendet werden, die auf dem Fachgebiet bekannt ist. Ein Beispiel für die Schutzschicht 8 ist eine Schicht auf der Basis von Glas, die Polyimid, Silicium oder dergleichen enthält und eine sehr gute Wärmebeständigkeit aufweist.
  • Ein Halbleiterelement 1 mit der vorstehend erwähnten Konfiguration kann konform mit irgendeinem auf dem Fachgebiet bekannten Verfahren hergestellt werden, mit Ausnahme des Schritts zur Bildung der Vertiefungen 7 an der Oberfläche der stromlos plattierten Schicht 4.
  • Das Verfahren zur Bildung der Vertiefungen 7 an der Oberfläche der stromlos plattierten Schicht 4 ist nicht speziell eingeschränkt, es können jedoch die folgenden Verfahren eingesetzt werden: ein Verfahren, das ein Steuern der Parameter der verschiedenen Plattierungsverfahren umfasst, so dass die Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 gebildet werden können; ein Verfahren, das ein teilweises Bilden einer stromlos plattierten Nickel-Phosphor-Schicht 5 mit einer hohen Nickel-Konzentration umfasst, gefolgt von einem Ersetzen eines Bereichs durch eine Gold-Plattierung, um den Bereich bevorzugt zu entfernen; sowie ein Verfahren, das ein Bilden der stromlos plattierten Nickel-Phosphor-Schicht 5 umfasst, gefolgt von einem Bilden der Vertiefungen 7 auf der stromlos plattierten Nickel-Phosphor-Schicht 5 mittels mechanischer Mittel oder chemischer Mittel. Ein Beispiel für die mechanischen Mittel ist eine mechanische Bearbeitung unter Verwendung einer Nadel, und ein Beispiel für die chemischen Mittel ist eine Ätzbehandlung.
  • Die Ätzbehandlung kann durchgeführt werden, indem die stromlos plattierte Nickel-Phosphor-Schicht 5 mit einer Ätzlösung in Kontakt gebracht wird.
  • Die Ätzlösung ist nicht speziell eingeschränkt, solange die stromlos plattierte Nickel-Phosphor-Schicht 5 mit der Ätzlösung geätzt werden kann, und es kann irgendeine Ätzlösung verwendet werden, die auf dem Fachgebiet bekannt ist. Beispiele für die Ätzlösung umfassen Lösungen, die Säuren enthalten, wie beispielsweise Salpetersäure, Chlorwasserstoffsäure, Hydrocarbonsäure und Oxalsäure. Von diesen ist ein Ätzlösung bevorzugt, die eine Carbonsäure enthält, wie beispielsweise Hydrocarbonsäure oder Oxalsäure, da die Dicke der stromlos plattierten Nickel-Phosphor-Schicht 5 weniger dazu tendiert, reduziert zu werden, und die Vertiefungen 7 leicht gebildet werden.
  • Die Säurekonzentration in der Ätzlösung kann in Abhängigkeit von der zu verwendenden Säure in einer geeigneten Weise festgelegt werden, ist jedoch im Allgemeinen gleich 10 Massen-% oder höher und gleich 30 Massen-% oder geringer, bevorzugt gleich 15 Massen-% oder höher und gleich 25 Massen-% oder geringer.
  • Die Temperatur der Ätzlösung und eine Ätzzeitdauer für die Ätzbehandlung können in Abhängigkeit von der zu verwendenden Ätzlösung in einer geeigneten Weise festgelegt werden.
  • Weitere Schritte werden im Allgemeinen so durchgeführt, wie es nachstehend beschrieben ist.
  • Zunächst werden die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b auf dem Substrat 2 vom Typ mit Leitung von vorn nach hinten gebildet. Das Verfahren zur Bildung der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b auf dem Substrat 2 vom Typ mit Leitung von vorn nach hinten ist nicht speziell eingeschränkt und kann konform mit irgendeinem Verfahren durchgeführt werden, das auf dem Fachgebiet bekannt ist.
  • Als nächstes werden sequentiell die stromlos plattierten Nickel-Phosphor-Schichten 5 und die stromlos plattierten Gold-Schichten 6 gleichzeitig sowohl auf der vorderseitigen Elektrode 3a als auch auf der rückseitigen Elektrode 3b gebildet. Dieser Prozess wird im Allgemeinen mittels eines Plasma-Reinigungsschritts, eines Entfettungsschritts, eines Beizschritts, eines ersten Zinkat-Behandlungsschritts, eines Zinkat-Ablösungsschritts, eines zweiten Zinkat-Behandlungsschritts, eines Schritts für ein stromloses Nickel-Phosphor-Plattierungsverfahren sowie eines Schritts für ein stromloses Gold-Plattierungsverfahren durchgeführt. Zwischen den Schritten muss ein ausreichendes Spülen mit Wasser durchgeführt werden, so dass verhindert wird, dass die Behandlungslösung oder ein Rückstand aus einem vorherigen Schritt in einen nachfolgenden Schritt mitgenommen wird.
  • Bei dem Plasma-Reinigungsschritt wird eine Plasma-Reinigung bei der vorderseitigen Elektrode 3a und bei der rückseitigen Elektrode 3b durchgeführt, die auf dem Substrat 2 vom Typ mit Leitung von vorn nach hinten ausgebildet sind. Der Plasma-Reinigungsvorgang wird ausgeführt, um Rückstände aus organischer Materie, Nitride oder Oxide, die fest an der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b haften, zum Beispiel mittels einer oxidativen Zersetzung mit einem Plasma zu entfernen, um dadurch ein Reaktionsvermögen sicherzustellen zwischen: jeder von der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b; sowie einer Plattierungs-Vorbehandlungslösung oder einer Plattierungslösung.
  • Der Plasma-Reinigungsvorgang wird sowohl an der vorderseitigen Elektrode 3a als auch an der rückseitigen Elektrode 3b durchgeführt, wird jedoch bevorzugt mit einem Schwerpunkt auf der vorderseitigen Elektrode 3a durchgeführt. Darüber hinaus ist die Reihenfolge des Plasma-Reinigungsvorgangs nicht speziell eingeschränkt, die Reihenfolge der Durchführung des Plasma-Reinigungsvorgangs an der rückseitigen Elektrode 3b und anschließend an der vorderseitigen Elektrode 3a ist jedoch bevorzugt. Dies liegt daran, dass die Schutzschicht 8, die aus einer organischen Materie gebildet ist, zusammen mit der vorderseitigen Elektrode 3a an der Vorderseite des Halbleiterelements 1 vorhanden ist und häufig ein Rückstand der Schutzschicht 8 an der vorderseitigen Elektrode 3a haftet.
  • Bei dem Entfettungsschritt wird eine Entfettung an der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b durchgeführt. Die Entfettung wird ausgeführt, um einen Gehalt an organischer Materie, Öl und Fett sowie eine Oxidschicht zu entfernen, die schwach an den Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b haften. Das Entfetten wird im Allgemeinen durch Verwenden einer alkalischen chemischen Lösung mit einem starken Ätzvermögen gegenüber der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b durchgeführt. Der Gehalt an Öl und Fett wird durch den Entfettungsschritt verseift. Darüber hinaus werden von nicht verseifbaren Substanzen alkalisch lösliche Substanzen in der chemischen Lösung aufgelöst, und alkalisch nicht lösliche Substanzen werden durch Ätzen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b abgelöst.
  • Bei dem Beizschritt wird ein Beizen an der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b durchgeführt. Das Beizen wird ausgeführt, um die Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b zu neutralisieren und die Oberflächen durch Ätzen aufzurauen, um dadurch das Reaktionsvermögen in Bezug auf Behandlungslösungen in nachfolgenden Schritten zu erhöhen und die Haftung von plattierten Materialien zu erhöhen.
  • Bei dem ersten Zinkat-Behandlungsschritt wird eine Zinkat-Behandlung an der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b durchgeführt.
  • Hierbei handelt es sich bei der Zinkat-Behandlung um eine Behandlung, die eine Bildung einer Zink-Schicht umfasst, wobei eine Oxidschicht durch Ätzen der Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b entfernt wird. Wenn die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b in eine wässrige Lösung eingetaucht werden, in der Zink aufgelöst ist (Zinkat-Behandlungslösung), wird im Allgemeinen Aluminium als Ionen aufgelöst, da Zink ein edleres Standard-Redoxpotential aufweist als Aluminium oder eine Aluminium-Legierung, das oder die die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b bildet.
  • Dabei erzeugte Elektronen werden von Zink-Ionen an den Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b aufgenommen. So werden Zink-Schichten an den Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b gebildet.
  • Bei dem Zinkat-Ablösungsschritt werden die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b, an deren Oberflächen die Zink-Schichten ausgebildet sind, in Salpetersäure eingetaucht, um dadurch Zink aufzulösen.
  • Bei dem zweiten Zinkat-Behandlungsschritt werden die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b, die dem Zinkat-Ablösungsschritt ausgesetzt waren, erneut in eine Zinkat-Behandlungslösung eingetaucht. Während Aluminium- und Oxidschichten entfernt werden, werden hiermit Zink-Schichten an den Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b gebildet.
  • Die Ursache, warum der vorstehend erwähnte Zinkat-Ablösungsschritt und der vorstehend erwähnte zweite Zinkat-Behandlungsschritt durchgeführt werden, liegt darin, dass die Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b geglättet werden müssen. Wenn die Anzahl von Malen einer Wiederholung des Zinkat-Behandlungsschritts und des Zinkat-Ablösungsschritts erhöht wird, werden die Oberflächen der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b um so mehr geglättet, und die stromlos plattierten Nickel-Phosphor-Schichten 5 und die stromlos plattierten Gold-Schichten 5, die auf diesen gebildet werden sollen, werden homogener.
  • Unter Berücksichtigung eines Gleichgewichts zwischen der Oberflächenglattheit und der Produktivität wird die Zinkat-Behandlung jedoch bevorzugt zweimal durchgeführt, bevorzugter dreimal.
  • Bei dem Schritt des stromlosen Nickel-Phosphor-Plattierungsverfahrens werden die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b, auf denen die Zink-Schichten ausgebildet sind, in eine Lösung für eine stromlose Nickel-Phosphor-Plattierung eingetaucht, um dadurch die stromlos plattierten Nickel-Phosphor-Schichten 5 zu bilden.
  • Die Lösung für die stromlose Nickel-Phosphor-Plattierung ist nicht speziell eingeschränkt, und es kann irgendeine Plattierungslösung verwendet werden, die auf dem Fachgebiet bekannt ist.
  • Die Nickel-Konzentration der Lösung für die stromlose Nickel-Phosphor-Plattierung ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 1,0 g/l oder höher und gleich 10,0 g/l oder geringer, bevorzugt gleich 2 g/l oder höher und gleich 8,0 g/l oder geringer, bevorzugter gleich 3 g/l oder höher und gleich 6,0 g/l oder geringer.
  • Die Wasserstoffionen-Konzentration (der pH-Wert) der Lösung für die stromlose Nickel-Phosphor-Plattierung ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 4,0 oder höher und gleich 6,0 oder niedriger, bevorzugt gleich 4,5 oder höher und gleich 5,5 oder niedriger.
  • Während des stromlosen Nickel-Phosphor-Plattierungsverfahrens kann ein zu plattierendes Objekt unter dem Gesichtspunkt der Plattierungseffizienz auf und ab geschaukelt werden. Dabei ist die Schaukelgeschwindigkeit nicht speziell eingeschränkt, ist jedoch bevorzugt gleich 10 mm/min oder höher und gleich 500 mm/min oder geringer, bevorzugt gleich 30 mm/min oder höher und gleich 400 mm/min oder geringer, bevorzugter gleich 50 mm/min oder höher und gleich 300 mm/min oder geringer. Darüber hinaus ist auch die Schaukelweite nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 10 mm oder größer und gleich 500 mm oder geringer, bevorzugt gleich 30 mm oder größer und gleich 300 mm oder geringer, bevorzugter gleich 50 mm oder größer und gleich 200 mm oder geringer.
  • Die Temperatur der Lösung für die stromlose Nickel-Phosphor-Plattierung kann in Abhängigkeit zum Beispiel von der Art der Lösung für die stromlose Nickel-Phosphor-Plattierung und den Plattierungsbedingungen in einer geeigneten Weise festgelegt werden, ist jedoch im Allgemeinen gleich 50 °C oder höher und gleich 100 °C oder niedriger, bevorzugt gleich 60 °C oder höher und gleich 95 °C oder niedriger, bevorzugter gleich 70 °C oder höher und gleich 90 °C oder niedriger.
  • Die Plattierungszeitdauer kann in Abhängigkeit zum Beispiel von den Plattierungsbedingungen und der Dicke der stromlos plattierten Nickel-Phosphor-Schicht 5 in einer geeigneten Weise festgelegt werden, beträgt jedoch im Allgemeinen 5 Minuten oder mehr und 60 Minuten oder weniger, bevorzugt 10 Minuten oder mehr und 50 Minuten oder weniger, bevorzugter 15 Minuten oder mehr und 40 Minuten oder weniger.
  • Wenn die vorderseitige Elektrode 3a und die rückseitige Elektrode 3b, auf denen die Zink-Schichten ausgebildet wird, in die Lösung für die stromlose Nickel-Phosphor-Plattierung eingetaucht werden, wird zunächst Nickel an der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b abgeschieden, da Zink ein unedleres Standard-Redoxpotential aufweist als Nickel. Wenn die Oberflächen mit Nickel beschichtet sind, wird nachfolgend Nickel durch die Wirkung eines Reduktionsmittels, das in der Lösung für die stromlose Nickel-Phosphor-Plattierung enthalten ist, autokatalytisch abgeschieden.
  • Während der autokatalytischen Abscheidung wird eine Komponente des Reduktionsmittels (Phosphinsäure) in eine plattierte Schicht eingebaut, und demzufolge wird die stromlos plattierte Nickel-Phosphor-Schicht 5 als eine Legierung gebildet. Wenn die Konzentration des Reduktionsmittels hoch ist, wird die stromlos plattierte Nickel-Phosphor-Schicht 5 darüber hinaus amorph. Außerdem entsteht während des stromlosen Nickel-Phosphor-Plattierungsverfahrens durchgehend Wasserstoffgas, und demzufolge ist in der stromlos plattierten Nickel-Phosphor-Schicht 5 Wasserstoff aufgenommen.
  • Bei dem Schritt des stromlosen Gold-Plattierungsverfahrens wird an der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b, auf denen die stromlos plattierten Nickel-Phosphor-Schichten 5 ausgebildet sind, ein stromloses Gold-Plattierungsverfahren durchgeführt, um dadurch auf diesen die stromlos plattierten Gold-Schichten 6 zu bilden. Das stromlose Gold-Plattierungsverfahren wird im Allgemeinen mittels eines Verfahrens durchgeführt, das als Ersetzungsplattierung bezeichnet wird. Ein stromloses Gold-Ersetzungsplattierungsverfahren wird durchgeführt, indem Nickel in der stromlos plattierten Nickel-Phosphor-Schicht 5 durch die Wirkung eines Komplexbildners, der in einer Lösung für die stromlose Gold-Plattierung enthalten ist, durch Gold ersetzt wird.
  • Die Lösung für die stromlose Gold-Plattierung ist nicht speziell eingeschränkt, und es kann irgendeine Plattierungslösung verwendet werden, die auf dem Fachgebiet bekannt ist. Die Gold-Konzentration der Lösung für die stromlose Gold-Plattierung ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 1,0 g/l oder höher und gleich 5 g/l oder geringer, bevorzugt gleich 1,2 g/l oder höher und gleich 4 g/l oder geringer, bevorzugter gleich 1,5 g/l oder höher und gleich 3 g/l oder geringer.
  • Der pH-Wert der Lösung für die stromlose Gold-Plattierung ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 6,0 oder höher und gleich 7,0 oder niedriger.
  • Die Temperatur der Lösung für die stromlose Gold-Plattierung kann in Abhängigkeit zum Beispiel von der Art der Lösung für die stromlose Gold-Plattierung und von den Plattierungsbedingungen in einer geeigneten Weise festgelegt werden, ist jedoch im Allgemeinen gleich 50 °C oder höher und gleich 100 °C oder niedriger, bevorzugt gleich 70 °C oder höher und gleich 100 °C oder niedriger, bevorzugter gleich 80 °C oder höher und gleich 95 °C oder niedriger.
  • Die Plattierungszeitdauer kann in Abhängigkeit zum Beispiel von den Plattierungsbedingungen und der Dicke der stromlos plattierten Gold-Schicht 6 in einer geeigneten Weise festgelegt werden, ist jedoch im Allgemeinen gleich 5 Minuten oder länger und gleich 60 Minuten oder kürzer, bevorzugt gleich 10 Minuten oder länger und gleich 50 Minuten oder kürzer, bevorzugter gleich 15 Minuten oder länger und gleich 40 Minuten oder kürzer.
  • Bei dem stromlosen Gold-Plattierungsverfahren stoppt die Reaktion, wenn die Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 mit Gold beschichtet ist. Daher ist es schwierig, die Dicke der stromlos plattierten Gold-Schicht 5 zu vergrößern, und die Dicke der zu bildenden stromlos plattierten Gold-Schicht 6 ist höchstens gleich 0,08 µm und ist im Allgemeinen etwa gleich 0,05 µm. Auch der vorstehend erwähnte Wert für die Dicke der stromlos plattierten Gold-Schicht 6 ist jedoch nicht übermäßig klein, wenn die stromlos plattierte Gold-Schicht 6 zum Löten verwendet wird.
  • 3 ist eine schematische Schnittansicht des Halbleiterelements, nachdem die vorstehend beschriebenen stromlos plattierten Schichten 4 des Halbleiterelements 1 mittels eines Lots 9 mit einem Wärmeabführungssubstrat 10 und einem externen Anschluss 11 verbunden worden sind. Das Lot 9 ist nicht speziell eingeschränkt, und es kann irgendein Lot verwendet werden, das auf dem Fachgebiet bekannt ist, wie beispielsweise ein Zinn-Silber-Kupfer-Lot. Die Dicke des Lots ist bevorzugt gleich 0,1 µm oder größer und gleich 5 µm oder geringer, bevorzugt gleich 1 µm oder größer und gleich 3 µm oder geringer.
  • Als Wärmeabführungssubstrat 10 kann irgendein Wärmeabführungssubstrat verwendet werden, das auf dem Fachgebiet bekannt ist. Bei dem externen Anschluss 11 handelt es sich bevorzugt um einen Anschluss, der aus einem kostengünstigen Metall gebildet ist, das einen geringen elektrischen Widerstand aufweist, und es handelt sich bevorzugter um einen Anschluss, der aus Kupfer oder einer KupferLegierung gebildet ist.
  • Bei dem Halbleiterelement 1 mit der vorstehend erwähnten Konfiguration, bei der die Vertiefungen 7 an den Oberflächen der stromlos plattierten Schichten 3 ausgebildet sind, kann ein Gas, das zum Zeitpunkt einer Montage des Halbleiterelements 1 an einem Modul mittels eines Lötvorgangs entsteht, durch die Vertiefungen 7 leicht nach außen abgeführt werden, und die Entstehung von Hohlräumen im Inneren des Lots kann unterbunden werden.
  • Zweite Ausführungsform
  • Bei einer zweiten Ausführungsform wird ein geeignetes Verfahren zur Herstellung des Halbleiterelements 1 der ersten Ausführungsform beschrieben.
  • Das Herstellungsverfahren dieser Ausführungsform umfasst die gleichen grundlegenden Schritte wie das Herstellungsverfahren der ersten Ausführungsform, und infolgedessen werden nur Unterschiede zu diesem beschrieben.
  • Bei dem stromlosen Gold-Plattierungsverfahren wird Nickel in einer stromlos plattierten Nickel-Phosphor-Schicht 5 in einer Lösung für eine stromlose Gold-Plattierung aufgelöst, und eine stromlos plattierte Gold-Schicht 6 wird durch einen Ersetzungsvorgang zwischen Nickel und Gold gebildet. Dabei wird die Menge des in der stromlos plattierten Nickel-Phosphor-Schicht 5 aufgelösten Nickels größer, wenn die Nickel-Konzentration der stromlos plattierten Nickel-Phosphor-Schicht 5 höher wird. Darüber hinaus werden die Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 leichter gebildet, wenn die Menge des in der stromlos plattierten Nickel-Phosphor-Schicht 5 aufgelösten Nickels größer wird.
  • Um die Nickel-Konzentration der stromlos plattierten Nickel-Phosphor-Schicht 5 zu erhöhen, ist es zweckmäßig, die Bedingungen und Parameter für das stromlose Nickel-Phosphor-Plattierungsverfahren einzustellen. Insbesondere kann die Nickel-Konzentration der stromlos plattierten Nickel-Phosphor-Schicht 5 durch Einstellen verschiedener Parameter gesteuert werden, wie beispielsweise der Nickel-Konzentration, der Wasserstoffionen-Konzentration (des pH-Werts), der Temperatur und der Rührgeschwindigkeit einer Lösung für die stromlose Nickel-Phosphor-Plattierung, die für das stromlose Nickel-Phosphor-Plattierungsverfahren zu verwenden ist.
  • Zum Beispiel kann die Nickel-Konzentration der stromlos plattierten Nickel-Phosphor-Schicht 5 erhöht werden, indem die Nickel-Konzentration, die Wasserstoffionen-Konzentration (der pH-Wert), die Temperatur oder die Rührgeschwindigkeit der Lösung für die stromlose Nickel-Phosphor-Plattierung erhöht wird.
  • Im Hinblick auf das Vorstehende umfasst der Schritt, bei dem die stromlos plattierten Nickel-Phosphor-Schichten 5 auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b mittels des Zinkat-Verfahrens gebildet werden, bei dem Verfahren zur Herstellung des Halbleiterelements 1 dieser Ausführungsform ein Durchführen des stromlosen Nickel-Phosphor-Plattierungsverfahrens, wobei mindestens ein ausgewählter Parameter aus der Gruppe erhöht wird, die aus der Nickel-Konzentration, dem pH-Wert, der Temperatur und der Rührgeschwindigkeit der Lösung für die stromlose Nickel-Phosphor-Plattierung besteht.
  • In 4 ist eine schematische Schnittansicht eines Halbleiterelements 1 dargestellt, das mittels des Verfahrens zur Herstellung des Halbleiterelements 1 dieser Ausführungsform hergestellt wird, bei dem mindestens ein Parameter, der aus einer Gruppe ausgewählt wird, die aus der Nickel-Konzentration, dem pH-Wert, der Temperatur und der Rührgeschwindigkeit der Lösung für die stromlose Nickel-Phosphor-Plattierung besteht, einmal im Verlauf des stromlosen Nickel-Phosphor-Plattierungsverfahrens erhöht wird. Bei dem Halbleiterelement 1 werden die stromlos plattierten Nickel-Phosphor-Schichten 5 jeweils so gebildet, dass sie eine Struktur aufweisen, die zwei Schichten mit unterschiedlichen Nickel-Konzentrationen umfasst, und dass eine stromlos plattierte Nickel-Phosphor-Schicht 5 auf der Seite der stromlos plattierten Gold-Schicht 6 eine höhere Nickel-Konzentration aufweist als eine stromlos plattierte Nickel-Phosphor-Schicht 5 auf der Seite der vorderseitigen Elektrode 3a oder auf der Seite der rückseitigen Elektrode 3b.
  • In 4 werden zum besseren Verständnis die zwei Schichten deutlich unterschieden, es muss jedoch auf die Tatsache geachtet werden, dass die zwei Schichten in einigen Fällen nicht deutlich zu unterscheiden sind, da die Nickel-Konzentration in einem Bereich um eine Grenze zwischen den zwei Schichten herum von der Seite der vorderseitigen Elektrode 3a oder der Seite der rückseitigen Elektrode 3b in Richtung zu der Seite der stromlos plattierten Gold-Schicht 6 sequentiell zunimmt.
  • Die Nickel-Konzentration der stromlos plattierten Nickel-Phosphor-Schicht 5 auf der Seite der stromlos plattierten Gold-Schicht 6 ist nicht speziell eingeschränkt, ist jedoch bevorzugt gleich 94 Massen-% oder höher und gleich 99 Massen-% oder geringer, bevorzugter gleich 95 Massen-% oder höher und gleich 98 Massen-% oder geringer.
  • Darüber hinaus ist die Nickel-Konzentration der stromlos plattierten Nickel-Phosphor-Schicht 5 auf der Seite der vorderseitigen Elektrode 3a oder der Seite der rückseitigen Elektrode 3b nicht speziell eingeschränkt, ist jedoch bevorzugt gleich 90 Massen-% oder höher und geringer als 94 Massen-%, bevorzugter gleich 91 Massen-% oder höher und geringer als 93 Massen-%.
  • Die Dicke der stromlos plattierten Nickel-Phosphor-Schicht 5 auf der Seite der stromlos plattierten Gold-Schicht 6 ist nicht speziell eingeschränkt, ist jedoch bevorzugt gleich 2,0 µm oder größer und gleich 7,0 µm oder geringer, bevorzugter gleich 2,5 µm oder größer und gleich 6,0 µm oder geringer.
  • Darüber hinaus ist die Dicke der stromlos plattierten Nickel-Phosphor-Schicht 5 auf der Seite der vorderseitigen Elektrode 3a oder der Seite der rückseitigen Elektrode 3b nicht speziell eingeschränkt, ist jedoch bevorzugt gleich 1,5 µm oder größer und gleich 7,0 µm oder geringer, bevorzugter gleich 2,0 µm oder größer und gleich 6,0 µm oder geringer.
  • Wenn das Halbleiterelement 1 mit der in 4 dargestellten Konfiguration hergestellt wird, ist es zweckmäßig, zum Beispiel die Nickel-Konzentration und den pH-Wert der Lösung für die stromlose Nickel-Phosphor-Plattierung auf 4,0 g/l oder höher und 5,0 g/l oder geringer bzw. auf 4,0 oder höher und 5,0 oder niedriger einzustellen, um die stromlos plattierte Nickel-Phosphor-Schicht 5 auf der Seite der vorderseitigen Elektrode 3a oder der Seite der rückseitigen Elektrode 3b zu bilden, und die Nickel-Konzentration sowie den pH-Wert der Lösung für die stromlose Nickel-Phosphor-Plattierung auf 5,0 g/l oder höher und 6,0 g/l oder geringer bzw. auf 5,0 oder höher und 6,0 oder niedriger einzustellen, um die stromlos plattierte Nickel-Phosphor-Schicht 5 auf der Seite der stromlos plattierten Gold-Schicht 6 zu bilden.
  • Mit dem Verfahren zur Herstellung des Halbleiterelements 1 gemäß dieser Ausführungsform kann die stromlos plattierte Nickel-Phosphor-Schicht 5 mit einer höheren Nickel-Konzentration auf einer Oberfläche gebildet werden, indem verschiedene Bedingungen und Parameter gesteuert werden, wie beispielsweise die Nickel-Konzentration, die Wasserstoffionen-Konzentration (der pH-Wert), die Temperatur sowie die Rührgeschwindigkeit der Lösung für die stromlose Nickel-Phosphor-Plattierung, die für das stromlose Nickel-Phosphor-Plattierungsverfahren zu verwenden sind, und somit können die Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 während des stromlosen Gold-Plattierungsverfahrens gebildet werden. Dadurch wird die Notwendigkeit für einen separaten Schritt zur Bildung der Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 eliminiert (z.B. für einen Behandlungsschritt, der eine Verwendung von mechanischen Mitteln oder chemischen Mitteln umfasst).
  • Dritte Ausführungsform
  • Bei einer dritten Ausführungsform wird ein geeignetes Verfahren zur Herstellung des Halbleiterelements 1 der ersten Ausführungsform beschrieben.
  • Das Herstellungsverfahren dieser Ausführungsform umfasst die gleichen grundlegenden Schritte wie das Herstellungsverfahren der ersten Ausführungsform, und infolgedessen werden nur Unterschiede zu diesem beschrieben.
  • Während eines stromlosen Nickel-Phosphor-Plattierungsverfahrens entsteht Wasserstoffgas, und demzufolge haften Wasserstoffgasblasen an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5, die abgeschieden worden ist. Die Wasserstoffgasblasen reduzieren die Abscheidungseffizienz der stromlos plattierten Nickel-Phosphor-Schicht 5 mikroskopisch. Daher tendiert die Dicke der stromlos plattierten Nickel-Phosphor-Schicht 5 dazu, in Bereichen, an denen die Wasserstoffgasblasen haften, kleiner als in Bereichen zu werden, an denen die Wasserstoff-Gasblasen nicht haften.
  • Im Hinblick auf das Vorstehende umfasst der Schritt, bei dem die stromlos plattierten Nickel-Phosphor-Schichten 5 mittels des Zinkat-Verfahrens auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b gebildet werden, bei dem Verfahren zur Herstellung des Halbleiterelements 1 dieser Ausführungsform ein Durchführen des stromlosen Nickel-Phosphor-Plattierungsverfahrens, wobei mindestens ein ausgewählter Parameter aus der Gruppe geändert wird, die aus der Schaukelgeschwindigkeit und der Schaukelweite besteht.
  • Wenn mindestens ein ausgewählter Parameter aus der Gruppe, die aus der Schaukelgeschwindigkeit und der Schaukelweite besteht, geändert wird, wie vorstehend beschrieben, kann die Abscheidungsmenge der stromlos plattierten Nickel-Phosphor-Schicht 5 gesteuert werden, und somit werden die Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 leicht gebildet.
  • Wenn das Halbleiterelement 1 dieser Ausführungsform hergestellt wird, ist es zweckmäßig, zum Beispiel mindestens einen ausgewählten Parameter aus der Gruppe, die aus der Schaukelgeschwindigkeit und der Schaukelweite besteht, einmal oder mehrmals im Verlauf des stromlosen Nickel-Phosphor-Plattierungsverfahrens zu ändern. Die Schaukelgeschwindigkeit und die Schaukelweite können geändert werden, in dem das Schaukeln zum Beispiel sich wiederholend ein- und ausgeschaltet wird. Wenn dabei eine Zeitdauer, in der ein Schaukeln stoppt (ausgeschaltet ist), übermäßig lang ist, besteht die Tendenz, dass sich die stromlos plattierte Nickel-Phosphor-Schicht 5 in einigen Fällen aufgrund einer Reduktion ihres Haftvermögens an der vorderseitigen Elektrode 3a oder der rückseitigen Elektrode 3b ablöst.
  • Dementsprechend ist es unter dem Gesichtspunkt einer Sicherstellung des Haftvermögens der stromlos plattierten Nickel-Phosphor-Schicht 5 an der vorderseitigen Elektrode 3a oder der rückseitigen Elektrode 3b zweckmäßig, die Zeitdauer, in der das Schaukeln stoppt (ausgeschaltet ist), bevorzugt auf weniger als 3 Minuten festzulegen, bevorzugter auf 2 Minuten oder weniger, noch bevorzugter auf 1 Minute oder weniger.
  • Das Ausmaß einer Änderung der Schaukelgeschwindigkeit ist nicht speziell eingeschränkt, sie ist jedoch im Allgemeinen gleich 50 mm/min oder höher und gleich 500 mm/min oder geringer, bevorzugt gleich 100 mm/min oder höher und gleich 400 mm/min oder geringer, bevorzugter gleich 200 mm/min oder höher und gleich 300 mm/min oder geringer. Darüber hinaus ist das Ausmaß einer Änderung der Schaukelweite nicht speziell eingeschränkt, sie ist jedoch im Allgemeinen gleich 10 mm oder größer und gleich 300 mm oder geringer, bevorzugt gleich 30 mm oder größer und gleich 200 mm oder geringer, bevorzugter gleich 50 mm oder größer und gleich 100 mm oder geringer.
  • Mit dem Verfahren zur Herstellung des Halbleiterelements 1 gemäß dieser Ausführungsform können die Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 gebildet werden, indem während des stromlosen Nickel-Phosphor-Plattierungsverfahrens mindestens ein ausgewählter Parameter aus der Gruppe geändert wird, die aus der Schaukelgeschwindigkeit und der Schaukelweite besteht. Dadurch wird die Notwendigkeit für einen separaten Schritt zur Bildung der Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 eliminiert (z.B. für einen Behandlungsschritt, der eine Verwendung mechanischer Mittel oder chemischer Mittel umfasst).
  • Vierte Ausführungsform
  • Bei einer vierten Ausführungsform wird ein geeignetes Verfahren zur Herstellung des Halbleiterelements 1 der ersten Ausführungsform beschrieben.
  • Das Herstellungsverfahren dieser Ausführungsform umfasst die gleichen grundlegenden Schritte wie das Herstellungsverfahren der ersten Ausführungsform, und infolgedessen werden lediglich Unterschiede zu diesem beschrieben.
  • Bei dem stromlosen Gold-Plattierungsverfahren wird Nickel in einer stromlos plattierten Nickel-Phosphor-Schicht 5 in einer Lösung für die stromlose Gold-Plattierung aufgelöst, und eine stromlos plattierte Gold-Schicht 6 wird durch einen Ersetzungsvorgang zwischen Nickel und Gold gebildet. Wenn das stromlose Gold-Plattierungsverfahren durchgeführt wird, können daher eine Ätzbehandlung für die stromlos plattierte Nickel-Phosphor-Schicht 5 und die Bildung der stromlos plattierten Gold-Schicht 6 durch das stromlose Gold-Plattierungsverfahren durchgeführt werden, wobei die Gold-Konzentration der Lösung für die stromlose Gold-Plattierung gesteuert wird.
  • Im Hinblick auf das Vorstehende umfasst der Schritt, bei dem die stromlos plattierte Gold-Schicht 6 gebildet wird, bei dem Verfahren zur Herstellung des Halbleiterelements 1 dieser Ausführungsform ein Durchführen des stromlosen Gold-Plattierungsverfahrens, wobei die Gold-Konzentration der Lösung für die stromlose Gold-Plattierung erhöht wird. Zum Beispiel ist es zweckmäßig, das stromlose Gold-Plattierungsverfahren so durchzuführen, dass zwei Arten von Lösungen für die stromlose Gold-Plattierung mit unterschiedlichen Gold-Konzentrationen verwendet werden und dass es ein stromloses Gold-Plattierungsverfahren mit der einen der Lösungen für die stromlose Gold-Plattierung umfasst, die eine geringere Gold-Konzentration aufweist, gefolgt von einem stromlosen Gold-Plattierungsverfahren mit der anderen der Lösungen für die stromlose Gold-Plattierung, die eine höhere Gold-Konzentration aufweist.
  • Anstelle der Lösung für die stromlose Gold-Plattierung, die eine geringere Gold-Konzentration aufweist, kann zur Durchführung der Ätzbehandlung eine Nickel-Ätzlösung verwendet werden, in der die Gold-Konzentration gleich Null ist.
  • Wenn ein derartiges stromloses Gold-Plattierungsverfahren durchgeführt wird, werden vor allem die Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 durch die Ätzbehandlung unter Verwendung der Nickel-Ätzlösung, in der die Gold-Konzentration gleich Null ist, oder durch das stromlose Gold-Plattierungsverfahren unter Verwendung der Lösung für die stromlose Gold-Plattierung gebildet, die eine geringere Gold-Konzentration aufweist, und die stromlos plattierte Gold-Schicht 6 wird durch das stromlose Gold-Plattierungsverfahren unter Verwendung der Lösung für die stromlose Gold-Plattierung, die eine höhere Gold-Konzentration aufweist, auf der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 gebildet.
  • Die spezifische Gold-Konzentration der Lösung für die stromlose Gold-Plattierung, die eine geringere Gold-Konzentration aufweist, ist nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 0,5 g/l oder geringer, bevorzugt gleich 0,4 g/l oder geringer, bevorzugter gleich 0,3 g/l oder geringer. Darüber hinaus ist die spezifische Gold-Konzentration der Lösung für die stromlose Gold-Plattierung, die eine höhere Gold-Konzentration aufweist, nicht speziell eingeschränkt, ist jedoch im Allgemeinen gleich 1,0 g/l oder höher und gleich 5 g/l oder geringer, bevorzugt gleich 1,2 g/l oder höher und gleich 4 g/l oder geringer, bevorzugter gleich 1,5 g/l oder höher und gleich 3 g/l oder geringer.
  • Bei dem Verfahren zur Herstellung des Halbleiterelements 1 gemäß dieser Ausführungsform können die Ätzbehandlung für die stromlos plattierte Nickel-Phosphor-Schicht 5 und die Bildung der stromlos plattierten Gold-Schicht 6 zusammen durchgeführt werden, indem die Gold-Konzentration der Lösung für die stromlose Gold-Plattierung gesteuert wird, die für das stromlose Gold-Plattierungsverfahren verwendet wird. Dadurch wird die Notwendigkeit für einen separaten Schritt zur Bildung der Vertiefungen 7 an der Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 eliminiert (z.B. für einen Behandlungsschritt, der eine Verwendung mechanischer Mittel oder chemischer Mittel umfasst).
  • Fünfte Ausführungsform
  • 5 ist eine schematische Schnittansicht eines Halbleiterelements einer fünften Ausführungsform.
  • In 5 weist ein Halbleiterelement 1 dieser Ausführungsform Folgendes auf: ein Substrat 2 vom Typ mit Leitung von vorn nach hinten; eine vorderseitige Elektrode 3a, die auf der einen Hauptoberfläche (der vorderen Oberfläche) des Substrats 2 vom Typ mit Leitung von vorn nach hinten ausgebildet ist; eine rückseitige Elektrode 3b, die auf der anderen Hauptoberfläche (der rückwärtigen Oberfläche) des Substrats 2 vom Typ mit Leitung von vorn nach hinten ausgebildet ist; sowie eine stromlos plattierte Schicht 4, die auf der vorderseitigen Elektrode 3a ausgebildet ist.
  • Die stromlos plattierte Schicht 4 weist Folgendes auf: eine stromlos plattierte Nickel-Phosphor-Schicht 5, die auf der vorderseitigen Elektrode 3a ausgebildet ist; sowie eine stromlos plattierte Gold-Schicht 6, die auf der stromlos plattierten Nickel-Phosphor-Schicht 5 ausgebildet ist und an deren Oberfläche eine Mehrzahl von Vertiefungen 7 ausgebildet ist. Darüber hinaus ist eine Schutzschicht 8 auf einem Bereich der vorderseitigen Elektrode 3a angeordnet, auf dem die stromlos plattierte Schicht 4 nicht ausgebildet ist. Das heißt, das Halbleiterelement 1 dieser Ausführungsform weist die gleiche Konfiguration wie das Halbleiterelement der ersten Ausführungsform auf, mit der Ausnahme, dass die stromlos plattierte Schicht 4 auf der rückseitigen Elektrode 3b nicht ausgebildet ist. Bei dieser Ausführungsform ist die stromlos plattierte Schicht 4, welche die Mehrzahl von Vertiefungen 7 aufweist, nur auf der vorderseitigen Elektrode 3a ausgebildet. Das Herstellungsverfahren dieser Ausführungsform umfasst die gleichen grundlegenden Schritte wie das Herstellungsverfahren der ersten Ausführungsform, und infolgedessen werden nur Unterschiede zu diesem beschrieben.
  • Vor einer Durchführung der Plattierungsverfahren wird eine Schutzschicht an der rückseitigen Elektrode 3b angebracht, so dass verhindert wird, dass die rückseitige Elektrode 3b in Kontakt mit den Plattierungslösungen gebracht wird. Nach der Bildung der stromlos plattierten Schicht 4 kann das Halbleiterelement 1 getrocknet werden, und die Schutzschicht kann abgelöst werden. Die Schutzschicht ist nicht speziell eingeschränkt, und es kann ein durch UV-Strahlung lösbarer Streifen für einen Schutz beim Plattierungsschritt verwendet werden.
  • Die Halbleiterelemente 1 der vorstehend erwähnten Ausführungsformen können jeweils hergestellt werden, indem ein durch Chip-Vereinzelung eines Halbleiterwafers erhaltener Chip (ein Substrat 2 vom Typ mit Leitung von vorn nach hinten) den Plattierungsverfahren unterzogen wird, oder indem unter dem Gesichtspunkt der Produktivität oder dergleichen der Halbleiterwafer den Plattierungsverfahren unterzogen wird, gefolgt von einer Chip-Vereinzelung. Insbesondere in der letzten Jahren hat man unter dem Gesichtspunkt einer Verbesserung der elektrischen Charakteristika des Halbleiterelements 1 eine Reduktion der Dicke des Substrats 2 vom Typ mit Leitung von vorn nach hinten gefordert, und eine Handhabung wird mitunter schwierig, wenn der Halbleiterwafer an seiner Peripherie nicht eine größere Dicke aufweist als in seiner Mitte. Mit den vorstehend erwähnten Plattierungsverfahren können gewünschte plattierte Schichten auf einem derartigen Halbleiterwafer gebildet werden, der in seiner Mitte und an seiner Peripherie unterschiedliche Dicken aufweist.
  • BEISPIELE
  • Nachstehend wird die vorliegende Erfindung anhand von Beispielen detailliert beschrieben. Die vorliegende Erfindung ist jedoch keineswegs auf diese beschränkt.
  • Beispiel 1
  • Im Beispiel 1 wurde ein Halbleiterelement 1 mit einer in 4 dargestellten Konfiguration hergestellt.
  • Zunächst wurde ein Si-Substrat (14 mm × 14 mm × 70 µm) als ein Substrat 2 vom Typ mit Leitung von vorn nach hinten hergestellt.
  • Als nächstes wurden eine Elektrode aus einer Aluminium-Legierung (Dicke: 5,0 µm), die als eine vorderseitige Elektrode 3a diente, sowie eine Schutzschicht 8 auf der vorderen Oberfläche des Si-Substrats gebildet, und eine Elektrode aus einer Aluminium-Legierung (Dicke: 1,0 µm), die als eine rückseitige Elektrode 3b diente, wurde auf der rückwärtigen Oberfläche des Si-Substrats gebildet. Die vorderseitige Elektrode 3a wies in Bezug auf einen Ra-Wert eine Oberflächenebenheit von 0,025 µm auf, und die rückseitige Elektrode 3b wies in Bezug auf einen Ra-Wert eine Oberflächenebenheit von 0,015 µm auf.
  • Als nächstes wurden unter den in Tabelle 1 und Tabelle 2 nachstehend gezeigten Bedingungen Schritte durchgeführt, um das Halbleiterelement 1 zu erhalten. Zwischen den Schritten wurde ein Spülen mit Wasser unter Verwendung von reinem Wasser durchgeführt. Tabelle 1
    Schritt Einzelheiten Bedingungen etc.
    1 Plasma-Reinigung Ar (100 cc/min), 800 W, 2 Minuten, Wert des Vakuums: 10 Pa
    2 Entfettung alkalische Entfettungslösung, pH 9,5, 70 °C, 3 Minuten
    3 Beizen 10% Schwefelsäure, 30 °C 1 Minute
    4 erste Zinkat-Behandlung alkalische Lösung für die Zinkat-Behandlung, pH 12, 25 °C, 20 Sekunden
    5 Zinkat-Ablösung Salpetersäure, 25 °C, 15 Sekunden
    6 zweite Zinkat-Behandlung alkalische Lösung für die Zinkat-Behandlung, pH 12, 25 °C, 20 Sekunden
    7 stromloses Nickel-Phosphor-Plattierungsverfahren saure Lösung für die stromlose Nickel-Phosphor-Plattierung, Bedingungen für das Plattierungsverfahren sind in Tabelle 2 gezeigt
    8 stromloses Gold-Plattierungsverfahren saure Lösung für die stromlose Gold-Plattierung, pH 6,5, 90 °C, 30 Minuten
    Tabelle 2
    Proben-Nr. Plattierungszeitdauer (Minuten) Ni-Konzentration in Plattierungslösung (g/l) pH der Plattierungslösung Temperatur der Plattierungslösung (°C) Schaukelgeschwindigkeit (mm/min) Schaukelweite (mm) Kategorie
    1-1 0 bis 25 5,0 5,0 85 300 100 Vergleichsbeispiel
    1-2 0 bis 15 5,0 5,0 85 300 100 Beispiel der vorliegenden Erfindung
    15 bis 20 5,0 5,0→5,5 85 300 100
    20 bis 25 5,0 5,5 85 300 100
    1-3 0 bis 15 5,0 5,0 85 300 100 Beispiel der vorliegenden Erfindung
    15 bis 20 5,0→5,5 5,0→5,5 85 300 100
    20 bis 25 5,5 5,5 85 300 100
    1-4 0 bis 15 5,0 5,0 85 300 100 Beispiel der vorliegenden Erfindung
    15 bis 16 5,0→5,5 5,0→5,5 85 300 100
    16 bis 25 5,5 5,5 85 300 100
    1-5 0 bis 24 4,8 5,0 85 300 100 Beispiel der vorliegenden Erfindung
    24 bis 26 4,8→.5,5 5,0→5,3 85 300 100
    26 bis 32 5,5 5,3 85 300 100
  • Die Dicken der stromlos plattierten Nickel-Phosphor-Schichten 5 und der stromlos plattierten Gold-Schichten 6, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b ausgebildet waren, wurden jeweils mit einem kommerziell erhältlichen Röntgenfluoreszenz-Dickenmessgerät gemessen. Im Ergebnis wiesen die stromlos plattierten Gold-Schichten 6 bei sämtlichen Proben jeweils eine Dicke von 0,03 µm auf. Darüber hinaus sind die Resultate der Dicken der stromlos plattierten Nickel-Phosphor-Schichten 5 in Tabelle 3 gezeigt.
  • Außerdem wurden jeweils die Nickel-Konzentrationen der stromlos plattierten Nickel-Phosphor-Schichten 5 gemessen, indem die stromlos plattierten Nickel-Phosphor-Schichten 5 in Wasser aufgelöst wurden, das eine Säure oder ein Alkali enthielt, gefolgt von ICP. Die Resultate sind in Tabelle 3 gezeigt.
  • Ferner wurde das Vorhandensein oder das Fehlen von Vertiefungen 7, die an der Oberfläche einer stromlos plattierten Schicht 4 ausgebildet waren, die aus der stromlos plattierten Nickel-Phosphor-Schicht 5 und der stromlos plattierten Gold-Schicht 6 bestand, mit einem optischen Mikroskop oder einem Lasermikroskop bestätigt, und die Tiefe derselben wurde basierend auf dem Ausmaß einer Änderung der Position des Tubenbrennpunkts gemessen. Die Resultate sind in Tabelle 3 gezeigt. Tabelle 3
    Proben-Nr. Dicke der stromlos plattierten Nickel-Phosphor-Schicht (µm) Ni-Konzentration der stromlos plattierten Nickel-Phosphor-Schicht (Massen-%) Vorhandensein oder Fehlen von Vertiefungen Tiefe der Vertiefungen (µm) Kategorie
    Seite der stromlos plattierten Gold-Schicht Seite der Elektrode Seite der stromlos plattierten Gold-Schicht Seite der Elektrode
    1-1 5,0 93 fehlen 0 Vergleichsbeispiel
    1-2 3,0 2,5 95 93 vorhanden 0,20 Beispiel der vorliegenden Erfindung
    1-3 3,0 3,0 96 93 vorhanden 0,25 Beispiel der vorliegenden Erfindung
    1-4 2,9 3,8 97 92 vorhanden 0,45 Beispiel der vorliegenden Erfindung
    1-5 3,5 3,2 95 91 vorhanden 0,30 Beispiel der vorliegenden Erfindung
  • Wie in Tabelle 3 gezeigt, waren bei jeder der Proben mit den Nummern 1-2 bis 1-5, bei denen das stromlose Nickel-Phosphor-Plattierungsverfahren durchgeführt wurde, wobei die Nickel-Konzentration und/oder der pH-Wert der Lösung für die stromlose Nickel-Phosphor-Plattierung erhöht wurde(n), die Vertiefungen 7 an der Oberfläche der stromlos plattierten Schicht 4 ausgebildet. Bei der Probe mit der Nr. 1-1, bei der das stromlose Nickel-Phosphor-Plattierungsverfahren durchgeführt wurde, wobei die Nickel-Konzentration und der pH-Wert der Lösung für die stromlose Nickel-Phosphor-Plattierung konstant gehalten wurden, waren die Vertiefungen 7 an der Oberfläche der stromlos plattierten Schicht 4 indessen nicht ausgebildet.
  • Beispiel 2
  • Beim Beispiel 2 wurde ein Halbleiterelement 1 in der gleichen Weise wie beim Beispiel 1 hergestellt, mit der Ausnahme, dass die Bedingungen des stromlosen Nickel-Phosphor-Plattierungsverfahren geändert wurden, wie in derTabelle 4 angegeben. Tabelle 4
    Proben-Nr. Plattierungszeitspanne (Minuten) Ni-Konzentration in Plattierungslösung (g/L) pH der Plattierungslösung Temperatur der Plattierungslösung (°C) Schaukelgeschwindigkeit (mm/min) Schaukelweite (mm) Kategorie
    2-1 0 bis 25 5,0 5,0 85 300 100 Vergleichsbeispiel
    2-2 0 bis 20 5,0 5,0 85 300 100 Beispiel der vorliegenden Erfindung
    20 bis 21 5,0 5,0 85 300→50 100
    21 bis 25 5,0 5,0 85 50 100
    2-3 0 bis 21 5,0 5,0 85 300 100 Beispiel der vorliegenden Erfindung
    21 bis 21,1 5,0 5,0 85 300→0 100→0
    21,1 bis 21,4 5,0 5,0 85 0 0
    21,4 bis 21,5 5,0 5,0 85 0→300 0→100
    21,5 bis 26 5,0 5,0 85 300 100
    2-4 0 bis 15 5,0 5,0 85 300 100 Beispiel der vorliegenden Erfindung
    15 bis 15,1 5,0 5,0 85 300→0 100→0
    15,1 bis 16 5,0 5,0 85 0 0
    16 bis 16,1 5,0 5,0 85 0→300 0→100
    16,1 bis 26 5,0 5,0 85 300 100
  • Die Dicken der stromlos plattierten Nickel-Phosphor-Schichten 5 und der stromlos plattierten Gold-Schichten 6, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b ausgebildet waren, wurden auf die gleiche Weise gemessen wie beim Beispiel 1. Im Ergebnis wiesen die stromlos plattierten Gold-Schichten 6 bei sämtlichen Proben jeweils eine Dicke von 0,03 µm auf. Die Resultate der Dicken der stromlos plattierten Nickel-Phosphor-Schichten 5 sind in Tabelle 3 gezeigt.
  • Darüber hinaus wurden die Nickel-Konzentrationen der stromlos plattierten Nickel-Phosphor-Schichten 5 auf die gleiche Weise gemessen wie bei Beispiel 1. Im Ergebnis waren die Nickel-Konzentrationen der stromlos plattierten Nickel-Phosphor-Schichten 5 bei sämtlichen Proben gleich 93 Massen-%.
  • Ferner wurde das Vorhandensein oder Fehlen von Vertiefungen 7 bestätigt, die an der Oberfläche einer stromlos plattierten Schicht 4 ausgebildet waren, die aus der stromlos plattierten Nickel-Phosphor-Schicht 5 und der stromlos plattierten Gold-Schicht 6 bestand, und die Tiefe derselben wurde auf die gleiche Weise gemessen wie beim Beispiel 1. Die Resultate sind in Tabelle 5 gezeigt. Tabelle 5
    Proben-Nr. Dicke der stromlos plattierten Nickel-Phosphor-Schicht (µm) Vorhandensein oder Fehlen von Vertiefungen Tiefe der Vertiefungen (µm) Kategorie
    2-1 5,0 Fehlen 0 Vergleichsbeispiel
    2-2 4,0 vorhanden 0,25 Beispiel der vorliegenden Erfindung
    2-3 4,0 vorhanden 0,30 Beispiel der vorliegenden Erfindung
    2-4 3,2 vorhanden 0,40 Beispiel der vorliegenden Erfindung
  • Wie in Tabelle 5 gezeigt, waren die Vertiefungen 7 bei jeder der Proben mit den Nummern 2-2 bis 2-4, bei denen das stromlose Nickel-Phosphor-Plattierungsverfahren durchgeführt wurde, wobei die Schaukelgeschwindigkeit und/oder die Schaukelweite geändert wurde(n), an der Oberfläche der stromlos plattierten Schicht 4 ausgebildet. Bei der Probe mit der Nr. 2-1, bei der das Nickel-Phosphor-Plattierungsverfahren durchgeführt wurde, wobei die Schaukelgeschwindigkeit und die Schaukelweite konstant gehalten wurden, waren die Vertiefungen 7 an der Oberfläche der stromlos plattierten Schicht 4 indessen nicht ausgebildet.
  • Beispiel 3
  • Beim Beispiel 3 wurde ein Halbleiterelement 1 auf die gleiche Weise wie beim Beispiel 1 hergestellt, mit der Ausnahme, dass Schritte unter den in Tabelle 6 und Tabelle 7 nachstehend gezeigten Bedingungen durchgeführt wurden. Tabelle 6
    Schritt Einzelheiten Bedingungen etc.
    1 Plasma- Reinigung Ar (100 cc/min), 800 W, 2 Minuten, Wert des Vakuums: 10 Pa
    2 Entfettung alkalische Entfettungslösung, pH 9,5, 70 °C, 3 Minuten
    3 Beizen 10% Schwefelsäure, 30°C, 1 Minute
    4 erste Zinkat-Behandlung alkalische Lösung für die Zinkat-Behandlung, pH 12, 25 °C, 20 Sekunden
    5 Zinkat - Ablösung Salpetersäure, 25 °C, 15 Sekunden
    6 zweite Zinkat-Behandlung alkalische Lösung für die Zinkat-Behandlung, pH 12, 25 °C, 20 Sekunden
    7 stromloses Nickel-Phosphor-Plattierungsverfahren saure Lösung für die stromlose Nickel-Phosphor-Plattierung, pH 12, 85 °C, 25 Minuten, ohne Schaukeln
    8 Ätzbehandlung in Tabelle 7 gezeigt
    9 stromloses Gold-Plattierungsverfahren saure Lösung für die stromlose Gold-Plattierung, pH 6,5, 90 °C, 30 Minuten
    Tabelle 7
    Proben-Nr. Art der Säure Konzentration der Säure (Massen-%) Ätztemperatur (°C) Ätzzeitdauer (Min.) Kategorie
    3-1 -- -- -- -- Vergleichsbeispiel
    3-2 Salpetersäure 20 25 5 Beispiel der vorliegenden Erfindung
    3-3 Chlorwasserstoffsäure 17,5 40 5 Beispiel der vorliegenden Erfindung
    3-4 Hydrocarbonsäure 20 40 5 Beispiel der vorliegenden Erfindung
    3-5 Oxalsäure 20 40 5 Beispiel der vorliegenden Erfindung
  • Die Dicken der stromlos plattierten Nickel-Phosphor-Schichten 5 und der stromlos plattierten Gold-Schichten 6, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b ausgebildet waren, wurden auf die gleiche Weise wie beim Beispiel 1 gemessen. Im Ergebnis wiesen die stromlos plattierten Gold-Schichten 6 bei sämtlichen Proben jeweils eine Dicke von 0,03 µm auf. Während die Dicke der stromlos plattierten Nickel-Phosphor-Schicht 5 bei jeder der Proben mit den Nummern 3-1, 3-4 und 3-5 gleich 5,0 µm war, war die Dicke der stromlos plattierten Nickel-Phosphor-Schicht 5 darüber hinaus bei der Probe mit der Nr. 3-2 gleich 4,7 µm (durch die Ätzbehandlung um 0,3 µm reduziert) und bei der Probe mit der Nr. 3-3 gleich 4,8 µm (durch die Ätzbehandlung um 0,2 µm reduziert).
  • Außerdem wurden die Nickel-Konzentrationen der stromlos plattierten Nickel-Phosphor-Schichten 5 auf die gleiche Weise wie beim Beispiel 1 gemessen. Im Ergebnis waren die Nickel-Konzentrationen der stromlos plattierten Nickel-Phosphor-Schichten 5 bei sämtlichen Proben gleich 93 Massen-%.
  • Ferner wurde das Vorhandensein oder Fehlen von Vertiefungen 7 bestätigt, die an der Oberfläche einer stromlos plattierten Schicht 4 ausgebildet waren, die aus der stromlos plattierten Nickel-Phosphor-Schicht 5 und der stromlos plattierten Gold-Schicht 6 bestand, und die Tiefe derselben wurde auf die gleichen Weise gemessen wie beim Beispiel 1. Die Resultate sind in Tabelle 8 angegeben. Tabelle 8
    Proben-Nr. Vorhandensein oder Fehlen von Vertiefungen Tiefe der Vertiefungen (µm) Kategorie
    3-1 fehlen 0 Vergleichsbeispiel-
    3-2 vorhanden 0,1 Beispiel der vorliegenden Erfindung
    3-3 vorhanden 0,25 Beispiel der vorliegenden Erfindung
    3-4 vorhanden 0,5 Beispiel der vorliegenden Erfindung
    3-5 vorhanden 0,3 Beispiel der vorliegenden Erfindung
  • Wie in Tabelle 8 gezeigt, waren die Vertiefungen 7 bei jeder der Proben mit den Nummern 3-2 bis 3-5, bei denen die Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 der Ätzbehandlung ausgesetzt war, an der Oberfläche der stromlos plattierten Schicht 4 ausgebildet. Bei der Probe mit der Nr. 3-1, bei der die Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht 5 der Ätzbehandlung nicht ausgesetzt war, waren die Vertiefungen 7 an der Oberfläche der stromlos plattierten Schicht 4 indessen nicht ausgebildet.
  • Beispiel 4
  • Im Beispiel 4 wurde ein Halbleiterelement 1 auf die gleiche Weise wie im Beispiel 1 hergestellt, mit der Ausnahme, dass Schritte unter den in Tabelle 9 und Tabelle 10 nachstehend gezeigten Bedingungen durchgeführt wurden. Tabelle 9
    Schritt Einzelheiten Bedingungen etc.
    1 Plasma-Reinigung Ar (100 cc/Min.), 800 W, 2 Minuten, Wert des Vakuums: 10 Pa
    2 Entfetten alkalische Entfettungslösung, pH 9,5, 70 °C, 3 Minuten
    3 Beizen 10% Schwefelsäure, 30°C, 1 Minute
    4 erste Zinkat-Behandlung alkalische Lösung für die Zinkat-Behandlung, pH 12, 25 °C, 20 Sekunden
    5 Zinkat-Ablösung Salpetersäure, 25°C, 15 Sekunden
    6 zweite Zinkat-Behandlung alkalische Lösung für die Zinkat-Behandlung, pH 12, 25 °C, 20 Sekunden
    7 stromloses Nickel-Phosphor-Plattierungsverfahren saure Lösung für die stromlose Nickel-Phosphor-Plattierung, pH 12, 85 °C, 25 Minuten, ohne Schaukeln
    8 stromloses Gold-Plattierungsverfahren saure Lösung für die stromlose Gold-Plattierung, Bedingungen für das Plattierungsverfahren sind in Tabelle 10 gezeigt
    Tabelle 10
    Proben-Nr. Plattierungszeitdauer (min) Au-Konzentration in Plattierungslösung (g/l) pH der Plattierungslösung Temperatur der Plattierungslösung (°C) Kategorie
    4-1 0 bis 30 1,5 6,5 90 Vergleichsbeispiel
    4-2 0 bis 15 0 6,5 90 Beispiel der vorliegenden Erfindung
    15 bis 30 1,5 6,5 90
    4-3 0 bis 5 0 6,5 90 Beispiel der vorliegenden Erfindung
    5 bis 6 0→1,5 6,5 90
    6 bis 35 1,5 6,5 90
    4-4 0 bis 10 0 6,5 90 Beispiel der vorliegenden Erfindung
    10 bis 11 0→1,5 6,5 90
    11 bis 40 1,5 6,5 90
    4-5 0 bis 20 0 6,5 90 Beispiel der vorliegenden Erfindung
    20 bis 21 0→1,5 6,5 90
    21 bis 50 1,5 6,5 90
  • Die Dicken der stromlos plattierten Nickel-Phosphor-Schichten 5 und der stromlos plattierten Gold-Schichten 6, die auf der vorderseitigen Elektrode 3a und der rückseitigen Elektrode 3b ausgebildet waren, wurden auf die gleiche Weise wie beim Beispiel 1 gemessen. Im Ergebnis wiesen die stromlos plattierten Nickel-Phosphor-Schichten 5 bei sämtlichen Proben jeweils eine Dicke von 5,0 µm auf. Die Resultate der Dicken der stromlos plattierten Gold-Schichten 6 sind in Tabelle 11 angegeben.
  • Darüber hinaus wurden die Nickel-Konzentrationen der stromlos plattierten Nickel-Phosphor-Schichten 5 auf die gleiche Weise wie beim Beispiel 1 gemessen. Im Ergebnis waren die Nickel-Konzentrationen der stromlos plattierten Nickel-Phosphor-Schichten 5 bei sämtlichen Proben gleich 93 Massen-%.
  • Ferner wurde das Vorhandensein oder Fehlen von Vertiefungen 7 bestätigt, die an der Oberfläche einer stromlos plattierten Schicht 4 ausgebildet waren, die aus der stromlos plattierten Nickel-Phosphor-Schicht 5 und der stromlos plattierten Gold-Schicht 6 bestand, und die Tiefe derselben wurde auf die gleiche Weise wie beim Beispiel 1 gemessen. Die Resultate sind in Tabelle 11 angegeben. Tabelle 11
    Proben-Nr. Dicke der stromlos plattierten Nickel-Phosphor-Schicht (µm) Vorhandensein oder Fehlen von Vertiefungen Tiefe der Vertiefungen (µm) Kategorie
    4-1 0,05 Fehlen 0 Vergleichsbeispiel
    4-2 0,04 Vorhanden 0,1 Beispiel der vorliegenden Erfindung
    4-3 0,05 Vorhanden 0,23 Beispiel der vorliegenden Erfindung
    4-4 0,04 Vorhanden 0,55 Beispiel der vorliegenden Erfindung
    4-5 0,02 Vorhanden 1,1 Beispiel der vorliegenden Erfindung
  • Wie in Tabelle 11 gezeigt, waren die Vertiefungen 7 bei jeder der Proben mit den Nummern 4-2 bis 4-5, bei denen das stromlose Gold-Plattierungsverfahren durchgeführt wurde, wobei die Gold-Konzentration der Lösung für die stromlose Gold-Plattierung erhöht wurde, an der Oberfläche der stromlos plattierten Schicht 4 ausgebildet. Bei der Probe mit der Nr. 4-1, bei der das stromlose Gold-Plattierungsverfahren durchgeführt wurde, wobei die Gold-Konzentration der Lösung für die stromlose Gold-Plattierung konstant gehalten wurde, waren die Vertiefungen 7 an der Oberfläche der stromlos plattierten Schicht 4 indessen nicht ausgebildet.
  • Aus den vorstehend erwähnten Resultaten lässt sich erkennen, dass das Halbleiterelement 1 gemäß der vorliegenden Erfindung, bei dem die Entstehung von Hohlräumen im Inneren des Lots zum Zeitpunkt von dessen Montage mittels eines Lötvorgangs unterbunden werden kann, und das Verfahren zur Herstellung des Halbleiterelements angegeben werden können.
  • Beispiel 5
  • Beim Beispiel 5 wurde ein Halbleiterelement 1 auf die gleiche Weise hergestellt wie beim Beispiel 1, mit der Ausnahme, dass Schritte nach der Anbringung einer Schutzschicht an der rückseitigen Elektrode 3b durchgeführt wurden, so dass verhindert wurde, dass die rückseitige Elektrode 3b in Kontakt mit den Plattierungslösungen gebracht wurde, und dann wurde das Halbleiterelement getrocknet, und die Schutzschicht wurde abgelöst.
  • Damit können sich in der vorderseitigen Elektrode 3a die gleichen Effekte wie bei dem Beispiel 1 zeigen.
  • Die vorliegende internationale Anmeldung beansprucht die Priorität basierend auf der am 15. Februar 2017 eingereichten Japanischen Patentanmeldung 2017-025 804 .
  • Bezugszeichenliste
    • 1
    Halbleiterelement
    2
    Substrat vom Typ mit Leitung von vom nach hinten
    3a
    vorderseitige Elektrode
    3b
    rückseitige Elektrode
    4
    stromlos plattierte Schicht
    5
    stromlos plattierte Nickel-Phosphor-Schicht
    6
    stromlos plattierte Gold-Schicht
    7
    Vertiefung
    8
    Schutzschicht
    9
    Lot
    10
    Wärmeabführungssubstrat
    11
    externer Anschluss
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005051084 A [0009]
    • JP 2017025804 [0146]

Claims (14)

  1. Halbleiterelement, das Folgendes aufweist: ein Substrat vom Typ mit Leitung von vom nach hinten, das eine vorderseitige Elektrode und eine rückseitige Elektrode aufweist; sowie eine stromlos plattierte Schicht, die auf mindestens einer von den Elektroden des Substrats vom Typ mit Leitung von vom nach hinten ausgebildet ist, - wobei die mindestens eine der Elektroden eine ebene Oberfläche aufweist und - wobei die stromlos plattierte Schicht aufweist: eine stromlos plattierte Nickel-Phosphor-Schicht, die auf der mindestens einen der Elektroden ausgebildet ist; sowie eine stromlos plattierte Gold-Schicht, die auf der stromlos plattierten Nickel-Phosphor-Schicht ausgebildet ist, und wobei sie Vertiefungen aufweist, die an einer mit einem Lot zu verbindenden Oberfläche derselben ausgebildet sind.
  2. Halbleiterelement nach Anspruch 1, wobei die an der Oberfläche der stromlos plattierten Schicht ausgebildeten Vertiefungen eine Tiefe von 0,05 µm oder mehr und von 1,5 µm oder weniger aufweisen.
  3. Halbleiterelement nach Anspruch 1 oder 2, wobei die an der Oberfläche der stromlos plattierten Schicht ausgebildeten Vertiefungen einen Durchmesser von 0,05 µm oder weniger aufweisen.
  4. Halbleiterelement nach einem der Ansprüche 1 bis 3, wobei die mindestens eine der Elektroden in Bezug auf einen Ra-Wert eine Oberflächenebenheit von 0,005 µm oder mehr und von 0,15 µm oder weniger aufweist.
  5. Halbleiterelement nach einem der Ansprüche 1 bis 4, - wobei die stromlos plattierte Nickel-Phosphor-Schicht zwei stromlos plattierte Nickel-Phosphor-Schichten mit unterschiedlichen Nickel-Konzentrationen aufweist und - wobei die stromlos plattierte Nickel-Phosphor-Schicht auf einer Seite näher bei der stromlos plattierten Gold-Schicht eine höhere Nickel-Konzentration aufweist als die stromlos plattierte Nickel-Phosphor-Schicht auf einer Seite näher bei der mindestens einen der Elektroden.
  6. Halbleiterelement nach einem der Ansprüche 1 bis 5, wobei die stromlos plattierte Schicht mittels eines Lots mit mindestens einem ausgewählten Element aus einer Gruppe verbunden ist, die aus einem externen Anschluss und einem Wärmeabführungssubstrat besteht.
  7. Verfahren zur Herstellung eines Halbleiterelements, das die folgenden Schritte umfasst: - Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vom nach hinten; und - sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei der Schritt, bei dem die stromlos plattierte Nickel-Phosphor-Schicht auf der mindestens einen der Elektroden gebildet wird, ein Durchführen eines stromlosen Nickel-Phosphor-Plattierungsverfahrens umfasst, wobei mindestens ein ausgewählter Parameter aus einer Gruppe erhöht wird, die aus einer Nickel-Konzentration, einem pH-Wert, einer Temperatur und einer Rührgeschwindigkeit einer Lösung für die stromlose Nickel-Phosphor-Plattierung besteht.
  8. Verfahren zur Herstellung eines Halbleiterelements, das die folgenden Schritte umfasst: - Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vom nach hinten; und - sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei der Schritt, bei dem die stromlos plattierte Nickel-Phosphor-Schicht auf der mindestens einen der Elektroden gebildet wird, ein Durchführen eines stromlosen Nickel-Phosphor-Plattierungsverfahrens umfasst, wobei mindestens ein ausgewählter Parameter aus einer Gruppe geändert wird, die aus einer Schaukelgeschwindigkeit und einer Schaukelweite besteht.
  9. Verfahren zur Herstellung eines Halbleiterelements, das die folgenden Schritte umfasst: - Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vom nach hinten; und - sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei dem Schritt, bei dem die stromlos plattierte Nickel-Phosphor-Schicht auf der mindestens einen der Elektroden gebildet wird, eine Ätzbehandlung an einer Oberfläche der stromlos plattierten Nickel-Phosphor-Schicht folgt.
  10. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 9, wobei die Ätzbehandlung unter Verwendung einer Ätzlösung durchgeführt wird, die mindestens eine ausgewählte Säure aus der Gruppe enthält, die aus Hydrocarbonsäure und Oxalsäure besteht.
  11. Verfahren zur Herstellung eines Halbleiterelements, das die folgenden Schritte umfasst. - Bilden einer vorderseitigen Elektrode und einer rückseitigen Elektrode auf einem Substrat vom Typ mit Leitung von vom nach hinten; und - sequentielles Bilden einer stromlos plattierten Nickel-Phosphor-Schicht und einer stromlos plattierten Gold-Schicht auf mindestens einer von der vorderseitigen Elektrode und der rückseitigen Elektrode, wobei der Schritt, bei dem die stromlos plattierte Gold-Schicht gebildet wird, ein Durchführen eines stromlosen Gold-Plattierungsverfahrens umfasst, wobei eine Gold-Konzentration einer Lösung für die stromlose Gold-Plattierung erhöht wird.
  12. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 11, wobei das stromlose Gold-Plattierungsverfahren unter Verwendung von zwei Arten von Lösungen für die stromlose Gold-Plattierung durchgeführt wird, die unterschiedliche Gold-Konzentrationen aufweisen, und wobei es ein stromloses Gold-Plattierungsverfahren mit der einen der Lösungen für die stromlose Gold-Plattierung umfasst, die eine Gold-Konzentration von Null oder eine geringere Gold-Konzentration aufweist, gefolgt von einem stromlosen Gold-Plattierungsverfahren mit der anderen der Lösungen für die stromlose Gold-Plattierung, die eine höhere Gold-Konzentration aufweist.
  13. Verfahren zur Herstellung eines Halbleiterelements nach einem der Ansprüche 7 bis 12, wobei der Schritt, bei dem die stromlos plattierte Nickel-Phosphor-Schicht gebildet wird, mittels eines Zinkat-Verfahrens durchgeführt wird.
  14. Verfahren zur Herstellung eines Halbleiterelements nach einem der Ansprüche 7 bis 13, wobei das Verfahren ferner nach dem Bilden der vorderseitigen Elektrode und der rückseitigen Elektrode unter Verwendung von Aluminium oder einer Aluminium-Legierung ein Erwärmen umfasst, um das Aluminium oder die Aluminium-Legierung zu schmelzen, um dadurch Oberflächen der vorderseitigen Elektrode und der rückseitigen Elektrode zu glätten.
DE112018000876.2T 2017-02-15 2018-02-07 Halbleiterelement und verfahren zur herstellung desselben Pending DE112018000876T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-025804 2017-02-15
JP2017025804 2017-02-15
PCT/JP2018/004171 WO2018150971A1 (ja) 2017-02-15 2018-02-07 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
DE112018000876T5 true DE112018000876T5 (de) 2019-11-07

Family

ID=63169359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018000876.2T Pending DE112018000876T5 (de) 2017-02-15 2018-02-07 Halbleiterelement und verfahren zur herstellung desselben

Country Status (5)

Country Link
US (1) US11335595B2 (de)
JP (1) JP6651271B2 (de)
CN (1) CN110249074B (de)
DE (1) DE112018000876T5 (de)
WO (1) WO2018150971A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208998A1 (ja) * 2019-04-10 2020-10-15 三菱電機株式会社 半導体装置及びその製造方法
JP7386662B2 (ja) 2019-10-08 2023-11-27 三菱電機株式会社 半導体装置および電力変換装置
SG11202113223VA (en) * 2019-10-10 2021-12-30 Showa Denko Kk Laminate and method for producing same
JP7313559B2 (ja) * 2020-06-03 2023-07-24 三菱電機株式会社 半導体素子および半導体素子の製造方法
WO2022107764A1 (ja) * 2020-11-23 2022-05-27 パナソニックＩｐマネジメント株式会社 磁気センサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455685B2 (ja) 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
JP4344560B2 (ja) * 2003-07-30 2009-10-14 富士電機ホールディングス株式会社 半導体チップおよびこれを用いた半導体装置
JP2006111960A (ja) * 2004-09-17 2006-04-27 Shinko Electric Ind Co Ltd 非シアン無電解金めっき液及び無電解金めっき方法
US20070264451A1 (en) * 2006-05-11 2007-11-15 Hitachi Maxell, Ltd. Method of manufacturing polymer member and polymer member
JP2009266935A (ja) 2008-04-23 2009-11-12 Nec Electronics Corp 半導体装置及びその製造方法
US7838332B2 (en) * 2008-11-26 2010-11-23 Infineon Technologies Ag Method of manufacturing a semiconductor package with a bump using a carrier
JP5452130B2 (ja) * 2009-08-20 2014-03-26 株式会社デンソー 半導体装置の製造方法
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
EP2383244A1 (de) * 2010-04-23 2011-11-02 Omega SA Keramikelement mit mindestens einem Metalldekoreinsatz
KR101828490B1 (ko) * 2011-08-30 2018-02-12 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP2013098228A (ja) 2011-10-28 2013-05-20 Denso Corp 半導体装置およびその製造方法
JP5669780B2 (ja) * 2012-03-21 2015-02-18 三菱電機株式会社 半導体装置の製造方法
EP2873752B1 (de) * 2012-07-13 2020-05-20 Toyo Kohan Co., Ltd. Verfahren für stromlose goldplattierung und goldplattiertes material
WO2015076358A1 (ja) * 2013-11-21 2015-05-28 株式会社ニコン 配線パターンの製造方法およびトランジスタの製造方法
CN107431001B (zh) * 2015-04-06 2020-07-17 三菱电机株式会社 半导体元件及其制造方法
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6651271B2 (ja) 2020-02-19
CN110249074A (zh) 2019-09-17
CN110249074B (zh) 2021-11-02
WO2018150971A1 (ja) 2018-08-23
US20190393173A1 (en) 2019-12-26
US11335595B2 (en) 2022-05-17
JPWO2018150971A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
DE112018000876T5 (de) Halbleiterelement und verfahren zur herstellung desselben
DE112016001606T5 (de) Halbleiterelement und Verfahren zu dessen Herstellung
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE112015004422B4 (de) Bonddraht für Halbleitervorrichtung
CN101203627B (zh) 形成有以锡作为主成分的被膜的构件、被膜形成方法以及锡焊处理方法
DE4442960C1 (de) Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
DE69735406T2 (de) Glasschaltungssubstrat und Verfahren zu dessen Herstellung
DE102016216521B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2756801A1 (de) Stromlose abscheidung von metallen
DE102006062029B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014001741T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112012006812T5 (de) Elektronische Komponente und Fertigungsverfahren für elektronische Komponente
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE112009005044B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102007057370A1 (de) Elektronisches Bauelement
DE102017113515B4 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE112020001854T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012111245A1 (de) Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE102019207313A1 (de) Apparat zur Herstellung einer Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19942885A1 (de) Halbleiter-Bauelement
DE112016005747B4 (de) Bonddrähte für eine Halbleitervorrichtung
DE112019000957T5 (de) Halbleiterelement und verfahren zur herstellung desselben
DE19954319C1 (de) Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
DE112016007388B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C23C0018260000

Ipc: H01L0021288000

R084 Declaration of willingness to licence
R016 Response to examination communication