CN107431001B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN107431001B
CN107431001B CN201680019663.5A CN201680019663A CN107431001B CN 107431001 B CN107431001 B CN 107431001B CN 201680019663 A CN201680019663 A CN 201680019663A CN 107431001 B CN107431001 B CN 107431001B
Authority
CN
China
Prior art keywords
side electrode
plating layer
semiconductor element
electroless nickel
phosphorus plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680019663.5A
Other languages
English (en)
Other versions
CN107431001A (zh
Inventor
砂本昌利
上野隆二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107431001A publication Critical patent/CN107431001A/zh
Application granted granted Critical
Publication of CN107431001B publication Critical patent/CN107431001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Abstract

本发明的半导体元件(1)在表面背面导通型基板(2)的表面侧电极(3a)以及背面侧电极(3b)上形成有非电解镍磷镀层(4)以及非电解镀金层(5)。表面侧电极(3a)以及背面侧电极(3b)包括铝或者铝合金。另外，形成于表面侧电极(3a)上的非电解镍磷镀层(4)的厚度相对于形成于背面侧电极(3b)上的非电解镍磷镀层(4)的厚度的比例是1.0以上且3.5以下。本发明的半导体元件(1)在通过钎焊安装时能够防止在焊料内部产生空孔。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件及其制造方法。详细而言，本发明涉及表面背面导通型的半导体元件、特别涉及以IGBT(绝缘栅型双极性晶体管)、二极管等为代表的电力变换用的功率半导体元件及其制造方法。
背景技术
以往，在将表面背面导通型的半导体元件安装到模块的情况下，半导体元件的背面侧电极被钎焊到基板等，半导体元件的表面侧电极被导线键合。然而，近年来，根据缩短制造时间以及削减材料费的观点，使用对半导体元件的表面侧电极直接钎焊金属电极的安装方法的情形变多。半导体元件的表面侧电极一般包括铝或者铝合金，所以为了进行钎焊，需要在半导体元件的表面侧电极上形成镍膜、金膜等。
镍膜在钎焊时与锡系的焊料发生反应而减少，所以需要使镍膜按几μm的水平厚膜化。然而，在使用蒸镀或者溅射等真空成膜方式的情况下，通常，最大只能得到1.0μm左右的厚度。另外，如果想要强制性地使镍膜厚膜化，则制造成本上升。因此，作为能够实现低成本、高速且厚膜化的成膜方法，镀敷技术受到瞩目。
作为镀敷技术，存在能够仅在包括铝或者铝合金的电极(以下简称为“Al电极”)表面上选择性地形成镀敷层的非电解镀敷法。作为非电解镀敷法，一般利用钯催化法以及锌酸盐法。
在钯催化法中，使钯在Al电极的表面上作为催化剂核析出，形成非电解镀敷层。在钯法中，Al电极的蚀刻量少，非电解镀敷层的表面的平滑性良好，另一方面，由于钯是贵金属，所以制造成本上升。
另外，在锌酸盐法中，通过在Al电极的表面使锌与Al置换而作为催化剂核析出，形成非电解镀敷层。在该方法中使用的锌酸盐液廉价，所以被广泛采用。
实际上，在专利文献1中，提出了在半导体元件的Al电极的表面通过锌酸盐法选择性地形成镀镍层以及镀金层。
现有技术文献
专利文献1：日本特开2005-51084号公报
发明内容
在将表面背面导通型的半导体元件安装到模块的情况下，在常温下在基板放置焊料，并在其上还放置半导体元件之后，用回流炉进行加热，从而将半导体元件的背面侧电极钎焊到基板。此时，焊料中的助焊剂、形成于电极的镀敷膜中包含的氢或者水分等作为气体产生。如果这些气体保持残存在焊料内部，则成为空孔(孔洞)。焊料内部的空孔阻碍电传导或者热传导，所以成为产生半导体元件的动作不良的原因。为了去除焊料内部的空孔，需要在钎焊时对半导体元件施加微振动等，但在将多个半导体元件安装到基板上的情况下，需要复杂的装置，而且生产率也降低。
本发明是为了解决上述的问题而完成的，其目的在于提供一种在通过钎焊安装时，能够防止在焊料内部产生空孔的半导体元件及其制造方法。
本发明者为了解决上述问题进行专心研究之后发现，通过选择使用电极以及镀敷层的材料，并且控制镀敷层的厚度，在钎焊之前以使半导体元件的表面处于内侧的方式有意地使半导体元件翘曲，由此，能够容易将焊料内部的空孔排出到外部，并完成本发明。
即，本发明提供一种半导体元件，在表面背面导通型基板的表面侧电极以及背面侧电极上形成有非电解镍磷镀层以及非电解镀金层，所述半导体元件的特征在于，所述表面侧电极以及所述背面侧电极包括铝或者铝合金，并且，形成于所述表面侧电极上的所述非电解镍磷镀层的厚度相对形成于所述背面侧电极上的所述非电解镍磷镀层的厚度的比例是1.0以上且3.5以下。
另外，本发明提供一种半导体元件的制造方法，在将表面侧电极以及背面侧电极形成于表面背面导通型基板之后，使用锌酸盐法，对所述表面侧电极以及所述背面侧电极这两方同时进行非电解镍磷镀敷以及非电解镀金，所述半导体元件的制造方法的特征在于，所述表面侧电极以及所述背面侧电极包括铝或者铝合金，并且，将所述表面侧电极的表面积相对于所述背面侧电极的表面积的比例设为0.3以上且0.85以下。
根据本发明，能够提供在通过钎焊安装时能够防止在焊料内部产生空孔的半导体元件及其制造方法。
附图说明
图1是实施方式1的半导体元件的剖面图。
图2是用于说明一个非电解镍磷镀的方法的图。
图3是用于说明另一非电解镍磷镀的方法的图。
图4是用于说明又一非电解镍磷镀的方法的图。
(符号说明)
1：半导体元件；2：表面背面导通型基板；3a：表面侧电极；3b：背面侧电极；4：非电解镍磷镀层；5：非电解镀金层；6：保护膜；10：非电解镍磷镀敷液；11：虚设材料。
具体实施方式
以下，使用附图，说明本发明的半导体元件及其制造方法的优选的实施方式。
实施方式1.
图1是本实施方式的半导体元件的剖面图。
在图1中，本实施方式的半导体元件1包括表面背面导通型基板2、形成于表面背面导通型基板2的一个主面(表面)的表面侧电极3a、形成于表面背面导通型基板2的另一个主面(背面)的背面侧电极3b、在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及形成于非电解镍磷镀层4上的非电解镀金层5。另外，在表面侧电极3a上设置有保护膜6。
本实施方式的半导体元件1的特征在于，为了在通过钎焊安装时防止在焊料内部产生空孔，在钎焊之前以使半导体元件1的表面处于内侧的方式有意地使半导体元件1翘曲。此外，在图1中，未示出半导体元件1的翘曲。
为了对半导体元件1施加翘曲，需要将具有比表面背面导通型基板2大的线膨胀系数的电极以及镀敷层设置到表面背面导通型基板2。因此，在本实施方式的半导体元件1中，作为电极，选择包括铝或者铝合金的表面侧电极3a以及背面侧电极3b，作为镀敷层，选择非电解镍磷镀层4以及非电解镀金层5。此外，一般用于表面背面导通型基板2的硅的线膨胀系数是约2.3ppm/℃，相对于此，铝的线膨胀系数是约23ppm/℃，镍磷的线膨胀系数是约12～13ppm/℃，金的线膨胀系数是约14.2ppm/℃。
接下来，为了对半导体元件1施加使半导体元件1的表面处于内侧的翘曲，需要使半导体元件1的表面的电极以及镀敷层的厚度大于半导体元件1的背面的电极以及镀敷层的厚度。在其中，根据半导体元件1的生产率的观点，优选控制在电极以及镀敷层中最厚并且容易控制厚度的非电解镍磷镀层4的厚度。因此，使形成于表面侧电极3a的非电解镍磷镀层4的厚度大于形成于背面侧电极3b上的非电解镍磷镀层4的厚度即可。
具体而言，需要使形成于表面侧电极3a上的非电解镍磷镀层4的厚度相对于形成于背面侧电极3b上的非电解镍磷镀层4的厚度的比例为1.0以上且3.5以下，优选为1.05以上且3.5以下，更优选为1.2以上且3.4以下。在该比例小于1.0时，半导体元件1的翘曲不充分，在钎焊时在焊料内部产生空孔。另一方面，在该比例超过3.5时，半导体元件1的翘曲变得过大，在钎焊之后翘曲残留于半导体元件1。
作为表面背面导通型基板2，没有特别限定，能够使用Si基板、SiC基板、GaAs化合物系基板等在该技术领域中公知的半导体基板。表面背面导通型基板2具有扩散层(未图示)，具备掌控PN结、栅电极等半导体元件1的动作的功能。
如上述说明，表面侧电极3a以及背面侧电极3b包括铝或者铝合金。
作为铝合金，没有特别限定，能够使用在该技术领域中公知的材料。铝合金优选含有比铝贵(noble)的元素。通过含有比铝贵的元素，在利用锌酸盐法进行非电解镍磷镀敷时，电子容易从在该元素的周围存在的铝流出，所以促进铝的溶解。另外，在铝溶解的部分，锌集中地析出，作为形成非电解镍磷镀层4的起点的锌的析出量变多，所以容易形成非电解镍磷镀层4。
作为比铝贵的元素，没有特别限定，例如，可以举出铁、镍、锡、铅、硅、铜、银、金、钨、钴、铂、钯、铱、铑等。在这些元素中，优选为铜、硅、铁、镍、银、金。另外，这些元素能够单独使用或者组合两种以上来使用。
铝合金中的比铝贵的元素的含量没有特别限定，优选为5质量％以下，更优选为0.05质量％以上且3质量％以下，进一步优选为0.1质量％以上且2质量％以下。
用于表面侧电极3a以及背面侧电极3b的铝合金中含有的比铝贵的元素既可以相同也可以不同。然而，通过使在形成表面侧电极3a的铝合金中含有的元素比在形成背面侧电极3b的铝合金中含有的元素贵，容易使形成于表面侧电极3a的非电解镍磷镀层4的厚度大于形成于背面侧电极3b上的非电解镍磷镀层4的厚度。
表面侧电极3a以及背面侧电极3b的厚度没有特别限定，根据对半导体元件1施加使半导体元件1的表面处于内侧的翘曲的观点，优选表面侧电极3a的厚度大于背面侧电极3b的厚度。
表面侧电极3a的厚度一般而言是1μm～8μm，优选为2μm～7μm，更优选为3μm～6μm。
背面侧电极3b的厚度一般而言是0.1μm～4μm，优选为0.5μm～3μm，更优选为0.8μm～2μm。
在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4没有特别限定，能够使用各种组成的材料。
非电解镍磷镀层4中的磷浓度一般而言是15质量％以下，优选为1质量％～12质量％，更优选为3质量％～10质量％。该非电解镍磷镀层4中的磷浓度处于非电解镍磷镀层4的厚度越厚则变得越低的倾向。
在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4的厚度只要具有上述说明的厚度的比例，则没有特别限定。
形成于表面侧电极3a上的非电解镍磷镀层4的厚度一般而言是3μm～10μm，优选为4μm～9μm，更优选为3μm～8μm。
形成于背面侧电极3b上的非电解镍磷镀层4的厚度一般而言是1μm～7μm，优选为1.5μm～6μm，更优选为2μm～5μm。
形成于非电解镍磷镀层4上的非电解镀金层5的厚度没有特别限定，一般而言是0.1μm以下，优选为0.01μm～0.08μm，更优选为0.02μm～0.05μm。
另外，根据对半导体元件1施加使半导体元件1的表面处于内侧的翘曲的观点，表面的非电解镀金层5的厚度优选大于背面的非电解镀金层5的厚度。
作为保护膜6，没有特别限定，能够使用在该技术领域中公知的例子。
具有上述构造的半导体元件1具有使半导体元件1的表面处于内侧的翘曲。
具体而言，半导体元件1的翘曲量优选为0.2mm～2mm，更优选为0.3mm～1.8mm，进一步优选为0.4mm～1.6mm。如果是这样的范围的翘曲量，则在通过钎焊安装半导体装置1时，能够防止在焊料内部产生空孔。
在此，半导体元件1的翘曲量意味着在使半导体元件1的背面向下地配置到平台上时翘起的半导体元件1的端部的距平台表面的距离。
在将表面侧电极3a以及背面侧电极3b形成于表面背面导通型基板2之后，使用锌酸盐法，对表面侧电极3a以及背面侧电极3b这两方同时进行非电解镍磷镀敷以及非电解镀金，从而制造具有上述构造的半导体元件1。
为了对表面侧电极3a以及背面侧电极3b这两方同时进行非电解镍磷镀敷而对半导体元件1施加使半导体元件1的表面处于内侧的翘曲，需要使表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例为0.3以上且0.85以下，优选为0.5以上且0.85以下，更优选为0.6以上且0.8以下。
具体而言，如图2所示，将形成有表面积不同的表面侧电极3a以及背面侧电极3b的表面背面导通型基板2浸渍到非电解镍磷镀敷液10即可。此外，在图2中，省略保护膜6。通过对表面侧电极3a以及背面侧电极3b的表面积设置上述差，能够使表面侧电极3a以及背面侧电极3b处的非电解镍磷镀层4的形成速度变化，所以能够在表面侧电极3a以及背面侧电极3b处形成厚度不同的非电解镍磷镀层4。
另外，为了使表面侧电极3a以及背面侧电极3b处的非电解镍磷镀层4的形成速度变化，也可以使浴器(bath)负荷变化。在此，浴器负荷意味着将进行非电解镍磷镀敷的电极的表面积(dm2)除以镀敷液的容量(L)而得到的值。表面侧电极3a的浴器负荷优选为0.2dm2/L～2dm2/L，更优选为0.3dm2/L～1.5dm2/L。背面侧电极3b的浴器负荷优选为1.0dm2/L～10dm2/L，更优选为2.0dm2/L～9.0dm2/L。
另外，为了使表面侧电极3a以及背面侧电极3b处的非电解镍磷镀层4的形成速度变化，也可以如图3所示，在与背面侧电极3b对置的位置配置虚设材料11来进行非电解镍磷镀敷。此外，在图3中，省略保护膜6。通过用这样的方法进行非电解镍磷镀敷，能够增大表面侧电极3a与背面侧电极3b之间的非电解镍磷镀层4的形成速度之差。
作为虚设材料11，只要是容易形成非电解镍磷镀层4的材料，则没有特别限定。作为虚设材料11的例子，可以举出铁、铂、金、镍、钴、银或者它们的合金等。在它们中，优选为铁、铂、金、镍、钴。
背面侧电极3b与虚设材料11的距离没有特别限定，优选为2mm～20mm，更优选为3mm～15mm，进一步优选为4mm～12mm，最优选为5mm～10mm。
另外，为了使表面侧电极3a以及背面侧电极3b处的非电解镍磷镀层4的形成速度变化，也可以如图4所示，准备形成有表面侧电极3a以及背面侧电极3b的多个表面背面导通型基板2，使表面背面导通型基板2的背面侧电极3b彼此对置来进行非电解镍磷镀敷。此外，在图4中，省略保护膜6。通过用这样的方法进行非电解镍磷镀敷，能够增大表面侧电极3a与背面侧电极3b之间的非电解镍磷镀层4的形成速度之差，而且能够对在多个表面背面导通型基板2上形成的表面侧电极3a以及背面侧电极3b同时进行非电解镍磷镀敷，所以生产率也提高。
背面侧电极3b之间的距离没有特别限定，优选为2mm～50mm，更优选为3mm～40mm，进一步优选为4mm～35mm，最优选为5mm～30mm。
作为将表面侧电极3a以及背面侧电极3b形成于表面背面导通型基板2的方法，在该技术领域中是公知的，所以省略其说明，以下说明使用锌酸盐法的非电解镍磷镀敷以及非电解镀金。
当在形成于表面背面导通型基板2的表面侧电极3a以及背面侧电极3b上形成非电解镍磷镀层4以及非电解镀金层5的情况下，一般，依次进行等离子体清洗工序、脱脂工序、酸洗工序、第一锌酸盐处理工序、锌酸盐剥离工序、第二锌酸盐处理工序、非电解镍磷镀敷工序、非电解镀金工序。在各工序之间，应进行充分的水洗，防止前工序的处理液或者残渣被带入到后工序。以下，说明各工序的概略。
在等离子体清洗工序中，对形成于表面背面导通型基板2的表面侧电极3a以及背面侧电极3b进行等离子体清洗。为了通过用等离子体进行氧化分解等，去除牢固地附着于表面侧电极3a以及背面侧电极3b的有机物残渣、氮化物或者氧化物，并且确保表面侧电极3a以及背面侧电极3b与镀敷的前处理液或者镀敷液的反应性，进行等离子体清洗。等离子体清洗对表面侧电极3a以及背面侧电极3b这两方进行，但优选重点对表面侧电极3a进行。另外，作为等离子体清洗的次序，没有特别限定，优选在对背面侧电极3b进行等离子体清洗之后，对表面侧电极3a进行等离子体清洗。其理由在于，在半导体元件1的表侧，与表面侧电极3a一起存在由有机物构成的保护膜6，该保护膜6的残渣附着于表面侧电极3a的情形较多。
在脱脂工序中，进行表面侧电极3a以及背面侧电极3b的脱脂。为了去除附着于表面侧电极3a以及背面侧电极3b的表面的轻微的有机物、油脂成分、氧化膜，进行脱脂。一般来说，对表面侧电极3a以及背面侧电极3b使用蚀刻力强的碱性的药液，进行脱脂。通过脱脂工序，油脂成分被皂化。另外，关于未被皂化的物质，碱可溶的物质被溶解到该药液中，碱不可溶的物质通过表面侧电极3a以及背面侧电极3b的蚀刻被带走。
在酸洗工序中，对表面侧电极3a以及背面侧电极3b进行酸洗。为了对表面侧电极3a以及背面侧电极3b的表面进行中和并且通过蚀刻而进行粗糙化，提高后工序中的处理液的反应性，提高镀敷的附着力，从而进行酸洗。
在第一锌酸盐处理工序中，对表面侧电极3a以及背面侧电极3b进行锌酸盐处理。在此，锌酸盐处理是指在对表面侧电极3a以及背面侧电极3b的表面进行蚀刻来去除氧化膜的同时形成锌的覆膜的处理。一般来说，在将表面侧电极3a以及背面侧电极3b浸渍到溶解有锌的水溶液(锌酸盐处理液)时，由于相比于构成表面侧电极3a以及背面侧电极3b的铝或者铝合金，锌的标准氧化还原电位更贵，所以铝作为离子溶解。通过此时产生的电子，锌离子在表面侧电极3a以及背面侧电极3b的表面处接受电子，在表面侧电极3a以及背面侧电极3b的表面形成锌的覆膜。
在锌酸盐剥离工序中，将在表面形成有锌的覆膜的表面侧电极3a以及背面侧电极3b浸渍到硝酸，使锌溶解。
在第二锌酸盐处理工序中，将通过锌酸盐剥离工序得到的表面侧电极3a以及背面侧电极3b再次浸渍到锌酸盐处理液。由此，在去除铝及其氧化膜的同时，在表面侧电极3a以及背面侧电极3b的表面形成锌的覆膜。
进行上述锌酸盐剥离工序以及第二锌酸盐处理工序的理由在于，使表面侧电极3a以及背面侧电极3b的表面变得平滑。此外，锌酸盐处理工序以及锌酸盐剥离工序的重复次数越多，则表面侧电极3a以及背面侧电极3b的表面越平滑，形成越均匀的非电解镍磷镀层4以及非电解镀金层5。但是，在考虑表面平滑性和生产率的平衡时，优选将锌酸盐处理进行两次，更优选进行三次。
在非电解镍磷镀敷工序中，通过将形成有锌的覆膜的表面侧电极3a以及背面侧电极3b浸渍到非电解镍磷镀敷液10，形成非电解镍磷镀层4。在将形成有锌的覆膜的表面侧电极3a以及背面侧电极3b浸渍到非电解镍磷镀敷液10时，最初，锌相比于镍，标准氧化还原电位更贱，所以镍在表面侧电极3a以及背面侧电极3b上析出。接下来，在表面被镍覆盖时，通过在非电解镍磷镀敷液10中包含的还原剂的作用，镍自催化地析出。在该自催化的析出时，还原剂(次磷酸)的成分被引入到镀敷膜，所以形成作为合金的非电解镍磷镀层4。另外，在还原剂的浓度高时，非电解镍磷镀层4成为非晶体。另外，在非电解镍磷镀敷中始终持续产生氢气，所以在非电解镍磷镀层4中吸留氢。
在非电解镀金工序中，通过对形成有非电解镍磷镀层4的表面侧电极3a以及背面侧电极3b进行非电解镀金，形成非电解镀金层5。一般而言，通过被称为置换型的方法进行非电解镀金。通过利用在非电解镀金液中包含的络化剂的作用，非电解镍磷镀层4的镍与金进行置换，从而进行置换型的非电解镀金。此外，非电解镀金在非电解镍磷镀层4的表面被金覆盖时反应停止，所以难以使非电解镀金层5变厚，其厚度最大是0.08μ、一般而言是0.08μm左右。但是，在作为钎焊用途来利用的情况下，非电解镀金层5的厚度即便是上述值也不会过小。
实施例
以下，通过实施例，详细说明本发明，但本发明不限定于此。
(实施例1)
在实施例1中，制作具有图1所示的构造的半导体元件1。
首先，作为表面背面导通型基板2，准备扩散层的厚度是70μm的Si基板(14mm×14mm)。
接下来，在Si基板的表面，形成作为表面侧电极3a的铝电极(厚度5μm)以及保护膜6，在Si基板的背面，形成作为背面侧电极3b的铝电极(厚度1μm)。在此，将表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例设为0.60。
接下来，通过在下述的表1所示的条件下进行各工序，得到半导体元件1。此外，通过图2所示的方法，进行非电解镍磷镀敷。另外，在各工序之间，进行使用纯水的水洗。
[表1]
工序 项目 条件等
1 等离子体清洗 Ar(100cc/分钟)、800W、2分钟、真空度IOPa
2 脱脂 碱性脱脂液、pH9.5、70℃、3分钟
3 酸洗 10％硫酸、30℃、1分钟
4 第一锌酸盐处理 碱性锌酸盐处理液、pH12、25℃、20秒
5 锌酸盐剥离 硝酸、25℃、15秒
6 第二锌酸盐处理 碱性锌酸盐处理液、pH12、25℃、20秒
7 非电解镍磷镀敷 酸性非电解镍磷镀敷液、pH5.0、85℃、25分钟
8 非电解镀金 酸性非电解镀金液、pH6.5、90℃、30分钟
使用市面销售的荧光X射线膜厚测定装置，测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及非电解镀金层5的厚度。其结果，形成于表面侧电极3a上的非电解镍磷镀层4以及非电解镀金层5的厚度分别是7.1μm以及0.03μm。另外，形成于背面侧电极3b上的非电解镍磷镀层4以及非电解镀金层5的厚度分别是3.9μm以及0.03μm。
接下来，在使非电解镍磷镀层4溶解到含酸或者碱的水之后，使用ICP来测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4的磷浓度。其结果，形成于表面侧电极3a上的非电解镍磷镀层4的磷浓度是6.9质量％，形成于背面侧电极3b上的非电解镍磷镀层4的磷浓度是8.2质量％。
接下来，使制作出的半导体元件1的背面向下地放置到平台上，将翘起的半导体元件1的端部的距平台表面的距离作为半导体元件1的翘曲量来测定。其结果，翘曲量是0.7mm。
在下述的表2中汇总实施例1的结果。
[表2]
Figure BDA0001423310130000121
(实施例2)
在实施例2中，制作具有图1所示的构造的半导体元件1。
首先，作为表面背面导通型基板2，准备扩散层的厚度是70μm的Si基板(14mm×14mm)。
接下来，在Si基板的表面，形成作为表面侧电极3a的铝合金电极(厚度5μm)以及保护膜6，在Si基板的背面，形成作为背面侧电极3b的铝合金电极(厚度1μm)。在此，在铝合金电极中，如下述的表3所示，以预定的比例含有预定的元素。另外，使表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例为0.60。
[表3]
Figure BDA0001423310130000131
接下来，通过在与实施例1相同的方法以及条件下进行各工序，得到半导体元件1。
与实施例1同样地，测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及非电解镀金层5的厚度以及半导体元件1的翘曲量。在下述的表4中示出其结果。
[表4]
Figure BDA0001423310130000132
(实施例3)
在实施例3中，制作具有图1所示的构造的半导体元件1。
在实施例3中，改变用于表面侧电极3a以及背面侧电极3b的铝合金的种类来进行实验。如下述的表5所示，铝合金以预定的比例含有预定的元素。另外，将表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例设为0.60。
[表5]
Figure BDA0001423310130000141
接下来，通过在与实施例1相同的方法以及条件下进行各工序，得到半导体元件1。
与实施例1同样地，测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及非电解镀金层5的厚度以及半导体元件1的翘曲量。在下述的表6中示出其结果。
[表6]
Figure BDA0001423310130000142
(实施例4)
在实施例4中，制作具有图1所示的构造的半导体元件1。
在实施例4中，改变表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例以及浴器负荷来进行实验。除了改变该表面积的比例以及浴器负荷以外，在与实施例1相同的方法以及条件下，进行各工序，从而得到半导体元件1。
与实施例1同样地，测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及非电解镀金层5的厚度以及半导体元件1的翘曲量。在下述的表7中示出其结果。
[表7]
Figure BDA0001423310130000151
(实施例5)
在实施例5中，制作具有图1所示的构造的半导体元件1。
在实施例5中，除了将表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例设为0.70以及用图3所示的方法进行非电解镍磷镀敷以外，在与实施例1相同的方法以及条件下，进行各工序，从而得到半导体元件1。此外，作为非电解镍磷镀敷时的虚设材料11，使用下述的表8所示的材料。另外，背面侧电极3b和虚设材料11的距离如下述的表8所示。
与实施例1同样地，测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及非电解镀金层5的厚度以及半导体元件1的翘曲量。在下述的表8中示出其结果。
[表8]
Figure BDA0001423310130000161
(实施例6)
在实施例6中，制作具有图1所示的构造的半导体元件1。
在实施例6中，除了将表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例设为0.70以及用图4所示的方法进行非电解镍磷镀敷以外，在与实施例1相同的方法以及条件下，进行各工序，从而得到半导体元件1。此外，背面侧电极3b之间的距离如下述的表9所示。
与实施例1同样地，测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及非电解镀金层5的厚度以及半导体元件1的翘曲量。在下述的表8中示出其结果。
[表9]
Figure BDA0001423310130000171
(实施例7)
通过在基板放置焊料并在其上还放置在实施例1～6中得到的半导体元件1之后，用回流炉加热，将半导体元件1的背面侧电极3b钎焊到基板。其结果，确认到在焊料部分不存在空孔，并且钎焊的半导体元件1无翘曲。
(实施例8)
在实施例8中，除了改变形成于表面侧电极3a以及背面侧电极3b的非电解镍磷镀层的厚度以及改变表面侧电极3a相对于背面侧电极3b的表面积的比例以外，使用与实施例1相同的方法以及条件来制作具有图1所示的构造的半导体元件1之后，通过与实施例7相同的方法，将半导体元件1的背面侧电极3b钎焊到基板。
与实施例1同样地，测定在表面侧电极3a以及背面侧电极3b上形成的非电解镍磷镀层4以及非电解镀金层5的厚度以及半导体元件1的翘曲量。另外，评价在焊料部分有无空孔。在下述的表10中示出这些结果。
[表10]
Figure BDA0001423310130000181
如表10所示，在形成于表面侧电极3a上的非电解镍磷镀层的厚度相对于形成于背面侧电极3b上的非电解镍磷镀层的厚度的比例是1.0以上时，在焊料部分未产生空孔(样品8-1～8-3)，相对于此，在该比例小于1.0时，在焊料部分产生空孔(样品8-4)。
另外，在表面侧电极3a的表面积相对于背面侧电极3b的表面积的比例是0.85以下时，在焊料部分未产生空孔(样品8-1～8-3)，相对于此，在该比例超过0.85时，在焊料部分产生空孔(样品8-4)。
从以上的结果可知，根据本发明，能够提供在通过钎焊安装时能够防止在焊料内部产生空孔的半导体元件及其制造方法。
此外，本国际申请主张基于在2015年4月6日申请的日本专利申请第2015-077528号的优先权，在本国际申请中援引这些日本专利申请的全部内容。

Claims (10)

1.一种半导体元件，在表面背面导通型基板的表面侧电极以及背面侧电极上形成有非电解镍磷镀层以及非电解镀金层，所述半导体元件的特征在于，
所述表面侧电极以及所述背面侧电极包括铝或者铝合金，并且
形成于所述表面侧电极上的所述非电解镍磷镀层的厚度相对形成于所述背面侧电极上的所述非电解镍磷镀层的厚度的比例是1.0以上且3.5以下，从而所述半导体元件具有使表面处于内侧的翘曲。
2.根据权利要求1所述的半导体元件，其特征在于，
所述半导体元件在所述半导体元件的背面侧被钎焊到基板。
3.根据权利要求1所述的半导体元件，其特征在于，
形成所述表面侧电极以及所述背面侧电极的所述铝合金含有比铝贵的元素。
4.根据权利要求3所述的半导体元件，其特征在于，
在形成所述表面侧电极的所述铝合金中含有的所述元素比在形成所述背面侧电极的所述铝合金中含有的所述元素贵。
5.一种半导体元件的制造方法，在将表面侧电极以及背面侧电极形成于表面背面导通型基板之后，使用锌酸盐法对所述表面侧电极以及所述背面侧电极这两方同时进行非电解镍磷镀敷以及非电解镀金，所述半导体元件的制造方法的特征在于，
所述表面侧电极以及所述背面侧电极包括铝或者铝合金，并且
将所述表面侧电极的表面积相对于所述背面侧电极的表面积的比例设为0.3以上且0.85以下，从而所述半导体元件具有使表面处于内侧的翘曲。
6.根据权利要求5所述的半导体元件的制造方法，其特征在于，
所述半导体元件在所述半导体元件的背面侧被钎焊到基板。
7.根据权利要求5所述的半导体元件的制造方法，其特征在于，
形成所述表面侧电极以及所述背面侧电极的所述铝合金含有比铝贵的元素。
8.根据权利要求7所述的半导体元件的制造方法，其特征在于，
在形成所述表面侧电极的所述铝合金中含有的所述元素比在形成所述背面侧电极的所述铝合金中含有的所述元素贵。
9.根据权利要求5～8中的任意一项所述的半导体元件的制造方法，其特征在于，
在与所述背面侧电极对置的位置配置虚设材料来进行非电解镍磷镀敷。
10.根据权利要求5～8中的任意一项所述的半导体元件的制造方法，其特征在于，
准备形成有所述表面侧电极以及所述背面侧电极的多个所述表面背面导通型基板，使多个所述表面背面导通型基板的所述背面侧电极彼此对置地进行非电解镍磷镀敷。
CN201680019663.5A 2015-04-06 2016-04-01 半导体元件及其制造方法 Active CN107431001B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015077528 2015-04-06
JP2015-077528 2015-04-06
PCT/JP2016/060937 WO2016163319A1 (ja) 2015-04-06 2016-04-01 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN107431001A CN107431001A (zh) 2017-12-01
CN107431001B true CN107431001B (zh) 2020-07-17

Family

ID=57072039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680019663.5A Active CN107431001B (zh) 2015-04-06 2016-04-01 半导体元件及其制造方法

Country Status (5)

Country Link
US (1) US10262960B2 (zh)
JP (2) JP6250868B2 (zh)
CN (1) CN107431001B (zh)
DE (1) DE112016001606T5 (zh)
WO (1) WO2016163319A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018078784A1 (ja) * 2016-10-28 2018-05-03 三菱電機株式会社 半導体装置及びその製造方法
CN106773384A (zh) * 2016-12-20 2017-05-31 深圳市华星光电技术有限公司 Goa电路结构
DE112018000876T5 (de) * 2017-02-15 2019-11-07 Mitsubishi Electric Corporation Halbleiterelement und verfahren zur herstellung desselben
JP2019016738A (ja) * 2017-07-10 2019-01-31 トヨタ自動車株式会社 半導体装置
DE102017125096B4 (de) * 2017-10-26 2022-05-19 Hanon Systems Verfahren zum Herstellen eines Scrollverdichters und mit dem Verfahren hergestellter Scrollverdichter
JP7005356B2 (ja) * 2018-01-19 2022-01-21 三菱電機株式会社 半導体装置の製造方法
JP7229330B2 (ja) * 2018-01-19 2023-02-27 三菱電機株式会社 半導体装置の製造方法
WO2019163484A1 (ja) * 2018-02-22 2019-08-29 三菱電機株式会社 半導体素子及びその製造方法
JP7170849B2 (ja) * 2019-04-10 2022-11-14 三菱電機株式会社 半導体装置及びその製造方法
WO2024065293A1 (zh) * 2022-09-28 2024-04-04 泉州三安半导体科技有限公司 一种发光二极管及发光装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425580A (zh) * 2013-09-09 2015-03-18 株式会社东芝 功率用半导体装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102556A (ja) * 1981-12-14 1983-06-18 Mitsubishi Electric Corp 半導体装置
JP2003068959A (ja) * 2001-08-22 2003-03-07 Denso Corp 半導体装置
JP3767585B2 (ja) * 2003-07-11 2006-04-19 株式会社デンソー 半導体装置
JP4344560B2 (ja) 2003-07-30 2009-10-14 富士電機ホールディングス株式会社 半導体チップおよびこれを用いた半導体装置
US7993983B1 (en) * 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
JP2005179724A (ja) 2003-12-18 2005-07-07 Meltex Inc 無電解めっき装置
JP2005200687A (ja) 2004-01-14 2005-07-28 Murata Mfg Co Ltd 無電解めっき方法
JP4992428B2 (ja) * 2004-09-24 2012-08-08 イビデン株式会社 めっき方法及びめっき装置
JP4815905B2 (ja) * 2005-07-11 2011-11-16 株式会社デンソー 半導体装置およびその製造方法
JP2008305948A (ja) * 2007-06-07 2008-12-18 Denso Corp 半導体装置およびその製造方法
JP2009249659A (ja) * 2008-04-02 2009-10-29 Nippon Mektron Ltd 電気めっき装置及び電気めっき方法
US7838332B2 (en) * 2008-11-26 2010-11-23 Infineon Technologies Ag Method of manufacturing a semiconductor package with a bump using a carrier
JP5483906B2 (ja) * 2009-03-04 2014-05-07 三菱電機株式会社 半導体装置およびその製造方法
JP5452130B2 (ja) * 2009-08-20 2014-03-26 株式会社デンソー 半導体装置の製造方法
JP2011066341A (ja) 2009-09-18 2011-03-31 Toyota Motor Corp 半導体装置の製造方法
JP2011077460A (ja) * 2009-10-02 2011-04-14 Toyota Motor Corp 半導体装置と、その製造方法
JP5669780B2 (ja) * 2012-03-21 2015-02-18 三菱電機株式会社 半導体装置の製造方法
JP6020040B2 (ja) * 2012-10-26 2016-11-02 富士電機株式会社 半導体装置の製造方法
JP2015050347A (ja) * 2013-09-02 2015-03-16 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425580A (zh) * 2013-09-09 2015-03-18 株式会社东芝 功率用半导体装置及其制造方法

Also Published As

Publication number Publication date
DE112016001606T5 (de) 2017-12-21
JPWO2016163319A1 (ja) 2017-07-20
WO2016163319A1 (ja) 2016-10-13
JP6678633B2 (ja) 2020-04-08
CN107431001A (zh) 2017-12-01
JP2018061053A (ja) 2018-04-12
JP6250868B2 (ja) 2017-12-20
US20180138135A1 (en) 2018-05-17
US10262960B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
CN107431001B (zh) 半导体元件及其制造方法
CN110249074B (zh) 半导体元件及其制造方法
JP5669780B2 (ja) 半導体装置の製造方法
EP3470546B1 (en) Film formation method
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
US20110027987A1 (en) Method and apparatus for manufacturing semiconductor device
US8946911B2 (en) Electrode pad, printed circuit board using the same, and method of manufacturing printed circuit board
JP7170849B2 (ja) 半導体装置及びその製造方法
JP6873311B2 (ja) 半導体素子及びその製造方法
JP2009179845A (ja) 無電解めっき方法
JP6333062B2 (ja) 半導体装置の製造方法
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
JP2004332036A (ja) 無電解めっき方法
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
JP2018044205A (ja) めっき方法
JPH10330949A (ja) 低応力無電解付着ニッケル層の製造方法
TW201038766A (en) Method of electroless gold plating over miniature circuits on substrate
EP1103634A1 (en) Method for contact plated copper deposition
JP2013175675A (ja) 半導体素子電極の接合方法
CN104716089A (zh) 在金属层上进行无电金属沉积的方法及应用
CN1571126A (zh) 一种硅基器件的金属化接触层结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant