JP2015050347A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015050347A
JP2015050347A JP2013181409A JP2013181409A JP2015050347A JP 2015050347 A JP2015050347 A JP 2015050347A JP 2013181409 A JP2013181409 A JP 2013181409A JP 2013181409 A JP2013181409 A JP 2013181409A JP 2015050347 A JP2015050347 A JP 2015050347A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
semiconductor substrate
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013181409A
Other languages
English (en)
Inventor
勝俊 成田
Katsutoshi Narita
勝俊 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013181409A priority Critical patent/JP2015050347A/ja
Priority to US14/456,654 priority patent/US20150061114A1/en
Publication of JP2015050347A publication Critical patent/JP2015050347A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05584—Four-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 被接合部材に接合材を用いて半導体チップの一方の面を接合する際に、接合材の内部に気泡が形成されることを抑制する技術を提供する。【解決手段】 半導体装置１０は、半導体チップ２４と、被接合部材３０と、を備える。半導体チップ２４は、半導体基板１２と、第１電極１４と、第２電極２０と、を有する。第１電極１４は、半導体基板１２の一方の面１２ａに配置され、第２電極２０は半導体基板１２の他方の面１２ｂに配置されている。第１電極１４及び第２電極２０は、半導体基板１２よりも大きな線膨張係数を有している。第１電極１４は、接合材２６を介して被接合部材３０に接合されている。接合材２６の溶融温度において、第１電極１４の熱膨張により第１電極１４が半導体基板１２の一方の面１２ａに作用する引張力は、上記の溶融温度において、第２電極２０の熱膨張により第２電極２０が半導体基板１２の他方の面１２ｂに作用する引張力以上である。【選択図】図１

Description

本明細書に開示する技術は、半導体装置及びその製造方法に関する。
半導体チップに接続導体等がはんだ接合された半導体装置が知られている。例えば、特許文献１の半導体装置は、半導体チップと、リードフレーム（接続導体の一例）を備えている。半導体チップは、半導体基板と、半導体基板の表面に形成されている表面電極と、半導体基板の裏面に形成されている裏面電極とを備える。半導体チップの表面電極にはリードフレームがはんだ接合されており、裏面電極には基板上の回路パターンがはんだ接合されている。
特開２００５−０５１０８４号公報
特許文献１のように、両面に電極が形成された半導体チップにリードフレーム等の被接合部材をはんだ等の接合材により接合する場合、両者を接合材で接合する際に半導体チップが反る虞がある。一般に、表面電極及び裏面電極の線膨張係数は、半導体基板の線膨張係数よりも大きい。このため、はんだ接合するために半導体チップを昇温すると、表面電極及び裏面電極は半導体基板よりも大きく熱膨張しようとする。従って、半導体基板の表面には表面電極による面内方向の引張力が作用し、半導体基板の裏面には裏面電極による面内方向の引張力が作用する。半導体基板の表面に作用する引張力と、半導体基板の裏面に作用する引張力とが相違すると、半導体チップに反りが生じることとなる。この場合に、半導体チップのはんだ接合する面が、被接合部材に対して凹状又は波状に反ると、半導体チップと被接合部材の間のはんだ内に気泡が混入するという問題が生じる。はんだ接合時に気泡が混入すると、はんだ内部に気泡が残留したままはんだ接合されてしまうことになり、半導体装置の電気的特性に影響を与える虞がある。
本明細書では、半導体チップの一方の面に接合材を用いて被接合部材を接合する際に、接合材の内部に気泡が形成されることを抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体チップと、被接合部材と、を備える。半導体チップは、半導体基板と、第１電極と、第２電極と、を有する。第１電極は、半導体基板の一方の面に配置され、第２電極は半導体基板の他方の面に配置されている。第１電極及び第２電極は、半導体基板よりも大きな線膨張係数を有している。第１電極は、接合材を介して被接合部材に接合されている。接合材の溶融温度において、第１電極の熱膨張により第１電極から半導体基板の一方の面に作用する面内方向の引張力は、上記の溶融温度において、第２電極の熱膨張により第２電極から半導体基板の他方の面に作用する面内方向の引張力以上である。
上記の半導体装置では、接合材の溶融温度において、第１電極の熱膨張により第１電極から半導体基板の一方の面に作用する引張力が、第２電極の熱膨張により第２電極から半導体基板の他方の面に作用する引張力以上となっている。このため、接合材の溶融温度となるまで半導体チップを加熱すると、半導体チップは、第１電極が形成されている面（以下、「半導体チップの一方の面」と称することもある）が被接合部材側に凸となるように反った形状となるか、或いは平坦な形状となる。半導体チップが凸状の場合は、半導体チップの一方の面の中央部分（即ち、凸状に突出した部分）が、接合材と接触している。一方、半導体チップが平坦な形状の場合は、半導体チップの一方の面の全体が、接合材と接触している。上記の半導体装置では、接合材が溶融温度にて溶融し、その後固化することにより、半導体チップの一方の面（即ち、第１電極）が被接合部材に接合される。接合材の溶融温度において半導体チップが被接合部材に対して凸状である場合は、溶融した接合材は、半導体チップの一方の面との接触部分（即ち、半導体チップの一方の面の中央部分）から濡れ広がっていく。従って、接合の過程で接合材内部に気泡が混入し難くなり、接合時に接合材の内部に気泡が形成されることを抑制することができる。同様に、接合材の溶融温度において半導体チップが平坦な形状である場合は、溶融した接合材は、半導体チップの一方の面全体に濡れ広がる。このため、接合の過程で接合材内部に気泡が混入し難くなり、接合時に接合材の内部に気泡が形成されることを抑制することができる。
本明細書が開示する半導体装置の製造方法は、半導体基板準備工程と、電極形成工程と、投入工程と、炉内昇温工程と、降温工程と、を備える。半導体基板準備工程では、半導体素子構造が形成された半導体基板を準備する。電極形成工程では、半導体基板の一方の面に第１電極を形成し、他方の面に第２電極を形成して半導体チップとする。投入工程では、半導体チップの第１電極が接合材を介して被接合部材の一方の面に対向する状態で半導体チップが配置された被接合部材を炉に投入する。炉内昇温工程では、炉内を少なくとも接合材の溶融温度まで昇温して、接合材を溶融する。降温工程では、半導体チップが配置された被接合部材を降温して接合材が固化することで、半導体チップの第１電極を被接合部材の一方の面に接合する。炉内昇温工程では、接合材の溶融温度において、第１電極の熱膨張により第１電極から半導体基板の一方の面に作用する引張力が、第２電極の熱膨張により第２電極から半導体基板の他方の面に作用する引張力以上である。この製造方法によると、半導体チップの一方の面に接合材を用いて被接合部材を接合する際に、接合材の内部に気泡が形成され難い半導体装置を製造することができる。
本明細書が開示する技術の詳細、及び、さらなる改良は、発明を実施するための形態、及び、実施例にて詳しく説明する。
実施例１の半導体装置の縦断面図を示す。 比較例１の半導体チップの縦断面図を示す。 比較例１の半導体チップの裏面電極にリフロー法によりリードフレームをはんだ接合する過程を示す。 実施例１の半導体チップの裏面電極にリフロー法によりリードフレームをはんだ接合する過程を示す。 実施例２の半導体チップの縦断面図を示す。 実施例３の半導体チップの縦断面図を示す。 実施例４の半導体チップの縦断面図を示す。 実施例４の半導体チップの平面図を示す。 比較例２の半導体チップの縦断面図を示す。 比較例２の半導体チップの裏面電極にリフロー法によりリードフレームをはんだ接合する過程を示す。 実施例１の半導体装置の製造方法を説明するための図であり、半導体基板上に電極と絶縁層を形成した状態を示す。 実施例１の半導体装置の製造方法を説明するための図であり、リフロー炉に投入された半導体チップとリードフレームを示す。 実施例１の半導体装置の製造方法を説明するための図であり、リフロー炉内を昇温したときの半導体チップとリードフレームを示す。 実施例１の半導体装置の製造方法を説明するための図であり、リフロー炉内がはんだ溶融温度に達したときの半導体チップとリードフレームを示す。 実施例１の半導体装置の製造方法を説明するための図であり、リフロー炉を降温して半導体チップの裏面電極にリードフレームがはんだ接合された状態を示す。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
（特徴１） 本明細書が開示する半導体装置では、半導体チップの積層方向における第１電極の厚みが、第２電極の厚み以上であってもよい。この構成によると、第１電極の体積が第２電極の体積よりも大きいため、接合材の溶融温度において第１電極の熱膨張により第１電極から半導体基板の一方の面に作用する引張力が、第２電極の熱膨張により第２電極から半導体基板の他方の面に作用する引張力よりも大きくなるように容易に制御することができる。
（特徴２） 本明細書が開示する半導体装置では、第１電極の線膨張係数は、第２電極の線膨張係数以上であってもよい。この構成によると、第１電極の方が第２電極よりも温度上昇に伴い膨張し易いため、接合材の溶融温度において半導体チップは被接合部材側に凸状に反るか、あるいは平坦な形状となるように容易に制御することができる。
（特徴３） 本明細書が開示する半導体装置では、第１電極の面内方向における表面積が、第２電極の面内方向における表面積以上であってもよい。この構成によると、表面積が大きい分、第１電極のほうが第２電極よりも大きく膨張するため、接合材の溶融温度において半導体チップは被接合部材側に凸状に反るか、あるいは平坦な形状となるように容易に制御することができる。
（特徴４） 本明細書が開示する半導体装置では、第１電極と第２電極の少なくとも一方は、単層又は複数の層により構成されていてもよい。この構成によると、半導体チップの一方の面及び／又は他方の面に、被接合部材や接続導体などを適切に接続することができる。
（特徴５） 本明細書が開示する半導体装置では、第２電極は、第１層と、第２層と、を有していてもよい。第１層は、半導体基板の他方の面に分離して配置された複数の部分を有していてもよい。隣接する部分の間には絶縁層が配置されていてもよい。第２層は、第１層の各部分及び絶縁層の露出面の少なくとも一部を覆うとともに、第１層の各部分及び絶縁層に跨って配置されていてもよい。第２層の線膨張係数は、第１層の線膨張係数及び絶縁層の線膨張係数以下であってもよい。この構成によると、温度上昇に伴い第１層及び絶縁層がそれぞれ異なる線膨張係数で熱膨張することが第２層により抑制される。即ち、半導体基板の他方の面に、箇所によって異なる引張力が作用することが抑制される。このため、半導体チップが波状に変形する（即ち、被接合部材に対して局所的に凹状に反る）ことが抑制され、接合材の内部に気泡が形成されることを抑制することができる。
（特徴６） 本明細書が開示する半導体装置の製造方法は、電極形成工程において、半導体基板の他方の面に、第２電極として第１層と、第２層が形成されるとともに、絶縁層が形成されてもよい。第１層は、半導体基板の他方の面に分離して形成された複数の部分を有していてもよい。絶縁層は、隣接する部分の間に形成されてもよい。第２層は、第１層及び絶縁層を構成する材料の線膨張係数以下の材料により構成されており、第１層及び絶縁層の露出面の少なくとも一部を覆うように、マスクスパッタ法を用いて形成されてもよい。この製造方法によると、被接合部材に接合材を用いて半導体チップの一方の面を接合する際に、接合材の内部に気泡が形成され難い半導体装置を製造することができる。
本実施例の半導体装置１０について説明する。図１に示すように、半導体装置１０は半導体基板１２を備えている。半導体基板１２には絶縁ゲート型の半導体素子構造が形成されている。半導体基板１２にはＳｉ基板が用いられる。半導体基板１２の裏面１２ａには、裏面電極１４が形成されている。裏面電極１４は、４層の金属膜から成り、裏面１２ａ側から順にＡｌ膜、Ｔｉ膜、Ｎｉ膜、Ａｕ膜により構成されている。裏面電極１４はコレクタ電極として機能する。一方、半導体基板１２の表面１２ｂには、表面電極１６が形成されている。表面電極１６にはＡｌＳｉが用いられる。表面電極１６の外周部には、絶縁層２２が形成されている。絶縁層２２は、表面電極１６の端面及び外周部の表面の一部を覆っている。絶縁層２２には、ポリイミドが用いられる。表面電極１６の表面及び絶縁層２２の表面の一部には、表面電極１８が形成されている。表面電極１８は、表面電極１６及び絶縁層２２に跨って形成されている。表面電極１８は、２層の金属膜から成り、表面電極１６及び絶縁層２２の表面側から順に、Ｎｉ膜、Ａｕ膜により構成されている。表面電極１６及び表面電極１８により、金属電極２０が構成されている。金属電極２０はエミッタ電極として機能する。半導体基板１２、裏面電極１４、金属電極２０及び絶縁層２２により、ＩＧＢＴとして機能する半導体チップ２４が構成されている。本実施例では、裏面電極１４の厚みｔ１（半導体チップ２４の積層方向（図１の上下方向）の厚み）は、金属電極２０の厚みｔ２よりも大きくされている（後述）。なお、裏面電極１４は「第１電極」の一例に相当し、金属電極２０は「第２電極」の一例に相当する。また、半導体基板１２の裏面１２ａは「半導体基板の一方の面」の一例に相当し、表面１２ｂは「半導体基板の他方の面」の一例に相当する。
裏面電極１４（即ち、半導体チップ２４の裏面２４ａ）には、リードフレーム３０がはんだ２６を介して接合されている。同様に、金属電極２０（即ち、半導体チップ２４の表面２４ｂ）には、リードフレーム３２がはんだ２８を介して接合されている。後で詳述するが、本実施例でははんだ接合はリフロー法を用いて行う。リードフレーム３０、３２にはＣｕが用いられるが、これに限られない。半導体チップ２４及びリードフレーム３０、３２は、エポキシ樹脂などの熱硬化性樹脂（図示省略）により一体的に樹脂封止されている。これにより、半導体装置１０が構成されている。即ち、半導体装置１０は、両面接合型の半導体装置である。なお、はんだ２６は「接合材」の一例に相当し、リードフレーム３０は「被接合部材」の一例に相当し、リードフレーム３０の表面３０ａは、「被接合部材の一方の面」の一例に相当する。
次に、半導体チップ２４を構成する半導体基板１２、裏面電極１４及び金属電極２０の２０［°Ｃ］における線膨張係数の大小関係について説明する。半導体基板１２を構成するＳｉの線膨張係数はおよそ２．６［ｐｐｍ／Ｋ］である。裏面電極１４を構成するＡｌ、Ｔｉ、Ｎｉ、Ａｕの線膨張係数はそれぞれおよそ、２３［ｐｐｍ／Ｋ］、８．６［ｐｐｍ／Ｋ］、１３［ｐｐｍ／Ｋ］、１４［ｐｐｍ／Ｋ］である。金属電極２０を構成するＡｌＳｉ、Ｎｉ、Ａｕの内、ＡｌＳｉの線膨張係数はおよそ２０［ｐｐｍ／Ｋ］である。このため、裏面電極１４を構成する４層の金属膜による、裏面電極１４の実効的な線膨張係数（即ち、裏面電極１４を１つの部材とみなしたときの実質的な線膨張係数）は、半導体基板１２の線膨張係数より大きい。また、金属電極２０を構成する各金属膜による金属電極２０の実効的な線膨張係数（即ち、金属電極２０を１つの部材とみなしたときの実質的な線膨張係数）も、半導体基板１２の線膨張係数より大きい。
次に、裏面電極１４の厚みｔ１と金属電極２０の厚みｔ２の関係について具体的に説明する。一般に、リフロー法によるはんだ接合では、はんだは２００〜３００［°Ｃ］で溶融する。リフロー法により、はんだが溶融する温度まで半導体チップ２４を昇温していくと、半導体基板１２、裏面電極１４及び金属電極２０は、それぞれ熱膨張しようとする。裏面電極１４は半導体基板１２よりも大きな線膨張係数を有するため、裏面電極１４は半導体基板１２よりも大きく熱膨張しようとする。しかしながら、裏面電極１４は半導体基板１２の裏面１２ａによって拘束されているため、裏面電極１４が熱膨張することにより、裏面電極１４は半導体基板１２の裏面１２ａに面内方向の引張力を作用させる。この引張力は、裏面電極１４の体積、実効的な線膨張係数及び温度変化を因数として含んでいる。同様に、金属電極２０は半導体基板１２よりも大きな線膨張係数を有するため、金属電極２０は半導体基板１２よりも大きく熱膨張しようとする。しかしながら、金属電極２０は半導体基板１２の表面１２ｂによって拘束されているため、金属電極２０が熱膨張することにより、金属電極２０は半導体基板１２の表面１２ｂに面内方向の引張力を作用させる。この引張力は、金属電極２０の体積、実効的な線膨張係数及び温度変化を因数として含んでいる。本実施例では、裏面電極１４の厚みｔ１を、金属電極２０の厚みｔ２よりも大きくするとともにその表面積を調整し（即ち、裏面電極１４の体積を金属電極２０の体積よりも大きくし）、かつ、各電極１４，２０の実効的な線膨張係数及び縦弾性係数を調整することにより、はんだ溶融温度において裏面電極１４から半導体基板１２の裏面１２ａに作用する引張力が、金属電極２０から半導体基板１２の表面１２ｂに作用する引張力よりも大きくなるようにしている。
（半導体装置の製造方法）
次に、半導体装置１０の製造方法について、図１１から図１５を参照して説明する。半導体装置１０の製造方法では、半導体基板準備工程、電極形成工程、投入工程、炉内昇温工程、降温工程、上部リードフレーム接合工程、樹脂層形成工程を実施することによって、半導体装置１０を製造する。
（半導体基板準備工程、電極形成工程）
まず、図１１に示すように、半導体基板１２を準備する。半導体基板１２には半導体素子構造が形成されている。半導体素子構造の形成方法は従来公知の方法であるため説明を省略する。次に、スパッタ法などで半導体基板１２の裏面１２ａに裏面電極１４を形成し、表面１２ｂに表面電極１６を形成する。続いて、表面電極１６の外周部をエッチングし、半導体基板１２の表面１２ｂ及び表面電極１６の表面に公知の方法によって絶縁層２２を形成する。次いで、絶縁層２２を、外周部を残してエッチングし、表面電極１６を露出させ、その表面にマスクスパッタ法を用いて表面電極１８を形成する。表面電極１６と表面電極１８により金属電極２０が形成される。これにより、半導体チップ２４が形成される。裏面電極１４の厚みｔ１は金属電極２０の厚みｔ２よりも大きくされている。より詳細には、半導体チップ２４をはんだ２６の溶融温度まで昇温したときに裏面電極１４が熱膨張して半導体基板裏面１２ａに作用する引張力が、金属電極２０が熱膨張して半導体基板表面１２ｂに作用する引張力よりも大きくなるようにｔ１とｔ２の値を設定している。なお、ｔ１のｔ２に対する比率は、各電極１４，２０を構成する材料の種類や厚みを考慮して決定される。なお、半導体装置１０の製造方法では、表面電極１８をマスクスパッタ法により形成したが、これに限られず、例えば無電解めっき法を用いて表面電極を形成してもよい。
（投入工程）
次に、図１２に示すように、リードフレーム３０の表面３０ａにはんだ箔（以下、はんだ２６と称する）を置き、その表面に半導体チップ２４の裏面電極１４が接するように半導体チップ２４を配置する。即ち、裏面電極１４は、はんだ２６を介してリードフレーム３０の表面３０ａに対向している。半導体チップ２４を配置したリードフレーム３０をリフロー炉に投入する。なお、この時点ではリフロー炉内は常温となっている。
（炉内昇温工程）
続いて、半導体チップ２４を配置したリードフレーム３０が投入されたリフロー炉を、はんだ２６の溶融温度まで徐々に昇温する。リフロー炉を昇温していくと、半導体基板１２と裏面電極１４と金属電極２０はそれぞれ熱膨張し、これらの線膨張係数の差によって、半導体基板１２の裏面１２ａと表面１２ｂに引張力が作用する。裏面電極１４の厚みｔ１と金属電極２０の厚みｔ２は、はんだ溶融温度において半導体基板裏面１２ａに作用する引張力の方が、半導体基板表面１２ｂに作用する引張力よりも大きくなるように設定されている。このため、図１３に示すように、リフロー炉を昇温していくと、半導体チップ２４がリードフレーム３０に対して凸となるように反っていき、半導体チップ２４は凸状の部分ではんだ２６と接触する。炉内がはんだ２６の溶融温度まで昇温すると、図１４に示すように、はんだ２６は溶融を開始し、半導体チップ２４との接触部分から濡れ広がる。
（降温工程）
次いで、リフロー炉を常温まで徐々に降温する。リフロー炉を降温していくと、図１５に示すように、半導体チップ２４は常温時の形状に戻っていくとともに、はんだ２６が固化していく。これにより、半導体チップ２４の裏面電極１４にリードフレーム３０の表面３０ａがはんだ接合される。
（上部リードフレーム接合工程）
次に、金属電極２０にリードフレーム３２（即ち、上部リードフレーム）をはんだ接合する。方法は裏面電極１４にリードフレーム３０をはんだ接合する方法と同様であるため、説明は省略する。
（樹脂層形成工程）
次に、熱硬化性樹脂を射出成形して、半導体チップ２４を樹脂で封止する。射出成形の方法は従来公知であるため、説明は省略する。熱硬化性樹脂には、例えばエポキシ樹脂が用いられるが、これに限定されない。射出成形により形成された樹脂層は、半導体チップ２４の露出面全体、及びリードフレーム３０，３２の一部を覆うように形成される。その後、リードフレーム３０，３２が半導体チップ２４に接している面とは反対側の面に形成されている樹脂層が、ＣＭＰ法などを用いて除去される。なお、研磨方法はＣＭＰ法に限られない。
以上に説明した製造方法により、図１に示す半導体装置１０が製造される。
本実施例の半導体装置１０の作用効果について、従来の半導体チップ１２４（比較例１）と比較しながら説明する。図２は、従来の半導体チップ１２４の縦断面図を示す。半導体チップ１２４は、本実施例の半導体チップ２４と同一の材料により構成されているが、金属電極１２０の厚みｔ４が、裏面電極１１４の厚みｔ３より大きい点で本実施例の半導体チップ２４と異なっている。図３は、リフロー法により従来の半導体チップ１２４の裏面電極１１４にリードフレーム３０をはんだ接合する過程を示す。まず、常温下にてリードフレーム３０の表面３０ａにはんだ１２６を印刷し、その上に半導体チップ１２４を載せる。次に、半導体チップ１２４を載せたリードフレーム３０をリフロー炉に投入し、炉内を徐々に昇温する。比較例１では、上述したようにｔ３＜ｔ４であるため、裏面電極１１４及び金属電極１２０の実効的な線膨張係数の値によっては、昇温過程において裏面電極１１４から半導体基板１２の裏面１２ａに作用する引張力は、金属電極１２０から半導体基板１２の表面１２ｂに作用する引張力よりも小さくなる。これにより、半導体基板１２は金属電極１２０側の表面が裏面電極１１４側の表面よりも大きく熱膨張するため、半導体チップ１２４はリードフレーム３０に対して凹となるように反る。すると、半導体チップ裏面１２４ａとはんだ１２６の表面との間には隙間５０が形成され、半導体チップ裏面１２４ａの外周部分のみがはんだ１２６と接触することになる。図３から明らかなように、隙間５０は閉じられた空間である。
炉内がさらに昇温されてはんだ１２６の溶融温度に達すると、はんだ１２６は半導体チップ裏面１２４ａとの接触部分から濡れ広がり、接触部分から接合していく。このとき、隙間５０は半導体チップ裏面１２４ａの外周部分に取り囲まれているため、隙間５０内の空気は外部に抜け難く、はんだ接合の過程ではんだ１２６内に取り込まれ、気泡５２となる。この結果、半導体チップ１２４が降温してその形状が昇温前の形状に戻っても、はんだ内部には気泡５２が残留してしまう。
一方、図４は、リフロー法により本実施例の半導体チップ２４の裏面電極１４にリードフレーム３０をはんだ接合する過程を模式的に示している。既に説明したように、従来と同様の方法でリードフレーム３０にはんだ２６を介して半導体チップ２４を載せる。次に、半導体チップ２４を載せたリードフレーム３０をリフロー炉に投入し、炉内を徐々に昇温する。上述したように、本実施例の半導体チップ２４は、昇温すると裏面電極１４から半導体基板１２の裏面１２ａに作用する引張力の方が、金属電極２０から半導体基板１２の表面１２ｂに作用する引張力よりも大きくなる。これにより、半導体チップ２４はリードフレーム３０に対して凸となるように反るため、半導体チップ２４は、裏面２４ａの中央部分（即ち、リードフレーム３０に対して突出している部分）がはんだ２６と接触することになる。このとき、半導体チップ裏面２４ａとはんだ２６の表面との間には、隙間５４が形成される。図４から明らかなように、隙間５４は外部に開かれた空間である。
炉内がさらに昇温されてはんだ２６の溶融温度に達すると、はんだ２６は、半導体チップ裏面２４ａとの接触部分から濡れ広がり、裏面２４ａの中央部分から放射状に接合していく。このとき、隙間５４は外部に開かれた空間であるため、隙間５４の空気は、はんだ２６が放射状に濡れ広がる過程で外部に押し出される。従って、はんだ２６には空気が取り込まれ難くなり、はんだ接合完了時にはんだ２６内に気泡が形成されることを抑制することができる。これにより、はんだ内部に気泡が形成されることに起因して、半導体装置１０の熱伝導率が低下したり、電気伝導度が低下したりすることを抑制することができる。
なお、半導体チップ１２４がはんだ溶融温度にてリードフレーム３０に対して凹となるように反る現象は、両面接合型の半導体装置に特によく見られる現象である。即ち、両面接合型の半導体装置では、半導体チップの表面電極上にリードフレーム等を適切にはんだ接合するため、表面電極上にＮｉ層及びＡｕ層からなる表面電極を形成する。はんだ接合するとＮｉ層の一部が消失してはんだ接合強度が低下することがあるため、一般に、Ｎｉ層はある程度厚く作られる。このため、両面接合型の半導体装置では、半導体チップ１２４のように、表面電極１１６及び表面電極１１８の合計の厚みｔ４が、裏面電極１１４の厚みｔ３よりも大きくなることが多い。このような半導体装置では、上述したように、半導体チップの裏面電極にリードフレームをはんだ接合する際、はんだに気泡が混入してしまう場合がある。この問題は、本発明者が鋭意研究した結果得た新たな知見であり、本明細書が開示する技術は、この知見に基づく問題を解決するために提供されたものである。本明細書が開示する技術を用いることにより、両面接合型の半導体装置においても、はんだに気泡が形成され難い半導体装置を製造することができる。なお、本明細書が開示する技術は両面接合型の半導体装置に限られず、例えば、半導体チップの片面のみがリードフレーム等に接合されている半導体装置にも用いることができることは言うまでもない。また、裏面電極及び／又は金属電極が１種類の材料により形成されていてもよい。
次に、図５を参照して実施例２について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
実施例２の半導体チップ２２４は、実施例１の半導体チップ２４と同一の材料により構成されているが、裏面電極２１４の厚みｔ５が、金属電極２２０の厚みｔ６と略同一とされている点で半導体チップ２４と異なる。また、本実施例では、裏面電極２１４の実効的な線膨張係数が、金属電極２２０の実効的な線膨張係数よりも大きくなるように、裏面電極２１４及び金属電極２２０を構成する各金属膜の厚みが調整されている。
この構成によると、リフロー法を用いて半導体チップ２２４を昇温していくと、裏面電極２１４と金属電極２２０の体積は略同一であるため、金属電極２２０よりも実効的な線膨張係数が大きい裏面電極２１４の方が、より大きく熱膨張しようとする。このため、裏面電極２１４の熱膨張により裏面電極２１４から半導体基板１２の裏面１２ａに作用する引張力が、金属電極２２０の熱膨張により金属電極２２０から半導体基板１２の表面１２ｂに作用する引張力よりも大きくなる。従って、半導体チップ２２４はリードフレーム３０に対して凸となるように反る。従って、実施例２の半導体チップ２２４を備える半導体装置も、実施例１の半導体装置１０と同様の作用効果を奏する。なお、本実施例では裏面電極２１４の厚みｔ５と金属電極２２０の厚みｔ６を略同一としたが、金属電極２２０に対する裏面電極２１４の実効的な線膨張係数の差を大きくして半導体基板１２の裏面１２ａに作用する引張力が表面１２ｂに作用する引張力よりも大きくなれば、裏面電極２１４の厚みｔ５は金属電極２２０の厚みｔ６より小さくてもよい。
即ち、実施例１では裏面電極１４の体積を金属電極２０の体積よりも大きくすることにより、裏面電極１４に起因する引張力が金属電極２０に起因する引張力よりも大きくなるようにしたのに対し、本実施例では、裏面電極２１４の実効的な線膨張係数を、金属電極２２０の実効的な線膨張係数よりも大きくすることにより、裏面電極２１４に起因する引張力が金属電極２２０に起因する引張力よりも大きくなるようにしている。
次に、図６を参照して実施例３について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
実施例３の半導体チップ３２４では、半導体基板１２の裏面１２ａに裏面電極３１４が形成されている。裏面電極３１４は、複数の金属膜３４と、金属膜３６により構成されている。複数の金属膜３４はＡｌから成り、半導体基板１２の裏面１２ａにストライプ状に形成されている。複数の金属膜３４は、紙面の左右方向に所定の間隔を空けて配置され、それぞれが紙面奥行き方向に延びている。金属膜３６は４層の金属膜から成り、上から順にＡｌ膜、Ｔｉ膜、Ｎｉ膜、Ａｕ膜により構成されている。金属膜３６は、半導体基板１２の裏面１２ａ、各金属膜３４の側面及び裏面に跨って、連続した膜として形成されている。このため、金属膜３６の裏面（即ち、半導体チップ３２４の裏面３２４ａ）にはストライプ状の段差が形成される。この結果、半導体チップ３２４の裏面３２４ａの表面積は、半導体チップ３２４の表面３２４ｂの表面積よりも大きくなる。一般に、材料の表面積を大きくすることにより、材料の膨張量は大きくなる。本実施例では、裏面電極３１４の裏面３２４ａに段差を形成することにより、裏面３２４ａの表面積を金属電極２０の表面３２４ｂの表面積よりも大きくしている。このため、裏面電極３１４の裏面３２４ａの膨張量が金属電極２０の表面３２４ｂの膨張量よりも大きくなる。別言すれば、裏面電極３１４の面内方向における膨張量が、金属電極２０の面内方向における膨張量よりも大きくなる。これにより、裏面電極３１４に起因する引張力が金属電極２０に起因する引張力よりも大きくなるようにしている。この構成によっても、実施例１の半導体装置１０と同様の作用効果を奏する。
即ち、実施例２では金属膜の材料を適宜選択することにより両面電極の実効的な線膨張係数の大小関係を調整しているのに対し、実施例３では各層の形状を変えて表面積を大きくすることにより両面電極の膨張量の大小関係を調整している。
次に、図７、８を参照して実施例４について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
図７は、実施例４の半導体チップ４２４の縦断面図を示し、図８は、半導体チップ４２４の平面図を示す。なお、図７は、図８の半導体チップ４２４のＶＩＩＩ−ＶＩＩＩ線における縦断面図に相当する。厳密には、図７は、図８に示す平面図において、矩形状の絶縁層４２２（後述）の左端から右端までの縦断面図である。また、図８では、図を見易くするために表面電極４１８（後述）を二点鎖線で示し、表面電極４１６ｃの図示を省略している。図７，８に示すように、本実施例では、半導体基板１２の表面１２ｂ上に複数の表面電極４１６（４１６ａ〜４１６ｃ）が所定の間隔を空けて（分離して）形成されている点で、実施例１〜３と異なっている。表面電極４１６ａと表面電極４１６ｂは平面視した状態で矩形状をなしており、略同一の大きさを有する。表面電極４１６ａと表面電極４１６ｂは半導体基板１２の表面１２ｂに間隔を空けて形成されており、その間には、配線層として機能する３つの表面電極４１６ｃが形成されている。表面電極４１６ａ〜４１６ｃは、隣接する端面同士が互いに平行となっている。表面電極４１６にはＡｌＳｉが用いられる。
表面電極４１６ａ、４１６ｂの外周部、及び隣接する表面電極４１６の間には、絶縁層４２２が形成されている。具体的には、絶縁層４２２は、表面電極４１６ａ、４１６ｂの端面及び外周部の表面の一部を覆うとともに、表面電極４１６ｃの端面及び表面全体を覆うように形成されている。図８に示すように、絶縁層４２２の輪郭は矩形状であり、表面電極４１６ａ、４１６ｂの外周部を除く表面が露出するように形成されている。絶縁層４２２にはポリイミドが用いられる。
表面電極４１６ａ，４１６ｂの露出面及び絶縁層４２２の外周部を除く表面（即ち、図８の二点鎖線で示す範囲）には、表面電極４１８が形成されている。表面電極４１８は連続した一続きの金属膜であり、表面電極４１６及び絶縁層４２２に跨って形成されている。後で詳しく説明するが、表面電極４１８はマスクスパッタ法で形成されている。表面電極４１８は、下から順に、Ｎｉ膜、Ａｕ膜により構成されている。表面電極４１６及び表面電極４１８により、金属電極４２０が構成されている。ここで、表面電極４１６、絶縁層４２２、及び表面電極４１８を構成する材料の線膨張係数の大小関係について説明する。ポリイミドの線膨張係数はおよそ４０［ｐｐｍ／Ｋ］である。このため、表面電極４１８を構成する材料（Ｎｉ，Ａｕ）の線膨張係数は、表面電極４１６を構成する材料（ＡｌＳｉ）及び絶縁層４２２を構成する材料（ポリイミド）の線膨張係数より小さくされている。また、本実施例では、裏面電極１４の厚みｔ７を金属電極４２０の厚みｔ８よりも大きくして、はんだ溶融温度において裏面電極１４から半導体基板１２の裏面１２ａに作用する引張力が、金属電極４２０から半導体基板１２の表面１２ｂに作用する引張力よりも大きくなるようにしている。また、図８に示すように、半導体基板１２の表面１２ｂには、ゲートパッド３８が形成されている。ゲートパッド３８は従来公知の機能を備える部材であるため、その説明は省略する。なお、表面電極４１６は「第１層」の一例に相当し、表面電極４１８は「第２層」の一例に相当する。
本実施例の半導体装置の作用効果について、従来の半導体チップ５２４（比較例２）を参照しながら説明する。図９は、従来の半導体チップ５２４の縦断面図を示す。半導体チップ５２４は、本実施例の半導体チップ４２４と同一の材料により構成されているが、表面電極５１８（５１８ａ,５１８ｂ）が無電解めっき法で形成されている点で、本実施例の半導体チップ４２４と異なっている。無電解めっき法では、表面電極５１８は表面電極４１６ａ，４１６ｂの露出面上にのみ形成される。このため、表面電極４１６ａと表面電極５１８ａにより構成される金属電極５２０ａと、表面電極４１６ｂと表面電極５１８ｂにより構成される金属電極５２０ｂは、半導体基板１２の表面１２ｂに間隔を空けて形成されている。ここで、絶縁層４２２の線膨張係数は、金属電極５２０の実効的な線膨張係数より大きい。従って、半導体基板１２の表面１２ｂには、箇所によって異なる線膨張係数を有する部材が配されていることになる。
図１０は、リフロー法により従来の半導体チップ５２４の裏面電極１１４にリードフレーム３０をはんだ接合する過程を示す。まず、図３と同様の手順でリードフレーム３０の表面３０ａにはんだ５２６を介して半導体チップ５２４を載せる。次に、半導体チップ５２４を載せたリードフレーム３０をリフロー炉に投入し、炉内を徐々に昇温する。すると、絶縁層４２２は金属電極５２０よりも大きく熱膨張しようとする。また、絶縁層４２２は裏面電極１１４よりも線膨張係数が大きい。この結果、裏面電極１１４の厚みと絶縁層４２２の厚みとの大小関係と、裏面電極１１４と絶縁層４２２の縦弾性係数によっては、半導体チップ５２４が波状（即ち、リードフレーム３０に対して局所的に凹となるように反る）に反る場合がある。半導体チップ５２４が波状に反ると、半導体チップ裏面５２４ａとはんだ５２６の表面との間には隙間５６が形成され、半導体チップ５２４がリードフレーム３０に対して凸となっている部分とはんだ５２６が接触することになる。この場合も、図３の半導体チップ１２４と同様に、炉内がさらに昇温されてはんだ５２６の溶融温度に達すると、はんだ５２６は半導体チップ裏面５２４ａとの接触部分から濡れ広がり、接触部分から接合していく。このとき、隙間５６は上記の接触部分に取り囲まれているため、隙間５６内の空気は外部に抜け難く、はんだ接合の過程ではんだ５２６内に取り込まれ、気泡５８となる。この結果、半導体チップ５２４が降温してその形状が昇温前の形状に戻っても、はんだ内部には気泡５８が残留してしまう。
一方、本実施例では、表面電極４１６ａ，４１６ｂの露出面及び絶縁層４２２の外周部を除く表面に、表面電極４１６及び絶縁層４２２よりも小さい線膨張係数を有する表面電極４１８を、一続きの連続した金属膜として形成している。このため、リフロー法の昇温過程において、表面電極４１６及び絶縁層４２２がそれぞれ異なる線膨張係数で熱膨張しようとしても、それらの表面を覆う表面電極４１８が熱膨張する度合いが表面電極４１６及び絶縁層４２２が熱膨張する度合いよりも小さいため、表面電極４１６及び絶縁層４２２がそれぞれ異なる線膨張係数で熱膨張することが表面電極４１８によって抑制される。別言すれば、表面電極４１６と絶縁層４２２との線膨張係数の差が、それらの表面を覆う表面電極４１８によって緩和される。このため、半導体基板表面１２ｂに、箇所によって異なる引張力が作用することが抑制される。従って、半導体チップ４２４がリードフレーム３０に対して局所的に凹となるように反ることが抑制される。また、本実施例の半導体チップ４２４は、ｔ７＞ｔ８とすることによりはんだ溶融温度において裏面電極１４が半導体基板１２の裏面１２ａに作用する引張力が、金属電極４２０が半導体基板１２の表面１２ｂに作用する引張力よりも大きくなるようにしている。このため、半導体チップ４２４を昇温するとリードフレーム３０に対して凸となるように反るため、リフロー法を用いて半導体チップ４２４の裏面電極１４にリードフレーム３０を接合する際に、はんだ内部に気泡が形成されることを抑制することができる。なお、本実施例では、裏面電極１４と金属電極４２０の厚みの大小関係を調節することにより、裏面電極１４に起因する引張力を金属電極４２０に起因する引張力よりも大きくしたが、これに限られない。例えば、裏面電極１４と金属電極４２０の実効的な線膨張係数の大小関係を調節することにより裏面電極１４に起因する引張力を金属電極４２０に起因する引張力よりも大きくしてもよい。
なお、実施例４の半導体チップ４２４を備える半導体装置は、上述した半導体装置１０とほぼ同様の製造方法で製造することができるが、以下の点で半導体装置１０の製造方法と異なる。即ち、半導体チップ４２４を備える半導体装置は、表面電極４１８をマスクスパッタ法により形成する。即ち、無電解めっき法は用いられない。マスクスパッタ法を用いることにより、表面電極４１６ａ，４１６ｂの露出面だけでなく、絶縁層４２２の表面にも、表面電極４１８を連続した一続きの金属膜として形成することができる。また、表面電極４１８を構成する材料には、表面電極４１６及び絶縁層４２２を構成する材料よりも線膨張係数が小さい材料が用いられる。なお、表面電極４１８が表面電極４１６ａ，４１６ｂの露出面、及び絶縁層４２２の外周部を除く表面に連続した一続きの金属膜として形成される方法であれば、マスクスパッタ法以外の方法が用いられてもよい。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、本明細書が開示する半導体装置及び半導体装置の製造方法は、上記の実施例を様々に変形、変更したものが含まれる。
例えば、上記の実施例では常温時、及びリードフレーム３０の接合完了後の半導体チップの形状を平坦であるものとして図示しているが、はんだ溶融温度において半導体チップがリードフレーム３０に対して凸となるように反る構成であれば、常温時、及びリードフレーム３０の接合完了後の半導体チップの形状はどのような形状であってもよい。即ち、リードフレーム３０に対して凹となっていてもよいし、凸となっていてもよい。
また、上部リードフレーム接合工程では、はんだ溶融温度において半導体チップがリードフレーム３２（即ち、上部リードフレーム）に対して凹となるように反ることが考えられる。しかしながら、半導体チップの上面に上部リードフレームを接合する際は、半導体チップの裏面に下部リードフレームが接合されており、半導体チップの表面と裏面に作用する引張力の大きさが変化する。このため、上部リードフレーム接合工程においても、半導体チップがリードフレーム３２（即ち、上部リードフレーム）に対して凸となるように反っているものと思われる。実際、本明細書が開示する技術を用いて半導体装置を製造したところ、半導体チップの金属電極にリードフレーム３２を接合する際には、はんだ内部に気泡が形成される問題は起こらなかった。一方、裏面電極にリードフレーム３０を接合する際には、はんだ内部に気泡が形成される問題は大幅に改善した。このため、本明細書が開示する技術は両面接合型の半導体装置に有用であることが確認された。
また、上記の実施例では下部リードフレームを接合する工程と上部リードフレームを接合する工程が別々に実施されたが、上下のリードフレームを半導体チップに同時に接合してもよい。具体的には、下部リードフレームの表面にはんだ箔を置き、その表面に半導体チップを配置する。そして、半導体チップの表面にはんだ箔（下部リードフレームの表面に置いたはんだ箔と同じ材質）を置き、その表面に上部リードフレームを配置する。これをリフロー炉に投入し、昇温してはんだ箔を溶融させた後に、降温してはんだを固化させる。こうすることで、上下のリードフレームは同時に半導体チップに接合される。この場合も、下部リードフレームを接合するためのはんだの内部に気泡が形成される問題は大幅に改善された。また、上部リードフレームを接合するためのはんだの内部に気泡が形成される問題は起こらなかった。この方法によれば、上部リードフレームと下部リードフレームを別々に接合する製造方法と比較して、工程数を低減でき、コストを低減することができる。なお、半導体チップの表面と上部リードフレームとの間には金属ブロックが配置されてもよい。
また、上記の実施例における各材料の、半導体基板表面における直交する２方向の線膨張係数は略同一である。このため、半導体チップを昇温すると、各材料は半導体基板表面方向において略等しい割合で熱膨張する。また、一般に線膨張係数は温度依存性を有する係数であるため、半導体チップを常温からはんだ溶融温度まで昇温する過程で線膨張係数の数値も変化する。このため、はんだ溶融温度において半導体基板裏面に作用する引張力が半導体基板表面に作用する引張力よりも大きくなるように、裏面電極及び金属電極の実効的な線膨張係数の値を設定することが好ましい。
また、上記の実施例では、裏面電極と金属電極とがそれぞれ半導体基板に作用させる引張力に大小関係がある場合を示したが、これに限られず、裏面電極と金属電極とがそれぞれ半導体基板に作用させる引張力が略同一であってもよい。この場合、裏面電極と金属電極の厚みが略同一であってもよいし、それぞれの実効的な線膨張係数が略同一であってもよいし、それぞれの表面積が略同一であってもよし、これらの組合せであってもよい。
また、上記の実施例では半導体チップとしてＩＧＢＴを挙げたが、これに限られず、ＭＯＳＦＥＴを始めとする種々の半導体素子を用いてもよい。また、半導体基板はＳｉ基板に限られず、例えばＳｉＣ基板が用いられてもよい。また、はんだ溶融温度において半導体基板裏面に作用する引張力が半導体基板表面に作用する引張力よりも大きくなる構成であれば、裏面電極、各表面電極（金属電極）及び絶縁層を構成する材料は上記の実施例で挙げた材料に限られない。また、炉内昇温工程では、はんだ溶融温度よりも高い温度まで昇温してもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１４：裏面電極
１６：表面電極
１８：めっき層
２０：金属電極
２２：絶縁層
２４：半導体チップ
２６、２８：はんだ
３０、３２：リードフレーム

Claims (8)

  1. 半導体チップと、被接合部材と、を備えており、
    半導体チップは、半導体基板と、第１電極と、第２電極と、を有しており、
    第１電極は半導体基板の一方の面に配置され、第２電極は半導体基板の他方の面に配置されており、
    第１電極及び第２電極は、半導体基板よりも大きな線膨張係数を有しており、
    第１電極は、接合材を介して被接合部材に接合されており、
    接合材の溶融温度において、第１電極の熱膨張により第１電極から半導体基板の一方の面に作用する面内方向の引張力は、前記溶融温度において、第２電極の熱膨張により第２電極から半導体基板の他方の面に作用する面内方向の引張力以上であることを特徴とする、半導体装置。
  2. 半導体チップの積層方向における第１電極の厚みが、第２電極の厚み以上であることを特徴とする、請求項１に記載の半導体装置。
  3. 第１電極の線膨張係数は、第２電極の線膨張係数以上であることを特徴とする、請求項１または２に記載の半導体装置。
  4. 第１電極の面内方向における表面積が、第２電極の面内方向における表面積以上であることを特徴とする、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 第１電極と第２電極の少なくとも一方は、単層又は複数の層により構成されていることを特徴とする、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 第２電極は、第１層と、第２層と、を有しており、
    第１層は、半導体基板の他方の面に分離して配置された複数の部分を有しており、
    隣接する前記部分の間には絶縁層が配置されており、
    第２層は、第１層の各部分及び絶縁層の露出面の少なくとも一部を覆うとともに、第１層の各部分及び絶縁層に跨って配置されており、
    第２層の線膨張係数は、第１層の線膨張係数及び絶縁層の線膨張係数以下であることを特徴とする、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 請求項１に記載の半導体装置を製造する方法であって、
    半導体素子構造が形成された半導体基板を準備する半導体基板準備工程と、
    半導体基板の一方の面に第１電極を形成し、他方の面に第２電極を形成して半導体チップとする電極形成工程と、
    半導体チップの第１電極が接合材を介して被接合部材の一方の面に対向する状態で半導体チップが配置された被接合部材を炉に投入する投入工程と、
    炉内を少なくとも接合材の溶融温度まで昇温して、接合材を溶融する炉内昇温工程と、
    半導体チップが配置された被接合部材を降温して接合材が固化することで、半導体チップの第１電極を被接合部材の一方の面に接合する降温工程と、を備えており、
    炉内昇温工程では、接合材の溶融温度において、第１電極の熱膨張により第１電極から半導体基板の一方の面に作用する引張力が、第２電極の熱膨張により第２電極から半導体基板の他方の面に作用する引張力以上であることを特徴とする、半導体装置の製造方法。
  8. 電極形成工程では、半導体基板の他方の面に、第２電極として第１層と第２層が形成されるとともに、絶縁層が形成され、
    第１層は、半導体基板の他方の面に分離して形成された複数の部分を有しており、
    絶縁層は、隣接する部分の間に形成され、
    第２層は、第１層及び絶縁層を構成する材料の線膨張係数以下の材料により構成されており、第１層及び絶縁層の露出面の少なくとも一部を覆うように、マスクスパッタ法を用いて形成されることを特徴とする、請求項７に記載の半導体装置の製造方法。
JP2013181409A 2013-09-02 2013-09-02 半導体装置及びその製造方法 Ceased JP2015050347A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013181409A JP2015050347A (ja) 2013-09-02 2013-09-02 半導体装置及びその製造方法
US14/456,654 US20150061114A1 (en) 2013-09-02 2014-08-11 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013181409A JP2015050347A (ja) 2013-09-02 2013-09-02 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015050347A true JP2015050347A (ja) 2015-03-16

Family

ID=52582061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013181409A Ceased JP2015050347A (ja) 2013-09-02 2013-09-02 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20150061114A1 (ja)
JP (1) JP2015050347A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011129A (ja) * 2015-06-23 2017-01-12 三菱電機株式会社 半導体装置
WO2017126344A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
JP2018061053A (ja) * 2015-04-06 2018-04-12 三菱電機株式会社 半導体素子及びその製造方法
US10128196B2 (en) 2015-08-31 2018-11-13 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE102018201195B3 (de) 2018-01-25 2019-05-16 MAPAL Fabrik für Präzisionswerkzeuge Dr. Kress KG Fräswerkzeug
JP2019149469A (ja) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 半導体モジュール
EP3979462A1 (en) 2015-01-19 2022-04-06 IHI Corporation Power transmission system, foreign object detection device, and coil device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7226186B2 (ja) * 2019-08-23 2023-02-21 三菱電機株式会社 半導体装置
CN115302031A (zh) * 2022-08-16 2022-11-08 中国电子科技集团公司第三十八研究所 一种微带板与腔体的变形补偿焊接方法及焊接工件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JPH10270612A (ja) * 1997-03-21 1998-10-09 Toyota Motor Corp 放熱板接合用基板
JP2002043457A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 放熱用絶縁基板及び半導体装置
JP2003218303A (ja) * 2002-01-22 2003-07-31 Toyota Motor Corp 半導体装置
JP2003273289A (ja) * 2002-03-15 2003-09-26 Dowa Mining Co Ltd セラミックス回路基板およびパワーモジュール
JP2006245437A (ja) * 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2013118234A (ja) * 2011-12-02 2013-06-13 Taiyo Yuden Co Ltd 圧電アクチュエータ及びその製造方法
JP5558595B2 (ja) * 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JPH10270612A (ja) * 1997-03-21 1998-10-09 Toyota Motor Corp 放熱板接合用基板
JP2002043457A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 放熱用絶縁基板及び半導体装置
JP2003218303A (ja) * 2002-01-22 2003-07-31 Toyota Motor Corp 半導体装置
JP2003273289A (ja) * 2002-03-15 2003-09-26 Dowa Mining Co Ltd セラミックス回路基板およびパワーモジュール
JP2006245437A (ja) * 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3979462A1 (en) 2015-01-19 2022-04-06 IHI Corporation Power transmission system, foreign object detection device, and coil device
JP2018061053A (ja) * 2015-04-06 2018-04-12 三菱電機株式会社 半導体素子及びその製造方法
JP2017011129A (ja) * 2015-06-23 2017-01-12 三菱電機株式会社 半導体装置
US10128196B2 (en) 2015-08-31 2018-11-13 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2017126344A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
JPWO2017126344A1 (ja) * 2016-01-19 2018-06-14 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
US10727167B2 (en) 2016-01-19 2020-07-28 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing power semiconductor device
DE102018201195B3 (de) 2018-01-25 2019-05-16 MAPAL Fabrik für Präzisionswerkzeuge Dr. Kress KG Fräswerkzeug
JP2019149469A (ja) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 半導体モジュール

Also Published As

Publication number Publication date
US20150061114A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP2015050347A (ja) 半導体装置及びその製造方法
JP6045709B2 (ja) 半導体モジュール及びインバータ装置
JP6610590B2 (ja) 半導体装置とその製造方法
JP2013021254A (ja) 半導体装置および半導体装置の製造方法
JP2015128194A (ja) 半導体装置
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
JP2015053379A (ja) 半導体装置、及び半導体装置の製造方法
JP6344477B2 (ja) 半導体モジュール
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2014146645A (ja) 半導体装置
JP6551432B2 (ja) 半導体装置とその製造方法
JP2007201314A (ja) 半導体装置
JP7529038B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072314A (ja) 半導体装置、及び半導体装置の製造方法
JP2010238963A (ja) パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール
JP5488196B2 (ja) 半導体装置
JP5849935B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004327711A (ja) 半導体モジュール
JP5892184B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014146644A (ja) 半導体装置およびその製造方法
JP2018046225A (ja) 基板装置
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
JP5840933B2 (ja) 半導体装置
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP2010267792A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20160322