JP6873311B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP6873311B2
JP6873311B2 JP2020501641A JP2020501641A JP6873311B2 JP 6873311 B2 JP6873311 B2 JP 6873311B2 JP 2020501641 A JP2020501641 A JP 2020501641A JP 2020501641 A JP2020501641 A JP 2020501641A JP 6873311 B2 JP6873311 B2 JP 6873311B2
Authority
JP
Japan
Prior art keywords
electrode
plating layer
electroless
electroless plating
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020501641A
Other languages
English (en)
Other versions
JPWO2019163484A1 (ja
Inventor
砂本 昌利
昌利 砂本
上野 隆二
隆二 上野
祥太郎 中村
祥太郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019163484A1 publication Critical patent/JPWO2019163484A1/ja
Application granted granted Critical
Publication of JP6873311B2 publication Critical patent/JP6873311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1605Process or apparatus coating on selected surface areas by masking
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1803Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1803Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837Multistep pretreatment
    • C23C18/1844Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体素子及びその製造方法に関する。詳細には、本発明は、表裏導通型の半導体素子、特に、IGBT(絶縁ゲート型バイポーラトランジスタ)、ダイオード等に代表される電力変換用のパワー半導体素子及びその製造方法に関する。
従来、表裏導通型の半導体素子をモジュールに実装する場合、半導体素子の裏側電極が基板等に半田付けされ、半導体素子の表側電極がワイヤボンディングされてきた。しかしながら、近年、製造時間短縮及び材料費削減の観点から、半導体素子の表側電極に金属電極を直接半田付けする実装方法が用いられることが多くなっている。半導体素子の表側電極はアルミニウム又はアルミニウム合金から一般に形成されているため、半田付けを行うためには、半導体素子の表側電極上に数μmの厚さのニッケル膜、金膜等を形成することが必要とされる。
しかしながら、蒸着又はスパッタのような真空成膜法を用いてニッケル膜等を形成する場合、通常、1.0μm程度の厚さしか得られない。また、ニッケル膜を厚膜化しようとすると、製造コストが上昇してしまう。そこで、低コストで高速且つ厚膜化が可能な成膜方法として、めっき技術が注目されている。
めっき技術としては、アルミニウム又はアルミニウム合金から形成される電極(以下「Al電極」と略記することがある)の表面にめっき層を選択的に形成することができる無電解めっき法がある。無電解めっき法としては、パラジウム触媒法及びジンケート法が一般に利用されている。パラジウム触媒法は、Al電極の表面にパラジウムを触媒核として析出させ、無電解めっき層を形成する。また、ジンケート法は、Al電極の表面において亜鉛をAlと置換させることで触媒核として析出させ、無電解めっき層を形成する。この方法に用いられるジンケート液は安価であるため、広く採用されつつある。
例えば、特許文献1には、半導体基板上のAl電極の側面にポリイミドからなる保護膜を形成し、保護膜が形成されていないAl電極の表面に、無電解めっき法によって、ニッケルめっき層とその上に積層された金めっき層とからなる無電解めっき層を選択的に形成することを含む半導体素子の製造方法が提案されている。
特開2005−51084号公報
保護膜と無電解めっき層との間には化学的結合が形成されないので、この間には隙間が存在する。この隙間が大きかったり、無電解めっき処理の時間が長かったり、高温処理が行われたりすると、この隙間から薬液が侵入してAl電極を腐食することがある。Al電極の腐食が生じると、Al電極と接合用の無電解めっき層との間の付着力が低下し、半田付け又はワイヤボンディングする際に無電解めっき層が膨れ、剥離することがある。
本発明は、上記のような課題を解決するためになされたものであり、半田付け又はワイヤボンディングする際に無電解めっき層が膨れ、剥離することがない、接合信頼性の高い表裏導通型の半導体素子及びその製造方法を提供することを目的とする。
本発明者らは、上記のような課題を解決すべく鋭意研究した結果、表側電極又は裏側電極上に、その電極を形成する金属よりも貴な元素を含有し且つその電極より面積の小さい第一電極を形成し、その第一電極上に無電解めっき層を形成することにより、電極の損傷に起因する電極と無電解めっき層との間の付着力の低下を防止することができることを見出し、本発明を完成するに至った。
すなわち、本発明は、表側電極及び裏側電極を有する表裏導通型基板の少なくとも片側の電極上に第一電極及び無電解めっき層が順次形成された半導体素子であって、前記第一電極が、前記第一電極が形成されている前記電極を形成する金属よりも貴な元素を含有し、前記第一電極の面積が、前記第一電極が形成されている前記電極の面積よりも小さい、半導体素子である。
また、本発明は、表裏導通型基板の片側に表側電極を形成する工程と、前記表側電極上の一部分に、無電解めっき法を用いて前記表側電極を形成する金属よりも貴な元素を析出させて第一電極を形成する工程と、前記第一電極上に、無電解めっき法を用いて前記第一電極を触媒として無電解めっき層を形成する工程とを含む、半導体素子の製造方法である。
本発明によれば、半田付け又はワイヤボンディングする際に無電解めっき層が膨れ、剥離することがない、接合信頼性の高い表裏導通型の半導体素子及びその製造方法を提供することができる。
実施の形態1による半導体素子の模式断面図である。 実施の形態1による半導体素子の模式平面図である。 実施の形態1による別の半導体素子の模式断面図である。 実施の形態2による半導体素子の模式断面図である。 実施の形態2による別の半導体素子の模式断面図である。 実施の形態3による半導体素子の模式断面図である。 実施の形態3による別の半導体素子の模式断面図である。
実施の形態1.
図1は、実施の形態1による半導体素子の模式断面図である。図2は、実施の形態1による半導体素子の模式平面図である。
図1及び図2において、本実施の形態の半導体素子1は、表裏導通型基板2と、表裏導通型基板2の一方の主面(表面)に形成された表側電極3aと、表裏導通型基板2の他方の主面(裏面)に形成された裏側電極3bと、表側電極3a上に形成された第一電極4と、第一電極4上に形成された無電解めっき層5とを備える。無電解めっき層5は、第一電極4上に形成された第一接合用無電解めっき層6と、第一接合用無電解めっき層6上に形成された第二接合用無電解めっき層7とを有している。第一電極4は、表側電極3aを形成する金属よりも貴な元素を含有している。第一電極4は、第一電極4の上面の面積が表側電極3aの上面の面積よりも小さくなるように形成されている。第一電極4は、腐食を防止するための電極(腐食防止用電極)として機能する。また、無電解めっき層5の周囲を囲うように、無電解めっき層5が形成されていない表側電極3a上には保護膜8が設けられている。図3は、実施の形態1による別の半導体素子の模式断面図である。図3に示される半導体素子1は、表側電極3aの側面が保護膜8で覆われていることを除き、図1に示される半導体素子1の構造と同じであるので説明を省略する。
表裏導通型基板2としては、特に限定されず、Si基板、SiC基板、GaAs基板、GaN基板などの当該技術分野において公知の半導体基板を用いることができる。表裏導通型基板2は、拡散層(図示していない)を有しており、PNジャンクション、ゲート電極などの半導体素子1の動作を司る機能を備えている。
表側電極3a及び裏側電極3bとしては、特に限定されず、アルミニウム、アルミニウム合金、銅、ニッケル、金等の当該技術分野において公知の材料から形成することができる。本実施の形態において、接合性に優れるという観点から、表側電極3aは、アルミニウム又はアルミニウム合金から形成し、裏側電極3bは、ニッケル又は金から形成することが好ましい。
アルミニウム合金としては、特に限定されないが、アルミニウムよりも貴な元素を含有することが好ましい。アルミニウムよりも貴な元素を含有させることにより、第一電極4を形成する際に、当該元素の周囲に存在するアルミニウムから電子が流れ易くなるため、アルミニウムの溶解が促進される。そして、アルミニウムが溶解した部分に亜鉛が集中して析出し、第一電極4の形成の起点となる亜鉛の析出量が多くなるため、第一電極4が形成され易くなる。
アルミニウムよりも貴な元素としては、特に限定されないが、例えば、鉄、ニッケル、錫、鉛、ケイ素、銅、銀、金、タングステン、コバルト、白金、パラジウム、イリジウム、ロジウムなどが挙げられる。これらの元素の中でも、銅、ケイ素、鉄、ニッケル、銀、金が好ましい。また、これらの元素は、単独で含有されてもよいし、又は2種以上含有されてもよい。
アルミニウム合金中のアルミニウムよりも貴な元素の含有量は、特に限定されないが、好ましくは5質量%以下、より好ましくは0.05質量%以上3質量%以下、最も好ましくは0.1質量%以上2質量%以下である。
表側電極3aの厚さは、特に限定されないが、一般的に1μm以上8μm以下、好ましくは2μm以上7μm以下、より好ましくは3μm以上6μm以下である。
裏側電極3bの厚さは、特に限定されないが、一般的に0.1μm以上4μm以下、好ましくは0.5μm以上3μm以下、より好ましくは0.8μm以上2μm以下である。
第一電極4は、表側電極3a又は裏側電極3bを形成する金属よりも貴な元素を含有すればよく、上述した表側電極3a及び裏側電極3bの形成材料を考慮すると、無電解パラジウムめっき層又は無電解金めっき層からなることが好ましい。無電解めっき法で形成された層であることが好ましい理由は、パラジウム及び金は、融点が高く且つ蒸気圧が低いので、真空蒸着法、スパッタ法、電子ビーム法、溶射法等でこれらの金属を含有する層を形成する場合、表裏導通型基板2の温度を500℃以上に加熱したり、高エネルギーをメタルターゲットに印加したりする必要があり、半導体素子1の特性変動を招くことがあるためである。更に、これらの形成法では、材料の収率が数%程度となるので、コスト的に不利となることが多い。また、第一電極4の面積は表側電極3aの面積よりも小さいため、パラジウム、金等の高価な貴金属の使用量を少なくすることができる。そのため、本実施の形態の半導体素子1では、コスト上昇を最小限に抑えることができる。
また、本実施の形態の半導体素子1では、保護膜8の下面と第一電極4の上面とが接触していないので、保護膜8と表側電極3aとの間の付着力が向上する。その理由は、保護膜8は、貴金属との反応性が乏しい非金属又は有機物から形成されることが多いため、保護膜8の下面と第一電極4の上面とが接触していると付着力が低くなりやすいからである。
第一電極4中の貴な元素の濃度は、特に限定されないが、一般に85質量%以上、好ましくは88質量%以上99質量%以下、より好ましくは90質量%以上98質量%以下である。
第一電極4の厚さは、腐食防止効果及びコスト抑制の観点から、好ましくは0.05μm以上0.8μm以下、より好ましくは0.1μm以上0.6μm以下、最も好ましくは0.2μm以上0.55μm以下である。
第一接合用無電解めっき層6及び第二接合用無電解めっき層7は、半田付け又はワイヤボンディングする際の接合性に優れる金属を含有すればよい。第一接合用無電解めっき層6は、第一電極4を触媒として金属を析出させて形成するため、無電解ニッケルめっき層又は無電解銅めっき層からなることが好ましい。また、第二接合用無電解めっき層7は、無電解金めっき層、無電解パラジウムめっき層、無電解銅めっき層又は無電解ニッケルめっき層からなることが好ましい。なお、本実施の形態による半導体素子1では、第二接合用無電解めっき層7を形成せずに、単層の接合用無電解めっき層としてもよいし、又は第二接合用無電解めっき層7上に第三接合用無電解めっき層を更に形成し、三層の接合用無電解めっき層としてもよい。接合用無電解めっき層を単層とする場合、無電解ニッケルめっき層又は無電解銅めっき層とすることが好ましい。接合用無電解めっき層を二層とする場合、第一電極4側から順に形成された無電解ニッケルめっき層と無電解金めっき層との二層とすることが好ましい。また、接合用無電解めっき層を三層とする場合、第一電極4側から順に形成された無電解ニッケルめっき層と無電解パラジウムめっき層と無電解金めっき層との三層とすることが好ましい。
第一接合用無電解めっき層6の厚さは、特に限定されないが、一般的に2μm以上10μm以下、好ましくは3μm以上9μm以下、より好ましくは4μm以上8μm以下である。
第二接合用無電解めっき層7の厚さは、特に限定されないが、一般に0.1μm以下、好ましくは0.01μm以上0.08μm以下、より好ましくは0.015μm以上0.05μm以下である。
保護膜8としては、特に限定されず、当該技術分野において公知のものを用いることができる。保護膜8としては、耐熱性に優れるという観点から、ポリイミド、シリコン等を含むガラス系の膜が挙げられる。
上記のような構造を有する半導体素子1は、第一電極4及び無電解めっき層5を形成する工程を除き、当該技術分野において公知の方法に準じて製造することができる。
具体的には、以下のように半導体素子1を製造する。
まず、表裏導通型基板2に表側電極3a及び裏側電極3bを形成する。表裏導通型基板2に表側電極3a及び裏側電極3bを形成する方法としては、特に限定されず、当該技術分野において公知の方法に準じて行なうことができる。
次に、表側電極3a上の一部分に保護膜8を形成する。保護膜8を形成する方法としては、特に限定されず、当該技術分野において公知の方法に準じて行なうことができる。
続いて、表裏導通型基板2に形成された表側電極3a及び裏側電極3bをプラズマクリーニングする。プラズマクリーニングは、表側電極3a及び裏側電極3bに強固に付着した有機物残渣、窒化物又は酸化物をプラズマで酸化分解するなどによって除去し、表側電極3aと、めっきの前処理液又はめっき液との反応性、及び裏側電極3bと保護フィルムとの付着性を確保するために行われる。プラズマクリーニングは、表側電極3a及び裏側電極3bの両方に対して行われるが、表側電極3aを重点的に行うことが好ましい。また、プラズマクリーニングの順番としては、特に限定されないが、裏側電極3bをプラズマクリーニングした後に、表側電極3aをプラズマクリーニングすることが好ましい。その理由は、半導体素子1の表側には、表側電極3aと共に有機物で構成された保護膜8が存在しており、この保護膜8の残渣が表側電極3aに付着していることが多いためである。
なお、プラズマクリーニングは、保護膜8が消失しないように行う必要がある。
プラズマクリーニング工程の条件は、特に限定されないが、一般に、アルゴンガス流量:10cc/分以上300cc/分以下、印加電圧:200W以上1000W以下、真空度:10Pa以上100Pa以下、処理時間:1分以上10分以下である。
次に、裏側電極3bが無電解めっき液と接触しないように、プラズマクリーニングされた裏側電極3bに保護フィルムを貼り付ける。この保護フィルムは、無電解めっき層5を形成した後、半導体素子1を60℃以上150℃以下の温度で15分以上60分以下乾燥させ、剥がせばよい。なお、保護フィルムは、特に限定されず、めっき工程の保護用に用いられている公知の紫外線剥離型テープを用いることができる。
プラズマクリーニングされた裏側電極3bに保護フィルムを貼り付けた後、保護膜8が形成されていない残りの部分の表側電極3a上に第一電極4及び無電解めっき層5を順次形成する。このプロセスは、一般に、脱脂工程、酸洗い工程、第一ジンケート処理工程、ジンケート剥離工程、第二ジンケート処理工程及び無電解めっき処理によって行われる。各工程の間は、十分な水洗を行い、前工程の処理液又は残渣が次工程に持ち込まれないようにすることが重要である。
脱脂工程では、表側電極3aの脱脂を行う。脱脂は、表側電極3aの表面に付着した軽度の有機物、油脂分及び酸化膜を除去するために行われる。一般に、脱脂は、表側電極3aに対してエッチング力が強いアルカリ性の薬液を用いて行われる。脱脂工程により、油脂分は鹸化される。また、鹸化されない物質については、アルカリ可溶の物質が当該薬液に溶解し、アルカリ可溶でない物質が表側電極3aのエッチングによってリフトオフされる。
脱脂工程の条件は、特に限定されないが、一般に、アルカリ性薬液のpH:7.5以上10.5以下、温度:45℃以上75℃以下、処理時間:30秒以上10分以下である。
酸洗い工程では、表側電極3aを酸洗いする。酸洗いは、硫酸等を用いて表側電極3aの表面を中和すると共にエッチングによって荒らし、後工程における処理液の反応性を高め、めっきの付着力を向上させるために行われる。
酸洗い工程の条件は、特に限定されないが、一般に、温度:10℃以上30℃以下、処理時間:30秒以上2分以下である。
第一ジンケート処理工程では、表側電極3aをジンケート処理する。ジンケート処理とは、表側電極3aの表面をエッチングして酸化膜を除去しつつ亜鉛の皮膜を形成する処理である。一般的には、亜鉛が溶解した水溶液(ジンケート処理液)に、表側電極3aを浸漬すると、表側電極3aを構成するアルミニウム又はアルミニウム合金よりも亜鉛の方が、標準酸化還元電位が貴であるため、アルミニウムがイオンとして溶解する。このとき生じた電子により、亜鉛イオンが表側電極3aの表面で電子を受け取り、表側電極3aの表面に亜鉛の皮膜が形成される。
ジンケート剥離工程では、表面に亜鉛の皮膜が形成された表側電極3aを硝酸に浸漬し、亜鉛を溶解させる。
第二ジンケート処理工程では、ジンケート剥離工程によって得られた表側電極3aをジンケート処理液に再度浸漬する。これにより、アルミニウム及びその酸化膜を除去しつつ、表側電極3aの表面に亜鉛の皮膜が形成される。
上記のジンケート剥離工程及び第二ジンケート処理工程を行う理由は、表側電極3aの表面を平滑にするためである。なお、ジンケート処理工程及びジンケート剥離工程の繰り返しは、回数を増やすほど、表側電極3a及び裏側電極3bの表面が平滑になり、均一な第一電極4及び無電解めっき層5が形成される。ただし、表面平滑性と生産性とのバランスを考慮すると、ジンケート処理を2回以上行うことが好ましく、3回行うことがより好ましい。
無電解めっき処理工程は、第一電極4を形成する工程と第一接合用無電解めっき層6を形成する工程と第二接合用無電解めっき層7を形成する工程とからなる。
第一電極4を形成する工程では、亜鉛の皮膜が形成された表側電極3aを例えば無電解パラジウムめっき液に浸漬することにより、第一電極4としての無電解パラジウムめっき層を形成する。
亜鉛の皮膜が形成された表側電極3aを無電解パラジウムめっき液に浸漬すると、最初は、亜鉛の方がパラジウムよりも標準酸化還元電位が卑であるため、表側電極3a上にパラジウムが析出する。続いて、表面がパラジウムで覆われると、無電解パラジウムめっき液中に含まれる還元剤の作用によって、自触媒的にパラジウムが析出する。この自触媒的析出時には、還元剤の成分がめっき層に取り込まれるため、第一電極4としての無電解パラジウムめっき層は合金となることがある。無電解パラジウムめっき液の還元剤としては、一般に、次亜リン酸、蟻酸等が用いられる。次亜リン酸を還元剤として用いた場合は、無電解パラジウムめっき層中にリンが取り込まれる。蟻酸を還元剤として用いた場合は、無電解パラジウムめっき層中に特異な元素は取り込まれない。更に、第一電極4としての無電解パラジウムめっき層は、化学的に極めて安定であり、腐食などの損傷を受け難いため、この後に続く第一接合用無電解めっき層形成工程及び第二接合用無電解めっき層形成工程において表側電極3aが腐食することを防止できる。更に、無電解パラジウムめっきの初期析出速度は0.5μm/分程度と速いため、表側電極3aの表面を短時間で覆うことができる。無電解パラジウムめっき液としては、特に限定されず、当該技術分野において公知のものを用いることができる。
無電解パラジウムめっき液中のパラジウム濃度は、特に限定されないが、一般に0.3g/L以上2.0g/L以下、好ましくは0.5g/L以上1.5g/L以下である。
無電解パラジウムめっき液の水素イオン濃度(pH)は、特に限定されないが、一般に7.0以上8.0以下、好ましくは7.3以上7.8以下である。
無電解パラジウムめっき液の温度は、無電解パラジウムめっき液の種類及びめっき条件に応じて適宜設定すればよいが、一般に40℃以上80℃以下、好ましくは45℃以上75℃以下である。
めっき時間は、めっき条件及び無電解パラジウムめっき層の厚さに応じて適宜設定すればよいが、一般に2分以上30分以下、好ましくは5分以上20分以下である。
第一接合用無電解めっき層6を形成する工程では、パラジウム等を含む第一電極4が形成された表側電極3aを例えば無電解ニッケルめっき液に浸漬することにより、第一接合用無電解めっき層6としての無電解ニッケルめっき層を形成する。
パラジウム等を含む第一電極4が形成された表側電極3aを無電解ニッケルめっき液に浸漬すると、無電解ニッケルめっき液中に含まれる還元剤の作用によって、第一電極4に含まれるパラジウム等を触媒として、還元剤から放出された電子がニッケルイオンに供給されニッケルが析出する。この析出時には、還元剤の成分がめっき層に取り込まれるため、第一接合用無電解めっき層6としての無電解ニッケルめっき層は合金となることがある。無電解ニッケルめっき液の還元剤としては、一般に、次亜リン酸等が用いられる。次亜リン酸を還元剤として用いた場合は、無電解ニッケルめっき層中にリンが取り込まれる。また、これまでの工程で表側電極3aと保護膜8と第一電極4との間に隙間があったとしても、この工程では、第一電極4の周囲にニッケルを迅速に析出させて隙間を埋めることができるので、この後に続く工程において表側電極3aが腐食することはない。無電解ニッケルめっき液としては、特に限定されず、当該技術分野において公知のものを用いることができる。
無電解ニッケルめっき液のニッケル濃度は、特に限定されないが、一般に4.0g/L以上7.0g/L以下、好ましくは4.5g/L以上6.5g/L以下である。無電解ニッケルめっき液の水素イオン濃度(pH)は、特に限定されないが、一般に4.0以上6.0以下、好ましくは4.5以上5.5以下である。
無電解ニッケルめっき液の温度は、無電解ニッケルめっき液の種類及びめっき条件に応じて適宜設定すればよいが、一般に70℃以上90℃以下、好ましくは80℃以上90℃以下である。
めっき時間は、めっき条件及び無電解ニッケルめっき層の厚さに応じて適宜設定すればよいが、一般に5分以上40分以下、好ましくは10分以上30分以下である。
第二接合用無電解めっき層7を形成する工程では、第一接合用無電解めっき層6を形成した表側電極3aを例えば無電解金めっき液に浸漬することにより、第二接合用無電解めっき層7としての無電解金めっき層を形成する。無電解金めっき処理は、一般的に置換型と呼ばれる方法によって行われる。置換型の無電解金めっき処理は、無電解金めっき液中に含まれる錯化剤の作用により、無電解ニッケルめっき層のニッケルが金と置換されることで行われる。上述したように、表側電極3aと保護膜8と第一電極4との間の隙間は埋められているので、無電解金めっき液は表側電極3aと接触せず、無電解金めっき処理において表側電極3aに腐食が発生することはない。なお、無電解金めっき処理は、無電解ニッケルめっき層の表面が金で覆われてしまうと反応が停止するため、無電解金めっき層を厚くすることは難しい。したがって、形成される無電解金めっき層の厚さは最大で0.08μm、一般的には0.05μm程度である。ただし、半田付け用として利用する場合は、無電解金めっき層の厚さは、上記の値でも小さすぎるということはない。無電解金めっき液としては、特に限定されず、当該技術分野において公知のものを用いることができる。
無電解金めっき液中の金濃度は、特に限定されないが、一般に0.3g/L以上2.0g/L以下、好ましくは0.5g/L以上2.0g/L以下である。
無電解金めっき液のpHは、特に限定されないが、一般に6.0以上9.0以下、好ましくは6.5以上8.0以下である。
無電解金めっき液の温度は、無電解金めっき液の種類及びめっき条件に応じて適宜設定すればよいが、一般に70℃以上90℃以下、好ましくは80℃以上90℃以下である。
めっき時間は、めっき条件及び無電解金めっき層の厚さに応じて適宜設定すればよいが、一般に5分以上30分以下、好ましくは10分以上20分以下である。
実施の形態1によれば、半田付け又はワイヤボンディングする際に表側電極3a上に形成された第一電極4及び無電解めっき層5が膨れ、剥離することがない、接合信頼性の高い表裏導通型の半導体素子及びその製造方法を提供することができる。
実施の形態2.
図4は、実施の形態2による半導体素子の模式断面図である。
図4において、本実施の形態の半導体素子1は、表裏導通型基板2と、表裏導通型基板2の一方の主面(表面)に形成された表側電極3aと、表裏導通型基板2の他方の主面(裏面)に形成された裏側電極3bと、表側電極3a上に形成された第一電極4aと、裏側電極3b上に形成された第一電極4bと、第一電極4a及び第一電極4b上にそれぞれ形成された無電解めっき層5とを備える。無電解めっき層5は、第一電極4a及び第一電極4b上に形成された第一接合用無電解めっき層6と、第一接合用無電解めっき層6上に形成された第二接合用無電解めっき層7とを有している。第一電極4a及び第一電極4bは、表側電極3a及び裏側電極3bを形成する金属よりも貴な元素を含有している。第一電極4aは、第一電極4aの上面の面積が表側電極3aの上面の面積よりも小さくなるように形成されている。第一電極4aの上面の面積は表側電極3aの上面の面積よりも小さいため、パラジウム、金等の高価な貴金属の使用量を少なくすることができる。そのため、本実施の形態の半導体素子1では、コスト上昇を最小限に抑えることができる。第一電極4a及び第一電極4bは、腐食を防止するための電極(腐食防止用電極)として機能する。また、第一電極4a上に形成された無電解めっき層5の周囲を囲うように、無電解めっき層5が形成されていない表側電極3a上には保護膜8が設けられている。すなわち、本実施の形態の半導体素子1は、裏側電極3b上にも第一電極4b及び無電解めっき層5が順次形成されている点が実施の形態1と異なる。図5は、実施の形態2による別の半導体素子の模式断面図である。図5に示される半導体素子1は、表側電極3aの側面が保護膜8で覆われていることを除き、図4に示される半導体素子1の構造と同じであるので説明を省略する。
また、本実施の形態の半導体素子1では、保護膜8の下面と第一電極4aの上面とが接触していないので、保護膜8と表側電極3aとの間の付着力が向上する。その理由は、保護膜8は、貴金属との反応性が乏しい非金属又は有機物から形成されることが多いため、保護膜8の下面と第一電極4aの上面とが接触していると付着力が低くなりやすいからである。
表側電極3a上に第一電極4aを形成すると共に裏側電極3b上に第一電極4bを形成する方法としては、裏側電極3bに保護フィルムを貼り付けずに、表側電極3a及び裏側電極3bの両方に対して同時に無電解めっきを行えばよい。表側電極3a及び裏側電極3bの両方に無電解パラジウムめっき層を形成することで、この後に続く第一接合用無電解めっき層形成工程及び第二接合用無電解めっき層形成工程において表側電極3a及び裏側電極3bが腐食することを防止できる。第一電極4a、第一電極4b及び無電解めっき層5を形成するプロセスは、実施の形態1で説明したプロセスと同様に、脱脂工程、酸洗い工程、第一ジンケート処理工程、ジンケート剥離工程、第二ジンケート処理工程及び無電解めっき処理によって行われるので説明を省略する。
実施の形態2によれば、半田付け又はワイヤボンディングする際に表側電極3a及び裏側電極3b上に形成された第一電極4a、第一電極4b及び無電解めっき層5が膨れ、剥離することがない、接合信頼性の高い表裏導通型の半導体素子及びその製造方法を提供することができる。
実施の形態3.
図6は、実施の形態3による半導体素子の模式断面図である。
図6において、本実施の形態の半導体素子1は、表裏導通型基板2と、表裏導通型基板2の一方の主面(表面)に形成された表側電極3aと、表裏導通型基板2の他方の主面(裏面)に形成された裏側電極3bと、表側電極3a上に形成された第一電極4aと、裏側電極3b上に形成された第一電極4bと、第一電極4a及び第一電極4b上にそれぞれ形成された無電解めっき層5とを備える。無電解めっき層5は、第一電極4a及び第一電極4b上に形成された第一接合用無電解めっき層6と、第一接合用無電解めっき層6上に形成された第二接合用無電解めっき層7とを有している。第一電極4a及び第一電極4bは、表側電極3a及び裏側電極3bを形成する金属よりも貴な元素を含有している。第一電極4aは、第一電極4aの上面の面積が表側電極3aの上面の面積よりも小さくなるように形成されている。第一電極4aの上面の面積は表側電極3aの上面の面積よりも小さいため、パラジウム、金等の高価な貴金属の使用量を少なくすることができる。そのため、本実施の形態の半導体素子1では、コスト上昇を最小限に抑えることができる。第一電極4a及び第一電極4bは、腐食を防止するための電極(腐食防止用電極)として機能する。また、第一電極4a上に形成された無電解めっき層5の周囲を囲うように、無電解めっき層5が形成されていない表側電極3a上には保護膜8が設けられている。更に、表側電極3a上に形成された第一電極4aの上面は、第一接合用無電解めっき層6と接する領域と、保護膜8と接する領域とを有している。すなわち、本実施の形態の半導体素子1は、保護膜8の下面にまで第一電極4aが延びて形成されている点が実施の形態1及び実施の形態2と異なる。図7は、実施の形態3による別の半導体素子の模式断面図である。図7に示される半導体素子1は、表側電極3aの側面が保護膜8で覆われていることを除き、図6に示される半導体素子1の構造と同じであるので説明を省略する。
保護膜8の下面に第一電極4aを形成する方法としては、第一電極4及び無電解めっき層5を形成するプロセスにおける表側電極3aの脱脂工程後にマイクロエッチングを行えばよい。その後の工程は、実施の形態1と同様であるので説明を省略する。
マイクロエッチング工程は、脱脂された表側電極3aを、表面張力の小さい界面活性剤を含有するマイクロエッチング液に浸漬することにより、表側電極3aと保護膜8との間の微小な隙間にマイクロエッチング液を毛細管現象にて入り込ませ、その部分の軽度の金属酸化物を除去すると共にその部分の水濡れ性及び反応性を高めることができる。表面張力の小さい界面活性剤としては、例えば、ポリオールエーテル、アルキルスルホン酸ナトリウム等が挙げられる。マイクロエッチング液としては、特に限定されず、当該技術分野において公知のものを用いることができる。マイクロエッチングを行うことにより、表側電極3aと保護膜8との間の微小な隙間にも第一電極4aとしての無電解パラジウムめっき層を析出させることができる。このように、第一電極4aを保護膜8の下面にも形成することで、表側電極3aと第一電極4aとの接触面積が増加し、表側電極3aと第一電極4aとの間の付着力が増加する。
保護膜8の下面に形成される第一電極4aの平面方向の長さは、第一電極4aの厚さの好ましく0.5倍以上3.0倍以下、より好ましくは1.5倍程度である。
実施の形態3によれば、半田付け又はワイヤボンディングする際に表側電極3a上に形成された第一電極4a及び無電解めっき層5が膨れ、剥離することがない、接合信頼性のより高い表裏導通型の半導体素子及びその製造方法を提供することができる。
なお、上記の各実施の形態の半導体素子1は、半導体ウエハをダイシングすることによって得られたチップ(表裏導通型基板2)に対して各めっき処理を行うことによって製造してもよいし、あるいは生産性などの観点から、半導体ウエハに対して各めっき処理を行った後にダイシングすることによって製造してもよい。特に、近年、半導体素子1の電気特性の改善の観点から、表裏導通型基板2の厚さの低減が求められており、中心部に比べて外周部の厚さが大きい半導体ウエハでなければハンドリングが難しいことがある。このような中心部と外周部との厚さが異なる半導体ウエハであっても、上記の各めっき処理を用いることにより、所望のめっき層を形成することが可能である。
上記の各実施の形態の半導体素子1では、第一電極4、第一電極4a及び第一電極4bとしての無電解パラジウムめっき層と、第一接合用無電解めっき層6としての無電解ニッケル層と、第二接合用無電解めっき層7としての無電解金めっき層との組み合わせで主に説明したが、下記表1に示すような他のめっき層での組み合わせでも同様の効果が期待できる。これらのめっき層の組み合わせを用いることで、半田付け、ワイヤボンディング、金接合、銀接合、ナノ粒子接合等の様々な接合方法に対応することができる。
Figure 0006873311
なお、上記の実施の形態1〜3では、表裏導通型基板に表側電極及び裏側電極を形成した後、第一電極及び無電解めっき層を形成した場合について説明したが、裏側電極を形成する時期は特に限定されない。裏側電極がどの時期に形成されたとしても本発明の効果は得られる。例えば、表裏導通型基板の片側に表側電極を形成し、その表側電極上に第一電極及び無電解めっき層を形成した後に、表裏導通型基板の残りの片側に裏側電極を形成してもよい。
以下、実施例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。
〔実施例1〕
実施例1では、図1に示す構造を有する半導体素子1を作製した。
まず、表裏導通型基板2として、Si基板(14mm×14mm×70μm)を準備した。
次に、Si基板の表面に、表側電極3aとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:5.0μm)を形成し、Si基板の裏面に、裏側電極3bとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:1.3μm)を形成した。その後、表側電極3a上の一部分に保護膜8(ポリイミド、厚さ:8μm)を形成した。
次に、下記の表2に示す条件にて各工程を行うことによって表側電極3a上に第一電極4及び無電解めっき層5(第一接合用無電解めっき層6及び第二接合用無電解めっき層7)を順次形成し、半導体素子1を得た。なお、各工程の間には、純水を用いた水洗を行った。
Figure 0006873311
表側電極3a上に形成された第一電極4(無電解パラジウムめっき層)、第一接合用無電解めっき層6(無電解ニッケルリンめっき層)及び第二接合用無電解めっき層7(無電解金めっき層)の厚さを、市販の蛍光X線膜厚測定装置を用いて測定した。その結果、第一電極4の厚さは0.50μmであり、第一接合用無電解めっき層6の厚さは5.2μmであり、第二接合用無電解めっき層7の厚さは0.047μmであった。
得られた半導体素子1の無電解めっき層5の密着性をテープ試験によって評価した。その結果、無電解めっき層5はアルミニウム合金電極の表面から剥離することなく、十分な付着力を有することが確認された。また、実装工程を模擬するため、半導体素子1を150℃で加熱処理したところ、無電解めっき層5に膨れは生じなかった。更に、得られた半導体素子1の断面を観察したところ、アルミニウム合金電極の腐食は認められなかった。
以上から、接合信頼性の高い半導体素子1を作製することができたと考えられる。
〔実施例2〕
実施例2では、図4に示す構造を有する半導体素子1を作製した。
まず、表裏導通型基板2として、Si基板(14mm×14mm×70μm)を準備した。
次に、Si基板の表面に、表側電極3aとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:5.0μm)を形成し、Si基板の裏面に、裏側電極3bとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:1.3μm)を形成した。その後、表側電極3a上の一部分に保護膜8(ポリイミド、厚さ:8μm)を形成した。
次に、下記の表3に示す条件にて各工程を行うことによって、表側電極3a上に第一電極4a及び無電解めっき層5(第一接合用無電解めっき層6及び第二接合用無電解めっき層7)を順次形成すると共に裏側電極3b上に第一電極4b及び無電解めっき層5(第一接合用無電解めっき層6及び第二接合用無電解めっき層7)を順次形成し、半導体素子1を得た。なお、各工程の間には、純水を用いた水洗を行った。
Figure 0006873311
第一電極4a及び第一電極4b(無電解パラジウムめっき層)、第一接合用無電解めっき層6(無電解ニッケルリンめっき層)並びに第二接合用無電解めっき層7(無電解金めっき層)それぞれの厚さを、市販の蛍光X線膜厚測定装置を用いて測定した。その結果、表側電極3a上に形成された第一電極4aの厚さは0.50μmであり、第一接合用無電解めっき層6の厚さは5.1μmであり、第二接合用無電解めっき層7の厚さは0.047μmであった。また、裏側電極3b上に形成された第一電極4bの厚さは0.45μmであり、第一接合用無電解めっき層6の厚さは4.9μmであり、第二接合用無電解めっき層7の厚さは0.046μmであった。
得られた半導体素子1の無電解めっき層5の密着性をテープ試験によって評価した。その結果、無電解めっき層5はいずれもアルミニウム合金電極の表面から剥離することなく、十分な付着力を有することが確認された。また、実装工程を模擬するため、半導体素子1を150℃で加熱処理したところ、無電解めっき層5に膨れは生じなかった。更に、得られた半導体素子1の断面を観察したところ、アルミニウム合金電極の腐食は認められなかった。以上から、接合信頼性の高い半導体素子1を作製することができたと考えられる。
〔実施例3〕
実施例3では、図6に示す構造を有する半導体素子1を作製した。
まず、表裏導通型基板2として、Si基板(14mm×14mm×70μm)を準備した。
次に、Si基板の表面に、表側電極3aとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:5.0μm)を形成し、Si基板の裏面に、裏側電極3bとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:1.3μm)を形成した。その後、表側電極3a上の一部分に保護膜8(ポリイミド、厚さ:8μm)を形成した。
次に、下記の表4に示す条件にて各工程を行うことによって、表側電極3a上に第一電極4a及び無電解めっき層5(第一接合用無電解めっき層6及び第二接合用無電解めっき層7)を順次形成すると共に裏側電極3b上に第一電極4b及び無電解めっき層5(第一接合用無電解めっき層6及び第二接合用無電解めっき層7)を順次形成し、半導体素子1を得た。なお、各工程の間には、純水を用いた水洗を行った。
Figure 0006873311
第一電極4a及び第一電極4b(無電解パラジウムめっき層)、第一接合用無電解めっき層6(無電解ニッケルリンめっき層)並びに第二接合用無電解めっき層7(無電解金めっき層)それぞれの厚さを、市販の蛍光X線膜厚測定装置を用いて測定した。その結果、表側電極3a上に形成された第一電極4aの厚さは0.51μmであり、第一接合用無電解めっき層6の厚さは5.0μmであり、第二接合用無電解めっき層7の厚さは0.048μmであった。また、裏側電極3b上に形成された第一電極4bの厚さは0.47μmであり、第一接合用無電解めっき層6の厚さは4.7μmであり、第二接合用無電解めっき層7の厚さは0.044μmであった。また、保護膜8の下面に形成された第一電極4aの平面方向の長さを、走査型電子顕微鏡(SEM)による断面観察像を用いて測定したところ、0.88μmであった。
得られた半導体素子1の無電解めっき層5の密着性をテープ試験によって評価した。その結果、無電解めっき層5はいずれもアルミニウム合金電極の表面から剥離することなく、十分な付着力を有することが確認された。また、実装工程を模擬するため、半導体素子1を150℃で加熱処理したところ、無電解めっき層5に膨れは生じなかった。更に、得られた半導体素子1の断面を観察したところ、アルミニウム合金電極の腐食は認められなかった。以上から、接合信頼性の高い半導体素子1を作製することができたと考えられる。
〔実施例4〕
実施例4では、図6に示す半導体素子1の接合用無電解めっき層を三層構造とした半導体素子を作製した。
まず、表裏導通型基板2として、Si基板(14mm×14mm×70μm)を準備した。
次に、Si基板の表面に、表側電極3aとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:5.0μm)を形成し、Si基板の裏面に、裏側電極3bとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:1.3μm)を形成した。その後、表側電極3a上の一部分に保護膜8(ポリイミド、厚さ:8μm)を形成した。
次に、下記の表5に示す条件にて各工程を行うことによって、表側電極3a上に第一電極4a及び無電解めっき層5(第一接合用無電解めっき層6、第二接合用無電解めっき層7及び第三接合用無電解めっき層)を順次形成すると共に裏側電極3b上に第一電極4b及び無電解めっき層5(第一接合用無電解めっき層6、第二接合用無電解めっき層7及び第三接合用無電解めっき層)を順次形成し、半導体素子1を得た。なお、各工程の間には、純水を用いた水洗を行った。
Figure 0006873311
第一電極4a及び第一電極4b(無電解パラジウムめっき層)、第一接合用無電解めっき層6(無電解ニッケルリンめっき層)、第二接合用無電解めっき層7(無電解パラジウムめっき層)並びに第三接合用無電解めっき層(無電解金めっき層)それぞれの厚さを、市販の蛍光X線膜厚測定装置を用いて測定した。その結果、表側電極3a上に形成された第一電極4aの厚さは0.55μmであり、第一接合用無電解めっき層6の厚さは4.9μmであり、第二接合用無電解めっき層7の厚さは0.51μmであり、第三接合用無電解めっき層の厚さは0.047μmであった。また、裏側電極3b上に形成された第一電極4bの厚さは0.50μmであり、第一接合用無電解めっき層6の厚さは4.9μmであり、第二接合用無電解めっき層7の厚さは0.48μmであり、第三接合用無電解めっき層の厚さは0.046μmであった。また、保護膜8の下面に形成された第一電極4aの平面方向の長さを、走査型電子顕微鏡(SEM)による断面観察像を用いて測定したところ、0.88μmであった。
得られた半導体素子1の無電解めっき層5の密着性をテープ試験によって評価した。その結果、無電解めっき層5はいずれもアルミニウム合金電極の表面から剥離することなく、十分な付着力を有することが確認された。また、実装工程を模擬するため、半導体素子1を150℃で加熱処理したところ、無電解めっき層5に膨れは生じなかった。更に、得られた半導体素子の断面を観察したところ、アルミニウム合金電極の腐食は認められなかった。以上から、接合信頼性の高い半導体素子1を作製することができたと考えられる。
〔実施例5〕
実施例5では、図6に示す半導体素子1の接合用無電解めっき層を単層構造とした半導体素子を作製した。
まず、表裏導通型基板2として、Si基板(14mm×14mm×70μm)を準備した。
次に、Si基板の表面に、表側電極3aとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:5.0μm)を形成し、Si基板の裏面に、裏側電極3bとしてのアルミニウム合金電極(ケイ素含有量:約1質量%、厚さ:1.3μm)を形成した。その後、表側電極3a上の一部分に保護膜8(ポリイミド、厚さ:8μm)を形成した。
次に、下記の表6に示す条件にて各工程を行うことによって、表側電極3a上に第一電極4a及び無電解めっき層5(第一接合用無電解めっき層6)を順次形成すると共に裏側電極3b上に第一電極4b及び無電解めっき層5(第一接合用無電解めっき層6)を順次形成し、半導体素子1を得た。なお、各工程の間には、純水を用いた水洗を行った。
Figure 0006873311
第一電極4a及び第一電極4b(無電解パラジウムめっき層)並びに第一接合用無電解めっき層6(無電解銅めっき層)それぞれの厚さを、市販の蛍光X線膜厚測定装置を用いて測定した。その結果、表側電極3a上に形成された第一電極4aの厚さは0.55μmであり、第一接合用無電解めっき層6の厚さは24.9μmであった。また、裏側電極3b上に形成された第一電極4bの厚さは0.51μmであり、第一接合用無電解めっき層6の厚さは23.8μmであった。また、保護膜8の下面に形成された第一電極4aの平面方向の長さを、走査型電子顕微鏡(SEM)による断面観察像を用いて測定したところ、0.78μmであった。
得られた半導体素子1の無電解めっき層5の密着性をテープ試験によって評価した。その結果、無電解めっき層5はいずれもアルミニウム合金電極の表面から剥離することなく、十分な付着力を有することが確認された。また、実装工程を模擬するため、半導体素子1を150℃で加熱処理したところ、無電解めっき層5に膨れは生じなかった。更に、得られた半導体素子の断面を観察したところ、アルミニウム合金電極の腐食は認められなかった。以上から、接合信頼性の高い半導体素子1を作製することができたと考えられる。
〔比較例1〕
実施例5における第一電極4a及び第一電極4b(無電解パラジウムめっき層)を設けずに、アルミウム合金電極上に第一接合用無電解めっき層6(無電解銅めっき層)を形成しようとした。その結果、第一接合用無電解めっき層6(無電解銅めっき層)の形成中にアルミウム合金電極が完全に溶解してしまい、半導体素子を作製することができなかった。
なお、本国際出願は、2018年2月22日に出願した日本国特許出願第2018−029378号に基づく優先権を主張するものであり、この日本国特許出願の全内容を本国際出願に援用する。
1 半導体素子、2 表裏導通型基板、3a 表側電極、3b 裏側電極、4,4a,4b 第一電極、5 無電解めっき層、6 第一接合用無電解めっき層、7 第二接合用無電解めっき層、8 保護膜

Claims (16)

  1. 表側電極及び裏側電極を有する表裏導通型基板の少なくとも片側の電極上に第一電極及び無電解めっき層が順次形成された半導体素子であって、
    前記第一電極が、リンを含む無電解パラジウムめっき層からなり、
    前記第一電極が、前記第一電極が形成されている前記電極を形成する金属よりも貴な元素としてパラジウムを含有し、
    前記第一電極の面積が、前記第一電極が形成されている前記電極の面積よりも小さい、半導体素子。
  2. 前記第一電極が、腐食を防止する腐食防止用電極である、請求項1に記載の半導体素子。
  3. 前記無電解めっき層の周囲を囲うように、前記第一電極が形成されている前記電極上に形成された保護膜を更に有する、請求項1又は2に記載の半導体素子。
  4. 前記第一電極の上面が、前記無電解めっき層と接する領域と、前記保護膜と接する領域とを有する、請求項3に記載の半導体素子。
  5. 前記第一電極が形成されている前記電極が、アルミニウム又はアルミニウム合金で形成されている、請求項1〜4のいずれか一項に記載の半導体素子。
  6. 記無電解めっき層が、前記第一電極側から順に形成された無電解ニッケルめっき層と無電解パラジウムめっき層と無電解金めっき層との三層からなる、請求項1〜のいずれか一項に記載の半導体素子。
  7. 表側電極及び裏側電極を有する表裏導通型基板の前記表側電極及び前記裏側電極の両方の上に第一電極及び無電解めっき層が順次形成された半導体素子であって、
    前記表側電極上に形成された前記第一電極が、リンを含む無電解パラジウムめっき層からなり、
    前記裏側電極上に形成された前記第一電極が、リンを含む無電解パラジウムめっき層からなり、
    前記表側電極上に形成された前記第一電極が、前記表側電極を形成する金属よりも貴な元素としてパラジウムを含有し、
    前記裏側電極上に形成された前記第一電極が、前記裏側電極を形成する金属よりも貴な元素としてパラジウムを含有し、
    前記表側電極に形成された前記第一電極の面積が、前記表側電極の面積よりも小さい、半導体素子。
  8. 前記表側電極及び前記裏側電極の両方が、アルミニウム又はアルミニウム合金で形成されている、請求項7に記載の半導体素子。
  9. 前記表側電極側に形成された前記無電解めっき層が、前記表側電極上に形成された前記第一電極側から順に形成された無電解ニッケルめっき層と無電解パラジウムめっき層と無電解金めっき層との三層からなる、請求項7又は8に記載の半導体素子。
  10. 前記裏側電極側に形成された前記無電解めっき層が、前記裏側電極上に形成された前記第一電極側から順に形成された無電解ニッケルめっき層と無電解パラジウムめっき層と無電解金めっき層との三層からなる、請求項7〜9のいずれか一項に記載の半導体素子。
  11. 表裏導通型基板の片側に表側電極を形成する工程と、
    前記表側電極をジンケート処理した後に、前記表側電極上の一部分に、無電解めっき法を用いて前記表側電極を形成する金属よりも貴な元素としてパラジウムを析出させて第一電極としてのリンを含む無電解パラジウムめっき層を形成する工程と、
    前記第一電極上に、無電解めっき法を用いて前記第一電極を触媒として無電解めっき層を形成する工程とを含む、半導体素子の製造方法。
  12. 前記表側電極上の一部分に保護膜を形成した後、前記表側電極上の残りの部分に前記第一電極を形成する、請求項11に記載の半導体素子の製造方法。
  13. 前記保護膜を形成した後、前記表側電極上の残りの部分をマイクロエッチングしてから前記第一電極を形成する、請求項12に記載の半導体素子の製造方法。
  14. 前記表側電極が、アルミニウム又はアルミニウム合金で形成され
    記無電解めっき層が、前記第一電極側から順に形成された無電解ニッケルめっき層と無電解パラジウムめっき層と無電解金めっき層との三層からなる、請求項1113のいずれか一項に記載の半導体素子の製造方法。
  15. 前記表裏導通型基板の残りの片側に裏側電極を形成する工程を更に含む、請求項1114のいずれか一項に記載の半導体素子の製造方法。
  16. 前記表側電極及び前記裏側電極の両方に対して同時にジンケート処理した後に無電解めっきを行い、前記表側電極及び前記裏側電極の両方の上に前記第一電極としてのリンを含む無電解パラジウムめっき層を形成する、請求項15に記載の半導体素子の製造方法。
JP2020501641A 2018-02-22 2019-02-01 半導体素子及びその製造方法 Active JP6873311B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018029378 2018-02-22
JP2018029378 2018-02-22
PCT/JP2019/003644 WO2019163484A1 (ja) 2018-02-22 2019-02-01 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019163484A1 JPWO2019163484A1 (ja) 2020-10-08
JP6873311B2 true JP6873311B2 (ja) 2021-05-19

Family

ID=67687064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020501641A Active JP6873311B2 (ja) 2018-02-22 2019-02-01 半導体素子及びその製造方法

Country Status (4)

Country Link
JP (1) JP6873311B2 (ja)
CN (1) CN111742395A (ja)
DE (1) DE112019000957T5 (ja)
WO (1) WO2019163484A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
JPH03155637A (ja) * 1989-03-28 1991-07-03 Seiko Epson Corp 電極構造およびその製造方法
JPH0582581A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置の製造方法
JP2001358164A (ja) * 2000-06-13 2001-12-26 Ne Chemcat Corp 無電解多層めっき皮膜が形成された電極及びその製造方法
JP2002237497A (ja) * 2001-02-09 2002-08-23 Citizen Watch Co Ltd 半導体素子の電極形成方法
KR20020070584A (ko) * 2001-03-02 2002-09-10 삼성테크윈 주식회사 언더 범프 메탈의 제조방법 및 그 구조
JP2003313671A (ja) * 2002-04-23 2003-11-06 Japan Pure Chemical Co Ltd 無電解Niメッキ用触媒液
US20040040852A1 (en) * 2002-08-30 2004-03-04 Shipley Company, L.L.C. Plating method
JP3938128B2 (ja) * 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
JP6061369B2 (ja) * 2012-01-30 2017-01-18 凸版印刷株式会社 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
JP5669780B2 (ja) * 2012-03-21 2015-02-18 三菱電機株式会社 半導体装置の製造方法
DE112016001606T5 (de) * 2015-04-06 2017-12-21 Mitsubishi Electric Corporation Halbleiterelement und Verfahren zu dessen Herstellung
JP2017053839A (ja) * 2015-09-11 2017-03-16 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN111742395A (zh) 2020-10-02
WO2019163484A1 (ja) 2019-08-29
JPWO2019163484A1 (ja) 2020-10-08
DE112019000957T5 (de) 2020-11-19

Similar Documents

Publication Publication Date Title
US9627342B2 (en) Electronic component and method of manufacturing electronic component
JP5669780B2 (ja) 半導体装置の製造方法
JP6678633B2 (ja) 半導体素子及びその製造方法
JP5707709B2 (ja) 半導体装置の製造方法
CN110249074B (zh) 半导体元件及其制造方法
US8426311B2 (en) Method and apparatus for manufacturing semiconductor device
JP2002083835A (ja) 半導体装置の製造方法
US8313983B2 (en) Fabrication method for resin-encapsulated semiconductor device
JP7170849B2 (ja) 半導体装置及びその製造方法
JP6873311B2 (ja) 半導体素子及びその製造方法
JP4667637B2 (ja) 電子部品の接合方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
JPWO2019123826A1 (ja) 半導体ウェハ、及びその製造方法
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
JP2007009334A (ja) リードフレーム
JP2007009334A5 (ja)
JP2004282103A (ja) リードフレームの部分貴金属めっき方法
JP6333062B2 (ja) 半導体装置の製造方法
JP2006196647A (ja) 外部接合電極付き電子部品およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210420

R150 Certificate of patent or registration of utility model

Ref document number: 6873311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250