JP2011066341A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体ウェハから半導体装置を製造する場合に、めっき工程においてレジストを用いることなく、裏面電極のめっき層を半導体ウェハの裏面側に選択的に形成する。
【解決手段】裏面にＰ型の半導体領域を有する半導体素子が形成されている半導体基板と、半導体基板の裏面に接する第１層と、第１層の裏面に接する第２層とを有する裏面電極とを備えている半導体装置を、半導体ウェハから製造する方法。この方法は、半導体ウェハの裏面のＰ型の半導体領域のダイシング部に、Ｎ型の不純物を注入する第１工程と、半導体ウェハの裏面全体に第１層を形成する第２工程と、湿式めっき法によって第１層の裏面に第２層を形成する第３工程とを含んでいる。
【選択図】 図８

Description

本発明は、めっき層を有する裏面電極を備えた半導体装置の製造方法に関する。

リードフレーム等の外部部材に半導体装置を接続固定するために、半導体装置の裏面に、複数の金属層から成る裏面電極が設けられる。裏面電極と外部部材とをはんだ付けすることによって、半導体装置を外部部材に接続固定することができる。裏面電極は、例えば、半導体基板とオーミック接合するためのアルミニウム（Ａｌ）系金属層等と、その表面に、めっき法によって形成されるニッケル（Ｎｉ）層等のめっき層とを備えている。

ウェハの大口径化、薄板化に伴い、ウェハの反りがより起こり易くなっている。ウェハの反り発生の一因として、裏面電極を構成するＮｉ層等のめっき層の膜応力が挙げられる。Ｎｉ層の膜応力を緩和するために、特許文献１では、ウェハの格子状のダイシングストリートに対応する部分には裏面電極を形成せず、ダイシングストリートによって囲まれた領域にのみ裏面電極を形成している。これによって、ウェハに反りが発生することを抑制している。この裏面電極は、ダイシングストリートに対応する位置にレジストを形成した上で、めっき工程を実施することによって形成される。

特開２００８−９８５２９号公報

半導体基板にレジストが形成された状態でめっき工程を行う場合、レジスト材料によって、めっき温度や、めっき液の組成等のめっき条件が制限される。また、レジストの存在下でめっきを行うことによって、形成される裏面電極等が汚染される可能性もある。

本願は、上記の課題に鑑み、半導体ウェハから半導体装置を製造する場合に、めっき工程においてレジストを用いることなく、裏面電極のめっき層を半導体ウェハの裏面側に選択的に形成する方法を提供することを目的とする。

本発明は、裏面にＰ型の半導体領域を有する半導体素子が形成されている半導体基板と、半導体基板の裏面に接する第１層と、第１層の裏面に接する第２層とを有する裏面電極とを備えている半導体装置を、半導体ウェハから製造する方法を提供する。この方法は、半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部に、Ｎ型の不純物を注入する第１工程と、半導体ウェハの裏面全体に第１層を形成する第２工程と、湿式めっき法によって第１層の裏面に第２層を形成する第３工程とを含んでいる。

本発明に係る半導体装置を製造する方法によれば、半導体ウェハに形成される半導体素子の裏面がＰ型の半導体領域を含んでいるのに対して、ダイシング部の裏面にはＮ型の半導体領域が形成される。湿式めっき法においては、めっき液中で正に帯電した金属イオンが、めっきを行う物質に付着し成長することによって、めっき層が形成される。ＰＮ接合をなす半導体装置では、ＰＮ接合の拡散電位により、Ｐ型の部分は負に、Ｎ型の部分は正に帯電しているため、めっき液中の金属イオンはＰ型の部分により形成され易くなる。このため、第３工程において、第１層の裏面に湿式めっき法によって第２層を形成すると、半導体ウェハに形成される半導体素子の裏面のＰ型の半導体領域に接する第１層上には、第２層が形成され易くなり、ダイシング部の裏面のＮ型の半導体領域に接する第１層上には、第２層が形成され難くなるか、殆ど形成されなくなる。湿式めっきを行う第３工程においてレジストを用いることなく、第２層を半導体ウェハの裏面側に選択的に形成することが可能となる。その結果、レジストを用いることによる、めっき条件の制限や、裏面電極等の汚染を回避することが可能となる。

上記の方法では、第１工程は、半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部を除く部分に、Ｐ型の不純物を注入する工程であってもよい。これによって、半導体ウェハに形成される半導体素子の裏面のＰ型の半導体領域の不純物濃度は、ダイシング部の裏面のＰ型の不純物濃度よりも高くなり、より負に帯電した状態となる。その結果、第３工程において、第１層の裏面に湿式めっき法によって第２層を形成すると、第１工程でＰ型の不純物を注入した、高濃度のＰ型の半導体領域に接する第１層上には、第２層が形成され易い一方で、ダイシング部の裏面に接する第１層上には、第２層が形成され難くなるか、殆ど形成されなくなる。

上記の方法では、第１工程は、半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部に、結晶欠陥を形成する工程であってもよい。これによって、半導体ウェハに形成される半導体素子の裏面のＰ型の半導体領域の不純物濃度は、ダイシング部の裏面の不純物濃度よりも高くなり、より負に帯電した状態となる。その結果、第３工程において、第１層の裏面に湿式めっき法によって第２層を形成すると、半導体ウェハの裏面のＰ型の半導体領域に接する第１層上には、第２層が形成され易い一方で、結晶欠陥が形成されたダイシング部の裏面に接する第１層上には、第２層が形成され難くなるか、殆ど形成されなくなる。

上記の方法では、第１工程は、半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部に、凹部を形成する工程であってもよい。第３工程において、第１層の裏面に湿式めっき法によって第２層を形成すると、凹部が形成されていない、ダイシング部以外の部分の裏面側の第１層上には、第２層が形成され易い一方で、凹部が形成されている、ダイシング部の裏面側の第１層上には、第２層が形成され難くなるか、殆ど形成されなくなる。

本発明によれば、半導体ウェハから半導体装置を製造する場合に、めっき工程においてレジストを用いることなく、裏面電極のめっき層を半導体ウェハの裏面のダイシング部以外の部分に選択的に形成する方法を提供することができる。

実施例に係る半導体装置を備えた半導体モジュール 実施例に係る半導体装置の断面図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 実施例に係る半導体装置の製造工程を説明する図。 変形例に係る半導体装置の製造工程を説明する図。 変形例に係る半導体装置の製造工程を説明する図。

以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）裏面電極のはんだ接合層は、湿式めっき法によって形成される。

以下、本発明の実施例について、図面を参照しながら説明する。本実施例に係る半導体装置１０は、図１に示すように、半導体モジュール１の内部に設置される。半導体モジュール１はモールド材２４で覆われており、裏面側には金属板２２が露出しており、表面側には金属板２３が露出している。金属板２２にはリード２２１が接続されており、金属板２３にはリード２３１が接続されている。

半導体装置１０は、半導体基板１１、裏面電極１２、表面電極１３を備えている。表面電極１３は、表面側金属板２３にはんだ付けされている。裏面電極１２は、裏面側金属板２２にはんだ付けされている。これによって、半導体装置１０は、２つの金属板２２、２３の間に固定される。半導体装置１０は、半導体モジュール１の外部に露出する２つの金属板２２、２３と接合しているため、半導体装置１０で発生した熱が、金属板２２、２３から放熱し易い構成となっている。

図２は、半導体装置１０の半導体素子が形成されている領域の断面を模式的に示す図である。尚、図２では、半導体装置１０の図の横方向に繰返される構成を省略し、その一部を示している。

図２に示すように、半導体基板１１には、パワーデバイスとして利用可能な縦型のトレンチゲート型ＩＧＢＴが作り込まれている。半導体基板１１には、その裏面側から、Ｐ型のコレクタ領域１１１と、Ｎ型のバッファ領域１１２と、Ｎ型のドリフト領域１１３と、Ｐ型のボディ領域１１４が積層されている。ボディ領域１１４の表面にはＮ型のエミッタ領域１１５が形成されている。半導体基板１１の表面側からボディ領域１１４を貫通するトレンチゲート１１６が設けられている。トレンチゲート１１６はエミッタ領域１１５と接している。トレンチゲート１１６は、ゲート絶縁膜によって覆われたゲート電極を備えている。ゲート電極の表面は、半導体基板１１の表面の一部に形成された層間絶縁膜１１７によって覆われている。

裏面電極１２は、半導体基板１１の裏面側（コレクタ領域１１１が形成されている側）に接する第１裏面層１２１、第２裏面層１２２を備えている。表面電極１３は、半導体基板１１の表面側（エミッタ領域１１５等が形成されている側）に接する第１表面層１３１、第２表面層１３２を備えている。第１裏面層１２１および第１表面層１３１は、半導体基板１１とオーミック接合を形成するための電極層であり、本実施例では、Ａｌ層である。第２裏面層１２２および第２表面層１３２は、めっき層であって、本実施例では、はんた接合層であるＮｉ層である。

図２に示す半導体装置１０の構造を半導体ウェハに複数形成した後に、ダイシングを行って、半導体ウェハからそれぞれの半導体装置を切り離すことによって、半導体装置１０は製造される。以下、半導体ウェハから半導体装置１０を製造する、第１の製造方法について、図３〜図９を用いて説明する。

図３は、図２に示す半導体基板１１に対応する素子構造が複数作り込まれた半導体ウェハ９１の表面に接して、表面Ａｌ層９３１が形成された状態の断面図を示している。表面Ａｌ層９３１は、図２に示す表面電極１３の第１表面層１３１となる層である。図３は、半導体基板１１に対応する素子構造が３つ作り込まれた状態を図示しており、１つの素子構造に対して、それぞれ１つの表面Ａｌ層９３１が形成されている。尚、図３〜図９では、半導体ウェハ９１に作り込まれた素子構造のうち、コレクタ領域１１１となる第１Ｐ層９１１、バッファ領域１１２となる第１Ｎ層９１２、ドリフト領域１１３となる第２Ｎ層９１３、ボディ領域１１４となる第２Ｐ層９１４のみを図示している。半導体ウェハ９１には、エミッタ領域１１５、トレンチゲート１１６、層間絶縁膜１１７に対応する構成も形成されているが、図示を省略している。図３に示すように、ダイシング部９９０は、半導体ウェハ９１を平面視したときに表面第１層が形成されていない領域であって、半導体ウェハ９１の深さ方向の全域となる部分である。

本実施例に係る半導体装置１０の製造方法においては、裏面電極１２の第２裏面層１２２となる裏面Ｎｉ層を、半導体ウェハ９１のダイシング部９９０以外の部分にのみ形成する。

（第１工程）
まず、図３に示す、表面Ａｌ層９３１が形成された後の半導体ウェハ９１に対して、図４に示すように、第１Ｐ層９１１の裏面側うち、ダイシング部９９０以外の部分を、レジスト８０によって覆う。次に、図５に示すように、半導体ウェハ９１の裏面側から、Ｎ型のドーパントをイオン注入する。その後、レジスト８０を除去して、アニール処理を行うと、図６に示すように、半導体ウェハ９１の裏面側のうち、ダイシング部９９０に、第３Ｎ層９９１が形成される。ダイシング部９９０以外の部分は、第１Ｐ層９１１が残った状態となっている。

（第２工程）
次に、図７に示すように、半導体ウェハ９１の裏面全体に、スパッタ等によって、裏面Ａｌ層９２１を形成する。裏面Ａｌ層９２１は、裏面電極１２の第１裏面層１２１となる層である。

（第３工程）
図７の半導体ウェハ９１に対して、無電解めっきを行い、表面Ａｌ層９３１の表面に接する表面Ｎｉ層９３２と、裏面Ａｌ層９２１の裏面に接する裏面Ｎｉ層９２２とを同時に形成すると、図８に示す状態となる。無電解めっき法は、湿式めっき法の一例であり、Ｎｉの無電解めっきは、例えば、還元剤に次亜リン酸ナトリウムを用いるニッケル−リン合金（Ｎｉ−Ｐ）めっき等によって行うことができる。

湿式めっき法においては、めっき液中で正に帯電した金属イオンが、めっきを行う物質に付着し成長することによって、めっき層が形成される。ＰＮ接合をなす半導体装置では、ＰＮ接合の拡散電位により、Ｐ型の部分は負に、Ｎ型の部分は正に帯電しているため、めっき液中の金属イオンはＰ型の部分により形成され易くなる。

本実施例では、半導体ウェハの裏面のダイシング部を除く部分は第１Ｐ層９１１となっており、ダイシング部は第３Ｎ層９９１となっている。このため、第３工程において、裏面Ａｌ層９２１の裏面に湿式めっき法によって裏面Ｎｉ層９２２を形成すると、第１Ｐ層９１１の裏面側の裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、第３Ｎ層９９１の裏面側の裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。すなわち、半導体ウェハ９１に形成される半導体素子の裏面のＰ型の半導体領域に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、Ｎ型の半導体領域であるダイシング部の裏面に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。

次に、ダイシング工程によって、図８に示す半導体ウェハ９１を、そのダイシング部９９０内で切断すると、図９に示すように、１つの半導体装置として切り分けることができる。これによって、半導体装置１０を得ることができる。本実施例では、ダイシング部９９０の裏面側の全体に、第３Ｎ層９９１を形成しており、ダイシング部９９０は、ダイシングラインをその一部に含んでいる。そのため、図９に示すように、第３Ｎ層９９１の一部は、ダイシング工程後の半導体装置にも含まれている。すなわち、本実施例に係る半導体装置の第１の製造方法を用いると、半導体装置１０の端部（半導体装置１０を平面視した場合の、周縁部分）の裏面側には、Ｎ型の半導体領域が形成された部分が含まれている。

上記のとおり、本実施例に係る第１の製造方法によれば、湿式めっきを行う第３工程においてレジストを用いることなく、第２裏面層１２２となる裏面Ｎｉ層９２２を半導体ウェハ９１の裏面側のダイシング部９９０以外の部分に選択的に形成することが可能となる。その結果、めっきを行う工程においてレジストを用いることによる、めっき条件の制限や、裏面電極等の汚染を回避することが可能となる。裏面Ｎｉ層９２２が、半導体ウェハの裏面全体に形成されていないため、半導体装置の製造工程において半導体ウェハの反りが発生し、その搬送が困難となることを抑制することができる。また、裏面Ｎｉ層９２２が、ダイシング部９９０には形成されていないため、ダイシング工程において、半導体ウェハから半導体装置を切り離す際の負担を軽減することができる。

本実施例では、実施例１において図１、図２を用いて説明した半導体装置１０を製造するための、第２の製造方法について、図３および図１０〜図１３を用いて説明する。本実施例に係る半導体装置１０の製造方法においても、実施例１で説明した第１の製造方法と同様に、裏面Ｎｉ層を、半導体ウェハ９１のダイシング部９９０以外の部分にのみ形成する。

（第１工程）
まず、図３に示す、表面Ａｌ層９３１が形成された後の半導体ウェハ９１に対して、図１０に示すように、第１Ｐ層９１１の裏面側うち、ダイシング部９９０を、レジスト８１によって覆う。次に、図１１に示すように、半導体ウェハ９１の裏面側から、Ｐ型のドーパントをイオン注入する。その後、レジスト８１を除去して、アニール処理を行うと、図１２に示すように、半導体ウェハ９１の裏面側のうち、ダイシング部９９０以外の部分には、Ｐ^＋層９９２が形成される。ダイシング部９９０は、第１Ｐ層９１１が残った状態となっている。Ｐ^＋層９９２は、第１Ｐ層９１１よりも不純物濃度が高く、より負に帯電した状態となっている。

（第２工程、第３工程）
本実施例の第２工程、第３工程は、実施例１の第２工程、第３工程と同様の工程である。第２工程において、半導体ウェハ９１の裏面全体に、スパッタ等によって、裏面Ａｌ層９２１を形成した後、無電解めっきを行い、表面Ａｌ層９３１の表面に接する表面Ｎｉ層９３２と、裏面Ａｌ層９２１の裏面に接する裏面Ｎｉ層９２２とを同時に形成すると、図１３に示す状態となる。

本実施例では、半導体ウェハの裏面のダイシング部を除く部分はＰ^＋層９９２となっており、ダイシング部は第１Ｐ層９１１となっている。Ｐ^＋層９９２は、第１Ｐ層９１１よりも不純物濃度が高く、より負に帯電した状態となっている。このため、第３工程において、裏面Ａｌ層９２１の裏面に湿式めっき法によって裏面Ｎｉ層９２２を形成すると、図１３に示すように、Ｐ^＋層９９２の裏面側の裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、第１Ｐ層９１１の裏面側の裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。すなわち、実施例１の場合と同様に、半導体素子の裏面のＰ^＋型の半導体領域に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、Ｐ⁻型の半導体領域であるダイシング部の裏面に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。

次に、ダイシング工程によって、図１３に示す半導体ウェハ９１を、そのダイシング部９９０内で切断すると、１つの半導体装置として切り分けることができる。これによって、半導体装置１０を得ることができる。実施例１と同様に、半導体ウェハ９１のダイシング部９９０に含まれる第１Ｐ層９１１は、ダイシング工程後の半導体装置にも含まれている。すなわち、本実施例に係る第２の製造方法を用いると、半導体装置１０の端部の裏面側には、半導体素子が形成されている部分（図１３に示すＰ^＋層９９２に対応する部分）よりもＰ型の不純物濃度が低い半導体領域が形成された部分（図１３に示す第１Ｐ層９１１に対応する部分）が含まれている。

本実施例では、実施例１において図１、図２を用いて説明した半導体装置１０を製造するための、第３の製造方法について、図３、図４、図１４、図１５を用いて説明する。本実施例に係る半導体装置１０の製造方法においても、実施例１で説明した第１の製造方法と同様に、裏面Ｎｉ層を、半導体ウェハ９１のダイシング部９９０以外の部分にのみ形成する。

（第１工程）
まず、図３に示す、表面Ａｌ層９３１が形成された後の半導体ウェハ９１に対して、図４に示すように、第１Ｐ層９１１の裏面側うち、ダイシング部９９０以外の部分を、レジスト８０によって覆う。次に、半導体ウェハ９１の裏面側から、Ａｒイオン、Ｓｉイオン等注入する。その後、レジスト８０を除去すると、図１４に示す状態となる。図１４に示すように、半導体ウェハ９１の裏面側のうち、ダイシング部９９０部分に、結晶欠陥領域９９３が形成される。

（第２工程、第３工程）
本実施例の第２工程、第３工程は、実施例１の第２工程、第３工程と同様の工程である。第２工程において、半導体ウェハ９１の裏面全体に、スパッタ等によって、裏面Ａｌ層９２１を形成した後、無電解めっきを行い、表面Ａｌ層９３１の表面に接する表面Ｎｉ層９３２と、裏面Ａｌ層９２１の裏面に接する裏面Ｎｉ層９２２とを同時に形成すると、図１５に示す状態となる。

本実施例では、半導体ウェハの裏面のダイシング部を除く部分は第１Ｐ層９１１となっており、ダイシング部は結晶欠陥領域９９３となっている。第１Ｐ層９１１は、結晶欠陥領域９９３よりも不純物濃度が高く、より負に帯電した状態となっている。このため、第３工程において、裏面Ａｌ層９２１の裏面に湿式めっき法によって裏面Ｎｉ層９２２を形成すると、図１５に示すように、第１Ｐ層９１１の裏面側の裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、結晶欠陥領域９９３の裏面側の裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。すなわち、実施例１、実施例２の場合と同様に、半導体素子の裏面のＰ型の半導体領域に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、結晶欠陥が形成されたＰ型の半導体領域であるダイシング部の裏面に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。

次に、ダイシング工程によって、図１５に示す半導体ウェハ９１を、そのダイシング部９９０内で切断すると、１つの半導体装置として切り分けることができる。これによって、半導体装置１０を得ることができる。実施例１と同様に、結晶欠陥領域９９３は、ダイシング工程後の半導体装置にも含まれている。すなわち、本実施例に係る第３の製造方法を用いると、半導体装置１０の端部の裏面側には、半導体素子が形成されている部分（図１５に示す第１Ｐ層９１１に対応する部分）よりも結晶欠陥が多い部分（図１５に示す結晶欠陥領域９９３に対応する部分）が残存する。

本実施例では、実施例１において図１、図２を用いて説明した半導体装置１０を製造するための、第４の製造方法について、図３、図４、図１６、図１７を用いて説明する。本実施例に係る半導体装置１０の製造方法においても、実施例１で説明した第１の製造方法と同様に、裏面Ｎｉ層を、半導体ウェハ９１のダイシング部９９０以外の部分にのみ形成する。

（第１工程）
まず、図３に示す、表面Ａｌ層９３１が形成された後の半導体ウェハ９１に対して、図４に示すように、第１Ｐ層９１１の裏面側うち、ダイシング部９９０以外の部分を、レジスト８０によって覆う。次に、半導体ウェハ９１の裏面側から、エッチング等を行い、その後、レジスト８１を除去すると、図１６に示す状態となる。図１６に示すように、半導体ウェハ９１の裏面側のうち、ダイシング部９９０部分に、凹部９９４が形成される。

（第２工程、第３工程）
本実施例の第２工程、第３工程は、実施例１の第２工程、第３工程と同様の工程である。第２工程において、半導体ウェハ９１の裏面全体に、スパッタ等によって、裏面Ａｌ層９２１を形成した後、無電解めっきを行い、表面Ａｌ層９３１の表面に接する表面Ｎｉ層９３２と、裏面Ａｌ層９２１の裏面に接する裏面Ｎｉ層９２２とを同時に形成すると、図１７に示す状態となる。

本実施例では、半導体ウェハの裏面のダイシング部に凹部９９４が形成されている。このため、第３工程において、裏面Ａｌ層９２１の裏面に湿式めっき法によって裏面Ｎｉ層９２２を形成すると、図１７に示すように、ダイシング部９９０以外の部分、すなわち、凹部９９４が形成されていない部分の裏面側となる裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、凹部９９４が形成されているダイシング部９９０の裏面側の裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。すなわち、実施例１〜３の場合と同様に、半導体素子の裏面のＰ型の半導体領域に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され易くなり、凹部９９４が形成されたＰ型の半導体領域であるダイシング部の裏面に接する裏面Ａｌ層９２１上には、裏面Ｎｉ層９２２が形成され難くなるか、殆ど形成されなくなる。

次に、ダイシング工程によって、図１７に示す半導体ウェハ９１を、そのダイシング部９９０内で切断すると、１つの半導体装置として切り分けることができる。これによって、半導体装置１０を得ることができる。実施例１と同様に、凹部９９４の一部は、ダイシング工程後の半導体装置にも含まれている。すなわち、本実施例に係る第４の製造方法を用いると、半導体装置１０の端部の裏面側には、凹部が形成された部分（図１７に示す凹部９９４に対応する部分）が残存する。

実施例１〜４においては、ダイシング部全体に裏面電極の第２層（めっき層）である第２裏面層を形成しないように第１工程を行ったが、ダイシング部の一部にのみ第２裏面層を形成しないようにしてもよい。第２裏面層を形成しない部分は、ダイシング工程において、ダイシングブレードが通過するダイシングラインを含んでいることが好ましい。

実施例１〜４においては、裏面電極の第２層である第２裏面層を形成しない部分を、ダイシング部のみとしたが、これに限定されない。例えば、図１８に示す半導体ウェハ７１１の平面図では、セル領域７１の裏面側には、第２裏面層が形成されているが、非セル領域７２およびダイシング部７３の裏面側には、第２裏面層が形成されていない。半導体ウェハ７１１の裏面側の非セル領域７２と、半導体ウェハ７１１の裏面側のダイシング部７３の構成を、実施例１〜４において説明した、ダイシング部９９０の構成のうちの何れかと同様の構成とすることによって、第２裏面層をこのように選択的に形成することができる。

実施例１〜４においては、半導体装置の素子領域には、裏面のコレクタ領域がＰ型となるＩＧＢＴが形成されていたが、ＩＧＢＴ以外の半導体素子であってもよい。半導体基板の素子領域の裏面側に、Ｎ型の半導体領域とＰ型の半導体領域とが混在している場合には、実施例１に係る第１の製造方法を実施すれば、素子領域にＮ型の半導体領域を形成する工程と、ダイシング部にＮ型の半導体領域を形成する工程を同一工程で行うことができる。

実施例１〜４においては、表面電極および裏面電極の半導体基板に接する層をＡｌ層とし、そのＡｌ層をスパッタによって形成するものとして説明したが、これに限定されない。また、表面電極に含まれるめっき層と、裏面電極に含まれるめっき層は、はんだ接合層であるＮｉ層であったが、これに限定されない。これらのめっき層は、はんだ接合層に限定されず、湿式めっき法によって形成可能なめっき層であればよい。また、第３工程で行う湿式めっき法は、実施例１等において説明した無電解めっき法に限定されない。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１ 半導体モジュール
１０ 半導体装置
１１ 半導体基板
１２ 裏面電極
１３ 表面電極
２２、２３ 金属板
２４ モールド材
７１ セル領域
７２ 非セル領域
７３ ダイシング部
８０、８１ レジスト
９１ 半導体ウェハ
１１１ コレクタ領域
１１２ バッファ領域
１１３ ドリフト領域
１１４ ボディ領域
１１５ エミッタ領域
１１６ トレンチゲート
１１７ 層間絶縁膜
１２１ 第１裏面層
１２２ 第２裏面層
１３１ 第１表面層
１３２ 第２表面層
２２１，２３１ リード
７１１ 半導体ウェハ
９１１ 第１Ｐ層
９１２ 第１Ｎ層
９１３ 第２Ｎ層
９１４ 第２Ｐ層
９２１ 裏面Ａｌ層
９２２ 裏面Ｎｉ層
９３１ 表面Ａｌ層
９３２ 表面Ｎｉ層
９９０ ダイシング部
９９１ 第３Ｎ層
９９２ Ｐ^＋層
９９３ 結晶欠陥領域
９９４ 凹部

Claims (4)

1. 裏面にＰ型の半導体領域を有する半導体素子が形成されている半導体基板と、
   半導体基板の裏面に接する第１層と、第１層の裏面に接する第２層とを有する裏面電極とを備えている半導体装置を、半導体ウェハから製造する方法であって、
   半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部に、Ｎ型の不純物を注入する第１工程と、
   半導体ウェハの裏面全体に第１層を形成する第２工程と、
   湿式めっき法によって第１層の裏面に第２層を形成する第３工程とを含むことを特徴とする半導体装置の製造方法。
2. 裏面にＰ型の半導体領域を有する半導体素子が形成されている半導体基板と、
   半導体基板の裏面に接する第１層と、第１層の裏面に接する第２層とを有する裏面電極とを備えている半導体装置を、半導体ウェハから製造する方法であって、
   半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部を除く部分に、Ｐ型の不純物を注入する第１工程と、
   半導体ウェハの裏面全体に第１層を形成する第２工程と、
   湿式めっき法によって第１層の裏面に第２層を形成する第３工程とを含むことを特徴とする半導体装置の製造方法。
3. 裏面にＰ型の半導体領域を有する半導体素子が形成されている半導体基板と、
   半導体基板の裏面に接する第１層と、第１層の裏面に接する第２層とを有する裏面電極とを備えている半導体装置を、半導体ウェハから製造する方法であって、
   半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部に、結晶欠陥を形成する第１工程と、
   半導体ウェハの裏面全体に第１層を形成する第２工程と、
   湿式めっき法によって第１層の裏面に第２層を形成する第３工程とを含むことを特徴とする半導体装置の製造方法。
4. 裏面にＰ型の半導体領域を有する半導体素子が形成されている半導体基板と、
   半導体基板の裏面に接する第１層と、第１層の裏面に接する第２層とを有する裏面電極とを備えている半導体装置を、半導体ウェハから製造する方法であって、
   半導体ウェハの裏面のＰ型の半導体領域のうちダイシング部の少なくとも一部に、凹部を形成する第１工程と、
   半導体ウェハの裏面全体に第１層を形成する第２工程と、
   湿式めっき法によって第１層の裏面に第２層を形成する第３工程とを含むことを特徴とする半導体装置の製造方法。
   

Images