JP5601004B2 - 半導体素子及び半導体素子の製造方法 - Google Patents

半導体素子及び半導体素子の製造方法 Download PDF

Info

Publication number
JP5601004B2
JP5601004B2 JP2010087051A JP2010087051A JP5601004B2 JP 5601004 B2 JP5601004 B2 JP 5601004B2 JP 2010087051 A JP2010087051 A JP 2010087051A JP 2010087051 A JP2010087051 A JP 2010087051A JP 5601004 B2 JP5601004 B2 JP 5601004B2
Authority
JP
Japan
Prior art keywords
impurity
semiconductor substrate
semiconductor
semiconductor element
containing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010087051A
Other languages
English (en)
Other versions
JP2011222584A (ja
Inventor
武志 深見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010087051A priority Critical patent/JP5601004B2/ja
Publication of JP2011222584A publication Critical patent/JP2011222584A/ja
Application granted granted Critical
Publication of JP5601004B2 publication Critical patent/JP5601004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体素子及び半導体素子の製造方法に関する。
従来、半導体素子の製造工程においては、例えば、半導体基板(例えばシリコン(Si))にリン(P)、ヒ素(As)、アンチモン(Sb)及びホウ素(B)などの不純物をイオン化させて注入し、熱処理(アニール)により活性化させて不純物層(不純物含有部)を形成する。
また、特許文献1には、SiCバイポーラ半導体素子のスイッチング特性を向上させるために不純物イオン注入法を用いることが記載されている。具体的には、注入する不純物の単位面積当りのイオン数であるドーズ量の選択によって、バイポーラ半導体素子を高周波動作させるか、もしくは低周波動作させるかなどの特性を設計できると記載されている。
特開2005−276953号公報
しかし、上述のようにイオン注入法を用いて半導体基板に直接不純物を注入する場合には、図7に示すように、不純物が一律の濃度となるように注入されて不純物層が形成される(図7において、斜線は含有する不純物の濃度の高低を示す)。そのため、例えば、半導体素子の用途に応じた特性を付与するために不純物の濃度を部分的に異なるようにするには、不純物の選択注入のためのパターニング工程及び異なる不純物濃度にするためのさらなるイオン注入工程が必要となる。しかし、このような工程の追加は半導体素子の製造コストの増加につながってしまうという課題があった。
そこで、本発明は上記課題を解決するためになされたものであり、半導体基板に直接不純物を注入することを必要としない半導体素子及び半導体素子の製造方法を提供することを目的とする。
上記課題を解決するため、本発明に係る半導体素子は、半導体基板と、あらかじめ不純物が注入された半導体基板片を半導体基板に取り付けることによって形成された不純物含有部と、を備え、不純物含有部が半導体基板の一つの面に複数の半導体基板片を取り付けることによって形成されて構成される。
この発明によれば、あらかじめ不純物が注入された半導体基板片を半導体基板に取り付けることによって、半導体基板に直接不純物を注入することなく、不純物含有部を備えた半導体素子を提供することができる。
本発明に係る半導体素子においては、不純物含有部は複数の半導体基板片を取り付けることによって形成されていることが好ましい。複数の半導体基板片を取り付けることによって、半導体素子に異なる特性を付与することが容易になる。
本発明に係る半導体素子においては、不純物含有部は不純物の濃度が異なる半導体基板片を取り付けることによって形成されていることが好ましい。不純物の濃度が異なる半導体基板片を取り付けることによって、パターニング工程及びさらなるイオン注入工程を製造工程に追加することなく、不純物の濃度が部分的に異なる不純物含有部を備えた半導体素子を提供できる。
本発明に係る半導体素子においては、不純物の濃度が高い半導体基板片ほど不純物含有部の中央に取り付けられていることが好ましい。不純物の濃度が高い半導体基板片を不純物含有部の中央に取り付けていることによって、半導体素子の中央部の不純物濃度を増加させることができる。これにより、半導体素子のオン電圧を低下させ、半導体素子の発熱を平均化させることができる。
本発明に係る半導体素子においては、不純物含有部は半導体基板に対して上記半導体基板片を接着により取り付けることによって形成されることが好ましい。あらかじめ不純物が注入された半導体基板片を接着により半導体基板に取り付けることによって、半導体基板と不純物含有部がより一体化した半導体素子とすることが可能となる。
また、本発明に係る半導体素子の製造方法は、不純物含有部を形成してなる半導体素子の製造方法において、あらかじめ不純物が注入された複数の半導体基板片を半導体基板の一つの面に取り付ける不純物含有部形成工程を備える。
本製造方法によれば、あらかじめ不純物が注入された複数の半導体基板片を半導体基板の一つの面に取り付ける不純物含有部形成工程を備えることによって、半導体基板に直接不純物を注入することなく、不純物含有部を備えた半導体素子を製造することが可能となる。
本発明によれば、半導体基板に直接不純物を注入することを必要としない半導体素子及び半導体素子の製造方法を提供することができる。
本発明の第一実施形態に係る半導体素子の概略断面図である。 複数の半導体基板片によって形成された不純物含有部を示す図である。 複数の半導体基板片によって形成された不純物含有部を示す図である。 本発明の第一実施形態に係る半導体素子の製造方法における、半導体基板片を製造する工程を示す図である。 (a)は従来の半導体素子の不純物含有部形成工程を示し、(b)は本発明の第一実施形態に係る不純物含有部形成工程を示す図である。 本発明の第二実施形態に係る半導体素子における、半導体基板片の配置の一例を示す図である。 半導体素子における従来の不純物含有部を示す図である。
以下、本発明の実施の形態について説明する。なお、図面の説明において同一要素には同一符号を用い、重複する説明は省略する。
(第一実施形態)
図1は、本発明の第一実施形態に係る半導体素子10の概略断面図である。半導体素子10は、半導体基板1及び不純物含有部4を備える。
半導体基板1は、例えば、厚さが100〜200μmの板状の基板であって、材料としてはSiやSiCなどが用いられる。
不純物含有部4は、P、As、Sb、Bなどの不純物が添加(ドープ)されており、不純物の種類により例えば、P型又はN型のシリコン層を形成する。不純物含有部4は、例えば、図1に示すように半導体基板1の下部に取り付けられる。
半導体素子10は、半導体基板1内に電界効果型トランジスタ(FET:Field Effect Transistor)構造2を形成することが好ましい。FET構造2は、スパッタリング法、蒸着法、エッチング、マスキング等の従来の手法を用いて半導体基板1内に形成される。
また、半導体素子10は電極3を備えることが好ましい。電極3としては、例えば、電気伝導度の高い材料が採用され、アルミニウム、銅、銀、金、白金、コバルト、亜鉛等の純金属及びそれらを含む合金が採用される。半導体素子10においては、電極3はFET構造2に積層されている。
このように、半導体素子10は、半導体基板1、FET構造2、電極3及び不純物含有部4を備えることによって、図1に示すように絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)として構成される。
図2及び図3は、複数の半導体基板片5によって形成された不純物含有部4を示す図である。図2及び図3において、半導体基板片5における斜線は、含有する不純物の濃度の高低を意味し、斜線の間隔が狭いほど、ドープされている不純物の濃度が高いことを示す。
図2に示す不純物含有部4は、半導体基板片5の不純物の濃度が高いほど、不純物含有部4の中央に取り付けられるように、半導体基板片5が組み合わされて形成されている。不純物含有部4は、図3に示すように、半導体基板片5を半導体基板1の下部に取り付けることによって形成されている。
ここで、半導体素子10の中央は放熱しにくいため、半導体素子10の動作中に温度が上がりやすい傾向にある。よって、半導体素子10について熱的マージンの少ない使い方をする場合には、不純物の濃度が高い半導体基板片5Cを、不純物の濃度が低い半導体基板片5a、5bよりも不純物含有部4の中央に取り付けて、半導体素子10の中央の不純物濃度を増加させることが好ましい。このように、半導体素子10の中央の不純物濃度を高くすることにより、半導体素子10のオン電圧を低下させ、発熱を平均化させることができ、半導体素子10について熱的マージンを増加させることが可能となる。
図4は、本発明の第一実施形態に係る半導体素子の製造方法における、半導体基板片を製造する工程を示す図である。半導体基板片5の製造においては、まず半導体ウェハ15を準備する。次に、イオン注入法又は不純物拡散法などを用いて、半導体ウェハ15に不純物をドープする。このうち、イオン注入法を用いると、注入する不純物のドーズ量を精密に制御でき、不純物濃度の異なる半導体ウェハ15をより容易に製造できることから好ましい。
イオン注入を行う不純物としては、P、As、Sb、Bなどが挙げられ、イオン注入を行う際には半導体ウェハ15を室温に保持してもよく、高温に加熱してもよい。イオン注入のエネルギーは、注入する不純物イオンの種類や半導体ウェハ15の構造によって、選択すればよい。また、イオン注入する不純物のドーズ量は、製造する半導体基板片5が所望の不純物濃度となるように選択される。イオン注入装置は、イオン注入する不純物のドーズ量によって、例えば、中電流イオン注入装置や大電流イオン注入装置などから選択することができる。
半導体ウェハ15に注入された不純物を活性化させるためには、半導体ウェハ15の状態で加熱してもよい。半導体ウェハ15の状態で加熱することによって、半導体基板片5を半導体基板1に取り付けて不純物含有部4を形成する際に、不純物活性化のための加熱処理を行う必要がなくなることから好ましい。
不純物を注入した半導体ウェハ15は、例えば、ダイシングなどの切断手段により所望の大きさ(サイズ)の複数の半導体基板片5に切り分けることができる。ダイシングの場合には、例えば、ダイヤモンドの微粒を貼り付けた極薄の円形刃(ダイシング・ソー)を用いることができる。
上記の製造工程により、所望の不純物の濃度及び大きさを有する半導体基板片5を製造することができる。
図5(a)は従来の半導体素子の不純物含有部形成工程を示す図である。従来は半導体素子10aに不純物含有部4を設けるために、まずイオン注入により不純物を注入し(不純物含有部4a)、次にパターン6で不純物含有部4aの一部をマスクし、異なる濃度の不純物のイオン注入を行い、不純物含有部4aの間に不純物濃度の異なる不純物含有部4cを設ける。その後パターン6を除去し、加熱処理(アニール)することによって、不純物イオンを活性化させて、不純物濃度の異なる不純物含有部(4a、4b)を半導体素子10aに設ける。
これに対し、本発明の第一実施形態に係る不純物含有部形成工程は図5(b)のとおりであり、あらかじめ不純物が所定の割合で注入された、複数の大きさ及び複数の不純物濃度の半導体基板片5を準備し、半導体素子10bに付与すべき特性に応じて、半導体基板片5を半導体基板1の下部に取り付ける。半導体基板片5の取り付けは、不純物含有部4が半導体基板1と一体的に形成される手法であれば、いずれの取り付け方法でもよく、例えば、半導体基板片5を半導体基板1の下部に接着させてもよく、溶着により取り付けてもよい。半導体基板片5における不純物が活性化されていない場合には、半導体基板片5を半導体基板1に取り付けてから、加熱処理してもよい。
上記の本発明の第一実施形態に係る半導体素子及び半導体素子の製造方法により、半導体基板に直接不純物を注入することを必要としない半導体素子及び半導体素子の製造方法を提供することが可能となる。
(第二実施形態)
図6は、本発明の第二実施形態に係る半導体素子における半導体基板片の配置の一例を示す図である。本発明の第二実施形態に係る半導体素子においては、不純物含有部4における半導体基板片5の不純物濃度に基づく取り付け位置が、本発明の第一実施形態に係る半導体素子と相違する。本発明の第二実施形態に係る半導体素子は、2つの半導体素子10c、10dを並列接続で使用する場合のものであり、2つの半導体素子10c、10dを並列接続で使用すると、半導体素子10c及び半導体素子10d間の熱干渉で近接した部分の素子温度が上昇してしまう。
これに対し、図6に示すように、並列接続で使用される半導体素子10c及び半導体素子10dにおいては、2つの半導体素子間の近接した部分である半導体基板片5eの不純物濃度が高いことが好ましい。このように、並列接続で使用される半導体素子間の近接した部分である半導体基板片の不純物濃度を増加させると、2つの半導体素子間の近接した部分のオン電圧が低下し、発熱を平均化することができる。これにより、並列接続で使用される半導体素子10c及び半導体素子10dの熱的マージンを増加させることが可能となる。
上記の本発明の第二実施形態に係る半導体素子により、半導体基板に直接不純物を注入することなく、並列接続で使用される半導体素子間の近接した部分に生じる熱干渉の問題を解消することができる半導体素子を提供することが可能となる。
なお、以上の説明は、本発明の実施の形態についての説明であって、この発明を限定するものではなく、様々な変形例を容易に実施することができる。例えば、図1においてはIGBTとして構成される半導体素子について示しているが、これに限られるものではなく、他の半導体素子や半導体モジュールなどに適用することができる。
また、あらかじめ不純物が注入された半導体基板片5同士を接着もしくは溶着させることによって、不純物含有部4を形成し、その不純物含有部4を半導体基板1に接着もしくは溶着させることによって、半導体素子10を形成してもよい。
1・・・半導体基板、2・・・FET構造、3・・・電極、4・・・不純物含有部、5・・・半導体基板片、6・・・パターン、10・・・半導体素子、15・・・半導体ウェハ。

Claims (5)

  1. 半導体基板と、
    あらかじめ不純物が注入された半導体基板片を前記半導体基板に取り付けることによって形成された不純物含有部と、
    を備え、
    前記不純物含有部は、前記半導体基板の一つの面に複数の前記半導体基板片を取り付けることによって形成されている、
    半導体素子。
  2. 前記不純物含有部は、前記不純物の濃度が異なる前記半導体基板片を取り付けることによって形成されている請求項1記載の半導体素子。
  3. 前記不純物含有部は、前記不純物の濃度が高い前記半導体基板片ほど前記不純物含有部の中央に取り付けられている請求項1又は2記載の半導体素子。
  4. 前記不純物含有部は、前記半導体基板に対して前記半導体基板片を接着により取り付けることによって形成された請求項1〜3のいずれか一項記載の半導体素子。
  5. 半導体基板に不純物含有部を形成してなる半導体素子の製造方法において、
    あらかじめ不純物が注入された複数の半導体基板片を前記半導体基板の一つの面に取り付ける不純物含有部形成工程を備えた、
    半導体素子の製造方法。
JP2010087051A 2010-04-05 2010-04-05 半導体素子及び半導体素子の製造方法 Expired - Fee Related JP5601004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010087051A JP5601004B2 (ja) 2010-04-05 2010-04-05 半導体素子及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010087051A JP5601004B2 (ja) 2010-04-05 2010-04-05 半導体素子及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011222584A JP2011222584A (ja) 2011-11-04
JP5601004B2 true JP5601004B2 (ja) 2014-10-08

Family

ID=45039217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010087051A Expired - Fee Related JP5601004B2 (ja) 2010-04-05 2010-04-05 半導体素子及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5601004B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5661841B2 (ja) 2013-03-26 2015-01-28 ファナック株式会社 放電開始を判定する機能を有するガスレーザ発振器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912353B2 (ja) * 2008-05-16 2012-04-11 三菱電機株式会社 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2011222584A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
US7776660B2 (en) Manufacturing method of a semiconductor device
JP4221012B2 (ja) 半導体装置とその製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
TWI574408B (zh) 絕緣閘極雙極性電晶體及其製造方法
JP5761354B2 (ja) 半導体装置および半導体装置の製造方法
JP6362545B2 (ja) パワー半導体装置を製造するための方法
JP2007019458A (ja) 半導体装置およびその製造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP2012146716A (ja) 半導体装置の製造方法
CN105518830A (zh) 半导体装置的制造方法
JP2013532379A (ja) Vdmos装置およびその製造方法
JP2024015214A (ja) 半導体装置の製造方法
JP5600985B2 (ja) 電力半導体装置の製造方法
JP6654189B2 (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
CN109545669A (zh) 用于制造半导体器件的方法
JP5601004B2 (ja) 半導体素子及び半導体素子の製造方法
JP5011656B2 (ja) 半導体装置の製造方法
JP2015207733A (ja) 逆導通型igbtの製造方法
JP6930746B2 (ja) 半導体素子の製造方法及び半導体基板
US10580653B2 (en) Method of forming a semiconductor device
JP2009010421A (ja) 半導体装置を回路基板に実装する方法
JP4222092B2 (ja) 半導体ウェハ、半導体装置および半導体装置の製造方法
JP4882214B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP2009130130A (ja) ダイオード及びその製造方法
JP2006093206A (ja) SiC半導体装置およびSiC半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

LAPS Cancellation because of no payment of annual fees