JP2009130130A

JP2009130130A - ダイオード及びその製造方法

Info

Publication number: JP2009130130A
Application number: JP2007303476A
Authority: JP
Inventors: Shoji Ozoe; 祥司尾添
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-11-22
Filing date: 2007-11-22
Publication date: 2009-06-11

Abstract

【課題】寄生動作の発生を低減することができ、しかも、特性に係る製造上のばらつきを抑制することのできるダイオード及びその製造方法を提供する。
【解決手段】ダイオード１は、互いに当接しつつ交互に配置されるＰ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４を有するコラム層１０を備える。また、ダイオード１は、Ｐ導電型コラムＰＣ１に電気的に接続される電極Ｅ１、Ｎ導電型コラムＮＣ４に電気的に接続される電極Ｅ２、並びに、Ｐ導電型コラムＰＣ２〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ３の双方に電気的に接続される電極Ｅ３１〜Ｅ３３を備える。そして、Ｐ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４は、単結晶シリコンにて形成されており、コラム層１０以外の導電性を有する拡散層と電気的に絶縁されている。
【選択図】図１

Description

本発明は、例えば整流回路や保護回路あるいは温度検出回路などに広く採用されて有益なダイオード及びその製造方法に関する。

従来、例えば次のようなダイオードの製造方法が知られている。すなわち、まず、低濃度Ｐ導電型の単結晶シリコンウエハ中に例えばウェル形成技術を用いて高濃度Ｎ導電型の不純物領域を形成し、次に、その高濃度Ｎ導電型の不純物領域中に同じくウェル形成技術を用いて高濃度Ｐ導電型の不純物領域を形成する。そして、高濃度Ｎ導電型の不純物領域及び高濃度Ｐ導電型の不純物領域にそれぞれ電極を設ける。これにより、単結晶シリコンウエハ中にダイオードが作製される。

しかしながら、実際には、単結晶シリコンウエハが低濃度Ｐ導電型であることから、単結晶シリコンウエハには寄生のＰＮＰトランジスタが構成されてしまう。この寄生ＰＮＰトランジスタが動作することに起因して、ダイオードとしての動作に不具合が生じ、その結果、集積回路全体を破損してしまうこともある。

そこで従来、例えば特許文献１に記載の技術では、まず、単結晶シリコンウエハの一面に熱酸化膜（絶縁膜）を形成し、次に、直方体形状の高濃度Ｎ導電型コラム及び高濃度Ｐ導電型コラムを互いに当接するように多結晶シリコンにて熱酸化膜上に交互に形成する。このようにして作製されたダイオードでは、ダイオードを構成するＰ導電型コラム及びＮ導電型コラムは他の拡散層等に電気的に接触しないため、寄生ＰＮＰトランジスタが構成されることはない。そのため、寄生ＰＮＰトランジスタの動作に起因してダイオードとしての動作に不具合が生じることは無くなる。
特許第２６４９３５９号

ところで、上記従来技術では、ダイオードを構成するＮ導電型コラムやＰ導電型コラムは多結晶シリコンにて形成されている。こうした多結晶シリコンは、単結晶シリコンとは異なり、粒径の異なる無数の結晶粒から構成される。こうした多結晶シリコンに対して例えばリンやボロン等の不純物をイオン注入で打ち込むことにより導電性を設定すると、打ち込まれたリン原子やボロン原子は結晶粒の界面（粒界）に偏って析出してしまう（偏析）。このように不純物原子が偏析すると、ダイオードを一定の特性で作製することは難しくなり、ダイオードの特性に製造上の大きなばらつきが生じてしまう。

本発明は、上記実情に鑑みてなされたものであって、その目的は、寄生動作の発生を低減することができ、しかも、特性に係る製造上のばらつきを抑制することのできるダイオード及びその製造方法を提供することにある。

こうした目的を達成するため、請求項１に記載の発明では、互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層と、前記コラム層の表面に少なくとも２つ形成される電極とを備え、これら電極間に所定の電位差が生じるとき、前記コラム層を介して所定方向に電流が流れるダイオードとして、第１導電型コラム及び第２導電型コラムは、単結晶シリコンにて形成されているとともに、前記コラム層以外の導電性を有する拡散層と電気的に絶縁されていることとした。

ダイオードとしてのこのような構成では、背景技術の欄に記載した従来技術とは異なり、ダイオード（正確にはコラム層）を構成する第１導電型コラムや第２導電型コラムは単結晶シリコンにて形成されている。単結晶シリコンは単一の結晶粒から構成されるため、多結晶シリコンとは異なり、そもそも偏析といった概念がなく、ダイオードを一定の特性で作製することができるようになる。すなわち、ダイオードの特性に係る製造上のばらつきを抑制することができるようになる。

また、ダイオードとしての上記構成では、コラム層を、互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有する構造としている。こうした構造では、第１導電型コラムは、電極を除き第２導電型コラムとのみ電気的に接続されることになり、同様に、第２導電型コラムは、電極を除き第１導電型コラムとのみ電気的に接続されることになる。このように、コラム層は当該コラム層以外の導電性を有する拡散層と電気的に絶縁されるため、背景技術の欄に記載した従来技術とは異なり、寄生トランジスタが構成されることがなくなる。そのため、寄生トランジスタが動作することに起因して、ダイオードとしての動作に不具合が生じることも、その結果、集積回路全体が破損されることもなくなる。したがって、寄生動作の発生を低減することができるようになる。

このように、トランジスタとしての上記請求項１に記載の構成によれば、寄生動作の発生を低減することができ、しかも、特性に係る製造上のばらつきを抑制することができるようになる。

また、コラム層の構造として、例えば請求項２に記載の発明のように、前記コラム層は、該コラム層を構成する第１導電型コラム及び第２導電型コラムが単結晶シリコンウエハの一面から該一面と対向する他面まで貫通して構成されていることが望ましい。これにより、コラム層と当該コラム層以外の導電性を有する拡散層との電気的な絶縁を特別に図らなくともそもそも電気的に絶縁された構造となるため、ダイオードを簡素な構造にて実現することができるようになる。さらに、シリコンウエハの一面に平行な方向に電流が流れることになるため、ダイオードとしての体格の大型化を招くことなく、通電電流密度を低下させることができるようにもなる。

もっとも、例えば請求項３に記載の発明のように、前記電極は、第１導電型コラム及び第２導電型コラムが露出する第１面に形成されており、前記コラム層は、第１面と対向する第２面が絶縁膜にて覆われていることとしてもよい。これにより、コラム層と当該コラム層以外の導電性を有する拡散層とを電気的に絶縁することが確実にできるようになる。

なお、上記請求項１〜３に記載の構成において、例えば請求項４に記載の発明のように、前記コラム層は、第１導電型コラム及び第２導電型コラムを１組としてこれらを少なくとも１組有しており、前記電極は、前記コラム層を構成する第１導電型コラムのうち最も端に位置する第１導電型コラムに電気的に接続される第１電極と、前記コラム層を構成する第２導電型コラムのうち最も端に位置する第２導電型コラムに接続される第２電極とを備え、第１電極及び第２電極間に所定の電位差が生じるとき、前記コラム層を介して第１電極及び第２電極間を所定方向に電流が流れる順方向ダイオードとして機能することとしてもよい。

あるいは、上記請求項１〜３に記載の構成において、例えば請求項５に記載の発明のように、前記コラム層は、第１導電型コラム及び第２導電型コラムを１組としてこれらを少なくとも２組有しており、前記電極は、前記コラム層を構成する第１導電型コラムのうち最も端に位置する第１導電型コラムに電気的に接続される第１電極と、前記コラム層を構成する第２導電型コラムのうち最も端に位置する第２導電型コラムに接続される第２電極と、これら第１電極が形成された第１導電型コラム及び第２電極が形成された第２導電型コラムによって挟まれた第１導電型コラム及び第２導電型コラムの双方に電気的に接続される第３電極とを備え、第１電極及び第２電極間に所定の電位差が生じるとき、前記コラム層及び第３電極を介して第１電極及び第２電極間を所定方向に電流が流れる順方向ダイオードとして機能することとしてもよい。

またあるいは、上記請求項１〜３に記載の構成においては、例えば請求項６に記載の発明のように、前記コラム層は、２個の同一の導電型のコラムと、これらコラムに挟まれた少なくとも１個の異なる導電型のコラムとを含む、少なくとも計３個のコラムを有しており、前記電極は、前記同一の導電型のコラムにのみ電気的に接続される２個の第４電極からなり、これら第４電極間に所定の電位が生じるとき、前記コラム層を介して第４電極間を所定方向に電流が流れるツェナーダイオードとして機能することとしてもよい。

一方、上記目的を達成するため、請求項７に記載の発明では、互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向に電流を流すダイオードを製造する方法として、前記コラム層形成工程は、単結晶シリコンにて形成された第１導電型のシリコンウエハを準備する準備ステップと、前記シリコンウエハの一面から該一面と対向する他面に向けて前記シリコンウエハを貫通しない所定の深さの溝を形成する深溝加工ステップと、前記溝の底面を含む前記シリコンウエハの一面に単結晶シリコンにて第２導電型のエピタキシャル層を堆積形成するエピタキシャル層形成ステップと、前記シリコンウエハの一面が露出するように前記エピタキシャル層を除去する第１除去ステップと、前記溝に堆積された前記エピタキシャル層が露出するように前記シリコンウエハの前記一面と対向する他面側を除去する第２除去ステップとを備えることとした。

ダイオードの製造方法としての上記方法によれば、上記請求項１及び上記請求項２に記載のダイオードを製造することができるようになる。なお、この方法によって製造されるダイオードの作用効果については、上記請求項１及び２において既に説明しているため、ここでの重複する説明を割愛する。

なお、上記請求項７に記載の方法において、例えば請求項８に記載の発明のように、第１除去ステップは、前記シリコンウエハの一面が露出するまで前記エピタキシャル層を研磨することとしてもよい。同様に、上記請求項７または８に記載の方法において、例えば請求項９に記載の発明のように、第２除去ステップは、前記溝に堆積された前記エピタキシャル層が露出するまで前記シリコンウエハの他面側から該シリコンウエハを研磨することとしてもよい。これにより、既存の半導体プロセスを使用して上記コラム層を形成することができるようになる。

他方、上記目的を達成するため、請求項１０に記載の発明では、互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向に電流を流すダイオードを製造する方法として、前記コラム層形成工程は、単結晶シリコンにて形成された第１導電型のシリコンウエハを準備する準備ステップと、前記シリコンウエハの一面と対向する他面に所定の膜厚にて第１酸化膜を形成する第１酸化膜形成ステップと、前記シリコンウエハを貫通して第１酸化膜を露出させる溝を形成する深溝加工ステップと、露出した第１酸化膜の一面を含む前記シリコンウエハの一面に単結晶シリコンにて第２導電型のエピタキシャル層を堆積形成するエピタキシャル層形成ステップと、前記シリコンウエハの一面が露出するように前記エピタキシャル層を除去する第３除去ステップとを備えることとした。

ダイオードの製造方法としての上記方法によれば、上記請求項３に記載のダイオードを製造することができるようになる。なお、こうした方法によって製造されたダイオードの作用効果については、上記請求項３において既に説明しているため、ここでの重複する説明を割愛する。

また、ダイオードの製造方法としての上記方法では、第１酸化膜形成ステップによって、通常厚さが均一であるシリコンウエハの他面に所定の膜厚にて第１酸化膜を予め形成しておき、深溝加工ステップによって、シリコンウエハを貫通して第１酸化膜を露出させる溝を形成する。そのため、深溝加工ステップにおける溝加工の終点が一定となるため、溝の深さを均一にすることができるようになる。換言すれば、第１導電型コラム及び第２導電型コラムを同一の高さにて形成することができるようになり、ひいては、ダイオードの特性に係る製造上のばらつきをより低減することができるようになる。

なお、上記請求項１０に記載の方法において、例えば請求項１１に記載の発明のように、第３除去ステップは、前記シリコンウエハの一面が露出するまで前記エピタキシャル層を研磨することとしてもよい。これにより、既存の半導体プロセスを使用して上記コラム層を形成することができるようになる。

シリコンウエハ（コラム層）の他面に第１酸化膜を残しておいてもよいが、例えば請求項１２に記載の発明のように、前記コラム層形成工程は、第１酸化膜を除去する第４除去ステップをさらに備えることとしてもよい。これにより、第１酸化膜を除去することができ、上記請求項１または２に記載のダイオードを製造することができるようになる。

ちなみに、そうした第４除去ステップとしては、公知のエッチングを採用し、第１酸化膜を除去することとしてもよく、他に例えば請求項１３に記載の発明のように、第１酸化膜の一面側に水素イオンを注入して水素注入層を形成した後、所定の熱処理にて、第１酸化膜と共々前記水素注入層を前記シリコンウエハから剥離させるスマートカット法を採用してもよい。これにより、第１酸化膜を除去することができるようになる。また、第１酸化膜の厚さによっては、エッチングにて第１酸化膜を除去するよりも、スマートカット法にて第１酸化膜を除去する方が第４除去ステップを実行する時間を短縮することができるようになる。すなわち、ダイオードの製造効率の向上を図ることができるようになる。

また他方、上記目的を達成するため、請求項１４に記載の発明では、互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向に電流を流すダイオードを製造する方法として、前記コラム層形成工程は、単結晶シリコンにて形成された第１導電型の半導体層と支持層との間に埋め込み酸化膜を有するＳＯＩウエハを準備する準備ステップと、前記ＳＯＩウエハの前記半導体層を貫通して前記埋め込み酸化膜を露出させる溝を形成する深溝加工ステップと、露出した埋め込み酸化膜の一面を含む前記ＳＯＩウエハの一面に単結晶シリコンにて第２導電型のエピタキシャル層を堆積形成するエピタキシャル層形成ステップと、前記半導体層の一面が露出するように前記エピタキシャル層を除去する第５除去ステップとを備えることとした。

また、準備ステップによって準備されたＳＯＩウエハは、通常厚さが均一の半導体層、埋め込み酸化膜及び半導体層を有しており、深溝加工ステップによって、ＳＯＩウエハの半導体層を貫通して埋め込み酸化膜を露出させる溝を形成する。そのため、上記請求項９に記載の方法と同様に、溝加工ステップにおける溝加工の終点が一定となるため、形成された溝の深さを均一にすることができるようになる。換言すれば、第１導電型コラム及び第２導電型コラムを同一の高さにて形成することができるようになり、ひいては、ダイオードの特性に係る製造上のばらつきをより低減することができるようになる。

なお、上記請求項１４に記載の方法において、例えば請求項１５に記載の発明のように、第５除去ステップは、前記半導体層の一面が露出するまで前記エピタキシャル層を研磨することとしてもよい。これにより、既存の半導体プロセスを使用して上記コラム層を形成することができるようになる。

シリコンウエハ（コラム層）の他面に支持層及び埋め込み酸化膜を残しておいてもよいが、例えば請求項１６に記載の発明のように、前記コラム層形成工程は前記支持層を除去する第６除去ステップをさらに備えることとしてもよい。これにより、支持層を除去することができるようになる。また、例えば請求項１７に記載の発明のように、第６除去ステップは、前記支持層だけでなく前記埋め込み酸化膜も除去するものであることとしてもよい。これにより、埋め込み酸化膜も除去することができるようになる。したがって、上記請求項１７に記載の方法によれば、上記請求項１あるいは２に記載のダイオードを製造することができるようになる。

ちなみに、そうした第６除去ステップとしては、公知のエッチングを採用し、支持層及び埋め込み酸化膜を除去することとしてもよく、他に例えば請求項１７に記載の発明のように、埋め込み酸化膜の一面側に水素イオンを注入して水素注入層を形成した後、所定の熱処理にて、埋め込み酸化膜と共々前記水素注入層を前記ＳＯＩウエハから剥離させるスマートカット法を採用し、支持層及び埋め込み酸化膜を除去することとしてもよい。支持層及び埋め込み酸化膜の厚さによっては、エッチングにてこれら支持層及び埋め込み酸化膜を除去するよりも、スマートカット法にて支持層及び埋め込み酸化膜を除去する方が第６除去ステップを実行する時間を短縮することができるようになる。すなわち、ダイオードの製造効率の向上を図ることができるようになる。

さらに、上記目的を達成するため、請求項１９に記載の発明では、互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向にのみ電流を流すダイオードを製造する方法として、前記コラム層形成工程は、シリコンウエハを準備する準備ステップと、前記シリコンウエハの一面に所定の膜厚にて第２酸化膜を形成する第２酸化膜形成ステップと、露出した第２酸化膜の一面に多結晶シリコンにて第２エピタキシャル層を堆積形成する第２エピタキシャル層形成ステップと、第２エピタキシャル層にレーザ光を照射して加熱することで、多結晶シリコンを再結晶化して単結晶にする単結晶化ステップと、単結晶化された第２エピタキシャル層に所定のイオンを注入することで、第２エピタキシャル層に第１導電型コラムと第２導電型コラムを構成するイオン注入ステップとを備えることとした。

ダイオードの製造方法としての上記方法によれば、上記請求項３に記載のダイオードを製造することができるようになる。なお、こうした方法によって製造されるダイオードの作用効果については、上記請求項３において既に説明しているため、ここでの重複する説明を割愛する。

コラム層の他面に第２酸化膜及びシリコンウエハを残しておいてもよいが、例えば請求項２０に記載の発明のように、前記コラム層形成工程は、前記シリコンウエハを除去する第７除去ステップをさらに備えることとしてもよい。これにより、シリコンウエハを除去することができるようになる。また、例えば請求項２１に記載の発明のように、第７除去ステップは、前記シリコンウエハだけでなく第２酸化膜も除去するものであることとしてもよい。これにより第２酸化膜も除去することができるようになる。したがって、上記請求項１及び２に記載のダイオードを製造することができるようになる。

ちなみに、そうした第７除去ステップとしては、公知の研磨やエッチングを採用し、シリコンウエハや第２酸化膜を除去することとしてもよく、他に例えば請求項２２に記載の発明のように、第２酸化膜の一面側に水素イオンを注入して水素注入層を形成した後、所定の熱処理にて、第２酸化膜と共々前記水素注入層を前記コラム層から剥離させるスマートカット法を採用し、シリコンウエハや第２酸化膜を除去することとしてもよい。シリコンウエハ及び第２酸化膜の厚さによっては、研磨やエッチングにてこれらシリコンウエハ及び第２酸化膜を除去するよりも、スマートカット法にてシリコンウエハ及び第２酸化膜を除去する方が第７除去ステップを実行する時間を短縮することができるようになる。すなわち、ダイオードの製造効率の向上を図ることができるようになる。

以下、本発明に係るダイオードの一実施の形態について図１を参照しつつ説明する。なお、図１（ａ）は、本実施の形態のダイオードについてその平面構造を示す平面図であり、図１（ｂ）は、本実施の形態のダイオードについてその側面構造を示す側面断面図である。また、本実施の形態のダイオードは、順方向ダイオードとして具体化されている。

はじめに、図１を参照して本実施の形態の構成について説明する。図１（ａ）及び（ｂ）に示されるように、本実施の形態のダイオード１は、単結晶シリコンにて形成されたコラム層１０を備える。ここで、コラム層１０は、略同一の高さ、略同一の幅及び略同一の奥行きを有する直方体状に形成された、Ｐ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４を例えば「４組」有している。ちなみに、Ｐ導電型コラムＰＣ１〜ＰＣ４は例えばイオン注入等を通じて高濃度のＰ導電型に設定されており、同様に、Ｎ導電型コラムＮＣ１〜ＮＣ４も例えばイオン注入等を通じて高濃度のＮ導電型に設定されている。

そして、これらＰ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４は、図１（ａ）及び（ｂ）において左方から右方へ、「Ｐ導電型コラムＰＣ１→Ｎ導電型コラムＮＣ１→・・・→Ｐ導電型コラムＰＣ４→Ｎ導電型コラムＮＣ４」といった態様で側面同士を互いに当接させながら交互に配置されている。このように側面同士を互いに当接しているため、例えばＰ導電型コラムＰＣ１の方がＮ導電型コラムＮＣ１よりも高電位となる電位差がこれらコラムＰＣ１及びＮＣ１間に生じると、Ｐ導電型コラムＰＣ１からＮ導電型コラムＮＣ１へ当接面を介して電流が流れることになる。一方、例えばＮ導電型コラムＮＣ１方がＰ導電型コラムＰＣ２よりも高電位となる電位差がこれらコラムＮＣ１及びＰＣ２間に生じたとしても、基本的には、Ｎ導電型コラムＮＣ１からＰ導電型コラムＰＣ２へ当接面を介して電流は流れない。当接面を介して電流が流れるか否かについては、当該ダイオード１を構成する他のコラムにおいても同様である。

また、コラム層１０（このコラム層１０を構成するＰ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４）は、基本的に、単結晶シリコンウエハを用いて形成されている。なお、当該ダイオード１の製造方法については後述する。したがって、既述したコラム構造は、換言すれば、コラムＰＣ１〜ＮＣ４がコラム層１０の表面（一面）Ｓ１から該表面Ｓ１と対向する裏面（他面）Ｓ２までシリコンウエハを貫通した構造となっている。こうした貫通構造を有するため、コラムＰＣ１〜ＮＣ４は、コラム層１０以外の導電性を有する拡散層と電気的に接続されない、絶縁された構造となる。

なお、本実施の形態では、例えば「４組」のＰ導電型コラム及びＮ導電型コラムにてコラム層を構成していたが、組数については任意であり、コラム層は少なくとも「１組」のＰ導電型コラム及びＮ導電型コラムを有していればよい。ただし、コラム層が「１組」の場合にあっては、第３電極Ｅ３１〜Ｅ３３は割愛された構成となる。

一方、本実施の形態のダイオード１は、例えばアルミニウム（Ａｌ）などの金属材料にて略直方体状に形成される電極Ｅ１及びＥ２並びにＥ３１〜Ｅ３３を備える。詳しくは、図１（ａ）及び（ｂ）に示されるように、（第１）電極Ｅ１は、コラム層１０を構成するＰ導電型コラムＰＣ１〜ＰＣ４のうち最も左端に位置するＰ導電型コラムＰＣ１の表面Ｓ１上に形成されており、このＰ導電型コラムＰＣ１と電気的に接続されている。同様に、（第２）電極Ｅ２は、コラム層１０を構成するＮ導電型コラムＮＣ１〜ＮＣ４のうちの最も右端に位置するＮ導電型コラムＮＣ４の表面Ｓ１上に形成されており、このＮ導電型コラムＮＣ４と電気的に接続されている。ちなみに、電極Ｅ１は、本実施の形態のダイオード１のアノード電極として機能する一方、電極Ｅ２は、本実施の形態のダイオード１のカソード電極として機能する。

また、電極Ｅ１が形成されたＰ導電型コラムＰＣ１と電極Ｅ２が形成されたＮ導電型コラムＮＣ４によって挟まれた、第１導電型コラムＰＣ２〜ＰＣ４及びＮ導電型コラムＮＣ３〜ＮＣ１の表面Ｓ１には（第３）電極Ｅ３１〜Ｅ３３が形成されている。詳しくは、電極Ｅ３１は、Ｎ導電型コラムＮＣ１の表面Ｓ１及びＰ導電型コラムＰＣ２の表面Ｓ１の双方に接触するように形成され、同様に、電極Ｅ３２は、Ｎ導電型コラムＮＣ２の表面Ｓ１及びＰ導電型コラムＰＣ３の表面Ｓ１の双方に接触するように形成される。さらに、電極Ｅ３３は、Ｎ導電型コラムＮＣ３の表面Ｓ１及びＰ導電型コラムＰＣ４の表面Ｓ１の双方に接触するように形成されている。こうした電極Ｅ３１〜Ｅ３３により、Ｎ導電型コラムＮＣ１及びＰ導電型コラムＰＣ２間、Ｎ導電型コラムＮＣ２及びＰ導電型コラムＰＣ３間、並びに、Ｎ導電型コラムＮＣ３及びＰ導電型コラムＰＣ４間は電気的に接続されている。

以上のように構成されたダイオード１において、電極Ｅ１における電位の方が電極Ｅ２における電位よりも高電位となるように電極Ｅ１及びＥ２間に電圧が印加された（順方向バイアスがかけられた）とする。このとき、電極Ｅ１及びＥ２間には、「電極Ｅ１→Ｐ導電型コラムＰＣ１→Ｎ導電型コラムＮＣ１→電極Ｅ３１→Ｐ導電型コラムＰＣ２→Ｎ導電型コラムＮＣ２→電極Ｅ３２→Ｐ導電型コラムＰＣ３→Ｎ導電型コラムＮＣ３→電極Ｅ３３→Ｎ導電型コラムＮＣ４→Ｎ導電型コラムＮＣ４→電極Ｅ２」といった経路にて電流が流れるようになる。一方、電極Ｅ１における電位の方が電極Ｅ２における電位よりも低電位となるように電極Ｅ１及びＥ２間に電圧が印加された（逆方向バイアスがかけられた）とする。このとき、電極Ｅ１及びＥ２間には基本的に電流が流れない。このようにして、電極Ｅ１及びＥ２間に所定の電位差が生じるとき、コラム層１０を介して所定方向に電流が流れるダイオードとして機能することになる。

本実施の形態では、コラム層１０（ダイオード１）を構成するＰ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４を単結晶シリコンにて形成することとした。課題の欄でも記載したように、多結晶シリコンは、単結晶シリコンとは異なり、粒径の異なる無数の結晶粒から構成される。こうした多結晶シリコンに対して例えばリンやボロン等の不純物をイオン注入で打ち込むことにより導電性を設定すると、打ち込まれたリン原子やボロン原子は結晶粒の界面（粒界）に偏って析出する（偏析）。そして不純物原子が偏析すると、ダイオードを一定の特性で作製することが難しくなり、ダイオードの特性に製造上の大きなばらつきが生じることとなる。しかしながら、本実施の形態では、コラムＰＣ１〜ＮＣ４は単結晶にて形成されるため、ダイオードの特性がばらつく原因である偏析自体がそもそも生じない。したがって、本実施の形態のダイオード１は、一定の特性にて作製されるようになり、ダイオード１の特性に係る製造上のばらつきが抑制されるようになる。

また、本実施の形態では、コラム層１０は、互いに当接しつつ交互に配置されるＰ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４を有することとした。換言すれば、コラム層１０は、このコラム層１０を構成するＰ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ４が単結晶シリコンウエハの表面Ｓ１から裏面Ｓ２まで貫通して構成されていることとした。こうした構造では、Ｐ導電型コラムＰＣ１〜ＰＣ４はそれぞれ、電極Ｅ１及び電極Ｅ３１〜Ｅ３３を除き、Ｎ導電型コラムＮＣ１〜ＮＣ４とのみ電気的に接続されることになる。同様に、Ｎ導電型コラムＮＣ１〜ＮＣ４はそれぞれ、電極Ｅ２及び電極Ｅ３１〜Ｅ３３を除き、Ｐ導電型コラムＰＣ１〜ＰＣ４とのみ電気的に接続されることになる。このように、コラム層１０は当該コラム層１０以外の導電性を有する拡散層と電気的に絶縁されるため、背景技術の欄に記載した従来技術とは異なり、寄生トランジスタが構成されることがなくなる。そのため、寄生トランジスタが動作することに起因して、ダイオードとしての動作に不具合が生じることも、その結果、集積回路全体が破損されることもなくなる。したがって、寄生動作の発生を低減することができるようになる。

また、本実施の形態では、コラム層１０と当該コラム層１０以外の導電性を有する拡散層との電気的な絶縁を特別に図らなくともそもそも電気的に絶縁された構造となるため、ダイオード１は、簡素な構造にて実現されている。さらに、コラム層１０の表面Ｓ１に平行な方向に電流が流れることになるため、ダイオード１としての体格の大型化を招くことなく、通電電流密度を低下させることができるようにもなる。

なお、本発明に係るダイオードは、上記実施の形態にて例示した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々に変形して実施することが可能である。すなわち、上記実施の形態を適宜変更した例えば次の形態として実施することもできる。

上記実施の形態では、本発明に係るダイオードを順方向ダイオード１として具体化していたがこれに限らない。他に例えば、先の図１（ａ）及び（ｂ）に対応する図として図２（ａ）及び（ｂ）に示すように、本発明に係るダイオードをツェナーダイオード１ａとして具体化することとしてもよい。この場合にあっては、図２（ａ）及び（ｂ）に示すように、ダイオード１ａは、略同一の高さ、略同一の幅及び略同一の奥行きを有する直方体状に形成された、Ｐ導電型コラムＰＣ１〜ＰＣ４及びＮ導電型コラムＮＣ１〜ＮＣ５を有し、単結晶シリコンにて形成されたコラム層１０ａを備える。また、ダイオード１ａは、例えばアルミニウム（Ａｌ）などの金属材料にて略直方体状に形成される（第４）電極Ｅ４１及びＥ４２を備える。電極Ｅ４１は、Ｎ導電型コラムＮＣ１の表面Ｓ１上に形成されており、このＮ導電型コラムＮＣ１と電気的に接続されている。同様に、電極Ｅ４２は、Ｎ導電型コラムＮＣ５の表面Ｓ１上に形成されており、このＮ導電型コラムＮＣ５と電気的に接続されている。

このように構成されたダイオード１ａにおいて、電極Ｅ４１及びＥ４２間に所定の電位差をもって電圧が印加されるとき、このとき、電極Ｅ４１及びＥ４２間には、「電極Ｅ４１→Ｎ導電型コラムＮＣ１→Ｐ導電型コラムＰＣ１→Ｎ導電型コラムＮＣ２→Ｐ導電型コラムＰＣ２→Ｎ導電型コラムＮＣ３→Ｐ導電型コラムＰＣ３→Ｎ導電型コラムＮＣ４→Ｐ導電型コラムＰＣ４→Ｎ導電型コラムＮＣ５→電極Ｅ４２」といった経路、あるいは逆に、「電極Ｅ４２→Ｎ導電型コラムＮＣ５→Ｐ導電型コラムＰＣ４→Ｎ導電型コラムＮＣ４→Ｐ導電型コラムＰＣ３→Ｎ導電型コラムＮＣ３→Ｐ導電型コラムＰＣ２→Ｎ導電型コラムＮＣ２→Ｐ導電型コラムＰＣ１→Ｎ導電型コラムＮＣ１→電極Ｅ４１」といった経路にて電流が流れるようになる。すなわち、電極Ｅ４１及びＥ４２間に所定の電位差が生じるとき、コラム層１０ａを介して所定方向に電流が流れるツェナーダイオードとして機能することになる。

上記実施の形態（変形例を含む）では、コラム構造を採用したため、コラム層と当該コラム層以外の導電性を有する拡散層との電気的な絶縁を特別に図らなくともそもそも絶縁された構造となり、簡素な構造にてダイオード１及び１ａを実現することが可能であった。しかしながら、ダイオード１及び１ａとしてはこうした構造に限らず、コラム層１０及び１０ａの裏面Ｓ２に例えば酸化膜などの絶縁膜を所定膜厚にて形成することとしてもよい。これにより、コラム層と当該コラム層以外の導電性を有する拡散層とを電気的に絶縁することが確実にできるようになる。

（第１の実施の形態）
次に、本発明に係るダイオードの製造方法の第１の実施の形態について、図３を参照しつつ説明する。なお、本実施の形態では、先の図１に示したダイオード１を製造する方法として具体化されている。本実施の形態の製造方法は、基本的に、上記コラム層１０を形成するコラム層形成工程と、上記電極Ｅ１〜Ｅ３３を形成する電極形成工程とを備えており、図３（ａ）〜（ｄ）は、そうしたコラム層形成工程を構成する各ステップにおける側面構造を示す側面断面図であり、図３（ｅ）は、電極形成工程における側面構造を示す側面断面図である。

はじめに、図３（ａ）〜（ｄ）を参照しつつコラム形成工程について説明する。図３（ａ）に示すように、ダイオード１を製造するに際しては、まず、準備ステップとして、例えば予め高濃度のＰ導電型に設定された、単結晶シリコンから構成されるシリコンウエハ１００を準備する。

シリコンウエハ１００を準備すると、次に、深溝加工ステップを実行する。深溝加工ステップにおいては、図３（ｂ）に示すように、例えば公知のドライエッチング等を通じて、シリコンウエハ１００の表面Ｓ１から裏面Ｓ２に向けて、該シリコンウエハ１００を貫通しない所定の深さの溝を例えば「８本」形成する。こうして形成された溝Ｄ１１〜Ｄ１８は、図３（ｂ）に示すように、シリコンウエハ１００の表面Ｓ１においてそれぞれ開口し、各底面は雰囲気に露出する。なお、溝Ｄ１１〜Ｄ１８は、その各底面が各開口部と平面視略同一の矩形状に形成され、溝Ｄ１１〜Ｄ１８は略直方体状の深溝となる。また、本実施の形態では溝を例えば「８本」形成することとしたが、本数については「８本」に限らず任意である。

溝Ｄ１１〜Ｄ１８を形成すると、次に、エピタキシャル層形成ステップを実行する。エピタキシャル層形成ステップにおいては、図３（ｃ）に示すように、例えば公知のエピタキシ法を通じて、溝Ｄ１１〜Ｄ１８の底面を含むシリコンウエハ１００の表面Ｓ１にエピタキシャル層１１０を高濃度のＮ導電型にて堆積形成する。通常、エピタキシ法にて堆積形成されるエピタキシャル層は、堆積形成される箇所の結晶構造を引き継ぐ。そのため、堆積形成されたエピタキシャル層１１０は、シリコンウエハ１００の結晶構造と同一の単結晶構造を有するシリコンにて堆積形成されることになる。なお、エピタキシャル層形成ステップでは、溝Ｄ１１〜Ｄ１８の底面を含むシリコンウエハ１００の表面Ｓ１の全面に対してシリコン原子を一律に堆積させ、堆積させる時間を管理することによってそうした堆積量（すなわり層厚）を制御する。そのため、形成箇所の凹凸に起因して、エピタキシャル層１１０の上表面には凹凸が形成されるはずである。しかしながら、図３（ｃ）においては、図示の便宜上、エピタキシャル層１１０の上表面を平坦面としている。

エピタキシャル層１１０を形成すると、次に、第１除去ステップを実行する。第１除去ステップにおいては、図３（ｄ）に示すように、例えば研磨布を用いた機械研磨等を通じて、シリコンウエハ１００の表面Ｓ１が露出するように、エピタキシャル層１１０の上表面側から該エピタキシャル層１１０を研磨する。なお、研磨布を用いた機械研磨については公知であるため、ここでの詳しい説明を割愛する。また、第１除去ステップにおいては、機械研磨を採用してエピタキシャル層１１０を除去することとしたが、機械研磨に限らず、いわゆるＣＭＰ（化学的機械的研磨）等を採用してエピタキシャル層１１０を除去することとしてもよい。要は、シリコンウエハ１００の表面Ｓ１が露出するようにエピタキシャル層１１０を除去することができれば、その除去方法については任意である。

第１除去ステップを実行すると、次に、第２除去ステップを実行する。第２除去ステップにおいても、先の第１除去ステップと同様に、例えば研磨布を用いた機械研磨等を通じて、溝Ｄ１１〜Ｄ１８に堆積形成されたエピタキシャル層１１０の裏面Ｓ３が露出するまでシリコンウエハ１００の裏面Ｓ２側から該シリコンウエハ１００を研磨する。なお、既述したように、研磨布を用いた機械研磨については公知であるため、ここでの詳しい説明を割愛する。また、第２除去ステップにおいては、機械研磨を採用してシリコンウエハ１００を除去することとしたが、機械研磨に限らず、いわゆるＣＭＰ（化学的機械的研磨）等を採用してシリコンウエハ１００を除去することとしてもよい。要は、溝Ｄ１１〜Ｄ１８に堆積形成されたエピタキシャル層１１０の裏面Ｓ３が露出するようにシリコンウエハ１００を除去することができれば、その除去方法については任意である。

こうして第１除去ステップ及び第２除去ステップを終えると、次に、電極形成工程を実行する。電極形成工程では、図３（ｅ）に示すように、例えば公知のＣＶＤ（化学気相成長）やエッチング等を通じて、コラム層１０の表面Ｓ１の所定位置に電極を例えば「９個」形成する。なお、こうした電極の数については「９個」に限らず、コラム数に応じて任意である。また、こうした電極を形成する位置や機能等については既述しているため、ここでの重複する説明を割愛する。このようにして電極を形成すると、先の図１に示すダイオード１が製造されることになる。

以上説明したダイオードの製造方法によれば、先の図１に示したダイオード１を製造することができるようになる。なお、この製法を通じて製造されたダイオード１についての作用効果は既述しているため、ここでの重複する記載を割愛する。

上記実施の形態では、先の図１に示した順方向ダイオードであるダイオード１を製造していたが、製造することのできるダイオードは順方向ダイオードに限らない。本実施の形態によれば、順方向ダイオードだけでなく、先の図２に示したツェナーダイオードであるダイオード１ａを同様に製造することもできる。

また、上記実施の形態（変形例を含む）では、先の図１に示す順方向ダイオードであるダイオード１あるいは先の図２に示すツェナーダイオードであるダイオード１ａを製造することとしたが、これに限らない。コラム層１０あるいは１０ａの裏面Ｓ２に例えば酸化膜などの絶縁膜を所定膜厚にて形成する絶縁膜形成ステップをさらに備えたコラム層形成工程としてもよい。これにより、コラム層と当該コラム層以外の導電性を有する拡散層とが確実に電気的に絶縁されたダイオードを製造することができるようになる。

（第２の実施の形態）
次に、本発明に係るダイオードの製造方法の第２の実施の形態について、図４、図５及び図１０を参照しつつ説明する。なお、図４（ａ）〜（ｄ）並びに図５（ａ）及び（ｂ）は、コラム層形成工程を構成する各ステップにおける側面構造を示す側面断面図であり、図５（ｃ）は、電極形成工程における側面構造を示す側面断面図である。これら図４及び図５に示されるように、本実施の形態も、先の第１の実施の形態の製造方法に準じた製造方法となっている。そのため、以下、重複する説明についてを割愛する。

本実施の形態では、ダイオード１を製造するにあたり、まず、図４（ａ）に示すように、準備ステップ（先の図３（ａ）参照）を実行し、次に、図４（ｂ）に示すように、第１酸化膜形成ステップを実行する。詳しくは、第１酸化膜形成ステップでは、例えばＣＶＤ（化学気相成長）を通じて、シリコンウエハ１００の裏面Ｓ２全面に所定の膜厚にてシリコン酸化膜（ＳｉＯ２）１２０を形成する。なお、こうした第１酸化膜形成ステップでは、シリコン酸化膜１２０を形成するにあたり例えばＣＶＤを採用したが、これに限らず、他に例えば熱酸化等を採用することとしてもよい。要は、シリコンウエハ１００の裏面Ｓ２全面に所定の膜厚にて絶縁膜を形成することができれば、その形成方法については任意である。

シリコン酸化膜１２０を形成すると、次に、深溝加工ステップを実行する。深溝加工ステップでは、図４（ｃ）に示すように、例えば公知のドライエッチング等を通じて、シリコンウエハ１００を貫通してシリコン酸化膜１２０の表面Ｓ４を露出させる溝Ｄ２１〜Ｄ２８を形成する。なお、こうした深溝加工ステップでは、溝Ｄ２１〜Ｄ２８を形成するにあたり例えばドライエッチング等を採用したが、これに限らない。要は、シリコンウエハ１００を貫通してシリコン酸化膜１２０の表面Ｓ４を露出させる溝を形成することができれば、その形成方法については任意である。

溝Ｄ２１〜Ｄ２８を形成すると、次に、エピタキシャル層形成ステップを実行する。エピタキシャル層形成ステップにおいては、図４（ｄ）に示すように、例えば公知のエピタキシ法を通じて、溝Ｄ２１〜Ｄ２８の底面を含むシリコンウエハ１００の表面Ｓ１にエピタキシャル層１１０を高濃度のＮ導電型にて堆積形成する。

エピタキシャル層１１０を形成すると、次に、第３除去ステップを実行する。第３除去ステップにおいては、図５（ａ）に示すように、例えば研磨布を用いた機械研磨等を通じて、シリコンウエハ１００の表面Ｓ１が露出するように、エピタキシャル層１１０の上表面側から該エピタキシャル層１１０を研磨する。なお、この第３除去ステップについては、上記第１除去ステップ（図３（ｄ）参照）に準じているため、ここでの重複する説明を割愛する。

第３除去ステップを実行すると、次に、第４除去ステップを実行する。第４除去ステップにおいては、図５（ｂ）に示すように、例えばエッチング等を通じて、シリコンウエハ１００の裏面Ｓ２側に形成されたシリコン酸化膜１２０を除去する。なお、エッチングについては公知であるため、ここでの詳しい説明を割愛する。また、第４除去ステップにおいては、エッチングを採用してシリコン酸化膜１２０を除去することとしたが、エッチングに限らない。他に例えば、図５（ｂ）に対応する図として図１０（ａ）に示すように、第４除去ステップとして、シリコン酸化膜１２０の表面Ｓ４側に水素イオンを注入して水素注入層１００ｄを形成した後、所定の熱処理にて、シリコン酸化膜１２０と共々、水素注入層１００ｄをシリコンウエハ１００から剥離させる、いわゆるスマートカット法等を採用して、シリコン酸化膜１２０を除去することとしてもよい。シリコン酸化膜１２０の厚さによっては、エッチングにてシリコン酸化膜１２０を除去するよりも、スマートカット法にてシリコン酸化膜１２０を除去する方が第４除去ステップを実行する時間を短縮することができるようになり、ダイオードの製造効率の向上を図ることができるようになる。要は、シリコンウエハ１００の裏面Ｓ２が露出するようにシリコン酸化膜１２０を除去することができれば、その除去方法については任意である。

こうして第４除去ステップを終えると、次に、電極形成工程を実行する。電極形成工程では、図５（ｃ）に示すように、例えば公知のＣＶＤ（化学気相成長）やエッチング等を通じて、コラム層１０の表面Ｓ１の所定位置に電極を例えば「９個」形成する。なお、この電極形成工程については、上記電極形成工程（図３（ｅ）参照）に準じているため、ここでの重複する説明を割愛する。

また、本実施の形態のダイオードの製造方法によれば、第１酸化膜形成ステップによって、通常厚さが均一であるシリコンウエハ１００の裏面Ｓ２に所定の膜厚にてシリコン酸化膜１２０を予め形成しておき、深溝加工ステップによって、シリコンウエハ１００を貫通してシリコン酸化膜１２０を露出させる溝を形成する。そのため、深溝加工ステップにおける溝加工の終点が一定となるため、溝の深さを均一にすることができるようになる。換言すれば、Ｐ導電型コラム及びＮ導電型コラムを同一の高さにて形成することができるようになり、ひいては、ダイオードの特性に係る製造上のばらつきをより低減することができるようになる。

また、上記実施の形態（変形例を含む）では、先の図１に示す順方向ダイオードであるダイオード１あるいは先の図２に示すツェナーダイオードであるダイオード１ａを製造することとしたが、これに限らない。シリコンウエハ１００の裏面Ｓ２に例えば酸化膜などの絶縁膜を所定膜厚にて形成する絶縁膜形成ステップをさらに備えたコラム層形成工程としてもよい。あるいは、コラム層形成工程の第４除去ステップを割愛することとしてもよい。これにより、シリコンウエハ１００（すなわちコラム層１０あるいは１０ａ）の裏面Ｓ２にシリコン酸化膜１２０等の絶縁膜が所定膜厚にて形成された順方向ダイオードあるいはツェナーダイオードを形成することができるようになる。ちなみに、こうしたダイオードでは、コラム層は当該コラム層以外の導電性を有する拡散層と確実に電気的に絶縁されている。

（第３の実施の形態）
次に、本発明に係るダイオードの製造方法の第３の実施の形態について、図６及び図７並びに図１０を参照しつつ説明する。なお、図６（ａ）〜（ｃ）並びに図７（ａ）及び（ｃ）は、コラム層形成工程を構成する各ステップにおける側面構造を示す側面断面図であり、図７（ｃ）は、電極形成工程における側面構造を示す側面断面図である。これら図６及び図７に示されるように、本実施の形態も、先の第２の実施の形態の製造方法に準じた製造方法となっている。そのため、以下、重複する説明についてを割愛する。

本実施の形態では、ダイオード１を製造するにあたり、まず、図６（ａ）に示すように、準備ステップとして、例えば予め高濃度のＰ導電型に設定された、単結晶シリコンから構成される半導体層１０１ａと支持層１０１ｃとの間に埋め込み酸化膜１０１ｂを有するＳＯＩウエハ１０１を準備する。

ＳＯＩウエハ１０１を準備すると、次に、深溝加工ステップを実行する。深溝加工ステップにおいては、図６（ｂ）に示すように、例えば公知のドライエッチング等を通じて、ＳＯＩウエハ１０１の半導体層１０１ａを貫通して埋め込み酸化膜１０１ｂの表面Ｓ４１を露出させる溝を例えば「８本」形成する。こうして形成された溝Ｄ３１〜Ｄ３８は、図６（ｂ）に示すように、ＳＯＩウエハ１０１の表面Ｓ１１においてそれぞれ開口し、各底面は雰囲気に露出する。なお、溝Ｄ３１〜Ｄ３８は、その各底面が各開口部と平面視略同一の矩形状に形成され、溝Ｄ３１〜Ｄ３８は略直方体状の深溝となる。また、本実施の形態では溝を例えば「８本」形成することとしたが、本数については「８本」に限らず任意である。さらに、こうした深溝加工ステップでは、溝Ｄ３１〜Ｄ３８を形成するにあたり例えばドライエッチング等を採用したが、これに限らない。要は、ＳＯＩウエハ１０１の半導体層１０１ａを貫通して埋め込み酸化膜１０１ｂの表面Ｓ４１を露出させる溝を形成することができれば、その形成方法については任意である。

溝Ｄ３１〜Ｄ３８を形成すると、次に、エピタキシャル層形成ステップを実行する。エピタキシャル層形成ステップにおいては、図６（ｃ）に示すように、例えば公知のエピタキシ法を通じて、溝Ｄ３１〜Ｄ３８の底面を含むＳＯＩウエハ１０１の表面Ｓ１１にエピタキシャル層１１０を高濃度のＮ導電型にて堆積形成する。

エピタキシャル層１１０を形成すると、次に、第５除去ステップを実行する。第５除去ステップにおいては、図７（ａ）に示すように、例えば研磨布を用いた機械研磨等を通じて、ＳＯＩウエハ１０１の表面Ｓ１１が露出するように、エピタキシャル層１１０の上表面側から該エピタキシャル層１１０を研磨する。なお、この第５除去ステップについては、上記第１及び第３除去ステップ（図３（ｄ）及び図５（ａ）参照）に準じているため、ここでの重複する説明を割愛する。

第５除去ステップを実行すると、次に、第６除去ステップを実行する。第６除去ステップにおいては、図７（ｂ）に示すように、例えばエッチング等を通じて、支持層１０１ｃ及び埋め込み酸化膜１０１ｂを除去する。なお、エッチングについては公知であるため、ここでの詳しい説明を割愛する。

また、第６除去ステップにおいては、エッチングを採用して支持層１０１ｃ及び埋め込み酸化膜１０１ｂを除去することとしたが、エッチングに限らない。他に例えば、図７（ｂ）に対応する図として図１０（ｂ）に示すように、第６除去ステップとして、埋め込み酸化膜１０１ｂの表面Ｓ４１側に水素イオンを注入して水素注入層１０１ｄを形成した後、所定の熱処理にて、支持層１０１ｃ及び埋め込み酸化膜１０１ｂと共々、水素注入層１０１ｄを半導体層１０１ａから剥離させる、いわゆるスマートカット法等を採用して、支持層１０１ｃ及び埋め込み酸化膜１０１ｂを除去することとしてもよい。支持層１０１ｃ及び埋め込み酸化膜１０１ｂの厚さによっては、エッチングにてこれら支持層１０１ｃ及び埋め込み酸化膜１０１ｂを除去するよりも、スマートカット法にて支持層１０１ｃ及び埋め込み酸化膜１０１ｂを除去する方が第６除去ステップを実行する時間を短縮することができるようになり、ダイオードの製造効率の向上を図ることができるようになる。要は、ＳＯＩウエハ１０１の裏面Ｓ２１が露出するように支持層１０１ｃ及び埋め込み酸化膜１０１ｂを除去することができれば、その除去方法については任意である。

こうして第４除去ステップを終えると、次に、電極形成工程を実行する。電極形成工程では、図７（ｃ）に示すように、例えば公知のＣＶＤ（化学気相成長）やエッチング等を通じて、半導体層１０１ａ（コラム層）の表面Ｓ１１の所定位置に電極を例えば「９個」形成する。なお、この電極形成工程については、上記電極形成工程（図３（ｅ）及び図５（ｃ）参照）に準じているため、ここでの重複する説明を割愛する。

また、本実施の形態のダイオードの製造方法によれば、準備ステップによって準備されたＳＯＩウエハ１０１は、通常厚さが均一の半導体層１０１ａ、埋め込み酸化膜１０１ｂ及び支持層１０１ｃを有しており、深溝加工ステップによって、ＳＯＩウエハ１０１の半導体層１０１ａを貫通して埋め込み酸化膜１０１ｂを露出させる溝を形成する。そのため、溝加工ステップにおける溝加工の終点が一定となるため、形成された溝Ｄ３１〜Ｄ３８の深さを均一にすることができるようになる。換言すれば、Ｐ導電型コラム及びＮ導電型コラムを同一の高さにて形成することができるようになり、ひいては、ダイオードの特性に係る製造上のばらつきをより低減することができるようになる。

また、上記実施の形態（変形例を含む）では、先の図１に示す順方向ダイオードであるダイオード１あるいは先の図２に示すツェナーダイオードであるダイオード１ａを製造することとしたが、これに限らない。ＳＯＩウエハ１０１の半導体層１０１ａの裏面Ｓ２１に例えば酸化膜などの絶縁膜を所定膜厚にて形成する絶縁膜形成ステップをさらに備えたコラム層形成工程としてもよい。あるいは、コラム層形成工程の第６除去ステップにおいて、支持層１０１ｃのみを除去して埋め込み酸化膜１０１ｂを除去せず残すこととしてもよい。またあるいは、そもそも、コラム層形成工程の第６除去ステップを割愛することとしてもよい。これにより、ＳＯＩウエハ１０１の半導体層１０１ａ（すなわちコラム層１０あるいは１０ａ）の裏面Ｓ２１に埋め込み酸化膜１０１ｂ等の絶縁膜が所定膜厚にて形成された順方向ダイオードあるいはツェナーダイオードを形成することができるようになる。ちなみに、こうしたダイオードでは、コラム層は当該コラム層以外の導電性を有する拡散層と確実に電気的に絶縁されている。

（第４の実施の形態）
次に、本発明に係るダイオードの製造方法の第４の実施の形態について、図８〜図１０を参照しつつ説明する。なお、図８（ａ）〜（ｄ）並びに図９（ａ）及び（ｂ）は、コラム層形成工程を構成する各ステップにおける側面構造を示す側面断面図であり、図９（ｃ）は、電極形成工程における側面構造を示す側面断面図である。これら図８及び図９に示されるように、本実施の形態も、先の第１〜第３の実施の形態の製造方法に準じた製造方法となっている。そのため、以下、重複する説明についてを割愛する。

本実施の形態では、ダイオード１を製造するにあたり、まず、図８（ａ）に示すように、準備ステップとして、例えば単結晶シリコンにて形成されるシリコンウエハ１０２を準備する。

シリコンウエハ１０２を準備すると、次に、図８（ｂ）に示すように、第２酸化膜形成ステップを実行する。詳しくは、第２酸化膜形成ステップでは、例えばＣＶＤ（化学気相成長）を通じて、シリコンウエハ１０２の表面Ｓ１２全面に所定の膜厚にてシリコン酸化膜（第２酸化膜）１３０を形成する。なお、こうした第２酸化膜形成ステップでは、シリコン酸化膜１３０を形成するにあたり例えばＣＶＤを採用したが、これに限らず、他に例えば熱酸化等を採用することとしてもよい。要は、シリコンウエハ１０２の表面Ｓ１２全面に所定の膜厚にて絶縁膜を形成することができれば、その形成方法については任意である。

シリコン酸化膜１３０を形成すると、次に、第２エピタキシャル層形成ステップを実行する。エピタキシャル層形成ステップにおいては、図８（ｃ）に示すように、例えば公知のエピタキシ法を通じて、露出したシリコン酸化膜１３０の表面Ｓ５全面にエピタキシャル層１４０を多結晶シリコンにて所定の層厚だけ堆積形成する。

エピタキシャル層１４０を形成すると、次に、単結晶化ステップを実行する。単結晶化ステップにおいては、図８（ｄ）に示すように、エピタキシャル層１４０にレーザ光を照射して加熱することで多結晶シリコンを再結晶化して単結晶にする、いわゆるレーザアニール法を採用している。詳しくは、図示しないレーザ光照射手段によってエピタキシャル層１４０の上方からエピタキシャル層１４０に対しレーザ光を照射する。このレーザ光によってエピタキシャル層１４０が加熱され例えば「１０００度」を越えるような高温になると、シリコン原子が再配置（再結晶化）される。これにより、エピタキシャル層１４０を構成していたシリコンは、多結晶構造から単結晶構造に単結晶化される。なお、こうしたレーザアニール法については公知であるため、ここでのこれ以上の説明を割愛する。

エピタキシャル層１４０を構成するシリコンを単結晶化すると、次に、イオン注入ステップを実行する。イオン注入ステップにおいては、例えばイオン注入機（図示略）を使用してボロンなどのＰ型不純物あるいはリンなどのＮ型不純物をイオン化し、これらイオンを電界加速して第２エピタキシャル層１４０の所定位置に打ち込む。これにより、図９（ａ）に示すように、互いに当接しつつ交互に配置されるＰ導電型コラムＰＣ１〜ＰＣ９及びＮ導電型コラムＮＣ１〜ＮＣ８を有するコラム層がシリコンウエハ１０２に形成される。

イオン注入ステップを実行すると、次に、第７除去ステップを実行する。第７除去ステップにおいては、図９（ｂ）に示すように、例えばエッチング等を通じて、シリコンウエハ１０２及びシリコン酸化膜１３０を除去する。なお、エッチングについては公知であるため、ここでの詳しい説明を割愛する。

また、第７除去ステップにおいては、エッチングを採用してシリコンウエハ１０２及びシリコン酸化膜１３０を除去することとしたが、エッチングに限らない。他に例えば、図９（ｂ）に対応する図として図１０（ｃ）に示すように、第７除去ステップとして、シリコン酸化膜１３０の表面Ｓ５側に水素イオンを注入して水素注入層１４０ｄを形成した後、所定の熱処理にて、シリコンウエハ１０２及びシリコン酸化膜１３０と共々、水素注入層１４０ｄを剥離させる、いわゆるスマートカット法等を採用して、シリコンウエハ１０２及びシリコン酸化膜１３０を除去することとしてもよい。シリコンウエハ１０２及びシリコン酸化膜１３０の厚さによっては、エッチングにてこれらシリコンウエハ１０２及びシリコン酸化膜１３０を除去するよりも、スマートカット法にてシリコンウエハ１０２及びシリコン酸化膜１３０を除去する方が第７除去ステップを実行する時間を短縮することができるようになり、ダイオードの製造効率の向上を図ることができるようになる。要は、エピタキシャル層１４０の裏面が露出するようにシリコンウエハ１０２及びシリコン酸化膜１３０を除去することができれば、その除去方法については任意である。

こうして第７除去ステップを終えると、次に、電極形成工程を実行する。電極形成工程では、図９（ｃ）に示すように、例えば公知のＣＶＤ（化学気相成長）やエッチング等を通じて、エピタキシャル層１４０（コラム層）の表面Ｓ６の所定位置に電極を例えば「９個」形成する。なお、この電極形成工程については、上記電極形成工程に準じているため、ここでの重複する説明を割愛する。

また、本実施の形態のダイオードの製造方法によれば、準備ステップによって準備されたＳＯＩウエハ１０１は、通常厚さが均一の半導体層１０１ａ、埋め込み酸化膜１０１ｂ及び半導体層１０１ｃを有しており、深溝加工ステップによって、ＳＯＩウエハ１０１の半導体層１０１ａを貫通して埋め込み酸化膜１０１ｂを露出させる溝を形成する。そのため、溝加工ステップにおける溝加工の終点が一定となるため、形成された溝Ｄ３１〜Ｄ３８の深さを均一にすることができるようになる。換言すれば、Ｐ導電型コラム及びＮ導電型コラムを同一の高さにて形成することができるようになり、ひいては、ダイオードの特性に係る製造上のばらつきをより低減することができるようになる。

また、上記実施の形態（変形例を含む）では、先の図１に示す順方向ダイオードであるダイオード１あるいは先の図２に示すツェナーダイオードであるダイオード１ａを製造することとしたが、これに限らない。エピタキシャル層１４０の裏面Ｓ６２に例えば酸化膜などの絶縁膜を所定膜厚にて形成する絶縁膜形成ステップをさらに備えたコラム層形成工程としてもよい。あるいは、コラム層形成工程の第７除去ステップにおいて、シリコンウエハ１０２のみを除去してシリコン酸化膜１３０を除去せず残すこととしてもよい。またあるいは、そもそも、コラム層形成工程の第７除去ステップを割愛することとしてもよい。これにより、エピタキシャル層１４０（すなわちコラム層１０あるいは１０ａ）の裏面Ｓ６２にシリコン酸化膜１３０等の絶縁膜が所定膜厚にて形成された順方向ダイオードあるいはツェナーダイオードを形成することができるようになる。ちなみに、こうしたダイオードでは、コラム層は当該コラム層以外の導電性を有する拡散層と確実に電気的に絶縁されている。

（他の実施の形態）
上記ダイオード１及び１ａ（変形例を含む）並びに上記各実施の形態（変形例を含む）においては、Ｐ導電型をＮ導電型に、Ｎ導電型をＰ導電型に置き換えてもよい。

本発明に係るダイオードの一実施の形態について、（ａ）は平面構造を示す平面図。（ｂ）は側面構造を示す側面断面図。同実施の形態のダイオードの変形例について、（ａ）は平面構造を示す平面図。（ｂ）は側面構造を示す側面断面図。本発明に係るダイオードの製造方法の第１の実施の形態について、（ａ）〜（ｅ）は各ステップを側面方向から示す側面断面図。本発明に係るダイオードの製造方法の第２の実施の形態について、（ａ）〜（ｄ）は各ステップを側面方向から示す側面断面図。同第２の実施の形態について、（ａ）〜（ｃ）は、先の図４（ｄ）のステップに続けて実行される各ステップを側面方向から示す側面断面図。本発明に係るダイオードの製造方法の第３の実施の形態について、（ａ）〜（ｃ）は各ステップを側面方向から示す側面断面図。同第３の実施の形態について、（ａ）〜（ｃ）は、先の図６（ｃ）のステップに続けて実行される各ステップを側面方向から示す側面断面図。本発明に係るダイオードの製造方法の第４の実施の形態について、（ａ）〜（ｄ）は各ステップを側面方向から示す側面断面図。同第４の実施の形態について、（ａ）〜（ｃ）は、先の図８（ｄ）のステップに続けて実行される各ステップを側面方向から示す側面断面図。（ａ）は、第２の実施の形態の第４除去ステップの変形例を説明するための側面断面図。（ｂ）は、第３の実施の形態における第６除去ステップの変形例を説明するための側面断面図。（ｃ）は、第４の実施の形態における第７除去ステップの変形例を説明するための側面断面図。

符号の説明

１、１ａ…ダイオード、１０、１０ａ…コラム層、１００、１０２…シリコンウエハ、１０１…ＳＯＩウエハ、１０１ａ…半導体層、１０１ｂ…埋め込み酸化膜、１０１ｃ…支持層、１０１ｄ…水素注入層、１１０…エピタキシャル層、１２０…シリコン酸化膜（第１酸化膜）、１３０…シリコン酸化膜（第２酸化膜）、１４０…（第２）エピタキシャル層、１４０ｄ…水素注入層、ＰＣ１〜ＰＣ９…Ｐ導電型コラム、ＮＣ１〜ＮＣ８…Ｎ導電型コラム、Ｄ１１〜３８…溝、Ｅ１…（第１）電極、Ｅ２…（第２）電極、Ｅ３１〜Ｅ３３…（第３）電極、Ｅ４１、Ｅ４２…（第４）電極。

Claims

互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層と、前記コラム層の表面に少なくとも２つ形成される電極とを備え、これら電極間に所定の電位差が生じるとき、前記コラム層を介して所定方向に電流が流れるダイオードであって、
第１導電型コラム及び第２導電型コラムは、単結晶シリコンにて形成されているとともに、前記コラム層以外の導電性を有する拡散層と電気的に絶縁されていることを特徴とするダイオード。
前記コラム層は、該コラム層を構成する第１導電型コラム及び第２導電型コラムが単結晶シリコンウエハの一面から該一面と対向する他面まで貫通して構成されていることを特徴とする請求項１に記載のダイオード。
前記電極は、第１導電型コラム及び第２導電型コラムが露出する第１面に形成されており、
前記コラム層は、第１面と対向する第２面が絶縁膜にて覆われていることを特徴とする請求項１または２に記載のダイオード。
前記コラム層は、第１導電型コラム及び第２導電型コラムを１組としてこれらを少なくとも１組有しており、
前記電極は、前記コラム層を構成する第１導電型コラムのうち最も端に位置する第１導電型コラムに電気的に接続される第１電極と、前記コラム層を構成する第２導電型コラムのうち最も端に位置する第２導電型コラムに接続される第２電極とを備え、
第１電極及び第２電極間に所定の電位差が生じるとき、前記コラム層を介して第１電極及び第２電極間を所定方向に電流が流れる順方向ダイオードとして機能することを特徴とする請求項１〜３のいずれか一項に記載のダイオード。
前記コラム層は、第１導電型コラム及び第２導電型コラムを１組としてこれらを少なくとも２組有しており、
前記電極は、前記コラム層を構成する第１導電型コラムのうち最も端に位置する第１導電型コラムに電気的に接続される第１電極と、前記コラム層を構成する第２導電型コラムのうち最も端に位置する第２導電型コラムに接続される第２電極と、これら第１電極が形成された第１導電型コラム及び第２電極が形成された第２導電型コラムによって挟まれた第１導電型コラム及び第２導電型コラムの双方に電気的に接続される第３電極とを備え、
第１電極及び第２電極間に所定の電位差が生じるとき、前記コラム層及び第３電極を介して第１電極及び第２電極間を所定方向に電流が流れる順方向ダイオードとして機能することを特徴とする請求項１〜３のいずれか一項に記載のダイオード。
前記コラム層は、２個の同一の導電型のコラムと、これらコラムに挟まれた少なくとも１個の異なる導電型のコラムとを含む、少なくとも計３個のコラムを有しており、
前記電極は、前記同一の導電型のコラムにのみ電気的に接続される２個の第４電極からなり、
これら第４電極間に所定の電位が生じるとき、前記コラム層を介して第４電極間を所定方向に電流が流れるツェナーダイオードとして機能することを特徴とする請求項１〜３のいずれか一項に記載のダイオード。
互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向に電流を流すダイオードを製造する方法であって、
前記コラム層形成工程は、
単結晶シリコンにて形成された第１導電型のシリコンウエハを準備する準備ステップと、
前記シリコンウエハの一面から該一面と対向する他面に向けて前記シリコンウエハを貫通しない所定の深さの溝を形成する深溝加工ステップと、
前記溝の底面を含む前記シリコンウエハの一面に単結晶シリコンにて第２導電型のエピタキシャル層を堆積形成するエピタキシャル層形成ステップと、
前記シリコンウエハの一面が露出するように前記エピタキシャル層を除去する第１除去ステップと、
前記溝に堆積された前記エピタキシャル層が露出するように前記シリコンウエハの前記一面と対向する他面側を除去する第２除去ステップとを備えることを特徴とするダイオードの製造方法。
第１除去ステップは、前記シリコンウエハの一面が露出するまで前記エピタキシャル層を研磨することを特徴とする請求項７に記載のダイオードの製造方法。
第２除去ステップは、前記溝に堆積された前記エピタキシャル層が露出するまで前記シリコンウエハの他面側から該シリコンウエハを研磨することを特徴とする請求項７または８に記載のダイオードの製造方法。
互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向に電流を流すダイオードを製造する方法であって、
前記コラム層形成工程は、
単結晶シリコンにて形成された第１導電型のシリコンウエハを準備する準備ステップと、
前記シリコンウエハの一面と対向する他面に所定の膜厚にて第１酸化膜を形成する第１酸化膜形成ステップと、
前記シリコンウエハを貫通して第１酸化膜を露出させる溝を形成する深溝加工ステップと、
露出した第１酸化膜の一面を含む前記シリコンウエハの一面に単結晶シリコンにて第２導電型のエピタキシャル層を堆積形成するエピタキシャル層形成ステップと、
前記シリコンウエハの一面が露出するように前記エピタキシャル層を除去する第３除去ステップとを備えることを特徴とするダイオードの製造方法。
第３除去ステップは、前記シリコンウエハの一面が露出するまで前記エピタキシャル層を研磨することを特徴とする請求項１０に記載のダイオードの製造方法。
前記コラム層形成工程は、第１酸化膜を除去する第４除去ステップをさらに備えることを特徴とする請求項１０または１１に記載のダイオードの製造方法。
第４除去ステップは、第１酸化膜の一面側に水素イオンを注入して水素注入層を形成した後、所定の熱処理にて、第１酸化膜と共々前記水素注入層を前記シリコンウエハから剥離させるスマートカット法であることを特徴とする請求項１２に記載のダイオードの製造方法。
互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向に電流を流すダイオードを製造する方法であって、
前記コラム層形成工程は、
単結晶シリコンにて形成された第１導電型の半導体層と支持層との間に埋め込み酸化膜を有するＳＯＩウエハを準備する準備ステップと、
前記ＳＯＩウエハの前記半導体層を貫通して前記埋め込み酸化膜を露出させる溝を形成する深溝加工ステップと、
露出した埋め込み酸化膜の一面を含む前記ＳＯＩウエハの一面に単結晶シリコンにて第２導電型のエピタキシャル層を堆積形成するエピタキシャル層形成ステップと、
前記半導体層の一面が露出するように前記エピタキシャル層を除去する第５除去ステップとを備えることを特徴とするダイオードの製造方法。
第５除去ステップは、前記半導体層の一面が露出するまで前記エピタキシャル層を研磨することを特徴とする請求項１４に記載のダイオードの製造方法。
前記コラム層形成工程は、前記支持層を除去する第６除去ステップをさらに備えることを特徴とする請求項１４または１５に記載の半導体装置の製造方法。
第６除去ステップは、前記支持層だけでなく前記埋め込み酸化膜も除去するものであることを特徴とする請求項１６に記載の半導体装置の製造方法。
第６除去ステップは、埋め込み酸化膜の一面側に水素イオンを注入して水素注入層を形成した後、所定の熱処理にて、埋め込み酸化膜と共々前記水素注入層を前記ＳＯＩウエハから剥離させるスマートカット法であることを特徴とする請求項１７に記載のダイオードの製造方法。
互いに当接しつつ交互に配置される第１導電型コラム及び第２導電型コラムを有するコラム層を形成するコラム層形成工程と、前記コラム層の表面に少なくとも２つ電極を形成する電極形成工程とを備え、前記電極間に電位差が生じるとき、前記コラム層を介して所定方向にのみ電流を流すダイオードを製造する方法であって、
前記コラム層形成工程は、
シリコンウエハを準備する準備ステップと、
前記シリコンウエハの一面に所定の膜厚にて第２酸化膜を形成する第２酸化膜形成ステップと、
露出した第２酸化膜の一面に多結晶シリコンにて第２エピタキシャル層を堆積形成する第２エピタキシャル層形成ステップと、
第２エピタキシャル層にレーザ光を照射して加熱することで、多結晶シリコンを再結晶化して単結晶にする単結晶化ステップと、
単結晶化された第２エピタキシャル層に所定のイオンを注入することで、第２エピタキシャル層に第１導電型コラムと第２導電型コラムを構成するイオン注入ステップとを備えることを特徴とするダイオードの製造方法。
前記コラム層形成工程は、前記シリコンウエハを除去する第７除去ステップをさらに備えることを特徴とする請求項１９に記載の半導体装置の製造方法。
第７除去ステップは、前記シリコンウエハだけでなく第２酸化膜も除去するものであることを特徴とする請求項２０に記載の半導体装置の製造方法。
第７除去ステップは、第２酸化膜の一面側に水素イオンを注入して水素注入層を形成した後、所定の熱処理にて、第２酸化膜と共々前記水素注入層を前記コラム層から剥離させるスマートカット法であることを特徴とする請求項２０または２１に記載のダイオードの製造方法。