JP5600985B2 - 電力半導体装置の製造方法 - Google Patents

Description

本発明は、アルミニウムを含むコレクタ電極を備えた電力半導体装置およびその製造方法に関する。

高耐圧ＩＧＢＴなどの電力半導体装置ではエピタキシャルウエハに替えてＦＺ法で製造されたＳｉウエハ（ＦＺウエハ）が使用されてきた。近年、コスト削減などの目的から、耐圧クラスが１０００Ｖ程度の耐圧が低いＩＧＢＴにおいてもＦＺウエハが基板として使用されている。

耐圧クラスが低いＩＧＢＴでは、無駄な抵抗成分を減らすために、表面構造（ＭＯＳＦＥＴ構造）が形成された基板の裏面を研削する。裏面研削はたとえば基板の厚さが１００μｍないし１７０μｍ程度となるまで行われる。そして、基板裏面にはボロン注入およびレーザーアニールが施されてコレクタ層が形成される。レーザーアニールによりコレクタ層に自然酸化膜が生じるが、この自然酸化膜はエッチング処理により除去される。その後、コレクタ層と接するようにアルミニウムを含む金属のコレクタ電極が形成される。

このように、裏面研削により基板を薄くした場合は、基板割れを回避するためにレーザーアニールによりコレクタ層の不純物を活性化する。高温アニールにより不純物を活性化する場合と比較して、レーザーアニールを用いると不純物の活性化率を高くできることが知られている。よって、高温アニールを行う場合と比較して少ない不純物注入量で高いキャリア濃度とすることが可能になる。

従来の電力半導体装置の構成および製造方法についてはたとえば特許文献１または特許文献２に記載がある。

特開２００７−０３６２１１号公報 特開２００１−３３２７２９号公報

アルミニウムを含むコレクタ電極がコレクタ層と接していると、コレクタ電極のアルミニウムがコレクタ層へ拡散することがある。この場合、コレクタ層へ拡散したアルミニウムはコレクタ層中でＰ型の不純物となるため、コレクタ層のキャリア濃度の制御ができなくなる問題が生ずる。

特に、レーザーアニールを行う場合は不純物の活性化率が高いため、コレクタ層へのボロン注入量は少ない。そのため、アルミニウムの拡散によりコレクタ層のキャリア濃度が大きく変化してしまう問題があった。その結果、電気特性の中でも特に重要である電力半導体装置のオン電圧(以後、Ｖ_{ＣＥ(ｓａｔ)}という)がばらつく問題があった。

本発明は、上述のような課題を解決するためになされたもので、コレクタ電極に含まれるアルミニウムがコレクタ層へ拡散することを防止でき、かつ安定した電気特性を有する電力半導体装置およびその製造方法を提供することを目的とする。

本発明の電力半導体装置の製造方法は、基板の表面にエミッタおよびゲートを形成する工程と、該基板の裏面にボロン注入とレーザーアニールによりコレクタ層を形成する工程と、該コレクタ層の自然酸化膜を除去する工程と、該自然酸化膜を除去した後に過水処理により該コレクタ層の該基板と接する面と反対の面に化学酸化膜を形成する工程と、該化学酸化膜の該コレクタ層と接する面と反対の面に、アルミニウムを含むコレクタ電極を形成する工程と、を備えたことを特徴とする。

本発明によれば、コレクタ電極に含まれるアルミニウムがコレクタ層へ拡散することを防止でき、かつ安定した電気特性を有する電力半導体装置を製造できる。

本発明の実施の形態１にかかる電力半導体装置を示す部分断面図である。 本発明の実施の形態１にかかる電力半導体装置の製造方法を説明するフローチャートである。 本発明の実施の形態１にかかる製造方法によりコレクタ層が形成された後の部分断面図である。 本発明の実施の形態１にかかる製造方法により化学酸化膜が形成された後の部分断面図である。 化学酸化膜が形成されていない電力半導体装置のＶ_{ＣＥ(ｓａｔ)}のばらつきを示すヒストグラムである。 本発明の実施の形態１にかかる電力半導体装置のＶ_{ＣＥ(ｓａｔ)}のばらつきを示すヒストグラムである。 本発明の実施の形態２にかかる電力半導体装置の部分断面図である。 本発明の実施の形態２にかかる電力半導体装置の製造方法を説明するフローチャートである。 本発明の実施の形態２にかかる製造方法によりＮ＋層が形成された後の部分断面図である。 本発明の実施の形態２にかかる製造方法によりコレクタ層が形成された後の部分断面図である。 本発明の実施の形態２にかかる製造方法により化学酸化膜が形成された後の部分断面図である。

実施の形態１．
図１ないし図４を参照して本発明の実施の形態１を説明する。なお、同一または対応する構成要素には同一の符号を付して説明の繰り返しを省略する場合がある。実施の形態２についての説明においても同様である。

図１は本発明の実施の形態１にかかる電力半導体装置を示す部分断面図である。電力半導体装置１０はたとえばＮｏｎ−Ｐｕｎｃｈ−Ｔｈｒｏｕｇｈ(ＮＰＴ)型のＩＧＢＴである。基板１２は伝導度変調の起こる部分でたとえばＮ⁻層である。基板１２の表面側には表面構造が形成され、裏面側には裏面構造が形成されている。まず表面構造について説明する。ベース層１４に挟まれる位置にゲート１６が形成されている。ゲート１６はたとえばポリシリコンで形成される。ゲート１６はゲート酸化膜１８を介してエミッタ２０と隣接している。ゲート１６上には絶縁膜２２が形成されている。エミッタ２０上にはエミッタ電極２４が形成されている。エミッタ電極２４はたとえばＡｌＳｉ膜で構成することができる。上述の表面構造は周知のＭＯＳＦＥＴ構造である。

次に、裏面構造について説明する。基板１２の裏面にはコレクタ層２６が形成されている。コレクタ層２６は基板１２にボロンを注入することで形成された部分である。コレクタ層２６のボロン濃度はたとえば１×１０^１６ｃｍ^−３ないし１×１０^１７ｃｍ^−３のいずれかである。コレクタ層２６の基板１２と接する面と反対の面には化学酸化膜２８が形成されている。化学酸化膜２８は平坦性の高い酸化膜であり、化学的処理で形成される。化学酸化膜２８の膜厚はたとえば１ｎｍである。化学酸化膜２８のコレクタ層２６と接する面と反対の面には、アルミニウムを含むコレクタ電極３０が形成されている。コレクタ電極３０はＡｌＳｉ層３２とＴｉ／Ｎｉ／Ａｕ層３４を備える。このように、本発明の実施の形態１の電力半導体装置１０には、コレクタ層２６とＡｌＳｉ層３２の間に薄くて平坦な化学酸化膜２８が形成されている。

図２は本発明の実施の形態１にかかる電力半導体装置１０の製造方法を説明するフローチャートである。以後、図２に沿って電力半導体装置１０の製造方法を説明する。まず、裏面が研削され、かつ表面構造が形成されたＩＧＢＴウエハが準備される（ステップ４０）。

次に、ステップ４１ではコレクタ層２６が形成される。図３は、本発明の実施の形態１にかかる製造方法によりコレクタ層２６が形成された後の部分断面図である。コレクタ層２６は基板１２の裏面にボロン注入とレーザーアニールを施すことにより形成される。レーザーアニールは注入されたボロンを活性化するために行われる。前述のレーザーアニールによりコレクタ層２６には自然酸化膜５０が形成される。自然酸化膜５０は一定の膜厚ばらつきを有する。

次に、ステップ４２では自然酸化膜５０がフッ酸（ＨＦ）を用いたエッチング処理により除去される。

次に、ステップ４３ではコレクタ層２６に接した化学酸化膜が形成される。図４は本発明の実施の形態１にかかる製造方法により化学酸化膜２８が形成された後の部分断面図である。ステップ４３では具体的には、過水処理により、コレクタ層２６の基板１２と接する面と反対の面に化学酸化膜２８が形成される。ここで、過水処理とは、所望の膜厚の酸化膜を形成できる化学的な処理のことをいう。過水処理はたとえば硫酸（Ｈ_２ＳＯ_４）と過酸化水素（Ｈ_２Ｏ_２）との混合液を用いた硫酸過水処理で行うことができる。化学酸化膜２８は、コレクタ層２６のレーザーアニールによりコレクタ層２６に形成される自然酸化膜５０よりも平坦性が高い。なお、一般に化学酸化膜は自然酸化膜より薄く、その膜厚は約１ｎｍである。

上記の処理に続いて、ステップ４４では化学酸化膜２８のコレクタ層と接する面と反対の面に、ＡｌＳｉ層３２がスパッタや蒸着法により形成される。次いでステップ４５では、ＡｌＳｉ層３２に接するようにＴｉ／Ｎｉ／Ａｕ層３４が形成される。Ｔｉ／Ｎｉ／Ａｕ層３４のＴｉ層、Ｎｉ層、およびＡｕ層はそれぞれスパッタ法などにより形成される。Ｔｉ／Ｎｉ／Ａｕ層３４はＡｌＳｉ層３２側からＴｉ層、Ｎｉ層、Ａｕ層をその順に積層することで得られる積層構造を有している。ステップ４５を終えると図１に記載の構造を有する電力半導体装置１０が完成する。電力半導体装置１０の構成および製造方法は上述のとおりである。

本発明の実施の形態１にかかる電力半導体装置１０の構成によればＡｌＳｉ層３２に含まれるアルミニウムがコレクタ層２６に拡散するのを防止できる。すなわち、ＡｌＳｉ層３２に含まれるアルミニウムはコレクタ層２６の方向へ拡散するが、その大部分が化学酸化膜２８内に留まる。よってＡｌＳｉ層３２に含まれるアルミニウムがコレクタ層２６のＰ型ドーパントとなることを防止できる。これによりコレクタ層２６のキャリア濃度を所望の値に制御できるため、コレクタ層２６へのボロン注入量が少ない場合であってもＶ_{ＣＥ(ｓａｔ)}ばらつきなどの特性変動の問題を解消できる。

ここで、本発明の実施の形態１にかかる電力半導体装置１０がＶ_{ＣＥ(ｓａｔ)}のばらつきを低減することについて図５および図６を参照して説明する。図５は化学酸化膜２８が形成されていない電力半導体装置のＶ_{ＣＥ(ｓａｔ)}ばらつきを示すヒストグラムである。この場合はばらつきσが０．０４０である。一方、図６は本発明の実施の形態１にかかる電力半導体装置１０のＶ_{ＣＥ(ｓａｔ)}ばらつきを示すヒストグラムである。この場合はばらつきσが０．０２４である。このように、電力半導体装置１０の構成によればＶ_{ＣＥ(ｓａｔ)}ばらつきを低減できる。

一般に、大電流をスイッチングするためには複数のＩＧＢＴを並列接続する。本実施形態の電力半導体装置１０によればＶ_{ＣＥ(ｓａｔ)}のばらつきが低いため、そのような場合であっても並列接続されたＩＧＢＴ間の損失に偏りが生じるのを回避することができる。よってこの構造によれば電力半導体装置の信頼性を向上させることができる。

ところで、アルミニウムがコレクタ層へ拡散することを防止する方法の１つとして、レーザーアニール後に生じる自然酸化膜５０をエッチング処理せず、これを残したままＡｌＳｉ層３２を形成することも考えられる。しかしながら自然酸化膜５０の膜厚はウエハ面内でばらつくことが多い。自然酸化膜５０の膜厚がウエハ面内でばらついていると、やはり電力半導体装置のＶ_{ＣＥ(ｓａｔ)}などの特性がばらつくこととなる。よって、レーザーアニールにより生じる自然酸化膜５０では本発明の効果を得ることはできない。つまり、膜厚が均一な化学酸化膜２８を形成しなければ、個々の電力半導体装置については特性が狙いから外れることになる。また、複数の電力半導体装置については特性がばらつくこととなる。

コレクタ電極３０の構成はＡｌＳｉ層３２とＴｉ／Ｎｉ／Ａｕ層３４との組み合わせに限定されない。コレクタ電極３０にアルミニウムが含まれる限り本発明の効果を得ることができる。たとえば、ＡｌＳｉ層３２はＡｌ電極のみの層であってもよい。また、Ｔｉ／Ｎｉ／Ａｕ層３４はその中のＴｉ層をＭｏ層に替えてＭｏ／Ｎｉ／Ａｕ層としてもよい。その他、本発明の範囲を超えない限りにおいて様々な変形が可能である。

実施の形態２．
図７ないし図１１を参照して本発明の実施の形態２を説明する。図７は本発明の実施の形態２にかかる電力半導体装置６０の部分断面図である。電力半導体装置６０はたとえばＬｉｇｈｔ−Ｐｕｎｃｈ−Ｔｈｒｏｕｇｈ(ＬＰＴ)型のＩＧＢＴである。以後、本発明の実施の形態１との相違点を中心に説明する。基板１２とコレクタ層２６の間にバッファ層６２が形成されている。バッファ層６２にはレーザーアニールにより活性化されたリンがドープされている。

図８は本発明の実施の形態２にかかる電力半導体装置６０の製造方法を説明するフローチャートである。以後、図８に沿って電力半導体装置６０の製造方法を説明する。まず表面構造の形成と裏面研削が行われる（ステップ４０）。

次に、ステップ７０ではＮ^＋層６４が形成される。図９は本発明の実施の形態２にかかる製造方法によりＮ＋層が形成された後の部分断面図である。Ｎ^＋層６４にはリンがドープされ、さらにリンの活性化のためにレーザーアニールが施される。

次に、ステップ４１ではコレクタ層２６が形成される。図１０は本発明の実施の形態２にかかる製造方法によりコレクタ層が形成された後の部分断面図である。コレクタ層２６にはボロンがドープされている。またボロンの活性化のためにレーザーアニールが行われる。このレーザーアニールにより、コレクタ層２６に接する自然酸化膜５０が形成される。

次に、ステップ４２ではフッ酸を用いたエッチング処理により自然酸化膜５０が除去される。

次に、ステップ４３では過水処理により、制御された薄く均一な化学酸化膜２８が形成される。図１１は本発明の実施の形態２にかかる製造方法により化学酸化膜が形成された後の部分断面図である。次いで、ステップ４４では化学酸化膜２８に接するＡｌＳｉ層３２が形成される。次いで、ステップ４５ではＴｉ／Ｎｉ／Ａｕ層３４が形成される。以上の処理により図７に記載の電力半導体装置６０が完成する。

上述のように、Ｎ^＋層６４にボロンを注入してコレクタ層２６を形成する場合は、Ｎ⁻層にボロンを注入してコレクタ層を形成する場合に比してキャリア濃度の制御が困難になる。そのため、ＬＰＴ型のＩＧＢＴでは、アルミニウムがコレクタ層２６へ侵入すると大きな特性変動が生ずる。よって、化学酸化膜２８によるアルミニウムの拡散抑制は、電力半導体装置の特性維持および特性ばらつき改善に大きく寄与する。その他の効果は本発明の実施の形態１に記載の効果と同様である。また、少なくとも実施の形態１相当の変形も可能である。

１０ 電力半導体装置、 １２ 基板、 ２６ コレクタ層、 ２８ 化学酸化膜、 ３０ コレクタ電極、 ３２ ＡｌＳｉ層、 ３４ Ｔｉ／Ｎｉ／Ａｕ層

Claims (2)

1. 基板の表面にエミッタおよびゲートを形成する工程と、
   前記基板の裏面にボロン注入とレーザーアニールによりコレクタ層を形成する工程と、
   前記コレクタ層の自然酸化膜を除去する工程と、
   前記自然酸化膜を除去した後に過水処理により前記コレクタ層の前記基板と接する面と反対の面に化学酸化膜を形成する工程と、
   前記化学酸化膜の前記コレクタ層と接する面と反対の面に、アルミニウムを含むコレクタ電極を形成する工程と、を備えたことを特徴とする電力半導体装置の製造方法。
2. 前記コレクタ層のボロン濃度は１×１０^１６ｃｍ^−３ないし１×１０^１７ｃｍ^−３のいずれかであることを特徴とする請求項１に記載の電力半導体装置の製造方法。

Images