JP2006319079A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】大きなチップ面積でも高い耐圧良品率を確保できる半導体装置を提供する。
【解決手段】ｎ半導体基板１の外周部に耐圧構造部を構成するｐ分離拡散領域２を形成し、このｐ分離拡散領域２で囲まれた活性領域３内に逆阻止ＩＧＢＴのｐウェル領域４、ｎエミッタ領域５、ゲート絶縁膜６、ゲート電極７、層間絶縁膜８およびエミッタ電極９を形成する。半導体基板１の裏面にｐコレクタ領域１０とコレクタ電極１１を形成する。ｐ分離拡散領域２とｐコレクタ領域１０は接続しており、逆耐圧を保持する。半導体ウェハから半導体チップにするためのスクライブラインをｐ分離拡散領域２内に位置させ、このスクライブラインに沿って半導体チップ化される。６４ｍｍ² を超えるチップ面積で、半導体チップの一方の辺の長さを８ｍｍ以下とすることで、高い耐圧良品率を有する半導体装置とすることができる。
【選択図】 図１

Description

この発明は、分離拡散領域を有する逆阻止ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置に関する。詳しくは、半導体装置のチップサイズに関する。

図４は、従来のプレーナ型接合のＩＧＢＴの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図である。
ｎ半導体基板５１の外周部に耐圧構造部５２ａを形成し、この耐圧構造部５２ａで囲まれた活性領域５３内に逆阻止ＩＧＢＴのｐウェル領域５４、ｎエミッタ領域５５、ゲート絶縁膜５６、ゲート電極５７、層間絶縁膜５８およびエミッタ電極５９を形成する。半導体基板５１の裏面にｐコレクタ領域６０とコレクタ電極６１を形成する。半導体ウェハから半導体チップにするたのスクライブラインに沿って半導体チップ化される。スクライブラインで切断した箇所が半導体チップ２００の端部６２となる。
この従来のプレーナ型接合のＩＧＢＴは、一方向（順方向）の耐圧の信頼性さえ確保できれば問題はなかった。これに対し、最近、半導体電力変換装置において、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換などで、直接リンク形変換回路のマトリックスコンバータ用途が用いられるようになってきた。このマトリックスコンバータは双方向スイッチング素子が必要であり、その双方向スイッチング素子の逆耐圧を確保するため直列接続のダイオードが必要である。

そのような双方向スイッチング素子として、逆並列接続させた２個の逆阻止ＩＧＢＴで構成したものが知られており、逆阻止ＩＧＢＴを用いると、直列接続するダイオードを不要とすることができる。そのため、回路の小型化、軽量化、高効率化、高速応答化および低コスト化が可能であり、注目されている。
図５は、従来の分離拡散領域を有する逆阻止ＩＧＢＴの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図である。
ｎ半導体基板７１の外周部に耐圧構造部を構成するｐ分離拡散領域７２を形成し、このｐ分離拡散領域７２で囲まれた活性領域７３（耐圧構造部の一部を含む）内に逆阻止ＩＧＢＴのｐウェル領域７４、ｎエミッタ領域７５、ゲート絶縁膜７６、ゲート電極７７、層間絶縁膜７８およびエミッタ電極７９を形成する。半導体基板７１の裏面にｐコレクタ領域８０とコレクタ電極８１を形成する。ｐ分離拡散領域７２とｐコレクタ領域８０は接続しており、逆耐圧を保持する。半導体ウェハから半導体チップ３００にするためのスクライブラインをｐ分離拡散領域７２内に位置させ、このスクライブラインに沿って半導体チップ化される。スクライブラインで切断した箇所が半導体チップ３００の端部８２となる。ここで、半導体チップ３００とは前記の拡散領域と前記の電極などを形成した半導体ウェハをスクライブラインで切断してチップ化したものをいう。

図６は、図５の半導体装置の製造方法を示す工程図であり、同図（ａ）から同図（ｃ）は工程順に示す要部製造工程断面図である。
５００μｍ程度の厚さの正方形の半導体基板７１ａの表面側の外周部と裏面側にボロンを酸化雰囲気中で５０時間程度の長時間の熱拡散して、表面側の外周部に拡散深さの深いｐ分離拡散領域７２および裏面側に拡散深さの深いｐ型の不純物領域８３を形成する。その後、活性領域７３内に図５（ｂ）で示したｐウェル領域７４、ｎエミッタ領域７５、ゲート絶縁膜７６、ゲート電極７７、層間絶縁膜７８およびエミッタ電極７９を形成する（同図（ａ））。
つぎに、５００μｍのｎ半導体基板７１ａの裏面側を研削して、裏面に形成されたｐ型の不純物領域８３を除去し、ｐ分離拡散領域７２の底部が露出させ、この研削されたｎ半導体基板７１の厚さを１００μｍ程度とする（同図（ｂ））。

つぎに、ｎ半導体基板の裏面（研削面８５）側にｐコレクタ領域８０とコレクタ電極８１を形成する（同図（ｃ））。
つぎに、切断線８６（スクライブライン）で半導体基板１を切断して逆阻止ＩＧＢＴのチップが出来上がる。
この逆阻止ＩＧＢＴは、例えば、特願２００４−３２８３５３号に記載されている。
これらのパワー半導体素子の半導体チップ２００、３００の大きさは、電流容量と耐圧に依存し、電流容量が大きいほど、また耐圧が高くなる程、チップサイズは大きくなる。また、活性領域の半導体チップに占める面積をできるだけ大きくし、０．５ｍｍから１ｍｍ程度の幅でチップの外周部に帯状に形成される耐圧構造部の占める面積をできるだけ小さくする、通常、半導体チップは正方形とする。長方形にすると耐圧構造部の占める割合が大きくなり、活性領域の占める割合が減少するためである。

しかし、半導体ウェハは円形であり、この円形の半導体ウェハから四角形の半導体チップを取り出すため、最も取れ数を多くする場合には、長方形とすることもある。また、半導体チップを搭載するプリント基板などのスペースの関係から長方形となる場合もある。しかし、その場合でも、出来るだけ正方形に近くするのが一般的である。つまり、半導体チップの形状を長方形にする理由は、電気的特性上というよりもチップの取れ数を多くしたい場合やチップを搭載する領域の形状が長方形の場合などである。
また、ＩＧＢＴの電流容量を増大させ、ＩＧＢＴを高耐圧化するために、半導体チップの大きさは年々大きくなってきている。
一方向の耐圧（順耐圧）を有するＩＧＢＴ（半導体チップ２００）においては、チップサイズが大きくなった場合でも耐圧良品率の低下は殆ど現れないが、逆阻止ＩＧＢＴでは、チップサイズが大きくなると、耐圧良品率が著しく低下する。

逆阻止ＩＧＢＴ（半導体チップ３００）は、逆耐圧を確保するために、ボロンの深い熱拡散でｐ分離拡散領域７２を形成する。これは、表面にボロンガラスなどを塗布し、前記したように酸素を含む高温雰囲気で拡散時間を５０時間から３００時間程度の長時間の熱拡散で形成する。この長時間の熱拡散によりシリコンウェハ中に酸素が取り込まれ、結晶内で結晶欠陥の一種であるＯＳＦ８４（Ｏｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ ｓｔａｃｋｉｎｇ ｆａｕｌｔ：積層欠陥））を形成することが知られている（例えば、非特許文献１）。半導体チップの活性領域内のＯＳＦ８４の密度が高くなればなるほど素子の耐圧低下は大きくなる。
一方、一方向の耐圧を有する通常のＩＧＢＴでは分離拡散領域の形成は不要であるため、結晶内のＯＳＦ密度は少なく、そのため耐圧低下は逆阻止ＩＧＢＴと比べて極めて小さくなる。
半導体シリコン結晶工学 第６章 「結晶欠陥の解析」 ｐｐ２４１−３４６ 丸善（１９９３）

図７は、従来の逆阻止ＩＧＢＴのチップサイズと耐圧良品率の関係を示す。逆阻止ＩＧＢＴの耐圧は６００Ｖクラスであり、６００Ｖの電圧を印加したときの逆もれ電流が１ｍＡ以下のものを良品と判定し耐圧良品率を算出した。ここでは、逆阻止ＩＧＢＴのチップ形状は正方形（辺の長さａ＝ｂ）で一辺の長さが５ｍｍから１０ｍｍ（チップサイズが５ｍｍ□から１０ｍｍ□）である。
図７に示すように、チップサイズが大きくなるほど、耐圧良品率の低下が著しくなるため、大きなチップサイズで高い耐圧良品率の逆阻止ＩＧＢＴを製造することが困難である。
この発明の目的は、前記の課題を解決して、大きなチップ面積でも高い耐圧良品率を確保できる半導体装置を提供することにある。

前記の目的を達成するために、第１導電型の半導体基板の外周部に形成し、該半導体基板の表面から裏面に達する第２導電型の分離拡散領域を有する半導体装置において、前記半導体基板の形状が四角形であり、その面積が６４ｍｍ² を超え、該半導体基板の一方の辺の長さを８ｍｍ以下とし、他方の辺の長さを８ｍｍを超える長さに構成とする。
また、第１導電型の半導体基板の外周部に形成した第２導電型の分離拡散領域と、前記半導体基板の裏面に形成され、前記分離拡散領域と接続する第２導電型の第１拡散領域と、前記分離拡散領域に囲まれた前記半導体基板の表面層に選択的に形成した第２導電型の第２拡散領域と、該第２拡散領域の表面層に選択的に形成した第１導電型の第３拡散領域と、該第３拡散領域と前記半導体基板に挟まれた前記第２拡散領域上にゲート絶縁膜を介して形成したゲート電極と、前記第３拡散領域と電気的に接続した第１主電極と、前記第１拡散領域と電気的に接続した第２主電極と、を備えた半導体装置において、
前記半導体基板の形状が四角形であり、その面積が６４ｍｍ² を超え、該半導体基板の一方の辺の長さを８ｍｍ以下とし、他方の辺の長さを８ｍｍを超える長さの構成とする。

また、前記分離拡散領域がボロン拡散領域であるとよい。
また、第１導電型の半導体基板の外周部に形成した第２導電型の分離拡散領域と、前記半導体基板の裏面に形成され、前記分離拡散領域と接続する第２導電型の第１拡散領域と、前記分離拡散領域に囲まれた前記半導体基板の表面層に選択的に形成した第２導電型の第２拡散領域と、該第２拡散領域の表面層に選択的に形成した第１導電型の第３拡散領域と、該第３拡散領域と前記半導体基板に挟まれた前記第２拡散領域上にゲート絶縁膜を介して形成したゲート電極と、前記第３拡散領域と電気的に接続した第１主電極と、前記第１拡散領域と電気的に接続した第２主電極とを備え、前記半導体基板の形状が四角形であり、その面積が６４ｍｍ² を超え、該半導体基板の一方の辺の長さを８ｍｍ以下とし、他方の辺の長さを８ｍｍを超える長さとする半導体装置の製造方法において、
前記分離拡散領域が、酸素雰囲気で５０時間以上で１０００℃以上の温度でボロンを熱拡散して形成されるとよい。
〔作用〕
深い拡散の分離拡散領域を有する逆阻止ＩＧＢＴについて、ＯＳＦが製造中にどのように振舞うか調査したところ、以下のことがわかった。

低濃度のｎ半導体基板中のＯＳＦは、高濃度のｐ型の不純物領域にゲッタリングされて移動する。図６の工程では、酸素雰囲気でｎ半導体基板に取り込まれた酸素で形成されたＯＳＦが、ｎ半導体基板の裏面に形成されるｐ型の不純物領域と、分離拡散領域であるｐ型の不純物領域にゲッタリングされて、ＯＳＦはｎ半導体基板の裏面側と分離拡散領域に移動しＯＳＦ密度は表面からｎ半導体基板の中央の深さ方向で減少し、また、ｎ半導体基板の中心から外周部（分離拡散領域）に向かって減少する。
図７から、１辺が８ｍｍ以下で耐圧良品率が高い値で飽和傾向となるが、これはｎ半導体基板の中心から端までの距離を４ｍｍ以下にすることで、図３に示すように、ｎ半導体基板内部のＯＳＦの多くが裏面側のｐ型の不純物領域と、ｎ半導体基板の端部に形成される分離拡散領域であるｐ型の不純物領域まで移動して、活性領域でのＯＳＦ密度が減少するため、耐圧良品率が上昇したものと考えられる。つまり、４ｍｍ以内にあるＯＳＦはｐ型の不純物領域にゲッタリングされるということである。

その結果、８ｍｍ□（チップ面積６４ｍｍ² ）を超えるチップサイズの逆阻止ＩＧＢＴのチップにおいては、一辺を８ｍｍ以下とし、他辺を８ｍｍを超える長さとすることで、活性領域でのＯＳＦを分離拡散領域でゲッタリングさせ、その密度を低下させて、耐圧良品率の向上を図ることができる。

この発明において、６４ｍｍ² を超えるチップ面積を有する逆阻止ＩＧＢＴなどの半導体装置において、四角形の半導体チップの一方の辺の長さを８ｍｍ以下とすることで、高い耐圧良品率を有する半導体装置とすることができる。

実施の形態については以下の実施例で説明する。

図１は、この発明の一実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図である。半導体装置は分離拡散領域を有する逆阻止ＩＧＢＴである。
ｎ半導体基板１の外周部に耐圧構造部を構成するｐ分離拡散領域２を形成し、このｐ分離拡散領域２で囲まれた活性領域３（耐圧構造部の一部を含む）内に逆阻止ＩＧＢＴのｐウェル領域４、ｎエミッタ領域５、ゲート絶縁膜６、ゲート電極７、層間絶縁膜８およびエミッタ電極９を形成する。半導体基板１の裏面にｐコレクタ領域１０とコレクタ電極１１を形成する。ｐ分離拡散領域２とｐコレクタ領域１０は接続しており、逆耐圧を保持する。半導体ウェハから半導体チップにするたのスクライブラインをｐ分離拡散領域２内に位置させ、このスクライブラインに沿って半導体チップ化される。スクライブラインで切断した箇所が半導体チップ１００の端部１２となる。

ここで、８ｍｍ□に相当するチップ面積、すなわち、６４ｍｍ² のチップ面積を超える面積の半導体チップの形状を、Ｘ方向の辺の長さａを８ｍｍ以下として、Ｙ方向の長さｂを８ｍｍ以上とすることで、高い耐圧良品率を確保できる。
図２は、図１の半導体装置の製造方法を示す工程図であり、同図（ａ）から同図（ｄ）は工程順に示す要部製造工程断面図である。
５００μｍ程度の厚さの半導体基板１ａの表面側の外周部と裏面側に、１０００℃以上の高温で酸化雰囲気中で５０時間程度の長時間でボロンを熱拡散して、表面側の外周部に拡散深さの深いｐ分離拡散領域２および裏面側に拡散深さの深いｐ型の不純物領域１３を形成する。その後、活性領域３内に図１（ｂ）で示したｐウェル領域４、ｎエミッタ領域５、ゲート絶縁膜６、ゲート電極７、層間絶縁膜８およびエミッタ電極９を形成する。

前記したように外周部に形成されるｐ型の不純物領域がｐ分離拡散領域２となる。また、裏面のｐ型の不純物領域１３の形成は、この長時間の熱拡散で形成されたＯＳＦ１４などの結晶欠陥をゲッタリングするために行う。長時間の熱拡散で形成されるＯＳＦ１４は、同時にｐ分離拡散領域２と裏面のｐ型の不純物領域１３にゲッタリングされ、活性領域３内のＯＳＦ１４密度は小さくなる。特に、半導体チップの一辺の長さａを８ｍｍとしているので、中心付近に形成されたＯＳＦ１４もｐ分離拡散領域２でゲッタリングされて、その密度は小さくなる。また、ｐウェル領域４とｎエミッタ領域５の形成するときの高温の熱処理でもＯＳＦ１４はｐ分離拡散領域２でゲッタリングされる（同図（ａ））。
つぎに、５００μｍのｎ半導体基板１ａの裏面側を研削して、裏面に形成されたｐ型の不純物領域１３を除去し、ｐ分離拡散領域２の底部を露出させ、この研削されたｎ半導体基板１の厚さを１００μｍ程度とする（同図（ｂ））。

つぎに、ｎ半導体基板の裏面（研削面１５）側にｐコレクタ領域１０とコレクタ電極１１を形成する（同図（ｃ））。
つぎに、切断線１６（スクライブライン）で半導体基板１を切断して逆阻止ＩＧＢＴのチップ１００が出来上がる（同図（ｄ））。
図３は、本発明品のチップ面積と耐圧良品率の関係を示す。比較するために正方形チップの従来品も点線で示した。
ここでは、６４ｍｍ² を超える本発明品のチップは一辺の長さを８ｍｍ（太い実線）に固定し、他の辺の長さを可変とした。試作したチップ面積は８１ｍｍ² 〜２２５ｍｍ² の範囲で７種類である。具体的には、８１ｍｍ² （９ｍｍ□に相当）の場合は８ｍｍ×１０．１２５ｍｍ、１００ｍｍ² （１０ｍｍ□に相当）は８ｍｍ×１２．５ｍｍ、・・・・・、２２５ｍｍ² （１５ｍｍ□に相当）は８ｍｍ×２８．１２５ｍｍである。

また、この一辺の長さを８ｍｍから例えば６ｍｍとした場合（細い実線）は、他の辺の長さは８ｍｍの場合の１．３３倍となり、８ｍｍの場合より細長い形状となり、活性面積は８ｍｍの場合より減少するが、耐圧良品率は８ｍｍの場合より多少向上する。
本発明品は、従来品（正方形チップの場合）と比べて、６４ｍｍ² を超えても耐圧良品率の低下は見られない。
つまり、チップ面積が６４ｍｍ² を超える場合において、チップの一方の辺の長さを８ｍｍ以下とし、他の辺の長さを８ｍｍを超える長さとすることで、高い耐圧良品率を確保することができる。

この発明の一実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図 図１の半導体装置の製造方法を示す工程図であり、（ａ）から（ｄ）は工程順に示す要部製造工程断面図 本発明品のチップ面積と耐圧良品率の関係を示す図 従来のプレーナ型接合のＩＧＢＴの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図 従来の分離拡散領域を有する逆阻止ＩＧＢＴの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図 図５の半導体装置の製造方法を示す工程図であり、（ａ）から（ｃ）は工程順に示す要部製造工程断面図 従来の逆阻止ＩＧＢＴのチップサイズと耐圧良品率の関係を示す図

符号の説明

１、１ａ ｎ半導体基板
２ ｐ分離拡散領域
３ 活性領域
４ ｐウェル領域
５ ｎエミッタ領域
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁膜
９ エミッタ電極
１０ ｐコレクタ領域
１１ コレクタ電極
１２ 端部
１３ ｐ型の不純物領域
１４ ＯＳＦ
１５ 研磨面
１６ 切断線
１００ 半導体チップ

Claims (4)

1. 第１導電型の半導体基板の外周部に形成し、該半導体基板の表面から裏面に達する第２導電型の分離拡散領域を有する半導体装置において、
   前記半導体基板の形状が四角形であり、その面積が６４ｍｍ² を超え、該半導体基板の一方の辺の長さを８ｍｍ以下とし、他方の辺の長さを８ｍｍを超える長さとすることを特徴とする半導体装置。
2. 第１導電型の半導体基板の外周部に形成した第２導電型の分離拡散領域と、前記半導体基板の裏面に形成され、前記分離拡散領域と接続する第２導電型の第１拡散領域と、前記分離拡散領域に囲まれた前記半導体基板の表面層に選択的に形成した第２導電型の第２拡散領域と、該第２拡散領域の表面層に選択的に形成した第１導電型の第３拡散領域と、該第３拡散領域と前記半導体基板に挟まれた前記第２拡散領域上にゲート絶縁膜を介して形成したゲート電極と、前記第３拡散領域と電気的に接続した第１主電極と、前記第１拡散領域と電気的に接続した第２主電極と、を備えた半導体装置において、
   前記半導体基板の形状が四角形であり、その面積が６４ｍｍ² を超え、該半導体基板の一方の辺の長さを８ｍｍ以下とし、他方の辺の長さを８ｍｍを超える長さとすることを特徴とする半導体装置。
3. 前記分離拡散領域がボロン拡散領域であること特徴とする請求項１または２に記載の半導体装置。
4. 第１導電型の半導体基板の外周部に形成した第２導電型の分離拡散領域と、前記半導体基板の裏面に形成され、前記分離拡散領域と接続する第２導電型の第１拡散領域と、前記分離拡散領域に囲まれた前記半導体基板の表面層に選択的に形成した第２導電型の第２拡散領域と、該第２拡散領域の表面層に選択的に形成した第１導電型の第３拡散領域と、該第３拡散領域と前記半導体基板に挟まれた前記第２拡散領域上にゲート絶縁膜を介して形成したゲート電極と、前記第３拡散領域と電気的に接続した第１主電極と、前記第１拡散領域と電気的に接続した第２主電極とを備え、前記半導体基板の形状が四角形であり、その面積が６４ｍｍ² を超え、該半導体基板の一方の辺の長さを８ｍｍ以下とし、他方の辺の長さを８ｍｍを超える長さとする半導体装置の製造方法において、
   前記分離拡散領域が、酸素雰囲気で５０時間以上で１０００℃以上の温度でボロンを熱拡散して形成されることを特徴とする半導体装置の製造方法。

Images