CN111081786B - 一种平面串联耐高压二极管及其制备方法 - Google Patents

一种平面串联耐高压二极管及其制备方法 Download PDF

Info

Publication number
CN111081786B
CN111081786B CN201911344891.1A CN201911344891A CN111081786B CN 111081786 B CN111081786 B CN 111081786B CN 201911344891 A CN201911344891 A CN 201911344891A CN 111081786 B CN111081786 B CN 111081786B
Authority
CN
China
Prior art keywords
diffusion region
phosphorus diffusion
deep
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911344891.1A
Other languages
English (en)
Other versions
CN111081786A (zh
Inventor
梁存宝
杜永超
铁剑锐
王鑫
孙希鹏
李晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Hengdian Space Power Source Co ltd
CETC 18 Research Institute
Original Assignee
Tianjin Hengdian Space Power Source Co ltd
CETC 18 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Hengdian Space Power Source Co ltd, CETC 18 Research Institute filed Critical Tianjin Hengdian Space Power Source Co ltd
Priority to CN201911344891.1A priority Critical patent/CN111081786B/zh
Publication of CN111081786A publication Critical patent/CN111081786A/zh
Application granted granted Critical
Publication of CN111081786B publication Critical patent/CN111081786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/044—PV modules or arrays of single PV cells including bypass diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种平面串联耐高压二极管及其制备方法，所述二极管包括：衬底、浅磷扩散层、深硼扩散层、深磷扩散层、氧化隔离层、电极层和电极焊点。本申请提供的一种平面串联耐高压二极管及其制备方法，采用了Si(i)本征材料，增大了底部电阻，降低了结区外的漏电的发生，降低二极管的反向漏电流；并使用了磷隔离环的设计，减小了二极管边缘漏电，也起到了降低了二极管的反向漏电流的作用；在避免互连电极与二极管短路方面，采用了氧化隔离技术设计；结构设计中，每个单体二极管采用了大面积PN区，降低了二极管的正向导通电阻；通过串联结构将2个或多个二极管首尾连接，增大了反向结区电阻，起到了器件反向高耐压的效果。

Description

一种平面串联耐高压二极管及其制备方法
技术领域
本发明属于物理电源技术领域，具体涉及一种平面串联耐高压二极管及其制备方法。
背景技术
太阳电池阵在工作中，由于受到阴影遮挡等原因会造成一个或多个异常电池，此时，该电池不仅不能正常发电，反而成为负载，当电流流经该电池后，该电池由于发热成为“热点”，将造成该电池的永久性损坏。因此，一般采用在电池的旁边并联一个旁路二极管，当电池正常工作时，由于二极管处于反向偏置，不工作；当该电池不能正常发电时，二极管将正向偏置，二极管开始工作，电流将绕过异常电池，避免热点的发生，从而保护了该电池，使其不受损坏。
另一方面，在每一只电池旁边串联一旁路二极管，将大大增加电池的制造成本和工艺的可靠性。因此，为了节约电池制造成本，可在多个串联电池中只并联一只旁路二极管，即二极管保护的不是单只电池，而是串联的多只电池，当旁路二极管开始工作时，组件电流从旁路二极管流过，从而保护了异常电池不会被损坏。这种电极串二极管并联方式，与并联单只有所不同，对二极管提出了更高的要求：二极管的反向耐压更高，其值大小决定了电池的串联个数；二极管工作时，由于电池是串联结构，正向导通电流要求会更大。
目前，国内外现有技术文献中没有涉及这种平面串联二极管的结构及制造方法。
发明内容
为解决上述问题，本发明提供了一种平面串联耐高压二极管，包括：
衬底；
浅磷扩散层，包括互不接触的第一浅磷扩散区和第二浅磷扩散区，所述第一浅磷扩散区和所述第二浅磷扩散区均形成于所述衬底上；
深硼扩散层，包括互不接触的第一深硼扩散区和第二深硼扩散区，所述第一深硼扩散区形成于所述第一浅磷扩散区上，所述第二深硼扩散区形成于所述第二浅磷扩散区上；
深磷扩散层，包括互不接触的第一深磷扩散区、第二深磷扩散区、第三深磷扩散区和第四深磷扩散区，所述第一深磷扩散区和所述第二深磷扩散区形成于所述第一浅磷扩散区两侧并分别与其接触，所述第三深磷扩散区和所述第四深磷扩散区形成于所述第二浅磷扩散区两侧并分别与其接触；
氧化隔离层，形成于所述深磷扩散层上；
电极层，包括互不接触的第一电极区、第二电极区和第三电极区，所述第一电极区形成于所述第一深磷扩散区上，所述第二电极区形成于所述第一深硼扩散区、所述第一浅磷扩散区、所述第二深磷扩散区和所述第三深磷扩散区上，所述第三电极区形成于所述第二深硼扩散区、所述第二浅磷扩散区和所述第四深磷扩散区上；
电极焊点，包括正极焊点和负极焊点，所述负极焊点形成于所述第一电极区上，所述正极焊点形成于所述第三电极区上。
优选地，所述衬底为本征硅晶片。
优选地，所述本征硅晶片的厚度为100μm，规格为4英寸。
优选地，所述浅磷扩散层的方阻为100Ω/□～120Ω/□。
优选地，所述深硼扩散层的方阻为20Ω/□～30Ω/□。
优选地，所述深磷扩散层的方阻为40Ω/□～60Ω/□。
优选地，所述电极层总厚度为6μm。
优选地，所述电极层包括Ti层、Pd层和Ag层。
优选地，所述Ti层厚度为0.2μm，所述Pd层厚度为0.5μm。
本发明还提供了一种平面串联耐高压二极管的制备方法，所述方法包括步骤：
(1)采用无掺杂的厚度为100μm的4英寸本征硅晶片作为所述二极管制备的衬底材料；
(2)浅磷扩散层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述浅磷扩散层的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述浅磷扩散层的方阻控制在100Ω/□～120Ω/□范围内，以形成互不接触的第一浅磷扩散区和第二浅磷扩散区；
(3)深硼扩散层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深硼扩散层的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述深硼扩散层的方阻控制在20Ω/□～30Ω/□范围内，以形成互不接触的第一深硼扩散区和第二深硼扩散区，所述第一深硼扩散区形成于所述第一浅磷扩散区上，所述第二深硼扩散区形成于所述第二浅磷扩散区上；
(4)深磷扩散层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深磷扩散层的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述深磷扩散层的方阻控制在40Ω/□～60Ω/□范围内，以形成互不接触的第一深磷扩散区、第二深磷扩散区、第三深磷扩散区和第四深磷扩散区，所述第一深磷扩散区和所述第二深磷扩散区形成于所述第一浅磷扩散区两侧并分别与其接触，所述第三深磷扩散区和所述第四深磷扩散区形成于所述第二浅磷扩散区两侧并分别与其接触；
(5)氧化隔离层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深磷扩散层的氧化层去除，去除光刻胶，清洗干净；
(6)电极层的形成：
在所述本征硅晶片上表面进行涂胶光刻，制作电极图形；
采用低真空蒸镀设备蒸镀电极金属原料，以形成互不接触的第一电极区、第二电极区和第三电极区，所述第一电极区形成于所述第一深磷扩散区上，所述第二电极区形成于所述第一深硼扩散区、所述第一浅磷扩散区、所述第二深磷扩散区和所述第三深磷扩散区上，所述第三电极区形成于所述第二深硼扩散区、所述第二浅磷扩散区和所述第四深磷扩散区上；其中，所述电极层总厚度为6μm，所述电极层包括Ti层、Pd层和Ag层，所述Ti层厚度为0.2μm，所述Pd层厚度为0.5μm；
(7)划片：
采用划片机按光刻设计图形，对所述二极管外沿尺寸进行划切，以将所述二极管与所述硅晶片分离。
本申请提供的一种平面串联耐高压二极管及其制备方法，采用了Si(i)本征材料，增大了底部电阻，降低了结区外的漏电的发生，降低二极管的反向漏电流；并使用了磷隔离环的设计，减小了二极管边缘漏电，也起到了降低了二极管的反向漏电流的作用；在避免互连电极与二极管短路方面，采用了氧化隔离技术设计；结构设计中，每个单体二极管采用了大面积PN区，降低了二极管的正向导通电阻；通过串联结构将2个或多个二极管首尾连接，增大了反向结区电阻，起到了器件反向高耐压的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种平面串联耐高压二极管的剖面结构示意图；
图2是本发明提供的一种平面串联耐高压二极管的俯视示意图；
图3是本发明提供的一种平面串联耐高压二极管在深磷扩散层形成后平面示意图；
图4是本发明提供的一种平面串联耐高压二极管在氧化隔离层形成后平面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
如图1-4，在本申请实施例中，本申请提供了一种平面串联耐高压二极管，包括：衬底10、浅磷扩散层20、深硼扩散层30、深磷扩散层40、氧化隔离层50、电极层60和电极焊点70，下面对各部分进行详细描述。
如图1-4，在本申请实施例中，本申请提供了一种平面串联耐高压二极管，包括：
衬底10；
浅磷扩散层20，包括互不接触的第一浅磷扩散区21和第二浅磷扩散区22，所述第一浅磷扩散区21和所述第二浅磷扩散区22均形成于所述衬底10上；
深硼扩散层30，包括互不接触的第一深硼扩散区31和第二深硼扩散区32，所述第一深硼扩散区31形成于所述第一浅磷扩散区21上，所述第二深硼扩散区32形成于所述第二浅磷扩散区22上；
深磷扩散层40，包括互不接触的第一深磷扩散区41、第二深磷扩散区42、第三深磷扩散区43和第四深磷扩散区44，所述第一深磷扩散区41和所述第二深磷扩散区42形成于所述第一浅磷扩散区21两侧并分别与其接触，所述第三深磷扩散区43和所述第四深磷扩散区44形成于所述第二浅磷扩散区22两侧并分别与其接触；
氧化隔离层50，形成于所述深磷扩散层40上；
电极层60，包括互不接触的第一电极区61、第二电极区62和第三电极区63，所述第一电极区61形成于所述第一深磷扩散区41上，所述第二电极区62形成于所述第一深硼扩散区31、所述第一浅磷扩散区21、所述第二深磷扩散区42和所述第三深磷扩散区43上，所述第三电极区63形成于所述第二深硼扩散区32、所述第二浅磷扩散区22和所述第四深磷扩散区44上；
电极焊点70，包括正极焊点71和负极焊点72，所述负极焊点72形成于所述第一电极区61上，所述正极焊点71形成于所述第三电极区63上。
在本申请实施例中，可以参照上述平面串联耐高压二极管，将2个以上的二极管首尾连接，增大反向结区电阻，起到器件反向高耐压的效果。
在本申请实施例中，所述衬底10为本征硅晶片，采用了Si(i)本征材料，增大了底部电阻，降低了结区外的漏电的发生，降低二极管的反向漏电流。
在本申请实施例中，所述本征硅晶片的厚度为100μm，规格为4英寸。
在本申请实施例中，所述浅磷扩散层20的方阻为100Ω/□～120Ω/□。
在本申请实施例中，所述深硼扩散层30的方阻为20Ω/□～30Ω/□。
在本申请实施例中，所述深磷扩散层40的方阻为40Ω/□～60Ω/□。
在本申请实施例中，所述电极层60总厚度为6μm。
在本申请实施例中，所述电极层60包括Ti层、Pd层和Ag层。
在本申请实施例中，所述Ti层厚度为0.2μm，所述Pd层厚度为0.5μm。
本发明还提供了一种平面串联耐高压二极管的制备方法，使用此方法可以制备得到上述平面串联耐高压二极管，所述方法包括步骤：
(1)采用无掺杂的厚度为100μm的4英寸本征硅晶片作为所述二极管制备的衬底10材料；
(2)浅磷扩散层20的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述浅磷扩散层20的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述浅磷扩散层20的方阻控制在100Ω/□～120Ω/□范围内，以形成互不接触的第一浅磷扩散区21和第二浅磷扩散区22；
(3)深硼扩散层30的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深硼扩散层30的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述深硼扩散层30的方阻控制在20Ω/□～30Ω/□范围内，以形成互不接触的第一深硼扩散区31和第二深硼扩散区32，所述第一深硼扩散区31形成于所述第一浅磷扩散区21上，所述第二深硼扩散区32形成于所述第二浅磷扩散区22上；
(4)深磷扩散层40的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深磷扩散层40的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述深磷扩散层40的方阻控制在40Ω/□～60Ω/□范围内，以形成互不接触的第一深磷扩散区41、第二深磷扩散区42、第三深磷扩散区43和第四深磷扩散区44，所述第一深磷扩散区41和所述第二深磷扩散区42形成于所述第一浅磷扩散区21两侧并分别与其接触，所述第三深磷扩散区43和所述第四深磷扩散区44形成于所述第二浅磷扩散区22两侧并分别与其接触；
(5)氧化隔离层50的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深磷扩散层40的氧化层去除，去除光刻胶，清洗干净；
(6)电极层60的形成：
在所述本征硅晶片上表面进行涂胶光刻，制作电极图形；
采用低真空蒸镀设备蒸镀电极金属原料，以形成互不接触的第一电极区61、第二电极区62和第三电极区63，所述第一电极区61形成于所述第一深磷扩散区41上，所述第二电极区62形成于所述第一深硼扩散区31、所述第一浅磷扩散区21、所述第二深磷扩散区42和所述第三深磷扩散区43上，所述第三电极区63形成于所述第二深硼扩散区32、所述第二浅磷扩散区22和所述第四深磷扩散区44上；其中，所述电极层60总厚度为6μm，所述电极层60包括Ti层、Pd层和Ag层，所述Ti层厚度为0.2μm，所述Pd层厚度为0.5μm；
(7)划片：
采用划片机按光刻设计图形，对所述二极管外沿尺寸进行划切，以将所述二极管与所述硅晶片分离。
本申请提供的一种平面串联耐高压二极管及其制备方法，采用了Si(i)本征材料，增大了底部电阻，降低了结区外的漏电的发生，降低二极管的反向漏电流；并使用了磷隔离环的设计，减小了二极管边缘漏电，也起到了降低了二极管的反向漏电流的作用；在避免互连电极与二极管短路方面，采用了氧化隔离技术设计；结构设计中，每个单体二极管采用了大面积PN区，降低了二极管的正向导通电阻；通过串联结构将2个或多个二极管首尾连接，增大了反向结区电阻，起到了器件反向高耐压的效果。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种平面串联耐高压二极管，其特征在于，包括：
衬底；
浅磷扩散层，包括互不接触的第一浅磷扩散区和第二浅磷扩散区，所述第一浅磷扩散区和所述第二浅磷扩散区均形成于所述衬底上；
深硼扩散层，包括互不接触的第一深硼扩散区和第二深硼扩散区，所述第一深硼扩散区形成于所述第一浅磷扩散区上，所述第二深硼扩散区形成于所述第二浅磷扩散区上；
深磷扩散层，包括互不接触的第一深磷扩散区、第二深磷扩散区、第三深磷扩散区和第四深磷扩散区，所述第一深磷扩散区和所述第二深磷扩散区形成于所述第一浅磷扩散区两侧并分别与其接触，所述第三深磷扩散区和所述第四深磷扩散区形成于所述第二浅磷扩散区两侧并分别与其接触；
氧化隔离层，形成于所述深磷扩散层上；
电极层，包括互不接触的第一电极区、第二电极区和第三电极区，所述第一电极区形成于所述第一深磷扩散区上，所述第二电极区形成于所述第一深硼扩散区、所述第一浅磷扩散区、所述第二深磷扩散区和所述第三深磷扩散区上，所述第三电极区形成于所述第二深硼扩散区、所述第二浅磷扩散区和所述第四深磷扩散区上；
电极焊点，包括正极焊点和负极焊点，所述负极焊点形成于所述第一电极区上，所述正极焊点形成于所述第三电极区上。
2.根据权利要求1所述的平面串联耐高压二极管，其特征在于，所述衬底为本征硅晶片。
3.根据权利要求2所述的平面串联耐高压二极管，其特征在于，所述本征硅晶片的厚度为100μm，规格为4英寸。
4.根据权利要求1所述的平面串联耐高压二极管，其特征在于，所述浅磷扩散层的方阻为100Ω/□～120Ω/□。
5.根据权利要求1所述的平面串联耐高压二极管，其特征在于，所述深硼扩散层的方阻为20Ω/□～30Ω/□。
6.根据权利要求1所述的平面串联耐高压二极管，其特征在于，所述深磷扩散层的方阻为40Ω/□～60Ω/□。
7.根据权利要求1所述的平面串联耐高压二极管，其特征在于，所述电极层总厚度为6μm。
8.根据权利要求1或7所述的平面串联耐高压二极管，其特征在于，所述电极层包括Ti层、Pd层和Ag层。
9.根据权利要求8所述的平面串联耐高压二极管，其特征在于，所述Ti层厚度为0.2μm，所述Pd层厚度为0.5μm。
10.一种平面串联耐高压二极管的制备方法，其特征在于，所述方法包括步骤：
(1)采用无掺杂的厚度为100μm的4英寸本征硅晶片作为所述二极管制备的衬底材料；
(2)浅磷扩散层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述浅磷扩散层的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述浅磷扩散层的方阻控制在100Ω/□～120Ω/□范围内，以形成互不接触的第一浅磷扩散区和第二浅磷扩散区；
(3)深硼扩散层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深硼扩散层的氧化层去除，去除光刻胶，清洗干净；
采用高温硼扩散工艺，将所述深硼扩散层的方阻控制在20Ω/□～30Ω/□范围内，以形成互不接触的第一深硼扩散区和第二深硼扩散区，所述第一深硼扩散区形成于所述第一浅磷扩散区上，所述第二深硼扩散区形成于所述第二浅磷扩散区上；
(4)深磷扩散层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述深磷扩散层的氧化层去除，去除光刻胶，清洗干净；
采用高温磷扩散工艺，将所述深磷扩散层的方阻控制在40Ω/□～60Ω/□范围内，以形成互不接触的第一深磷扩散区、第二深磷扩散区、第三深磷扩散区和第四深磷扩散区，所述第一深磷扩散区和所述第二深磷扩散区形成于所述第一浅磷扩散区两侧并分别与其接触，所述第三深磷扩散区和所述第四深磷扩散区形成于所述第二浅磷扩散区两侧并分别与其接触；
(5)氧化隔离层的形成：
采用高温热氧化工艺将所述本征硅晶片氧化，氧化层厚度为
将所述第一深磷扩散区的氧化层去除，去除光刻胶，清洗干净；
(6)电极层的形成：
在所述本征硅晶片上表面进行涂胶光刻，制作电极图形；
采用低真空蒸镀设备蒸镀电极金属原料，以形成互不接触的第一电极区、第二电极区和第三电极区，所述第一电极区形成于所述第一深磷扩散区上，所述第二电极区形成于所述第一深硼扩散区、所述第一浅磷扩散区、所述第二深磷扩散区和所述第三深磷扩散区上，所述第三电极区形成于所述第二深硼扩散区、所述第二浅磷扩散区和所述第四深磷扩散区上；其中，所述电极层总厚度为6μm，所述电极层包括Ti层、Pd层和Ag层，所述Ti层厚度为0.2μm，所述Pd层厚度为0.5μm；
(7)划片：
采用划片机按光刻设计图形，对所述二极管外沿尺寸进行划切，以将所述二极管与所述硅晶片分离。
CN201911344891.1A 2019-12-24 2019-12-24 一种平面串联耐高压二极管及其制备方法 Active CN111081786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911344891.1A CN111081786B (zh) 2019-12-24 2019-12-24 一种平面串联耐高压二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911344891.1A CN111081786B (zh) 2019-12-24 2019-12-24 一种平面串联耐高压二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN111081786A CN111081786A (zh) 2020-04-28
CN111081786B true CN111081786B (zh) 2023-09-29

Family

ID=70317092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911344891.1A Active CN111081786B (zh) 2019-12-24 2019-12-24 一种平面串联耐高压二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN111081786B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595000A (ja) * 1991-10-02 1993-04-16 Toshiba Corp 半導体装置の製造方法
JP2003037274A (ja) * 2001-07-25 2003-02-07 Stanley Electric Co Ltd ツェナーダイオードおよびその製造方法
JP2006319079A (ja) * 2005-05-12 2006-11-24 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
CN101866855A (zh) * 2010-06-07 2010-10-20 北京时代民芯科技有限公司 一种高压功率快恢复平面二极管芯片制造方法
CN104051546A (zh) * 2014-06-03 2014-09-17 无锡昕智隆电子科技有限公司 一种功率二极管及其制备方法
CN104332402A (zh) * 2013-07-22 2015-02-04 天津恒电空间电源有限公司 大面积硅旁路二极管的制备方法
CN105244382A (zh) * 2015-07-02 2016-01-13 天津天物金佰微电子有限公司 一种变容二极管管芯及其制备方法
CN105762213A (zh) * 2014-12-19 2016-07-13 天津恒电空间电源有限公司 一种集成旁路二极管的硅太阳电池及其制备方法
CN110600469A (zh) * 2019-07-01 2019-12-20 上海长园维安微电子有限公司 一种新型降低正向残压的单向保护器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312399A (ja) * 1995-07-14 1997-12-02 Seiko Instr Inc 半導体装置とその製造方法
JP3807954B2 (ja) * 2001-06-25 2006-08-09 シャープ株式会社 フォトダイオード
JP5277485B2 (ja) * 2007-12-13 2013-08-28 シャープ株式会社 太陽電池の製造方法
US8415765B2 (en) * 2009-03-31 2013-04-09 Panasonic Corporation Semiconductor device including a guard ring or an inverted region

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595000A (ja) * 1991-10-02 1993-04-16 Toshiba Corp 半導体装置の製造方法
JP2003037274A (ja) * 2001-07-25 2003-02-07 Stanley Electric Co Ltd ツェナーダイオードおよびその製造方法
JP2006319079A (ja) * 2005-05-12 2006-11-24 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
CN101866855A (zh) * 2010-06-07 2010-10-20 北京时代民芯科技有限公司 一种高压功率快恢复平面二极管芯片制造方法
CN104332402A (zh) * 2013-07-22 2015-02-04 天津恒电空间电源有限公司 大面积硅旁路二极管的制备方法
CN104051546A (zh) * 2014-06-03 2014-09-17 无锡昕智隆电子科技有限公司 一种功率二极管及其制备方法
CN105762213A (zh) * 2014-12-19 2016-07-13 天津恒电空间电源有限公司 一种集成旁路二极管的硅太阳电池及其制备方法
CN105244382A (zh) * 2015-07-02 2016-01-13 天津天物金佰微电子有限公司 一种变容二极管管芯及其制备方法
CN110600469A (zh) * 2019-07-01 2019-12-20 上海长园维安微电子有限公司 一种新型降低正向残压的单向保护器件

Also Published As

Publication number Publication date
CN111081786A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
JP6154848B2 (ja) バイパスダイオードの製造方法及びバイパスダイオード
JP6736828B2 (ja) 太陽電池および太陽光発電モジュール
WO2016045227A1 (zh) 无主栅、高效率背接触太阳能电池模块、组件及制备工艺
US20120222734A1 (en) Solar battery cell and method of manufacturing the same
US20150349156A1 (en) Solar battery cell and method of manufacturing the same
TW201626584A (zh) 太陽能電池及其製造方法
JP2015512563A (ja) 背面接触型太陽光発電モジュールの半導体ウエハのセル及びモジュール処理
JP5220197B2 (ja) 太陽電池セルおよびその製造方法
JP2011507246A (ja) 広いうら側エミッタ領域を有する裏面電極型太陽電池およびその製造方法
TW201515250A (zh) 太陽能電池接觸結構
US20150200313A1 (en) Discontinuous emitter and base islands for back contact solar cells
JP2011528174A (ja) 太陽電池および太陽電池製造方法
JP2020509585A (ja) バックコンタクト型太陽電池ストリング、その製造方法及びモジュール、システム
CN110729377A (zh) 一种双面发电异质结太阳能电池的制备方法及其叠瓦模组
WO2018001187A1 (zh) 电池片、电池片矩阵、太阳能电池及电池片的制备方法
CN111081786B (zh) 一种平面串联耐高压二极管及其制备方法
TWI535039B (zh) 太陽能電池
EP2634816A1 (en) Solar battery cell and method of manufacturing the same
CN109037364A (zh) 分片贯孔双面直连太阳能电池组件及制备方法
CN108598188B (zh) N型背接触太阳能电池的制备方法及太阳能电池
KR102219793B1 (ko) 태양 전지 및 태양 전지 모듈
TW201709545A (zh) 用於使異質接面光伏電池之邊緣絕緣的方法
TWI493740B (zh) 太陽能電池結構與其製造方法
JP2011003735A (ja) 裏面電極型太陽電池セル、配線シート付き太陽電池セルおよび太陽電池モジュール
US20140048129A1 (en) Solar cell and fabricating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant