CN105244382A - 一种变容二极管管芯及其制备方法 - Google Patents

一种变容二极管管芯及其制备方法 Download PDF

Info

Publication number
CN105244382A
CN105244382A CN201510683857.2A CN201510683857A CN105244382A CN 105244382 A CN105244382 A CN 105244382A CN 201510683857 A CN201510683857 A CN 201510683857A CN 105244382 A CN105244382 A CN 105244382A
Authority
CN
China
Prior art keywords
layer
phosphorus
silver
boron
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510683857.2A
Other languages
English (en)
Other versions
CN105244382B (zh
Inventor
张淑云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin All Kinds Of Things In Nature Gold One Hundred Microtronics AS
Original Assignee
Tianjin All Kinds Of Things In Nature Gold One Hundred Microtronics AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin All Kinds Of Things In Nature Gold One Hundred Microtronics AS filed Critical Tianjin All Kinds Of Things In Nature Gold One Hundred Microtronics AS
Priority to CN201510683857.2A priority Critical patent/CN105244382B/zh
Publication of CN105244382A publication Critical patent/CN105244382A/zh
Application granted granted Critical
Publication of CN105244382B publication Critical patent/CN105244382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/93Variable capacitance diodes, e.g. varactors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174Capacitors with PN or Schottky junction, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种变容二极管管芯及其制备方法,所述管芯上具有两层钝化层,第一钝化层位于PN结与银台电极之间,但不完全阻隔PN结与银台电极的接触,第二钝化层覆盖在所述管芯的最上层。本发明的有益效果是常温反向击穿电压漂移蠕变得到极大改善;依据本发明所制备的器件常温反向漏电流值减小,性能参数得到了提高;器件在高温150℃下,经过时间48h反偏后,在高温状态下进行测试,其反向漏电流值及离散性减小,高温漏电流达到了小于30nA的优良指标要求;高温150℃下,经过时间48h反偏后恢复到常温测试其反向击穿电压与反偏前初始值的变化量减小,反向击穿电压变化量与初始值百分比减小,器件的高温性能参数提高。

Description

一种变容二极管管芯及其制备方法
技术领域
本发明属于半导体技术领域,尤其是涉及一种变容二极管管芯及其制备方法。
背景技术
变容二极管(VaractorDiodes)又称"可变电抗二极管",变容二极管是利用PN结之间电容可变的原理制成的半导体器件,在调谐、调频等电路中作可变电容器使用。具有体积小,可靠性高,稳定性好,便于实现自动化。变容二极管属于反偏压二极管,改变其PN结上的反向偏压,即可改变PN结电容量。反向偏压越高,结电容则越小,反向偏压与结电容之间的关系是非线性的。
变容二极管用于自动频率控制(AFC),扫描振荡,调频和调谐电路中,通过施加反向电压,使其PN结的静电容量发生变化,从而实现调制作用。
变容二极管的主要参数如下:
1.零偏结电容(设计参数);
2.零偏压优值(由设计和制作工艺决定);
3.常温反向击穿电压和反向漏电流(由设计和制作工艺决定);
4.高温反向击穿电压和高温反向漏电流(由设计和制作工艺决定);
5.常温和高温测试的反向击穿电压和反向漏电的变化量(器件稳定性参数,主要由制作工艺决定);
6.中心反向偏压(由设计决定);
7.标称电容(由设计决定);
8.电容变化范围(以pf为单位,由设计决定);
9.截止频率(由设计和制作决定)。
变容二极管在硅片制作过程中,总会产生表面杂质沾污,通常是有较大量的钾、钠离子沾污硅片表面,由于热生长的SiO2是一种无定形的玻璃状网络结构,钾、钠这些大离子,会以间歇式方式存在网络结构中,网络结构会产生变形,会呈现出多孔性,杂质会在SiO2的空洞中迁移和扩散,从而造成器件的不稳定性,而现有的变容二极管多采用单一钝化层结构,而且在钝化层中磷硅玻璃(简称PSG)组分不适当,不能有效地固定钾、钠离子;在电镀正面银电极和玻封烧结时,还会有大量的钾、钠离子造成对芯片的沾污,直接形成对管芯表层的危害,造成器件常温和高温性能不稳定。
现有变容二极管制作工艺流程没有在电镀银台电极之后通过PECVD工艺形成第二钝化层,因此现有工艺过程存在两个问题,其一不能有效吸附固定住通过PECVD工艺一次钝化后的沾污,其二不能有效固定住玻璃封装时溢出的钾、钠离子,对成品率和电参数会产生影响,尤其是产品的高温性能。
发明内容
本发明要解决的问题是提供一种变容二极管管芯及其制备方法,尤其适用于高温或低温等非常温环境,工作温度为-55℃——+150℃,电参数性能稳定能够满足军用品的要求。
为解决上述技术问题,本发明采用的技术方案是:
一种变容二极管管芯,所述管芯上具有两层钝化层,第一钝化层位于PN结与银台电极之间,但不完全阻隔PN结与银台电极的接触,第二钝化层覆盖在所述管芯的最上层。PN结的中心部分与银台电极直接接触;第二钝化层覆盖在银台电极及裸露的第一钝化层之上。
进一步的,所述PN结由外延层、磷扩散层和硼扩散层组成,所述磷扩散层和硼扩散层位于所述外延层的井结构内,其中磷扩散层位于井结构底部,硼扩散层位于磷扩散层上方。
进一步的,所述第一钝化层与外延层上表面之间具有氧化层,所述硼扩散层上表面与外延层上表面平齐。
进一步的,所述外延层下方依次具有衬底N+层和背面银电极层。
进一步的,所述第一钝化层由下到上依次包括SiO2层、第一PSG层和Si3N4层,其各层之间的厚度比依次为2:3:2。
进一步的,SiO2层的厚度为1900-2100埃。
进一步的,所述第二钝化层由下到上依次包括第二PSG层和SiO2层,其各层之间的厚度比为1:1。
进一步的,第二PSG层的厚度为1900-2100埃。
进一步的,所述第一PSG层中掺磷组分的质量分数为2%。
进一步的,所述第二PSG层中掺磷组分的质量分数为3%。
一种变容二极管管芯的制备方法,包括如下步骤:
(1)清洗硅外延片,所述硅外延片包括外延层和衬底N+;
(2)对硅外延片进行氧化制造出氧化层;
(3)一次光刻,去除一次光刻胶,在氧化层上的部分区域形成磷注入窗口;
(4)将磷通过磷注入窗口注入到外延层上形成磷有源区;
(5)磷有源区内的磷扩散形成符合电容要求的磷扩散层;
(6)再通过磷注入窗口向磷扩散层上部注入硼,并形成硼有源区;
(7)硼有源区内的硼扩散达到满足电容要求的结深度时形成硼扩散层;
(8)采用一次PECVD工艺在硼扩散层及其余氧化层之上生成第一钝化层;
(9)二次光刻第一钝化层,去除二次光刻胶,在磷注入窗口上方形成电极接触窗口;
(10)在电极接触窗口上方蒸发形成薄银层;
(11)三次光刻,露出电极接触窗口处的薄银层;
(12)在电极接触窗口处电镀形成银台电极;
(13)去除三次光刻胶,腐蚀掉银台电极周围的薄银层;
(14)采用二次PECVD工艺在银台电极及其余第一钝化层之上生成第二钝化层;
(15)对衬底N+上不具有外延层一面进行减薄处理形成衬底N+层;
(16)在衬底N+层减薄面上蒸发形成背面银电极层;
(17)划片切分形成单个管芯结构。
进一步的,变容二极管管芯的制备方法,还包括如下具体步骤:
(1)清洗硅外延片:在60-100℃的条件下,将衬底分别置于碱性清洗液和酸性清洗液中各清洗5-15min,再将衬底置于HF:H2O按1:10的体积比例制备的漂洗液中漂洗1-5min,冲去离子水10-15min,在氮气甩干箱中甩干备用;
(2)对硅外延片进行氧化制造出氧化层:氧化炉的温度为1000-1200℃,分别依次在干氧环境氧化10-20min、湿氧环境氧化50-70min、干氧环境氧化20-30min得到氧化层;
(3)一次光刻,去除一次光刻胶,在氧化层上的部分区域形成磷注入窗口;
(4)将磷通过磷注入窗口注入到外延层上形成磷有源区,根据电容参数及倍比要求,选择磷注入剂量和能量,磷注入剂量范围是1E13-1E14个/cm3,能量50-60KEV;
(5)磷有源区内的磷扩散形成符合电容要求的磷扩散层,根据电容参数及倍比要求,选择磷扩散温度和时间;
(6)再通过磷注入窗口向磷扩散区上部注入硼,并形成硼有源区,硼注入剂量为1.8E16-2E16个/cm3,能量60-80KEV;
(7)硼有源区内的硼扩散达到满足电容要求的结深度时形成硼扩散层;
(8)采用一次PECVD工艺在硼扩散层及其余氧化层之上生成第一钝化层,温度350-400℃,沉积组分及厚度从下往上依次为SiO2层厚1900-2100埃、第一PSG层厚2900-3100埃、Si3N4层厚1900-2100埃;
(9)二次光刻第一钝化层,去除二次光刻胶,在磷注入窗口上方形成电极接触窗口;
(10)在电极接触窗口上方蒸发形成薄银层,所述薄银层从下到上依次包括钛层厚1500-2000埃、镍层厚800-1200埃以及银层厚18000-25000埃;
(11)三次光刻,露出电极接触窗口处的薄银层;
(12)在电极接触窗口处电镀形成银台电极;银台电极还覆盖了位于电极接触窗口边缘部分的第一钝化层,银台电极高度25-30μm;
(13)去除三次光刻胶,腐蚀掉银台电极周围的薄银层;
(14)采用二次PECVD工艺在银台电极及其余第一钝化层之上生成第二钝化层,温度350-400℃,沉积组分及厚度从下往上依次为第二PSG层厚1900-2100埃、SiO2层厚1900-2100埃;
(15)对衬底N+上不具有外延层一面进行减薄处理形成衬底N+层,最终从衬底N+层到银台电极的厚度共为160-240μm;
(16)在衬底N+层减薄面上蒸发形成背面银电极层,所述背面银电极层从下到上依次包括钛层厚1500-2000埃、镍层厚1500-2500埃以及银层厚15000-22000埃;
(17)划片切分形成单个管芯结构;
进一步的,上述步骤中的三次光刻均采用高粘度光刻胶光刻技术。
进一步的,所述高粘度光刻胶的粘度为400-500mpa.s。
本发明具有的优点和积极效果是:
1.常温反向击穿电压漂移蠕变得到极大改善,蠕动变化值大大减小,器件的击穿电压稳定性能提高了;
2.按照本发明制作出的器件常温反向漏电流值减小,已知常温反向漏电流越小越好,因此器件的性能参数得到了提高。
3.按照本发明制作出的器件在高温150℃下,经过时间48h反偏后,在高温状态下进行测试,其反向漏电流值及离散性减小,高温反向漏电流实现突破,器件的高温性能参数极大提高,高温漏电流达到了小于30nA的优良指标要求;
4.按照本发明制作出的器件,在经过高温反偏(150℃,48h)后,再恢复到常温测试,其反向击穿电压与高温反偏前反向击穿电压初始测试值的变化量变小,其变化量与高温反偏前反向击穿电压初始测试值比值小于1%,器件的高温性能参数提高。
本发明采用的技术方案的理论基础如下:
1.变容二极管为P+N结结构,一般情况下,当SiO2表面加栅电压VG(+)足够大,能使硅外延片表面反型,此时会产生一个和体内PN结并联的场感应结,这个场感应结有它自己的击穿电压,而且在很多情况下,比体内的PN结击穿电压低。这时,当反向电压增加到超过场感应结的击穿电压V(BR) FJ时,由于场感应结开始击穿,电流随电压迅速增加。这个电流沿着反型层流向P型区,并随着反向电压进一步增加而达到一个基本饱和值。继续增加反向电压到超过PN结体内击穿电压VBR时,电流再次迅速增加,这种电流特性称做沟道特性。
2.在上面的讨论中,考虑的是在半导体栅上加电压形成的表面电场的情况。在实际生产中半导体表面上吸附的各种带电离子、半导体表面氧化层中的可动钾、钠离子、固定电荷和陷阱电荷等,皆可在半导体表面层中引起电场。这些因素将会对半导体的表面特性产生重大影响。例如,若氧化层中表面电荷数量过大,则可像上述1中那样导致PN结特性不好或出现低击穿。在变容二极管采用平面工艺的器件中,使用二氧化硅膜保护,当器件工作引起温度升高,或工作环境温度升高时,二氧化硅中可动的钾、钠离子会漂移引起器件特性不稳定,因此为了提高器件的稳定性,除了尽量减少各种沾污外,本发明还引进了变容二极管两个步骤的钝化技术。
3.在热生长SiO2表面形成一层含有P2O5的SiO2(P2O5·SiO2)薄膜(成为磷硅玻璃,常简称为PSG),能明显地消弱钠等可动正离子对表面的影响,这是由于PSG薄膜对钠离子有提取、固定和阻挡的作用。磷在二氧化硅膜中是网络形成剂,它是五价的元素,若它取代硅而位于四面体中心,由于每两个四面体中,磷与氧的比例为2:4,则P2O5分子相对于构成磷氧四面体时,就多出一个氧原子。磷又比硅多出一个价电子,这个多出来的电子将给予那个多余的氧原子而使它呈负电性,正是这种带负电的未桥联的氧离子,成为俘获钾、钠离子的陷阱,使得钾、钠离子在磷硅玻璃中的固溶度比在SiO2中高的多,因而原先在SiO2里的钾、钠将大部分被吸收到磷硅玻璃中。这样,钾、钠离子由于“远离”半导体表面,而消弱了对半导体表面的影响。
第一钝化层由下到上依次包括:
SiO2层,其作用是的作用是作为过渡层,保证第一PSG层与氧化层之间接触良好;
第一PSG层,吸附了在此之前制备步骤中引起的沾污,掺磷要适当,组分过多会引起极化,反而起不到作用;
Si3N4层,是比较致密、坚硬的钝化膜,用于消弱后续步骤中产生的沾污对氧化层的影响。
第二钝化层由下到上依次包括:
第二PSG层,其作用是吸附第一次钝化后各步骤中的沾污,尤其是步骤(12)中的电镀银台电极的工序,因为电镀液中存在大量的钾、钠离子,同时也用于消弱玻封烧结时玻壳中溢出的钾、钠离子对管芯的影响;
SiO2层,用于保护第二PSG层,防止第二PSG层吸潮极化,但该SiO2层不能太厚,才能保证封装后能够接触良好。
附图说明
图1是本实施例的结构示意图
图2是本实施例的工艺流程图
图中:
1、第二钝化层2、银台电极3、第一钝化层
4、氧化层5、硼扩散层6、磷扩散层
7、外延层8、衬底N+层9、背面银电极层
具体实施方式
如图1所示,本发明提供所述管芯上具有两层钝化层,第一钝化层3位于PN结与银台电极2之间,但不完全阻隔PN结与银台电极2的接触,第二钝化层1覆盖在所述管芯的最上层。PN结的中心部分与银台电极2直接接触;第二钝化层1覆盖在银台电极2及裸露的第一钝化层3之上。
PN结由外延层7、磷扩散层6和硼扩散层5组成,所述磷扩散层6和硼扩散层5位于所述外延层7的井结构内,其中磷扩散层6位于井结构底部,硼扩散层5位于磷扩散层6上方。
第一钝化层3与外延层7上表面之间具有氧化层4,所述硼扩散层上表面与外延层7上表面平齐。
外延层7下方依次具有衬底N+层8和背面银电极层9。
第一钝化层3由下到上依次包括SiO2层、第一PSG层和Si3N4层,其各层之间的厚度比依次为2:3:2,SiO2层的厚度为2000埃,第一PSG层中掺磷组分的质量分数为2%。
第二钝化层1由下到上依次包括第二PSG层和SiO2层,其各层之间的厚度比为1:1,第二PSG层的厚度为2000埃,第二PSG层中掺磷组分的质量分数为3%。
根据所给的电容及反向击穿电压要求,选取合适的外延浓度和厚度材料,然后按本发明的变容二极管管芯的制备方法制备出本实施例(如图2所示),具体包括如下步骤:
(1)清洗硅外延片,所述硅外延片包括外延层7和衬底N+:在80℃的条件下,将衬底分别置于碱性清洗液和酸性清洗液中各清洗10min,再将衬底置于HF:H2O按1:10的体积比例制备的漂洗液中漂洗2min,冲去离子水10min,在氮气甩干箱中甩干备用;
(2)对硅外延片进行氧化制造出氧化层4:氧化炉的温度为1160℃,分别依次在干氧环境氧化20min、湿氧环境氧化60min、干氧环境氧化25min得到氧化层4;
(3)一次光刻,去除一次光刻胶,在氧化层4上的部分区域形成磷注入窗口;
(4)将磷通过磷注入窗口注入到外延层7上形成磷有源区,根据电容参数及倍比要求,选择磷注入剂量和能量,磷注入剂量范围是1E14个/cm3,能量60KEV;
(5)磷有源区内的磷扩散形成符合电容要求的磷扩散层6,根据电容参数及倍比要求,选择磷扩散温度和时间;
(6)再通过磷注入窗口向磷扩散区上部注入硼,并形成硼有源区,硼注入剂量为2E16个/cm3,能量80KEV;
(7)硼有源区内的硼扩散达到满足电容要求的结深度时形成硼扩散层5;
(8)采用一次PECVD工艺在硼扩散层5及其余氧化层4之上生成第一钝化层3,温度380℃,沉积组分及厚度从下往上依次为SiO2层厚2000埃、第一PSG层厚3000埃、Si3N4层厚2000埃;
(9)二次光刻第一钝化层3,去除二次光刻胶,在磷注入窗口上方形成电极接触窗口;
(10)在电极接触窗口上方蒸发形成薄银层,所述薄银层从下到上依次包括钛层厚1800埃、镍层厚1000埃以及银层厚22000埃;
(11)三次光刻,露出电极接触窗口处的薄银层;
(12)在电极接触窗口处电镀形成银台电极2;银台电极2还覆盖了位于电极接触窗口边缘部分的第一钝化层3,银台电极2高度30μm;
(13)去除三次光刻胶,腐蚀掉银台电极2周围的薄银层;
(14)采用二次PECVD工艺在银台电极2及其余第一钝化层3之上生成第二钝化层1,温度380℃,沉积组分及厚度从下往上依次为第二PSG层厚2000埃、SiO2层厚2000埃;
(15)对衬底N+上不具有外延层7一面进行减薄处理形成衬底N+层8,最终从衬底N+层8到银台电极2的厚度共为210μm;
(16)在衬底N+层8减薄面上蒸发形成背面银电极层9,所述背面银电极层9从下到上依次包括钛层厚1800埃、镍层厚2000埃以及银层厚18000埃;
(17)划片切分形成单个管芯结构;
上述步骤中的三次光刻均采用高粘度光刻胶光刻技术,所述高粘度光刻胶的粘度为450mpa.s。
由于PECVD工艺钝化形成的双层钝化层结构,同时在各钝化层中加入PSG,形成了对钾、钠可动离子正电荷的吸附,降低了器件的漏电流,提高了器件的常温和高温反向击穿电压和漏电流的稳定性,而且高温漏电率相比同类产品小50倍,各种参数达到航空航天的要求。
1、测试一
采用两层钝化层结构的变容二极管与现有技术变容二极管的性能对比如下,现有技术选用海燕品牌的型号为2CB14的二极管进行测试,测试仪器选用自制专用二检仪,所述二检仪用于检测:1.检测器件的反向击穿电压;2.检测器件的反向漏电流;3.检测电容。
测试一先检测本实施例及现有技术的反向击穿电压,具体内容及数据结果见下表1:
表1本实施例与现有技术的变容二极管常温反向击穿电压蠕变量比较
通过以上数据可以看出,本实施例的器件反向击穿电压蠕变量平均值与现有技术相比下降到1.3V,标准偏差下降到0.60,相对于现有技术可知依据本发明制备出的器件反向电压的漂移现象得到了极大改善,器件的击穿电压稳定性得到了提高。
2、测试二
测试条件:VR=20V,温度25℃,测量仪器为二检仪。
表2本实施例与现有技术的变容二极管常温反向漏电流比较
通过以上数据可以看出,使用本发明制作的器件常温反向漏电流平均值从4.44nA减小到0.26nA,标准偏差从1.93下降到0.14,已知常温反向漏电流越小越好,因此本实施例的常温反向漏电流得到了极大改善,器件的性能参数得到了提高。
3、测试三
测试条件:VR=20V,温度150℃,48h后在高温状态下测试。
表3本实施例与现有技术的高温反向漏电流比较
通过以上数据可以看出,使用本发明制作的器件高温150℃条件下工作48h反偏后反向漏电流平均值从389.55nA减小到10.6nA,标准偏差从41.97下降到5.25,高温反向漏电流实现突破,器件的性能参数提高了。
4、测试四
测试条件:IR=10μA,温度150℃,48h后恢复到常温测试。
表4现有技术与本实施例经过高温反偏后反向击穿电压变化量比较
通过以上数据可以看出,使用本发明制作的器件在高温150℃下,经过48h反偏后恢复到常温测试其反向击穿电压与反偏前初始值的变化量,变化量的平均值从4.1V减小到0.27V,标准偏差从2.1下降到0.27,反向击穿电压变化量与初始值变化百分比平均值由9.8%减小到0.63%,变化量的平均值及标准偏差也下降了,器件的高温性能参数得到了提高。
以上数据,验证了本发明采用PECVD工艺进行钝化的双层钝化层结构及变容二极管管芯的制备方法,提高了器件的常温及高温性能,提高了器件的稳定性,产品达到了军用品的标准。
以上对本发明的一个实施例进行了详细说明,但所述内容仅为本发明的较佳实施例,不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等,均应仍归属于本发明的专利涵盖范围之内。

Claims (10)

1.一种变容二极管管芯,其特征在于:所述管芯上具有两层钝化层,第一钝化层位于PN结与银台电极之间,但不完全阻隔PN结与银台电极的接触,第二钝化层覆盖在所述管芯的最上层。
2.根据权利要求1所述的变容二极管管芯,其特征在于:所述PN结由外延层、磷扩散层和硼扩散层组成,所述磷扩散层和硼扩散层位于所述外延层的井结构内,其中磷扩散层位于井结构底部,硼扩散层位于磷扩散层上方。
3.根据权利要求2所述的变容二极管管芯,其特征在于:所述第一钝化层与外延层上表面之间具有氧化层,所述硼扩散层上表面与外延层上表面平齐。
4.根据权利要求2所述的变容二极管管芯,其特征在于:所述外延层下方依次具有衬底N+层和背面银电极层。
5.根据权利要求1所述的变容二极管管芯,其特征在于:所述第一钝化层由下到上依次包括SiO2层、第一PSG层和Si3N4层,其各层之间的厚度比依次为2:3:2。
6.根据权利要求1所述的变容二极管管芯,其特征在于:所述第二钝化层由下到上依次包括第二PSG层和SiO2层,其各层之间的厚度比为1:1。
7.根据权利要求5所述的变容二极管管芯,其特征在于:所述第一PSG层中掺磷组分的质量分数为2%。
8.根据权利要求6所述的变容二极管管芯,其特征在于:所述第二PSG层中掺磷组分的质量分数为3%。
9.一种制备如权利要求1-8中任一项所述的变容二极管管芯的方法,其特征在于包括如下步骤:
(1)清洗硅外延片,所述硅外延片包括外延层和衬底N+;
(2)对硅外延片进行氧化制造出氧化层;
(3)一次光刻,去除一次光刻胶,在氧化层上的部分区域形成磷注入窗口;
(4)将磷通过磷注入窗口注入到外延层上形成磷有源区;
(5)磷有源区内的磷扩散形成符合电容要求的磷扩散层;
(6)再通过磷注入窗口向磷扩散层上部注入硼,并形成硼有源区;
(7)硼有源区内的硼扩散达到满足电容要求的结深度时形成硼扩散层;
(8)采用一次PECVD工艺在硼扩散层及其余氧化层之上生成第一钝化层;
(9)二次光刻第一钝化层,去除二次光刻胶,在磷注入窗口上方形成电极接触窗口;
(10)在电极接触窗口上方蒸发形成薄银层;
(11)三次光刻,露出电极接触窗口处的薄银层;
(12)在电极接触窗口处电镀形成银台电极;
(13)去除三次光刻胶,腐蚀掉银台电极周围的薄银层;
(14)采用二次PECVD工艺在银台电极及其余第一钝化层之上生成第二钝化层;
(15)对衬底N+上不具有外延层一面进行减薄处理形成衬底N+层;
(16)在衬底N+层减薄面上蒸发形成背面银电极层;
(17)划片切分形成单个管芯结构。
10.根据权利要求9所述的变容二极管管芯的制备方法,其特征在于:上述步骤中的三次光刻均采用高粘度光刻胶光刻技术。
CN201510683857.2A 2015-07-02 2015-10-20 一种变容二极管管芯及其制备方法 Active CN105244382B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510683857.2A CN105244382B (zh) 2015-07-02 2015-10-20 一种变容二极管管芯及其制备方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2015103831779 2015-07-02
CN201510383177 2015-07-02
CN201510683857.2A CN105244382B (zh) 2015-07-02 2015-10-20 一种变容二极管管芯及其制备方法

Publications (2)

Publication Number Publication Date
CN105244382A true CN105244382A (zh) 2016-01-13
CN105244382B CN105244382B (zh) 2020-06-30

Family

ID=55041949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510683857.2A Active CN105244382B (zh) 2015-07-02 2015-10-20 一种变容二极管管芯及其制备方法

Country Status (1)

Country Link
CN (1) CN105244382B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326568A (zh) * 2018-09-19 2019-02-12 吉林麦吉柯半导体有限公司 一种肖特基二极管及制作方法
CN111081786A (zh) * 2019-12-24 2020-04-28 中国电子科技集团公司第十八研究所 一种平面串联耐高压二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507078A (zh) * 2002-12-10 2004-06-23 ͨ�õ�����˾ 恶劣环境下使用的雪崩光电二极管
CN1855529A (zh) * 2005-04-07 2006-11-01 半导体元件工业有限责任公司 具有场稳定膜的半导体器件和方法
CN101383283A (zh) * 2008-10-17 2009-03-11 中国电子科技集团公司第二十四研究所 低压大变容比二极管的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507078A (zh) * 2002-12-10 2004-06-23 ͨ�õ�����˾ 恶劣环境下使用的雪崩光电二极管
CN1855529A (zh) * 2005-04-07 2006-11-01 半导体元件工业有限责任公司 具有场稳定膜的半导体器件和方法
CN101383283A (zh) * 2008-10-17 2009-03-11 中国电子科技集团公司第二十四研究所 低压大变容比二极管的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326568A (zh) * 2018-09-19 2019-02-12 吉林麦吉柯半导体有限公司 一种肖特基二极管及制作方法
CN111081786A (zh) * 2019-12-24 2020-04-28 中国电子科技集团公司第十八研究所 一种平面串联耐高压二极管及其制备方法
CN111081786B (zh) * 2019-12-24 2023-09-29 中国电子科技集团公司第十八研究所 一种平面串联耐高压二极管及其制备方法

Also Published As

Publication number Publication date
CN105244382B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN115295546A (zh) 一种tvs器件及制造方法
CN215377413U (zh) 设备和电子部件
CN103151310A (zh) 深沟槽功率mos器件及其制造方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
CN105244382A (zh) 一种变容二极管管芯及其制备方法
CN110212044B (zh) 一种深槽半导体光探测结构及其制造方法
US20210358903A1 (en) TVS Device And Manufacturing Method Therefor
CN104332499B (zh) 一种vdmos器件及其终端结构的形成方法
CN204732417U (zh) 一种变容二极管管芯
CN107301995B (zh) 瞬态电压抑制器及其制作方法
CN102800589B (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
CN102683504B (zh) 通过离子注入砷改进晶体硅太阳能电池制作工艺的方法
CN105448993A (zh) 半导体装置
CN113571512B (zh) 全耗尽绝缘体上硅esd保护器件及其制备方法
CN110416079A (zh) 沟槽栅igbt芯片的制作方法
CN211578763U (zh) 半导体台面二极管芯片
CN109065533B (zh) 一种半导体器件及其制造方法
CN109192724B (zh) 半导体器件及其制造方法
CN108063166A (zh) 一种沟槽结构肖特基半导体装置及其制备方法
CN102442636A (zh) 具有由划片槽限定的薄片的半导体结构
CN112054020A (zh) 一种低电容静电防护芯片器件及其制备方法
CN205488142U (zh) 一种低压超结mosfet终端结构
CN113851582B (zh) 一种垂直型霍尔传感器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant