CN101383283A - 低压大变容比二极管的制造方法 - Google Patents
低压大变容比二极管的制造方法 Download PDFInfo
- Publication number
- CN101383283A CN101383283A CNA2008102328848A CN200810232884A CN101383283A CN 101383283 A CN101383283 A CN 101383283A CN A2008102328848 A CNA2008102328848 A CN A2008102328848A CN 200810232884 A CN200810232884 A CN 200810232884A CN 101383283 A CN101383283 A CN 101383283A
- Authority
- CN
- China
- Prior art keywords
- low voltage
- large capacitance
- voltage diode
- diode
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种低压大变容比二极管的制造方法。本发明采用双离子注入技术形成PN结二极管,通过调节PN结P型区域和N型区域的注入剂量和退火时间,形成陡峭的PN结,确保在低的反向电压下保证二极管的变容比,使其满足低压便携式接收装置的应用要求。本发明的低压大变容比二极管,在低的反向电压和较小电压变化范围的情况下,其相应的电容比能达到3.0。本发明的低压大变容比二极管可应用于低压便携式接收装置。
Description
技术领域
本发明涉及一种变容二极管的制造方法,特别涉及一种低压大变容比的二极管的制造方法。本发明制造的二极管可应用的领域是低压便携式接收装置。
背景技术
在电子线路中需要使用调谐和调频功能的领域,一般要采用变容二极管。随着电视、广播和通信的迅速发展,变容二极管的制造也逐渐发展,现已成为二极管家族中的一个重要分支。目前,随着大量便携式通信装置的出现,对变容二极管的电容变化比,即电容比,提出了更高的要求,即要求在较小的工作电压和电压变化范围下,具有更大的电容比,以满足电路中调谐和调频的需求。
专利文献1(美国专利,专利号:NO.4 475 117,专利名称:Linearpn junction capacitancediode)公开了一种二极管制造技术,它通过双扩散技术形成,当其反向电压变化量约为25V时,其电容变化约为20pF,且在低的反向电压(0.2V~2.5V)下,其变容比达到1.8。它的缺点是:形成的PN结较缓,变容比小、串联电阻较大,不能满足诸如MP3、MP4等便携式等低压电源接收装置的要求。
专利文献2(公开号:CN 1165586A,专利名称:变容二极管及制造变容二极管的方法)公开了一种低压变容二极管的制造方法,它是针对低压便携式接收装置应用开发的制造技术,只需较小的电压变化就能达到较大的电容变化比,应用于电视接收器等低压便携式接收器件中。它的结构特征是在第二区上面淀积未掺杂多晶硅层,然后在多晶硅层中掺杂P+杂质,经过850℃退火后,P+杂质通过多晶层扩散进入到外延层中形成第二区,该技术方案形成的PN结结深为0.3μm。但是,制备这种变容二极管需要采用LPCVD和多晶硅淀积工艺,工艺步骤多。
发明内容
本发明的一种低压大变容比二极管的制造方法,采用双离子注入技术,通过调节PN结P型区域和N型区域的注入剂量和退火时间,实现变容二极管的低压大变容比。
为实现上述目的,本发明的一种低压大变容比二极管的制造方法,其包括以下步骤:
(1)在电阻率为0.001Ω·cm、重掺杂砷的N++<100>硅衬底片上,生长一N型外延层,外延层厚度为2.5μm,电阻率为2.5Ω·cm,掺杂杂质为磷,形成所述低压大变容比二极管的N++/N- 1区域;
(2)对所述已生长了外延层的硅片进行常规氧化,生长一氧化层,厚度为1.2μm,常规光刻,刻蚀出有源区窗口;
(3)在所述已刻蚀出有源区窗口的硅片上进行常规氧化,生长一薄氧化层,厚度为180nm,进行砷杂质注入,剂量为1×1014cm-2,能量为120KeV,在1150℃下退火时间60分钟后,形成所述低压大变容比二极管的N- 2区域,漂光窗口上的薄氧化层;
(4)在所述已形成N- 2区域的硅片上,用常规方法生长一薄氧化层,厚度为180nm,进行硼杂质注入,剂量为1×1016cm-2,能量为60KeV,在900℃下退火98分钟后,形成所述低压大变容比二极管的P+区域,漂光窗口上的薄氧化层;
(5)对已形成低压大变容比二极管的N++/N- 1/N- 2/p+区的硅片,进行常规的金属布线、光刻、钝化、合金,再对硅片的背面进行常规的减薄、背面金属化,最终形成所述的低压大变容比二极管。
有益效果:
本发明的低压大变容比二极管的制造方法,是通过调节PN结P型区域和N型区域的注入剂量和退火时间,通过双离子注入技术,形成陡峭的PN结,提高二极管的变容比,使其满足低压便携式接收装置对变容二极管的应用要求。
本发明制造的低压大变容比二极管,在低的反向电压和较小电压变化范围下,其相应的电容变化比大,变容比能达到3.0。
本专利与专利1相比,提高了变容二极管在低电压和较小电压变化范围下的变容比。与专利文献2相比,本发明的低压大变容比二极管的制造方法,工艺步骤更少,在制造方法上减轻了对设备和原材料的依赖和要求,能有效降低制造成本。
附图说明
图1是本发明的生长了外延层后的硅片剖面示意图
图2是图1的硅片上生长氧化层后并形成有源区窗口后的剖面示意图;
图3是在图2的硅片上进行磷杂质后,形成低压大变容比二极管的N- 2区后的剖面示意图;
图4是在图3的硅片上漂光薄氧化层后的剖面示意图;
图5是对图4的硅片上进行硼杂质后,形成低压大变容比二极管的P+区后的剖面示意图;
图6是图5的硅片上漂光薄氧化层后的剖面示意图;
图7是对图6的硅片进行常规的金属布线、钝化、合金,再对硅片背面进行常规的减薄、金属化后形成的所述低压大变容比二极管的剖面示意图。
具体实施方式
下面结合具体实例及附图,对本发明作进一步详细说明。
(1)在电阻率为0.001Ω·cm,重掺杂砷的N++<100>硅衬底片1上,常规方法生长一N型外延层2,外延层厚度为2.5μm,电阻率为2.5Ω·cm,掺杂杂质为磷,形成所述低压大变容比二极管的N++/N- 1区域,如图1所示。
(2)对所述已生长了外延层的硅片1进行常规氧化,生长一氧化层3,厚度为1.2μm,常规光刻,刻蚀出有源区窗口,窗口面积为220μm×220μm,如图2所示。
(3)在所述已刻蚀出有源区窗口的硅片1上进行常规氧化,生长一薄氧化层A,厚度为18nm,进行砷杂质注入,注入剂量为1×1014cm-2,注入能量为120KeV,在退火温度为1150℃下,退火60分钟,退火后,形成所述低压大变容比二极管的N- 2区域4,如图3所示。用1:50的HF溶液漂光窗口上的薄氧化层A,如图4所示。
(4)在所述已形成N- 2区域4的硅片1上,用常规方法生长一层薄氧化层B,薄氧化层厚度为180nm,进行硼杂质注入,注入剂量为1×1016cm-2,注入能量为60KeV,在900℃下,退火时间98分钟,形成所述低压大变容比二极管的P+区域5,如图5所示。用1:50的HF溶液漂光窗口上的薄氧化层B,如图6所示。
(5)对所述已形成所述低压大变容比二极管的N++/N- 1/N- 2/P+区的硅片1,进行常规的金属布线,溅射硅铝层6,厚度1.2μm,光刻,进行常规钝化,形成钝化层7,钝化层厚度1μm,合金,合金温度440℃,时间3小时。再对硅片1的背面进行常规的减薄、背面金属化,形成背面金属8,如图7所示。最终形成所述低压大变容比二极管。
本发明实施例的低压大变容比二极管,在反向电压0.2V时,电容值为30.3pF;在反向电压2.3V时,电容值为9.6pF。
上述所描述的加工工艺及其参数、化学溶液、加工设备等,除已描述的外,其余的均为本领域普通技术人员所知的常用技术,不再加以详述。
Claims (1)
1.一种低压大变容比二极管的制造方法,其包括以下步骤:
(1)在电阻率为0.001Ω·cm、重掺杂砷的N++<100>硅衬底片上,生长一N型外延层,外延层厚度为2.5μm,电阻率为2.5Ω·cm,掺杂杂质为磷,形成所述低压大变容比二极管的N++/N- 1区域;
(2)对所述已生长了外延层的硅片进行常规氧化,生长一氧化层,厚度为1.2μm,常规光刻,刻蚀出有源区窗口;
(3)在所述已刻蚀出有源区窗口的硅片上进行常规氧化,生长一薄氧化层,厚度为180nm,进行砷杂质注入,剂量为1×1014cm-2,能量为120KeV,在1150℃下退火60分钟后,形成所述低压大变容比二极管的N- 2区域,漂光窗口上的薄氧化层;
(4)在所述已形成N- 2区域的硅片上,用常规方法生长一薄氧化层,厚度为180nm,进行硼杂质注入,剂量为1×1016cm-2,能量为60KeV,在900℃下退火98分钟后,形成所述低压大变容比二极管的P+区域,漂光窗口上的薄氧化层;
(5)对已形成所述低压大变容比二极管的N++/N- 1/N- 2/P+区的硅片,进行常规的金属布线、光刻、钝化、合金,再对硅片的背面进行常规的减薄、背面金属化,最终形成所述的低压大变容比二极管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102328848A CN101383283B (zh) | 2008-10-17 | 2008-10-17 | 低压大变容比二极管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102328848A CN101383283B (zh) | 2008-10-17 | 2008-10-17 | 低压大变容比二极管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101383283A true CN101383283A (zh) | 2009-03-11 |
CN101383283B CN101383283B (zh) | 2010-08-11 |
Family
ID=40463042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102328848A Expired - Fee Related CN101383283B (zh) | 2008-10-17 | 2008-10-17 | 低压大变容比二极管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101383283B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142370A (zh) * | 2010-12-20 | 2011-08-03 | 杭州士兰集成电路有限公司 | 一种在p+衬底上制备低压二极管芯片的方法及其结构 |
CN105244382A (zh) * | 2015-07-02 | 2016-01-13 | 天津天物金佰微电子有限公司 | 一种变容二极管管芯及其制备方法 |
-
2008
- 2008-10-17 CN CN2008102328848A patent/CN101383283B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142370A (zh) * | 2010-12-20 | 2011-08-03 | 杭州士兰集成电路有限公司 | 一种在p+衬底上制备低压二极管芯片的方法及其结构 |
CN102142370B (zh) * | 2010-12-20 | 2013-01-23 | 杭州士兰集成电路有限公司 | 一种在p+衬底上制备低压二极管芯片的方法及其结构 |
CN105244382A (zh) * | 2015-07-02 | 2016-01-13 | 天津天物金佰微电子有限公司 | 一种变容二极管管芯及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101383283B (zh) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103022006B (zh) | 一种基于外延技术的三维集成功率半导体及其制作方法 | |
CN100590850C (zh) | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 | |
US8569150B2 (en) | Method for producing a semiconductor device with a semiconductor body | |
CN102130060B (zh) | 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法 | |
CN1165586A (zh) | 变容二极管和制造变容二极管的方法 | |
CN101176194A (zh) | 半导体器件及其制造方法 | |
CN101383283B (zh) | 低压大变容比二极管的制造方法 | |
CN101719496B (zh) | 一种自供电集成电路芯片及其制备方法 | |
CN100394616C (zh) | 可集成的高压vdmos晶体管结构及其制备方法 | |
US5322803A (en) | Process for the manufacture of a component to limit the programming voltage and to stabilize the voltage incorporated in an electric device with EEPROM memory cells | |
CN104103514A (zh) | 一种垂直沟道恒流二极管制造方法 | |
CN109950299A (zh) | 一种功率集成二极管芯片结构及其制作方法 | |
CN106816376A (zh) | 一种超结器件耐压层的制备方法 | |
CN112786684A (zh) | 一种改善emi及降低特征电阻的超结器件及其制造方法 | |
CN102723304B (zh) | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 | |
US20080096360A1 (en) | Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same | |
CN103840008A (zh) | 基于bcd工艺的高压ldmos器件及制造工艺 | |
CN103811491B (zh) | 一种可调恒流源集成芯片及制造方法 | |
CN101425463B (zh) | 低电压/低漏电流的tvs二极管器件结构及其制备方法 | |
CN104124283A (zh) | 一种掺杂的肖特基势垒器件及其制备方法 | |
CN103021936B (zh) | 一种双极电路的制造方法 | |
CN104517832B (zh) | 功率二极管的制备方法 | |
CN103035643B (zh) | 一种基于键合技术的三维集成功率半导体及其制作工艺 | |
CN102088037B (zh) | 齐纳二极管及其制造方法 | |
CN100477163C (zh) | 一种高压集成电路及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20101017 |