CN101425463B - 低电压/低漏电流的tvs二极管器件结构及其制备方法 - Google Patents

低电压/低漏电流的tvs二极管器件结构及其制备方法 Download PDF

Info

Publication number
CN101425463B
CN101425463B CN200710047576A CN200710047576A CN101425463B CN 101425463 B CN101425463 B CN 101425463B CN 200710047576 A CN200710047576 A CN 200710047576A CN 200710047576 A CN200710047576 A CN 200710047576A CN 101425463 B CN101425463 B CN 101425463B
Authority
CN
China
Prior art keywords
zone
tvs diode
crystal face
low
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710047576A
Other languages
English (en)
Other versions
CN101425463A (zh
Inventor
纪刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN200710047576A priority Critical patent/CN101425463B/zh
Publication of CN101425463A publication Critical patent/CN101425463A/zh
Application granted granted Critical
Publication of CN101425463B publication Critical patent/CN101425463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种低电压/低漏电流的TVS二极管结构及其制备方法,其方法包括步骤:S1、在<100>晶面上形成外延层P-,S2、在<100>晶面上刻蚀出深槽区域,S3、在<100>晶面上的外延层P-中注入N杂质形成N型区,S4、表面热氧处理形成氧化层之后开出阳极接触和阴极接触。本发明的TVS二极管,包括P型浓衬底、外延层P-和N杂质,形成N+/P-/P++深槽隔离结构。本发明制备工艺成熟,产品具有反向击穿电压小于6V,反向漏电流为0.1-0.5μA的优点。

Description

低电压/低漏电流的TVS二极管器件结构及其制备方法
技术领域
本发明涉及一种防止静电和浪涌电流冲击的器件及其制备方法,具体地说,是关于低电压/低漏电流的TVS二极管器件的结构及制备方法。
背景技术
TVS二极管作为防静电/抗浪涌电流保护器件,已经广泛应用在消费内电子产品(如手机,PDA,MP3,数码相机等)中,用以防止外部瞬态静电、浪涌电流对这些产品中的内部芯片造成损害,直接影响产品的功能和可靠性。
TVS二极管的具体应用主要是:在消费内电子产品(如手机,PDA,MP3,数码相机等)中,与外部相连接的部分或重要的数据端口如键盘,电源接口,USB接口,数据接口,彩屏LCD驱动等部分,TVS二极管的阴极与数据端相连,阳极接地。在消费内电子产品的整个电路正常工作时,TVS二极管由于处在反向工作状态,对所述电路功能没有影响,而当瞬态静电脉冲或浪涌电流出现时,由于TVS二极管的开启电压低,瞬态反应速度快的优点,TVS二极管首先反向导通,使得外部能量通过其释放,而TVS二极管较低的钳位电压能够保证在数据端上的电压不会对内部芯片造成损害。
随着现代化超大规模集成电路的出现,超深亚微米的工艺已成为集成电路加工工艺的主流,为降低超大规模集成电路的功耗,目前芯片的工作电压以3.3V为主(芯片内器件的击穿电压最低为7V),为保护芯片,所以相应地TVS二极管的反向击穿电压也要相应降低,需开发反向击穿电压小于6V的TVS二极管,而反向击穿低的要求使得普通工艺制备的TVS二极管出现漏电流呈指数增加(超过1mA),P-N结电容也相应增大等缺点,所以需要开发低击穿电压/低漏电流的TVS二极管器件结构及制备方法。
目前主要的TVS二极管器件结构及制备方法主要如下:
1.普通P+/N+结制备的TVS二极管如下:
  N+注入
  P+衬底
一般这种二极管的击穿电压在10V-50V之间,漏电流较小,而当击穿电压低于6V时,采用这种结构的二极管漏电会有巨大的增加,一般达到数十个mA以上。
2.PIN或NIP结构制备的TVS二极管,如下:
  N+注入
  I层
  P+衬底
由于I层厚度超过10μm,而电阻率250ohm·cm以上,所以造成
A、击穿电压无法降低到6V以下;
B、导通时由于I层的厚度和电阻率,造成内阻太大,同时这种TVS二极管的钳位电压较高,不利于作为保护电路之用。
3.还有使用三极管穿通结构来制作TVS二极管来实现低电压保护,但是,由于此种结构的制备工艺复杂,工艺控制性较差,使得穿通电压值波动大,成品率低。此外,由于存在着二极管snapback现象,使得器件可能被误操作开通,导致整个电路工作异常。
发明内容
本发明的目的在于提供一种新的N+/P-/P++深槽(结)隔离的TVS二极管结构以及制备方法,通过增加一层薄的P外延层来降低由于击穿电压低带来的漏电影响,同时深槽隔离的技术使得器件一方面降低侧面电容,另一方面能显著减小芯片的尺寸。
本发明的TVS二极管的制备方法,将在具体实施方式中的三个实施例来描述,其主要步骤为:S1、在<100>晶面上生长出外延层P-,S2、刻蚀出深槽区,S3、注入N杂质,S4、生成氧化层并开出阳极接触以及阴极接触由三个实施例给出详细描述。
本发明的结构是在P型浓衬底上(衬底浓度一般达到1E19-5E19/cm3)外延P-厚度约为2.5-5μm,浓度约为1E14-1E16/cm3,再在外延层P-上注入浓度为1E19-1E20/cm3的N型杂质,N型掺杂的结深大概为0.5-1.0μm,在反向偏压3.3V电压条件下,耗尽层宽度大约为1.5μm,此时,漏电流大约为(0.1-0.5uA)而当外部电压超过4.5V时,耗尽层宽达到P++衬底,反向电压达到5.5V时,发生雪崩击穿,此时二极管处于反向穿通低阻范围。
附图说明
图1为本发明的基本电子线路:其中1、2为TVS二极管,3为数据接口,4为控制电路。
图2为本发明中TVS二极管的衬底截面示意图:101为P型衬底<100>晶面,电阻率为0.002-0.04ohm·cm,衬底浓度达到1E19-5E19/cm3
图3为本发明中的TVS二极管外延生长后的截面示意图;102为P型外延,电阻率为10-50ohm·cm,外延浓度大约为1E14-1E16/cm3,厚度约为2.5-5μm。
图4为本发明中的TVS二极管使用深槽隔离后的截面示意图,103为深槽,深度约为3-6μm。
图5为本发明中的TVS二极管中N型注入后的截面示意图,104为N型注入,注入剂量约为:磷5E15-1E16/cm2,能量约为60KeV,0度角注入。
图6为本发明中的TVS二极管金属化后的截面示意图,105为正面金属Al接触,106为背面金属Au接触。
图7为本发明中的实施例1的结构示意图。
图8为本发明中的实施例2的结构示意图。
图9为本发明中的实施例3的结构示意图。
具体实施方式
下面根据图1~图7,图1~图6和图8;图1~图6和图9给出本发明三个实施例,并予以详细描述,以使本领域的技术人员更易于理解本发明的结构特征和功能特色,而不是用来限定本发明的范围。
本发明的TVS二极管使用方式如图1所示,在电子消费产品(如手机,PDA,MP3,液晶电视等)中,在数据输入输出端与内部控制芯片4之间通过数据线10和数据线20相连结,在没有TVS二极管1、2保护下,若数据输入输出端3受到静电或浪涌电流攻击时,瞬态出现的高压会造成内部芯片损坏。而TVS二极管1、2分别连结在数据线10和数据线20上,其中TVS二极管1,2的阴极分别连结数据线10和数据线20,阳极接地,当静电脉冲或浪涌电流出现时,若瞬态电压超过TVS二极管1,2的反向击穿电压,TVS二极管1,2首先反向导通,电流通过TVS二极管1,2泄放,而数据线10和数据线20上的电压被钳位在低压状态,从而保证内部芯片不会受到损害。
实施例1:如图7所示:
1.在电阻率为0.002-0.04ohm·cm,衬底浓度达到1E19-5E19/cm3的P型衬底<100>晶面上区域101,在1100℃条件下化学气相生长厚度为2.5-5μm,电阻率为10-50ohm·cm的P型外延,外延浓度大约为1E14-1E16/cm3(P型外延区域102)。
2.在深槽区域103,干法刻蚀深槽结构,使得深槽一直达到P衬底上,深度大约为3-6μm。
3.在N型注入区域104,离子注入5E15-1E16/cm2的磷,形成N+注入,浓度约为1E20/cm3,结深D1大约为0.5-1μm。
4.表面热氧处理后形成10000A°的氧化层,然后在正面金属Al接触区域105处开出窗口,作TVS二极管的阴极接触。
5.衬底通过机械减薄到150μm后,在450℃温度下背金处理,形成TVS二极管的阳极接触。
6.在TVS二极管的阳极接触106区域接地,105处电压3.3V时,耗尽区宽度D2约为1.5μm。
实施例2:如图8所示:
1-3如实施例1。
4.为芯片阳极从正面引出,在区线107处离子注入约5E14-1E15/cm2、45KeV的硼,104到107的距离为3-6μm,以保证击穿首先发生在104区域的底部。
5.表面热氧处理后,形成10000A°的氧化层,分别在区域105,108处开出窗口,溅射金属A1,分别作为TVS二极管的阳极接触和阴极接触。
实施例3:如图9所示:
若由于工艺限制,不能采用深槽隔离,也可采用PN结隔离方法:
1-3如实施例1。
4.在区域109处环形离子注入2E15/cm2、80KeV的硼,104到109的距离为5-10μm,以保证击穿首先走在104区域底部,同时109处的环路离子注入又起到隔离作用。
5.表面热氧化处理,形成10000A°的氧化层,分别在区域105,110处开出窗口,溅射A1,而110处的A1形成环路,分别作为TVS二极管的阳极接触和阴极接触。

Claims (5)

1.一种低击穿电压/低漏电流的TVS二极管的制备方法,包括步骤:
S1、在电阻率为0.002-0.04ohm·cm,衬底浓度为1E19-5E19/cm3的P型衬底<100>晶面上区域(101),在1100℃条件下化学气相生长厚度为2.5-5μm,电阻率为10-50ohm·cm的P型外延生成外延层P-区域(102),该外延层P-区域(102)的浓度为1E14-1E16/cm3
S2、在所述<100>晶面取区域(103)进行干法刻蚀深槽结构,使得深槽一直达到P型衬底上,深度为3-6μm;
S3、在<100>晶面上的所述外延层P-区域中取N型注入区域(104),以离子注入5E15-1E16/cm2的磷,形成N+注入,浓度为1E20/cm3,结深D1为0.5-1μm;
S4、由表面热氧处理后形成
Figure F2007100475763C00011
的氧化层,然后在<100>晶面上适当处开出窗口,作为TVS二极管的阴极接触和阳极接触。
2.根据权利要求1所述的低击穿电压/低漏电流的TVS二极管的制备方法,所述步骤S4包括:
S41、先对表面全部区域进行表面热氧处理形成
Figure F2007100475763C00012
的氧化层,然后在<100>晶面的对应于所述N型注入区域(104)的区域(105)处开出窗口,作为TVS二极管的阴极接触;
S42、衬底通过机械减薄到150μm后,在450℃温度下进行背金处理,形成TVS二极管的阳极接触;
S43、在<100>晶面衬底设阳极接触区(106)并使其接地,和对作为阴极接触的所述窗口(105)加电压3.3V时,该二极管器件PN结耗尽区宽度D2为1.5μm。
3.根据权利要求1所述的低击穿电压/低漏电流的TVS二极管的制备方法,其特征在于,所述步骤S4包括S′40、在执行步骤S4之前,先为芯片阳极从<100>晶面正面引出,在区线(107)处离子注入5E14-1E15/cm2、45KeV的硼,所述N型注入区域(104)到所述区线(107)的距离为3-6μm,以保证击穿首先发生在所述N型注入区域(104)区域的底部;
S′41、在表面热氧处理后,形成
Figure F2007100475763C00021
的氧化层,分别对对应于所述N型注入区域(104)的区域(105),和在<100>晶面上取出的对应于所述区线(107)的区域(108)处开出窗口,溅射金属A1,分别作为TVS二极管的阴极接触和阳极接触。
4.根据权利要求1所述的低击穿电压/低漏电流的TVS二极管的制备方法,其特征在于,所述的步骤S4包括:
S″40、在执行步骤S4之前,先在<100>晶面上选定区域(109),并在该选定区域(109)处环形离子注入2E15/cm2、80KeV的硼,所述N型注入区域(104)到注入硼的所述选定区域(109)的距离为5-10μm,以保证击穿首先发生在所述N型注入区域(104)的底部;
S″41、表面热氧化处理后,形成
Figure F2007100475763C00022
的氧化层,分别在对应于所述N型注入区域(104)的区域(105),和对应于注入硼的所述选定区域(109)的区域(110)处开出窗口,溅射金属A1,分别作为TVS二极管的阴极接触和阳极接触,而所述对应于注入硼的所述选定区域(109)的区域(110)处的A1形成环路,同时注入硼的所述选定区域(109)处的环路注入的离子又起到隔离作用。
5.一种采用权利要求1所述的方法制造的低击穿电压/低漏电流的TVS二极管,其特征在于,具有N+/P-/P++深槽结构,该深槽结构系在P型浓衬底上设有外延层P-,在外延层P-上注入N型杂质。
CN200710047576A 2007-10-30 2007-10-30 低电压/低漏电流的tvs二极管器件结构及其制备方法 Active CN101425463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710047576A CN101425463B (zh) 2007-10-30 2007-10-30 低电压/低漏电流的tvs二极管器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710047576A CN101425463B (zh) 2007-10-30 2007-10-30 低电压/低漏电流的tvs二极管器件结构及其制备方法

Publications (2)

Publication Number Publication Date
CN101425463A CN101425463A (zh) 2009-05-06
CN101425463B true CN101425463B (zh) 2010-05-19

Family

ID=40615966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710047576A Active CN101425463B (zh) 2007-10-30 2007-10-30 低电压/低漏电流的tvs二极管器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN101425463B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621002B (zh) * 2009-08-05 2014-04-16 广东百圳君耀电子有限公司 一种低压瞬态电压抑制二极管芯片的制造方法
CN103367393B (zh) * 2012-03-28 2016-04-13 上海华虹宏力半导体制造有限公司 瞬态电压抑制器件及制造工艺方法
CN110416989A (zh) * 2019-07-31 2019-11-05 东莞市卓品电子科技有限公司 应用于通信接口的保护装置及保护方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191455B1 (en) * 1997-03-12 2001-02-20 Nec Corporation Semi-conductor device protected by electrostatic protection device from electrostatic discharge damage
US6392266B1 (en) * 2001-01-25 2002-05-21 Semiconductor Components Industries Llc Transient suppressing device and method
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191455B1 (en) * 1997-03-12 2001-02-20 Nec Corporation Semi-conductor device protected by electrostatic protection device from electrostatic discharge damage
US6392266B1 (en) * 2001-01-25 2002-05-21 Semiconductor Components Industries Llc Transient suppressing device and method
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
CN101425463A (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
CN102856318B (zh) 单向瞬态电压抑制器
CN101877358B (zh) 具有对称击穿电压的瞬时电压抑制器
CN105977154B (zh) 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
US7989923B2 (en) Bi-directional transient voltage suppression device and forming method thereof
CN102693912B (zh) 制作igbt器件的方法及其装置
CN104752417A (zh) 可控硅静电保护器件及其形成方法
CN111081759B (zh) 一种增强型碳化硅mosfet器件及其制造方法
CN102969312A (zh) 一种双向衬底触发的高压esd保护器件
CN102969245B (zh) 一种逆导型集成门极换流晶闸管制作方法
CN102592995A (zh) 齐纳二极管的制造方法
CN106057781A (zh) 静电放电保护器件的制造方法
CN101226883A (zh) 一种半导体整流器件及其制造方法
CN101425463B (zh) 低电压/低漏电流的tvs二极管器件结构及其制备方法
CN103295898A (zh) 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法
CN101431073A (zh) 一种齐纳管集成电路结构及其制造方法
CN103579366A (zh) Tvs器件及制造方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN104733544A (zh) Tvs器件及工艺方法
CN106229349B (zh) 一种超低电容低压半导体放电管芯片及其制造方法
CN104124283A (zh) 一种掺杂的肖特基势垒器件及其制备方法
CN108565259B (zh) 半导体器件及其制造方法
CN103022090A (zh) 一种高效率、高耐压肖特基芯片
CN203659868U (zh) 一种具有高维持电压的ldmos结构的esd保护器件
CN102969315B (zh) 一种逆导型集成门极换流晶闸管
CN207381398U (zh) 一种单向npn穿通型超低压tvs结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: TVS diode device construction with low voltage/low leakage current and production method thereof

Effective date of registration: 20131218

Granted publication date: 20100519

Pledgee: Bank of Shanghai Limited by Share Ltd Pudong branch

Pledgor: Will Semiconductor Ltd.

Registration number: 2013310000087

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20160718

Granted publication date: 20100519

Pledgee: Bank of Shanghai Limited by Share Ltd Pudong branch

Pledgor: Will Semiconductor Ltd.

Registration number: 2013310000087

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model