CN102592995A - 齐纳二极管的制造方法 - Google Patents

齐纳二极管的制造方法 Download PDF

Info

Publication number
CN102592995A
CN102592995A CN2012100461649A CN201210046164A CN102592995A CN 102592995 A CN102592995 A CN 102592995A CN 2012100461649 A CN2012100461649 A CN 2012100461649A CN 201210046164 A CN201210046164 A CN 201210046164A CN 102592995 A CN102592995 A CN 102592995A
Authority
CN
China
Prior art keywords
substrate
deep trouth
etching
zener diode
epitaxial loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100461649A
Other languages
English (en)
Other versions
CN102592995B (zh
Inventor
梁博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN201210046164.9A priority Critical patent/CN102592995B/zh
Publication of CN102592995A publication Critical patent/CN102592995A/zh
Application granted granted Critical
Publication of CN102592995B publication Critical patent/CN102592995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种齐纳二极管的制造方法，包括：提供具有外延层的衬底；刻蚀外延层和部分厚度的衬底形成环形的第一深槽；在外延层上形成绝缘层，同时形成第一深槽填充；刻蚀外延层和部分厚度的衬底，在第一深槽填充包围的区域内形成至少一个第二深槽；在图形化的绝缘层上形成原位掺杂多晶硅，同时形成第二深槽填充；对衬底进行退火工艺形成扩散区域，扩散区域和衬底构成齐纳二极管的PN结；刻蚀原位掺杂多晶硅层形成图形化的多晶硅，作为齐纳二极管的阴极；在衬底的背面形成金属层，作为齐纳二极管的阳极。本发明通过深槽工艺代替传统的高温扩散的方法，可以大大减小器件的面积，提高集成电路的集成度。

Description

齐纳二极管的制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种齐纳二极管的制造方法。
背景技术
电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等瞬态干扰几乎无处不在、无时不有，使人感到防不胜防。瞬态电压抑制器(Transient Voltage Suppressor，TVS)是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以10的负12次方秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。
随着高频电路日渐广泛的应用，用于保护电路不受静电/浪涌电流侵害的传统大电容值的瞬态电压抑制器的二极管已经不能满足高频的需求，超低电容TVS二极管日益得到广泛的应用。超低电容TVS二极管一般由三个二极管组成。具体参考图1所示。如图1是超低电容TVS的电路示意图，所述超低电容TVS包括第一控向二极管11，第二控向管二极管12，齐纳二极管13。所述第一控向二极管11和第二控向二极管12之间设有一个输入/输出接口14。
所述第一控向二极管11和第二控向二极管12要求具有极低的电容，一般都由PIN二极管(positive-intrinsic-negative diode)组成，这就要求所述第一控向二极管11和第二控向二极管12在极低掺杂的衬底上形成。但是所述齐纳二极管13为了具备较低的反向击穿电压，因此需要在很高掺杂浓度的衬底上形成。在超低电容TVS中，因为PIN二极管和齐纳二极管需要在不同浓度的衬底上制作，要把PIN二极管和齐纳二极管集成在一起就变得非常困难。为此有些超低电容TVS二极管是多芯片封装，即把齐纳二极管和PIN二极管分别制作，然后再封装在一起。这样工艺虽然简单，但却增加了封装成本，而且不利于减小器件尺寸。另外一种把齐纳二极管和PIN二极管集成在一起的现有技术是：在高掺杂P型衬底上生长高电阻率N型外延层，并且通过高温扩散把N型杂质穿过N型外延层，与外延层下的P型衬底形成齐纳二极管，这需要很长的高温扩散过程，这样导致横向扩散的面积就变得非常大，而且需要通过PN结进行隔离，这些都会使器件的面积变得非常大。
发明内容
本发明的目的在于提供一种齐纳二极管的制造方法，以减小器件的面积，提高集成电路的集成度。
为达到上述目的，本发明提供一种齐纳二极管的制造方法，包括：
提供衬底，所述衬底包括正面以及与正面相对的背面，所述衬底的正面上形成有外延层；
刻蚀所述外延层和部分厚度的衬底形成第一深槽，所述第一深槽为环形；
在所述外延层上形成绝缘层，同时填充所述第一深槽形成第一深槽填充；
刻蚀所述外延层和部分厚度的衬底，在所述第一深槽填充包围的区域内形成至少一个第二深槽；
在所述图形化的绝缘层上形成原位掺杂多晶硅，同时填充所述第二深槽形成第二深槽填充；
对所述衬底进行退火工艺形成扩散区域，所述扩散区域和衬底构成齐纳二极管的PN结；
刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅，所述图形化的多晶硅作为齐纳二极管的阴极；
在所述衬底的背面形成金属层，所述金属层作为齐纳二极管的阳极。
可选的，刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅之后，还包括：对所述衬底进行减薄。
可选的，所述外延层的厚度范围为17μm～22μm。
可选的，所述衬底的电阻率范围为0.010Ω·cm～0.020Ω·cm。
可选的，在刻蚀所述外延层和部分厚度的衬底形成第一深槽之前，还包括：在所述衬底上形成掩膜层；以及刻蚀所述掩膜层形成图性化的掩膜层。
可选的，所述掩膜层为二氧化硅。
可选的，利用淀积的方法在所述衬底上形成掩膜层。
可选的，所述掩膜层的厚度范围为1.5μm～2.5um。
可选的，所述第一深槽的深度范围为25μm～30μm，第一深槽的槽宽为1.0μm～1.4μm。
可选的，在刻蚀所述外延层和部分厚度的衬底形成第二深槽之前，还包括：刻蚀所述绝缘层形成图形化的绝缘层。
可选的，所述第二深槽的深度范围为20μm～30μm，第二深槽的槽宽为1.0μm～1.4μm，相邻的第二深槽之间的间距为1.0μm～1.4μm。
可选的，所述退火的温度范围为1100℃～1150℃，退火时间为50min～100min。
可选的，利用化学气相淀积工艺在所述图形化的绝缘层上形成原位掺杂多晶硅。
可选的，所述化学气相淀积工艺的温度范围590℃～630℃，压力范围250毫托～300毫托，反应气体为硅烷和磷烷，所述硅烷和磷烷的流量比范围为9∶1～10∶1。
与现有技术相比，本发明提供了一种通过深槽在外延层以下与高掺杂衬底形成低漏电齐纳二极管的方法，无需使用高温扩散工艺，由此避免了高温扩散工艺引起的横向扩散面积变大的缺陷，可以有效减小芯片的面积，提高电路的集成度。
附图说明
图1为超低电容TVS的电路示意图；
图2-图11为深槽工艺制造齐纳二极管方法中各步骤中器件的剖面图；
图12为形成第二深槽后的俯视图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式做进一步的说明。
本发明制造方法包括以下步骤：
提供衬底，所述衬底包括正面以及与正面相对的背面，所述衬底的正面上形成有外延层；
刻蚀所述外延层和部分厚度的衬底形成第一深槽，所述第一深槽为环形；
在所述外延层上形成绝缘层，同时填充所述第一深槽形成第一深槽填充；
刻蚀所述绝缘层、外延层和部分厚度的衬底，形成图形化的绝缘层，并在所述第一深槽填充包围的区域内形成至少一个第二深槽；
在所述图形化的绝缘层上形成原位掺杂多晶硅，同时填充所述第二深槽形成第二深槽填充；
对所述衬底进行退火工艺形成扩散区域，所述扩散区域和衬底构成齐纳二极管的PN结；
刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅，所述图形化的多晶硅作为齐纳二极管的阴极；
在所述衬底的背面形成金属层，所述金属层作为齐纳二极管的阳极。
刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅之后，还包括：对所述衬底进行减薄。
在刻蚀所述外延层和部分厚度的衬底形成第一深槽之前，还包括在所述衬底上形成掩膜层，刻蚀部分掩膜层形成图性化的掩膜层。
下面结合图2至图12更详细的介绍本发明齐纳二极管的制造方法。
如图2所示，提供衬底P型102，所述衬底包括正面以及与正面相对的背面，所述衬底的正面上形成有N型外延层101。在本实施例中，所述外延层101的厚度范围为17μm～22μm，所述衬底102的电阻率范围为0.010Ω·cm～0.020Ω·cm。当然，本领域技术人员可根据要形成的齐纳二极管的电学参数适应性的选择合适的外延层厚度以及衬底的电阻率。
接着，如图3所示，在所述外延层101上形成掩膜层103。所述掩膜层可以由硅的氧化物或者光刻胶组成。为了满足深槽刻蚀工艺的需求，优选的，所述掩膜层103由二氧化硅形成。掩膜层的厚度范围为1.5μm～2.5μm？。所述掩膜层103可以通过淀积方式形成，也可以通过热氧化方式形成，因为这里是作为掩膜使用的，对膜层的膜质要求不高，为了节约生产成本缩短生产时间，优选使用淀积方式形成掩膜层103。当然，如果采用更先进的刻蚀设备，更优化的深槽刻蚀工艺，也可以采用光刻胶作为掩膜来刻蚀深槽而不需要氧化层作为掩膜。
接着，如图4所示，刻蚀所述掩膜层103，形成图形化的掩膜层103a。
接着，再以图形化的掩膜层103a为掩膜，刻蚀所述外延层101和部分厚度的衬底102，在所述外延层101和衬底102中形成一个第一深槽104，所述第一深槽104呈环形。所述第一深槽104贯穿外延层101并延伸至衬底102中，所述第一深槽104的深度H1的范围为25μm～30μm，第一深槽的槽宽W1为1.0μm～1.4μm。接着，再刻蚀去除所述图形化的掩膜层103a，形成图5所示的剖面图。
接着，如图6所示，通过淀积方式在所述外延层101上形成绝缘层105，同时填充第一深槽104内形成第一深槽填充106。具体地，所述绝缘层105由二氧化硅组成。绝缘层105的厚度范围1.8μm～3.0μm。
接着如图7所示，刻蚀所述绝缘层105形成图形化的绝缘层105a。以所述图形化的绝缘层105a为掩膜，刻蚀所述外延层101和部分厚度的衬底102，在环形的第一深槽填充106包围的区域内形成至少一个第二深槽107。本实施例中，是形成多个第二深槽107，最靠近第一深槽填充106的第二深槽107与所述第一深槽填充106之间的间距L1为大于6μm，相邻的第二深槽107之间的间距L2为1.0μm～1.4μm，所述第二深槽107的槽宽W2为1.0μm～1.4μm，所述第二深槽107的深度H2的范围为20μm～30μm。利用图形化的绝缘层105a为掩膜刻蚀形成第二深槽107的过程中，所述图形化的绝缘层105a也会被刻蚀掉一部分，剩余的图形化的绝缘层的厚度范围为1.0μm～1.4μm。
应当理解的是，所述第二深槽的个数是根据齐纳二极管的实际面积确定的，随着齐纳二极管面积的变大，可以放置的第二深槽的个数会变多，但是随着第二深槽的数目提高，器件物理强度会变差。在本实施例中，齐纳二极管的面积为0.3mm2，没有出现器件物理强度变差的问题。
图12为形成第二深槽107后的俯视图，数个第二深槽107形成在环形的第一深槽填充106包围的区域内。
接着，如图8所示，通过低压化学气性淀积(low pressure chemical vapordeposition，LPCVD)工艺在所述图形化的绝缘层105a上淀积形成原位掺杂多晶硅108，同时填充所述第二深槽107形成第二深槽填充109。所述化学气相淀积温度范围为590℃～630℃，压力范围250毫托～300毫托。所述化学气相淀积的反应气体为硅烷与磷烷，所述硅烷与磷烷流量比的范围为9∶1～10∶1。
接着，如图9所示，对所述衬底102进行退火，使所述原位掺杂多晶硅中磷杂质扩散出来，形成N型的扩散区域110。所述退火温度范围为1100℃～1150℃，退火时间为50min～100min。所述扩散区域110的边缘距离最靠近的第二深槽填充109的距离L3范围为1.5μm～2μm。至此，所述N型扩散区域110与P型衬底102形成齐纳二极管的PN结。
接着，如图10所示，刻蚀所述原位掺杂多晶硅层108，在扩散区域110的上方形成完全覆盖扩散区域的图形化的多晶硅108a，以作为齐纳二极管的阴极，所述图形化的多晶硅的边缘距离最靠近的第二深槽填充109的距离L4至少为2μm。
接着，如图11所示，对衬底102背面进行减薄，减薄的厚度根据后续封装对尺寸的需求来确定。随后，在衬底102的背面淀积金属层，形成齐纳二极管的阳极111。
可以理解的是，将上述衬底和原位掺杂多晶硅的掺杂的类型相反的话，同样可形成齐纳二极管。
至此，在上述制造齐纳二极管的方法，是通过深槽在外延层以下与高掺杂衬底形成低漏电齐纳二极管的，无需使用现有技术中的高温扩散工艺，由此避免了高温扩散工艺引起的横向扩散面积变大的缺陷，可以有效减小芯片的面积，提高电路的集成度。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (14)

1.一种齐纳二极管的制造方法，包括：
提供衬底，所述衬底包括正面以及与正面相对的背面，所述衬底的正面上形成有外延层；
刻蚀所述外延层和部分厚度的衬底形成第一深槽，所述第一深槽为环形；
在所述外延层上形成绝缘层，同时填充所述第一深槽形成第一深槽填充；
刻蚀所述外延层和部分厚度的衬底，在所述第一深槽填充包围的区域内形成至少一个第二深槽；
在所述图形化的绝缘层上形成原位掺杂多晶硅，同时填充所述第二深槽形成第二深槽填充；
对所述衬底进行退火工艺形成扩散区域，所述扩散区域和衬底构成齐纳二极管的PN结；
刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅，所述图形化的多晶硅作为齐纳二极管的阴极；
在所述衬底的背面形成金属层，所述金属层作为齐纳二极管的阳极。
2.如权利要求1所述的方法，其特征在于，刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅之后，还包括：对所述衬底进行减薄。
3.如权利要求1所述的方法，其特征在于，所述外延层的厚度范围为17μm～22μm。
4.如权利要求1所述的方法，其特征在于，所述衬底的电阻率范围为0.010Ω·cm～0.020Ω·cm。
5.如权利要求1所述的方法，其特征在于，在刻蚀所述外延层和部分厚度的衬底形成第一深槽之前，还包括：
在所述衬底上形成掩膜层；以及
刻蚀所述掩膜层形成图性化的掩膜层。
6.如权利要求5所述的方法，其特征在于，所述掩膜层为二氧化硅。
7.如权利要求5所述的方法，其特征在于，利用淀积的方法在所述衬底上形成掩膜层。
8.如权利要求5所述的方法，其特征在于，所述掩膜层的厚度范围为1.5μm～2.5um。
9.如权利要求1所述的方法，其特征在于，所述第一深槽的深度范围为25μm～30μm，第一深槽的槽宽为1.0μm～1.4μm。
10.如权利要求1所述的方法，其特征在于，在刻蚀所述外延层和部分厚度的衬底形成第二深槽之前，还包括：刻蚀所述绝缘层形成图形化的绝缘层。
11.如权利要求1所述的方法，其征在于，所述第二深槽的深度范围为20μm～30μm，第二深槽的槽宽为1.0μm～1.4μm，相邻的第二深槽之间的间距为1.0μm～1.4μm。
12.如权利要求1所述的方法，其特征在于，所述退火的温度范围为1100℃～1150℃，退火时间为50min～100min。
13.如权利要求1所述的方法，其特征在于，利用化学气相淀积工艺在所述图形化的绝缘层上形成原位掺杂多晶硅。
14.如权利要求13所述的方法，其特征在于，所述化学气相淀积工艺的温度范围590℃～630℃，压力范围250毫托～300毫托，反应气体为硅烷和磷烷，所述硅烷和磷烷的流量比范围为9∶1～10∶1。
CN201210046164.9A 2012-02-27 2012-02-27 齐纳二极管的制造方法 Active CN102592995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210046164.9A CN102592995B (zh) 2012-02-27 2012-02-27 齐纳二极管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210046164.9A CN102592995B (zh) 2012-02-27 2012-02-27 齐纳二极管的制造方法

Publications (2)

Publication Number Publication Date
CN102592995A true CN102592995A (zh) 2012-07-18
CN102592995B CN102592995B (zh) 2014-03-12

Family

ID=46481468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210046164.9A Active CN102592995B (zh) 2012-02-27 2012-02-27 齐纳二极管的制造方法

Country Status (1)

Country Link
CN (1) CN102592995B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208530A (zh) * 2013-03-11 2013-07-17 江苏应能微电子有限公司 低电容超深沟槽瞬变电压抑制二极管结构
CN103295898A (zh) * 2013-05-10 2013-09-11 江苏应能微电子有限公司 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法
CN104617158A (zh) * 2015-01-23 2015-05-13 应能微电子（上海）有限公司 一种具有超深沟槽的瞬态电压抑制器结构
CN104616987A (zh) * 2015-01-23 2015-05-13 应能微电子（上海）有限公司 一种具有超深沟槽的瞬态电压抑制器结构的制造方法
CN104617157A (zh) * 2015-01-23 2015-05-13 应能微电子（上海）有限公司 一种具有超深沟槽的瞬态电压抑制器结构
CN104733544A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 Tvs器件及工艺方法
CN106169423A (zh) * 2015-05-28 2016-11-30 北大方正集团有限公司 齐纳二极管的制备方法和齐纳二极管
CN105702677B (zh) * 2014-12-09 2019-07-19 万国半导体股份有限公司 用于高浪涌和低电容的tvs结构
CN111180526A (zh) * 2018-11-09 2020-05-19 无锡力芯微电子股份有限公司 瞬态电压抑制器及其制造方法
CN111969052A (zh) * 2020-08-28 2020-11-20 电子科技大学 一种具有多沟槽的双极结型晶体管
CN114005802A (zh) * 2021-12-31 2022-02-01 北京世纪金光半导体有限公司 一种功率器件及其制作方法
CN114744025A (zh) * 2022-06-13 2022-07-12 南京融芯微电子有限公司 一种基于沟槽原位掺杂多晶硅的tvs器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
CN102117747A (zh) * 2011-01-26 2011-07-06 上海宏力半导体制造有限公司 齐纳二极管的制备方法
CN102290419A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于齐纳二极管的瞬态电压抑制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
CN102117747A (zh) * 2011-01-26 2011-07-06 上海宏力半导体制造有限公司 齐纳二极管的制备方法
CN102290419A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于齐纳二极管的瞬态电压抑制器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208530A (zh) * 2013-03-11 2013-07-17 江苏应能微电子有限公司 低电容超深沟槽瞬变电压抑制二极管结构
CN103208530B (zh) * 2013-03-11 2016-04-27 江苏应能微电子有限公司 低电容超深沟槽瞬变电压抑制二极管结构
CN103295898A (zh) * 2013-05-10 2013-09-11 江苏应能微电子有限公司 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法
CN104733544A (zh) * 2013-12-23 2015-06-24 上海华虹宏力半导体制造有限公司 Tvs器件及工艺方法
CN105702677B (zh) * 2014-12-09 2019-07-19 万国半导体股份有限公司 用于高浪涌和低电容的tvs结构
CN104616987A (zh) * 2015-01-23 2015-05-13 应能微电子（上海）有限公司 一种具有超深沟槽的瞬态电压抑制器结构的制造方法
CN104617157A (zh) * 2015-01-23 2015-05-13 应能微电子（上海）有限公司 一种具有超深沟槽的瞬态电压抑制器结构
CN104617158A (zh) * 2015-01-23 2015-05-13 应能微电子（上海）有限公司 一种具有超深沟槽的瞬态电压抑制器结构
CN106169423A (zh) * 2015-05-28 2016-11-30 北大方正集团有限公司 齐纳二极管的制备方法和齐纳二极管
CN111180526A (zh) * 2018-11-09 2020-05-19 无锡力芯微电子股份有限公司 瞬态电压抑制器及其制造方法
CN111180526B (zh) * 2018-11-09 2023-09-12 无锡力芯微电子股份有限公司 瞬态电压抑制器及其制造方法
CN111969052A (zh) * 2020-08-28 2020-11-20 电子科技大学 一种具有多沟槽的双极结型晶体管
CN114005802A (zh) * 2021-12-31 2022-02-01 北京世纪金光半导体有限公司 一种功率器件及其制作方法
CN114744025A (zh) * 2022-06-13 2022-07-12 南京融芯微电子有限公司 一种基于沟槽原位掺杂多晶硅的tvs器件及其制造方法
CN114744025B (zh) * 2022-06-13 2022-08-12 南京融芯微电子有限公司 一种基于沟槽原位掺杂多晶硅的tvs器件及其制造方法

Also Published As

Publication number Publication date
CN102592995B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN102592995B (zh) 齐纳二极管的制造方法
CN102856318B (zh) 单向瞬态电压抑制器
KR20070118659A (ko) 비대칭 양방향 과도 전압 억제 장치 및 그 제조 방법
US9224703B2 (en) Electronic device including a diode and a process of forming the same
CN103295898A (zh) 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法
CN103579366B (zh) Tvs器件及制造方法
CN107919355B (zh) 超低残压低容瞬态电压抑制器及其制造方法
CN103474346B (zh) 瞬变电压抑制二极管pn结的实现方法
CN104617157A (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN106409826B (zh) 瞬态电压抑制器及其制造方法
JP2022132663A (ja) 非対称耐圧を有するｔｖｓダイオードおよびアセンブリ
CN103456797B (zh) Tvs器件及制造方法
CN104733544A (zh) Tvs器件及工艺方法
CN113937098B (zh) 用于快速充电管理系统的静电防护芯片及其制备方法
KR101006768B1 (ko) 티브이에스 다이오드 어레이와 그 제조방법
CN204441279U (zh) 双向对称esd保护器件
JP6594296B2 (ja) 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード
CN103579369A (zh) 一种肖特基瞬态电压抑制二极管及其制备方法
CN104167432B (zh) 射频ldmos器件的边缘隔离结构及制造方法
CN104616987A (zh) 一种具有超深沟槽的瞬态电压抑制器结构的制造方法
CN112242302B (zh) 瞬态抑制二极管及其制造方法
CN204651327U (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN114744025B (zh) 一种基于沟槽原位掺杂多晶硅的tvs器件及其制造方法
CN103515387B (zh) 一种具有可调节电势分布的半导体装置及其制备方法
KR100970923B1 (ko) 반도체 필터 디바이스 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant