CN103579369A - 一种肖特基瞬态电压抑制二极管及其制备方法 - Google Patents
一种肖特基瞬态电压抑制二极管及其制备方法 Download PDFInfo
- Publication number
- CN103579369A CN103579369A CN201210258297.2A CN201210258297A CN103579369A CN 103579369 A CN103579369 A CN 103579369A CN 201210258297 A CN201210258297 A CN 201210258297A CN 103579369 A CN103579369 A CN 103579369A
- Authority
- CN
- China
- Prior art keywords
- semi
- layer
- conducting material
- conduction type
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 15
- 239000012774 insulation material Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 125000004437 phosphorous atom Chemical group 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种肖特基瞬态电压抑制二极管，本发明将肖特基结引入到PN结中形成穿通击穿结构，在器件发生反向电压击穿时可以有效降低击穿电流对器件的损伤，同时本发明的半导体装置，在PN结的漂移区中设置了轻掺杂的第一传导类型区域，可以有效降低器件的结电容。
Description
技术领域
本发明主要涉及到一种肖特基瞬态电压抑制二极管，本发明还涉及一种肖特基瞬态电压抑制二极管（TVS）的制造工艺。
背景技术
瞬态电压抑制器件应用于预防高电压峰值毁坏电子系统，传统的瞬态电压抑制器件使用齐纳二极管的击穿特征来提供电子系统所需的保护性功能。随着电子电路变得更快，电子系统需要更低电容和高可靠性的瞬态电压抑制器件。
发明内容
本发明提供一种肖特基瞬态电压抑制二极管，其具有高的可靠性和较低的结电容。
一种肖特基瞬态电压抑制二极管，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；基区，为第二传导类型的半导体材料，位于漂移层之上；肖特基势垒结，为金属和半导体材料形成的势垒结，位于基区表面；电极金属，位于器件的表面和衬底层背面。
一种肖特基瞬态电压抑制二极管的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层；在表面形成绝缘材料层，去除表面部分绝缘材料层；进行第二传导类型杂质扩散；去除表面部分绝缘材料层；表面形成势垒金属，形成肖特基势垒结；在器件表面和背面形成电极金属。
本发明的一种肖特基瞬态电压抑制二极管，将肖特基结构引入到PN结中，形成穿通击穿的串联结构，在器件发生反向电压击穿时可以有效降低击穿电流对器件的损伤；同时本发明的半导体装置，在PN结的漂移区中设置了轻掺杂的第一传导类型区域，有效降低了器件的结电容。
附图说明
图1为本发明第一种肖特基瞬态电压抑制二极管剖面示意图；
图2为本发明第一种肖特基瞬态电压抑制二极管剖面示意图；
图3为本发明第一种肖特基瞬态电压抑制二极管剖面示意图；
图4为本发明第一种肖特基瞬态电压抑制二极管剖面示意图；
图5为本发明第一种肖特基瞬态电压抑制二极管剖面示意图；
图6为本发明第一种肖特基瞬态电压抑制二极管剖面示意图；
图7为本发明第一种肖特基瞬态电压抑制二极管剖面示意图；
图8为本发明第一种肖特基瞬态电压抑制二极管剖面示意图。
其中，1、衬底层；2、漂移层；3、基区；4、二氧化硅；5、肖特基势垒结；6、轻掺杂半导体材料；7、重掺杂半导体材料；9、P型衬底层；10、上表面金属层；11、下表面金属层。
具体实施方式
实施例1
图1示出了本发明一种肖特基瞬态电压抑制二极管剖面示意图，下面结合图1详细说明本发明的瞬态电压抑制二极管。
一种肖特基瞬态电压抑制二极管包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为3um；基区3，位于漂移层2之上，为P传导类型的半导体材料，硼原子掺杂浓度为1E14cm-3，厚度为1um；二氧化硅4，位于器件边缘表面；肖特基势垒结5，位于基区3表面；上表面金属层10，位于器件表面，为器件引出阳极；下表面金属层11，位于器件背面，为器件引出阴极。
本实施例中工艺制造流程如下：
第一步，在衬底层1上通过外延生产工艺形成漂移层2；
第二步，在表面热氧化形成二氧化硅4，光刻腐蚀去除表面去除部分二氧化硅4；
第三步，进行硼扩散，形成基区5；
第四步，腐蚀去除基区5表面二氧化硅4；
第五步，表面淀积形成势垒金属镍，烧结形成肖特基势垒结；
第六步，在器件表面淀积电极金属层，然后光刻腐蚀，去除表面部分上表面金属层10，进行背面金属化工艺形成下表面金属层11，如图1所示。
图2实例为在图1半导体器件制造的基础上，将器件的衬底层设置为具有硼重掺杂的P型衬底层。
图3实例为在图1半导体器件制造的基础上，将器件的终端结构通过刻蚀工艺形成为沟槽结构。
实施例2
图4示出了本发明一种肖特基瞬态电压抑制二极管剖面示意图，下面结合图4详细说明本发明的瞬态电压抑制二极管。
一种肖特基瞬态电压抑制二极管包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为3um；基区3，位于漂移层2之上，为P传导类型的半导体材料，硼原子掺杂浓度为1E14cm-3，厚度为1um；二氧化硅4，位于器件边缘表面；肖特基势垒结5，位于基区3表面；轻掺杂半导体材料6，位于PN结界面之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E13cm-3；上表面金属层10，位于器件表面，为器件引出阳极；下表面金属层11，位于器件背面，为器件引出阴极。
本实施例中工艺制造流程如下：
第一步，在衬底层1上通过外延生产工艺形成漂移层2；
第二步，在表面热氧化形成二氧化硅4，湿法腐蚀去除表面去除部分二氧化硅4；
第三步，进行轻浓度硼扩散，光刻腐蚀去除表面去除部分二氧化硅4，进行高浓度硼扩散，形成基区5；
第四步，腐蚀去除基区5表面二氧化硅4；
第五步，表面淀积形成势垒金属镍，烧结形成肖特基势垒结；
第六步，在器件表面淀积电极金属层，然后光刻腐蚀，去除表面部分上表面金属层10，进行背面金属化工艺形成下表面金属层11，如图4所示。
图5实例为在图4半导体器件制造的基础上，将PN结界面设置了多个磷重掺杂的半导体材料7，磷的最高掺杂浓度为1E16cm-3，同时漂移层2磷的掺杂浓度设置为1E13cm-3。
图6实例为在图4半导体器件制造的基础上，将器件的衬底层设置为具有硼重掺杂的P型衬底层。
图7实例为在图4半导体器件制造的基础上，将器件的终端结构通过刻蚀工艺形成为沟槽结构。
图8实例为在图5半导体器件制造的基础上，将器件的终端结构通过刻蚀工艺形成为沟槽结构。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明。本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (10)
1.一种肖特基瞬态电压抑制二极管，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；
基区，为第二传导类型的半导体材料，位于漂移层之上；
肖特基势垒结，为金属和半导体材料形成的势垒结，位于基区表面；
电极金属，位于器件的表面和衬底层背面。
2.如权利要求1所述的半导体装置，其特征在于：所述的衬底层可以为高浓度杂质掺杂的第二传导类型的半导体材料。
3.如权利要求1所述的半导体装置，其特征在于：所述的衬底层也可以为高浓度杂质掺杂的第一传导类型的半导体材料。
4.如权利要求1所述的半导体装置，其特征在于：所述的漂移区中临靠基区的部分区域中可以设置有多个相对高浓度杂质掺杂的第一传导类型的半导体材料。
5.如权利要求1所述的半导体装置，其特征在于：所述的漂移区中临靠基区的部分区域中可以设置有多个相对低浓度杂质掺杂的第一传导类型的半导体材料。
6.如权利要求1所述的半导体装置，其特征在于：所述的基区和漂移区边缘表面设置有绝缘材料层。
7.如权利要求1所述的半导体装置，其特征在于：所述的基区的厚度小于等于5微米。
8.如权利要求1所述的半导体装置，其特征在于：所述的二极管的终端结构可以为沟槽结构，沟槽表面设置有绝缘材料层。
9.如权利要求1所述的半导体装置，其特征在于：所述的二极管的终端结构也可以为平面结构，终端结构表面设置有绝缘材料层。
10.如权利要求1所述的一种肖特基瞬态电压抑制二极管的制备方法，其特征在于：包括如下步骤：
1）在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层；
2）在表面形成绝缘材料层，去除表面部分绝缘材料层；
3）进行第二传导类型杂质扩散；
4）去除表面部分绝缘材料层；
5）表面形成势垒金属，形成肖特基势垒结；
6）在器件表面和背面形成电极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210258297.2A CN103579369A (zh) | 2012-07-23 | 2012-07-23 | 一种肖特基瞬态电压抑制二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210258297.2A CN103579369A (zh) | 2012-07-23 | 2012-07-23 | 一种肖特基瞬态电压抑制二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103579369A true CN103579369A (zh) | 2014-02-12 |
Family
ID=50050732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210258297.2A Pending CN103579369A (zh) | 2012-07-23 | 2012-07-23 | 一种肖特基瞬态电压抑制二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579369A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107680962A (zh) * | 2017-09-27 | 2018-02-09 | 安徽富芯微电子有限公司 | 一种低正向电压tvs器件及其制造方法 |
| CN108735794A (zh) * | 2017-04-17 | 2018-11-02 | 朱江 | 肖特基半导体装置 |
| EP4086973A1 (fr) * | 2021-05-07 | 2022-11-09 | STMicroelectronics (Tours) SAS | Dispositif de suppression de tensions transitoires unidirectionnel sans conduction en direct |
| US12009658B2 (en) | 2021-05-07 | 2024-06-11 | Stmicroelectronics (Tours) Sas | Unidirectional transient voltage suppression device |
-
2012
- 2012-07-23 CN CN201210258297.2A patent/CN103579369A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735794A (zh) * | 2017-04-17 | 2018-11-02 | 朱江 | 肖特基半导体装置 |
| CN107680962A (zh) * | 2017-09-27 | 2018-02-09 | 安徽富芯微电子有限公司 | 一种低正向电压tvs器件及其制造方法 |
| EP4086973A1 (fr) * | 2021-05-07 | 2022-11-09 | STMicroelectronics (Tours) SAS | Dispositif de suppression de tensions transitoires unidirectionnel sans conduction en direct |
| FR3122769A1 (fr) * | 2021-05-07 | 2022-11-11 | Stmicroelectronics (Tours) Sas | Dispositif de suppression de tensions transitoires unidirectionnel sans conduction en direct |
| US12009658B2 (en) | 2021-05-07 | 2024-06-11 | Stmicroelectronics (Tours) Sas | Unidirectional transient voltage suppression device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102592995A (zh) | 齐纳二极管的制造方法 | |
| CN106449633A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN103579369A (zh) | 一种肖特基瞬态电压抑制二极管及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| JP2015126149A (ja) | 低容量半導体装置およびその製造方法 | |
| CN103137688A (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103094358A (zh) | 一种肖特基二极管及其制造方法 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| JP6594296B2 (ja) | 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード | |
| CN103208511A (zh) | 一种超结肖特基半导体装置及其制备方法 | |
| CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| KR102670357B1 (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN210403741U (zh) | 肖特基二极管管芯、二极管和光伏组件 | |
| CN111799336B (zh) | 一种SiC MPS二极管器件及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN102412147B (zh) | 场阻断型半导体器件的制作方法 | |
| CN108987461B (zh) | 一种瞬间电压抑制器及其制作方法 | |
| CN103515449A (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103390651A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140212 |
|
| WD01 | Invention patent application deemed withdrawn after publication |