CN103208530B - 低电容超深沟槽瞬变电压抑制二极管结构 - Google Patents
低电容超深沟槽瞬变电压抑制二极管结构 Download PDFInfo
- Publication number
- CN103208530B CN103208530B CN201310075486.0A CN201310075486A CN103208530B CN 103208530 B CN103208530 B CN 103208530B CN 201310075486 A CN201310075486 A CN 201310075486A CN 103208530 B CN103208530 B CN 103208530B
- Authority
- CN
- China
- Prior art keywords
- type
- epitaxial loayer
- doped
- deep groove
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 239000007787 solid Substances 0.000 claims abstract description 9
- 238000010276 construction Methods 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- 239000010410 layer Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低电容超深沟槽瞬态电压抑制二极管结构，其包括一TVS？PN结及一低电容PN结，重掺杂P型衬底（41）、重掺杂N型外延层（42）、轻掺杂N型外延层（43）、二氧化硅层（44）堆叠之后的多层结构上刻蚀有一系列密排的深度大于10μm的超深沟槽，该超深沟槽穿过轻掺杂N型外延层（43）和重掺杂N型外延层（42）进入P型衬底（41）；所述超深沟槽内填充掺杂N型多晶硅（47），进一步高温推进N型多晶硅，所述密排的超深沟槽填充的掺杂N型多晶硅（47）的侧壁和底部与重掺杂P型衬底（41）形成所述立体结构的TVS？PN结；该轻掺杂N型外延层（43）上有P型区域注入（49），该P型区域注入（49）与该轻掺杂N型外延层（43）形成所述低电容PN结。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种低电容超深沟槽瞬变电压抑制（TransientVoltageSuppressors,TVS）二极管结构。
背景技术
集成电路线宽尺寸的不断缩小要求电子器件的工作电压不断降低，同时也导致电路中以静电放电（Electro-Staticdischarge,ESD）或其他形式存在的瞬态电压更容易对电子器件造成破坏。TVS是一种基于二极管形式的保护器件，用来保护系统免于遭受各种形式的瞬态高压的冲击，其工作原理如图1所示，TVS10在线路板上与被保护电路11并联。在正常工作条件下，TVS10在被保护电路11上呈现高阻抗状态。当ESD或其他形式的浪涌冲击下，TVS10能实时导通，为产生的瞬态高电流提供一个低阻抗通路，使瞬态电流与能量通过并联的TVS11被引开，从而起到对电子器件的保护作用。
现有的TVS器件大多是图2所示的一个平面二极管或图3中简单的沟槽二极管结构。如图2所示，平面二极管包括依次叠加设置的Al/Cu金属层21、层间绝缘层22、N型掺杂外延层23、及P型掺杂硅衬底24。平面TVS二极管流过器件的瞬态电流和结面积成正比。因此，为了达到高静电保护能力，器件的尺寸需要变大。然而二极管结面积的增加会导致器件整体电容的增加，使器件对信号的响应速度降低，从而无法在高速高频数据线上应用。
如图3所示，简单的沟槽TVS二极管包括依次叠加设置的Al/Cu金属层31、层间绝缘层32、及P型掺杂硅衬底34。通过在P型掺杂硅衬底34上的刻蚀出沟槽进行N型掺杂沟槽填充33，使得N型掺杂沟槽填充（33）的周边与P型掺杂硅衬底34形成立体的PN结，通过对沟槽的深度和密度的调节来增加其结面积，从而提高其静电保护能力。同平面结构相比，沟槽TVS结构能将TVS做得相对较小。然而由于其结构运用的重掺杂的P型硅衬底34和N型多晶硅（poly-Si）33沟槽填充，PN结的结电容难以降低。而通过增加纵向结面积来提高静电保护能力也因此增加了结电容，进一步降低了器件对信号的响应速度。当今电子设备的接口（I/O）的趋势是设计变得更复杂、尺寸变得更小、数据传输速度越来越高。这种趋势要求TVS器件的电容越来越低，尺寸越做越小。这就使传统的平面TVS和沟槽TVS器件在现代高端电子设备的接口上的应用出现问题。能否在保持高静电保护能力的前提下将器件的尺寸做得最小、电容做得最低变得至关重要。
发明内容
本发明主要解决的技术问题是提供一种小尺寸、低电容超深沟槽TVS二极管结构。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种低电容超深沟槽瞬态电压抑制二极管结构，其包括一个瞬态电压抑制器二极管PN结及一个低电容PN结，该低电容超深沟槽瞬态电压抑制二极管结构包括依次堆叠设置的重掺杂P型衬底、重掺杂N型外延层、轻掺杂N型外延层、二氧化硅层、层间绝缘层，及Al/Cu金属层；在重掺杂P型衬底、重掺杂N型外延层、轻掺杂N型外延层、二氧化硅层堆叠之后的多层结构上刻蚀有一系列密排的深度为大于10μm的超深沟槽，该超深沟槽穿过所述轻掺杂N型外延层和重掺杂N型外延层进入P型掺杂衬底；所述超深沟槽内填充有N型掺杂多晶硅，进一步高温推进N型掺杂多晶硅，所述密排的超深沟槽填充的N型掺杂多晶硅的侧壁和底部与重掺杂P型衬底形成所述立体结构的瞬态电压抑制器二极管PN结；该轻掺杂N型外延层上有P型区域注入，该P型区域注入与该轻掺杂N型外延层形成所述低电容PN结；该层间绝缘层沉积在N型掺杂多晶硅和二氧化硅层上，该Al/Cu金属层进一步沉积在该层间绝缘层上，通过刻蚀出的接触孔分别连接到N型掺杂多晶硅和P型掺杂区域注入。
在本发明一个较佳实施例中，所述超深沟槽的深度大于10μm，高宽比在10:1和30:1之间。
在本发明一个较佳实施例中，所述重掺杂P型衬底上生长5-15μm的重掺杂N型外延层。
在本发明一个较佳实施例中，所述重掺杂N型外延层的电阻率为5-50Ω.cm。
在本发明一个较佳实施例中，所述重掺杂N型外延层上生长10-30μm的近本征轻掺杂N型外延层。
在本发明一个较佳实施例中，所述轻掺杂N型外延层的电阻率为100-800Ω.cm。
在本发明一个较佳实施例中，所述低电容PN结的结电容的大小与轻掺杂N型外延层的掺杂浓度的高低成正比。
本发明的有益效果是：本发明利用超深沟槽的设计，实现在电性能上的高静电保护能力和低电容；利用一个立体结构的TVS二极管PN结在减小器件的尺寸的同时，大幅度增加了TVS二极管的结面积和静电保护能力。另外，通过P型区域注入和轻掺杂N型外延层形成的PN结具有很低的结电容(junctioncapacitance)。通过所述立体结构的TVS二极管PN结与所述低电容PN结串联，因此，该结构具有超低的电容，该结构超低的电容大大提高了TVS器件对信号的响应速度，使其在保护高频数据接口（例如USB3.0、HTMI1.4）电路上的应用成为可能。同时，该结构具有很高的抗高浪涌电流能力。本发明的另外一个优势是能将器件尺寸减小，在当今的电子设备超薄小型化的趋势下变得越来越重要。
附图说明
图1是TVS二极管的工作示意图。
图2是现有技术中平面二极管结构示意图。
图3是现有技术中的沟槽二极管结构示意图。
图4是本发明低电容超深沟槽TVS二极管结构一较佳实施例的立体结构示意图。
图5是图4所示的低电容超深沟槽TVS二极管结构的等效电路图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
本发明是使用一种创新的超深沟槽（大于10μm）、N型掺杂多晶硅（poly-Si）填充和近本征轻掺杂N型外延（nearintrinsicN-Epi）结构来制造小尺寸、低电容TVS二极管器件。
请参阅图4，图4是低电容超深沟槽TVS二极管结构的结构示意图。所述低电容超深沟槽TVS二极管结构包括依次堆叠设置的重掺杂P型衬底41、重掺杂N型外延层42、轻掺杂N型外延层43、二氧化硅（SiO2）层44、层间绝缘层（interlayerdielectrics,ILD）45、及Al/Cu金属层46。
具体而言，是在重掺杂P型衬底41上生长5-15μm的重掺杂N型外延层42，该重掺杂N型外延层42的电阻率为5-50Ω.cm。
在重掺杂N型外延层42上生长10-30um的近本征轻掺杂N型外延层43，该近本征轻掺杂N型外延层43的电阻率为100-800Ω.cm。
在轻掺杂N型外延层43上进行P型区域注入49。
在轻掺杂N型外延层43上沉积二氧化硅（SiO2）层44。
在重掺杂P型衬底41、重掺杂N型外延层42、轻掺杂N型外延层43、二氧化硅（SiO2）层44堆叠之后的多层结构上，刻蚀有一系列密排的深度为大于10μm的超深沟槽（图未标），该超深沟槽的高宽比（aspectratio）为10~30:1的超深沟槽，该超深沟槽穿过两层N型外延层42、43，进入P型衬底41。超深沟槽内填充有N型掺杂多晶硅47，进一步高温推进N型掺杂多晶硅形成扩散PN结48。
在N型掺杂多晶硅47和二氧化硅层44上沉积层间绝缘层45，Al/Cu金属层46进一步沉积在层间绝缘层45上，通过刻蚀出的接触孔分别连接到掺杂N型掺杂多晶硅47和P型掺杂区域注入49。
上述密排的超深沟槽填充的N型掺杂多晶硅47的侧壁和底部与重掺杂P型衬底41形成一个立体结构的TVS二极管PN结，此外，上述的P型区域注入49和轻掺杂N型外延层43形成一个低电容PN结。
该发明利用一系列密排的超深沟槽填充的N型掺杂多晶硅47的侧壁和底部与重掺杂P型衬底41形成一个立体结构的TVS二极管PN结，从而在减小器件的尺寸的同时，大幅度增加了TVS二极管的结面积和静电保护能力。另外，通过P型区域注入49和轻掺杂N型外延层43形成的PN结具有极低的结电容(junctioncapacitance)。结电容Cj0可以通过以下公式计算：
其中：N a 、N d 为P型和N型区域掺杂浓度；q为一个电子的电荷(coulombs)；ε s 为硅的介电常数；φ bi 为内建电势垒（built-inpotential)；X do 为耗尽层宽度(depletionlayerwidth)。公式表明结电容的大小与P型和N型区域的掺杂浓度的高低成正比。掺杂浓度降低，耗尽层宽度增加，结电容因此降低。在这里耗尽层的宽度主要是由轻掺杂N型外延层43决定，所以近本征轻掺杂N型外延层43是取决低电容的关键。
如图5所示，图5为图4所示的低电容超深沟槽TVS二极管结构的等效电路图。本发明的TVS二极管结构将具有超低结电容的PN结C1与TVS二极管C2串联使用，因而使器件的整体电容Ct减小，如以下公式所示：
当C1远小于C2时，Ct≈C1。
本发明的创新TVS二极管结构的优势首先表现在电性能上的高静电保护能力和超低电容。该结构具有很高的抗高浪涌电流能力，符合国际ESD免疫标准IEC61000-4-2的4极标准。该结构的超低的电容（0.3-0.5pF）大大提高了TVS器件对信号的响应速度，使其在保护高频数据接口（USB3.0，HDMI1.4等等）电路上的应用成为可能。本发明的另外一个优势是能将器件尺寸减小，在当今的电子设备超薄小型化的趋势下变得越来越重要。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (3)
1.一种低电容超深沟槽瞬态电压抑制二极管结构，其特征在于，其包括一个TVSPN结及一个低电容PN结，该低电容超深沟槽瞬态电压抑制二极管结构包括依次堆叠设置的重掺杂P型衬底（41）、重掺杂N型外延层（42）、轻掺杂N型外延层（43）、二氧化硅层（44）、层间绝缘层（45），及Al/Cu金属层（46）；在重掺杂P型衬底（41）、重掺杂N型外延层（42）、轻掺杂N型外延层（43）、二氧化硅层（44）堆叠之后的多层结构上刻蚀有一系列密排的深度为大于10μm的超深沟槽，该超深沟槽穿过所述轻掺杂N型外延层（43）和重掺杂N型外延层（42）进入P型衬底（41）；所述超深沟槽内填充有掺杂N型多晶硅（47），进一步高温推进N型多晶硅，所述密排的超深沟槽填充的掺杂N型多晶硅（47）的侧壁和底部与重掺杂P型衬底（41）形成所述TVSPN结；该轻掺杂N型外延层（43）上有P型区域注入（49），该P型区域注入（49）与该轻掺杂N型外延层（43）形成所述低电容PN结；该层间绝缘层（45）沉积在掺杂N型多晶硅（47）和二氧化硅层（44）上，该Al/Cu金属层（46）进一步沉积在该层间绝缘层（45）上，通过刻蚀出的接触孔分别连接到掺杂N型多晶硅（47）和P型掺杂区域注入（49），所述重掺杂P型衬底（41）上生长5-15μm的重掺杂N型外延层（42），所述重掺杂N型外延层（42）的电阻率为5-50Ω.cm，所述重掺杂N型外延层（42）上生长10-30μm的近本征轻掺杂N型外延层（43），所述轻掺杂N型外延层（43）的电阻率为100-800Ω.cm，所述低电容为0.3-0.5pF。
2.根据权利要求1所述的低电容超深沟槽瞬态电压抑制二极管结构，其特征在于：所述超深沟槽的深度大于10μm，高宽比在10:1和30:1之间。
3.根据权利要求1所述的低电容超深沟槽瞬态电压抑制二极管结构，其特征在于：所述低电容PN结的结电容的大小与轻掺杂N型外延层（43）的掺杂浓度的高低成正比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310075486.0A CN103208530B (zh) | 2013-03-11 | 2013-03-11 | 低电容超深沟槽瞬变电压抑制二极管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310075486.0A CN103208530B (zh) | 2013-03-11 | 2013-03-11 | 低电容超深沟槽瞬变电压抑制二极管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103208530A CN103208530A (zh) | 2013-07-17 |
| CN103208530B true CN103208530B (zh) | 2016-04-27 |
Family
ID=48755692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310075486.0A Active CN103208530B (zh) | 2013-03-11 | 2013-03-11 | 低电容超深沟槽瞬变电压抑制二极管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103208530B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104616988B (zh) * | 2015-01-23 | 2018-12-11 | 应能微电子（上海）有限公司 | 一种具有超深沟槽的瞬态电压抑制器结构的制造方法 |
| CN105679836B (zh) * | 2016-03-23 | 2022-07-12 | 北海惠科半导体科技有限公司 | 一种超低电容tvs二极管结构及其制备方法 |
| CN107452622A (zh) * | 2016-05-31 | 2017-12-08 | 北大方正集团有限公司 | 双向沟槽tvs二极管及制作方法 |
| CN106803520A (zh) * | 2016-08-27 | 2017-06-06 | 湖北文理学院 | 一种用于避雷器的多pn结瞬态抑制二极管及其使用方法 |
| CN107425047A (zh) * | 2017-03-02 | 2017-12-01 | 深圳傲威半导体有限公司 | 一种tvs二极管pn结结构 |
| CN113140611A (zh) * | 2020-01-17 | 2021-07-20 | 台湾茂矽电子股份有限公司 | 瞬态电压抑制二极管结构及其制造方法 |
| CN111640786B (zh) * | 2020-06-12 | 2021-11-23 | 电子科技大学 | 一种具有多沟槽的ligbt器件 |
| CN111740400B (zh) * | 2020-06-22 | 2023-02-14 | 广东九联科技股份有限公司 | 一种降低esd器件对高速信号影响的电路及方法 |
| CN113257807B (zh) * | 2021-07-01 | 2021-09-24 | 江苏应能微电子有限公司 | 一种低电容双向瞬态电压抑制器结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527304A (zh) * | 2008-12-08 | 2009-09-09 | 上海长园维安微电子有限公司 | 集成低压低电容tvs器件及其制作方法 |
| CN101847663A (zh) * | 2010-04-30 | 2010-09-29 | 上海新进半导体制造有限公司 | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
| CN102592995A (zh) * | 2012-02-27 | 2012-07-18 | 上海先进半导体制造股份有限公司 | 齐纳二极管的制造方法 |
| CN203225254U (zh) * | 2013-03-11 | 2013-10-02 | 江苏应能微电子有限公司 | 低电容超深沟槽瞬变电压抑制二极管结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8159008B2 (en) * | 2009-09-18 | 2012-04-17 | International Business Machines Corporation | Method of fabricating a trench-generated transistor structure |
-
2013
- 2013-03-11 CN CN201310075486.0A patent/CN103208530B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527304A (zh) * | 2008-12-08 | 2009-09-09 | 上海长园维安微电子有限公司 | 集成低压低电容tvs器件及其制作方法 |
| CN101847663A (zh) * | 2010-04-30 | 2010-09-29 | 上海新进半导体制造有限公司 | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
| CN102592995A (zh) * | 2012-02-27 | 2012-07-18 | 上海先进半导体制造股份有限公司 | 齐纳二极管的制造方法 |
| CN203225254U (zh) * | 2013-03-11 | 2013-10-02 | 江苏应能微电子有限公司 | 低电容超深沟槽瞬变电压抑制二极管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103208530A (zh) | 2013-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103208530B (zh) | 低电容超深沟槽瞬变电压抑制二极管结构 | |
| CN101847663B (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| CN102856319B (zh) | 带有低钳位电压的低电容瞬态电压抑制器 | |
| US10037987B2 (en) | Semiconductor structure of ESD protection device and method for manufacturing the same | |
| CN107017247A (zh) | 具有低击穿电压的瞬态电压抑制器 | |
| CN106449633B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN105261616A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN103295898A (zh) | 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法 | |
| US20230207463A1 (en) | Semiconductor structure and method for forming same | |
| CN107301994A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106098792A (zh) | 双向电压完全对称带有超深沟槽超低漏电的tvs器件及制法 | |
| CN103579366B (zh) | Tvs器件及制造方法 | |
| CN206022373U (zh) | 双向电压完全对称带有超深沟槽超低漏电的tvs器件 | |
| CN203225254U (zh) | 低电容超深沟槽瞬变电压抑制二极管结构 | |
| CN206947345U (zh) | 一种超低电容tvs器件结构 | |
| CN106252400B (zh) | 一种厚膜soi-ligbt器件及其抗闩锁能力的提高方法 | |
| CN107301995A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN104733544A (zh) | Tvs器件及工艺方法 | |
| CN103579229B (zh) | 集成过流保护的mosfet及制造方法 | |
| CN108428699A (zh) | 一种具有双向大骤回scr特性超低电容的tvs器件及其制造方法 | |
| CN104617158A (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| CN204696123U (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| CN104616988B (zh) | 一种具有超深沟槽的瞬态电压抑制器结构的制造方法 | |
| CN103035669A (zh) | 具有超低结电容密度的pn结及其制造方法 | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Low capacitance super-deep groove transient voltage restraining diode structure Effective date of registration: 20190307 Granted publication date: 20160427 Pledgee: Bank of China Co.,Ltd. Changzhou New North Branch Pledgor: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. Registration number: 2019320000116 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20200221 Granted publication date: 20160427 Pledgee: Bank of China Co.,Ltd. Changzhou New North Branch Pledgor: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. Registration number: 2019320000116 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Low capacitance super-deep groove transient voltage restraining diode structure Effective date of registration: 20200224 Granted publication date: 20160427 Pledgee: Bank of China Co.,Ltd. Changzhou New North Branch Pledgor: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. Registration number: Y2020980000310 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20200927 Granted publication date: 20160427 Pledgee: Bank of China Co.,Ltd. Changzhou New North Branch Pledgor: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. Registration number: Y2020980000310 |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000 Patentee after: Jiangsu Yingneng Microelectronics Co.,Ltd. Address before: 5A11, Creation Building, High tech Entrepreneurship Service Center, No. 213 Yulong Road, Zhonglou District, Changzhou City, Jiangsu Province, 213023 Patentee before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. |