CN113257807B - 一种低电容双向瞬态电压抑制器结构及其制作方法 - Google Patents

一种低电容双向瞬态电压抑制器结构及其制作方法 Download PDF

Info

Publication number
CN113257807B
CN113257807B CN202110740486.2A CN202110740486A CN113257807B CN 113257807 B CN113257807 B CN 113257807B CN 202110740486 A CN202110740486 A CN 202110740486A CN 113257807 B CN113257807 B CN 113257807B
Authority
CN
China
Prior art keywords
conductive type
capacitance
junction
epitaxial layer
transient voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110740486.2A
Other languages
English (en)
Other versions
CN113257807A (zh
Inventor
朱伟东
赵泊然
江菲娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Original Assignee
Jiangsu Applied Power Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Applied Power Microelectronics Co ltd filed Critical Jiangsu Applied Power Microelectronics Co ltd
Priority to CN202110740486.2A priority Critical patent/CN113257807B/zh
Publication of CN113257807A publication Critical patent/CN113257807A/zh
Application granted granted Critical
Publication of CN113257807B publication Critical patent/CN113257807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体技术领域，具体公开了一种低电容双向瞬态电压抑制器结构，其中，包括：第一双向TVS二极管器件和第二双向TVS二极管器件，第一双向TVS二极管器件和第二双向TVS二极管器件之间通过沟槽隔离，第一双向TVS二极管器件和第二双向TVS二极管器件均包括第一导电类型衬底，第一双向TVS二极管器件还包括第二导电类型埋层、第二导电类型外延层以及第一导电类型掺杂区A；第二双向TVS二极管器件还包括第二导电类型外延层、第二导电类型阱区以及第一导电类型掺杂区B。本发明还公开了一种低电容双向瞬态电压抑制器结构的制作方法。本发明提供的低电容双向瞬态电压抑制器结构实现了在电性能上的双向高静电保护能力和低电容。

Description

一种低电容双向瞬态电压抑制器结构及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种低电容双向瞬态电压抑制器结构及瞬态电压抑制器的制作方法。
背景技术
瞬态电压抑制器TVS （Transient Voltage Suppressor）是一种广泛应用于计算机系统、通信设备、消费类电子、电源以及家用电器等领域的电路保护器件，主要优势为响应时间快、瞬态功率大、电容低、漏电流低、钳位电压较易控制、体积小以及易于安装等优点。
TVS/ESD，其主要为硅材料，在结构上增大PN结面积，使瞬态通流能力大大提高。因此在电路受到过压（过流）干扰时，TVS/ESD迅速导通钳位，将过电压能量泄放掉。电路正常时，TVS/ESD呈高阻态，不影响电路的正常工作；当电路中有过压异常时，TVS/ESD管呈低阻态，对异常能量进行导通泄放。随着电子产品信号传输速率不断增加，通信频率越来越高，所需器件电容值越来越低（低电容通常指的是电容值在0.1pF -0.5pF的电容），因为电容的大小会影响TVS器件的响应时间。TVS的电容由硅片的结面积和偏压决定，一般来说结面积越大，瞬态通流（抗浪涌）能力越强，电容越大。能否在保持高静电保护能力的前提下将器件的尺寸做得最小、电容做得最低变得至关重要。
发明内容
本发明提供了一种低电容双向瞬态电压抑制器结构及瞬态电压抑制器的制作方法，解决相关技术中存在的无法实现瞬态电压抑制器的电容更低尺寸更小的问题。
作为本发明的第一个方面，提供一种低电容双向瞬态电压抑制器结构，其中，包括：
第一双向TVS二极管器件和第二双向TVS二极管器件，所述第一双向TVS二极管器件和第二双向TVS二极管器件之间通过沟槽隔离，所述沟槽内填充绝缘材料，所述第一双向TVS二极管器件和所述第二双向TVS二极管器件均包括第一导电类型衬底，
所述第一双向TVS二极管器件还包括在所述第一导电类型衬底上设置的第二导电类型埋层、设置在所述第二导电类型埋层上的第二导电类型外延层以及设置在所述第二导电类型外延层内的第一导电类型掺杂区A，所述第二导电类型埋层与所述第一导电类型衬底形成第一TVS PN结，所述第一导电类型掺杂区A与所述第二导电类型外延层形成第一电容PN结，所述第一TVS PN结和所述第一电容PN结串联；
所述第二双向TVS二极管器件还包括在所述第一导电类型衬底上设置的第二导电类型外延层、设置在所述第二导电类型外延层内的第二导电类型阱区以及设置在所述第二导电类型阱区内的第一导电类型掺杂区B，所述第一导电类型掺杂区B与所述第二导电类型阱区形成第二TVS PN结，所述第二导电类型外延层与所述第一导电类型衬底形成第二电容PN结，所述第二TVS PN结和所述第二电容PN结串联。
进一步地，所述沟槽的深度大于5μm，且所述沟槽的高宽比的范围为5：1~50:1。
进一步地，所述第二导电类型外延层的厚度在6μm~60μm之间。
进一步地，所述第二导电类型外延层的电阻率在50Ω*cm ~1500Ω*cm之间。
进一步地，所述第一电容PN结的结电容大小和第二电容PN结的结电容大小均与所述第二导电类型外延层的掺杂浓度高低成正比。
进一步地，所述第一电容PN结的结电容容值和第二电容PN结的结电容容值均小于1pF。
进一步地，所述第一双向TVS二极管器件和所述第二双向TVS二极管器件均包括设置在所述第二导电类型外延层的上表面的介质层以及设置在所述介质层上的金属层。
进一步地，当第一导电类型为P型时，第二导电类型为N型，当第一导电类型为N型时，第二导电类型为P型。
作为本发明的另一个方面，提供一种用于前文所述的低电容双向瞬态电压抑制器结构的制作方法，其中，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底通过离子注入的方式形成第二导电类型埋层；
在所述第一导电类型衬底的上表面生长第二导电类型外延层；
在所述第二导电类型埋层外围设置两道沟槽，且所述沟槽内填充绝缘材料；
在被隔离出来的一部分第二导电类型外延层中通过离子注入的方式形成第二导电类型掺杂区，并通过高温推进的方式形成第二导电类型阱区；
在所述第二导电类型掺杂区内以及被隔离出来的另一部分第二导电类型外延层内分别通过离子注入的方式形成第一导电类型掺杂区；
在所述第二导电类型外延层的上表面形成介质层，并在所述介质层上进行刻蚀形成接触孔；
在所述介质层上生长金属层。
进一步地，所述第二导电类型掺杂区中的第二导电类型浓度在1*1015cm-3~1*1016cm-3之间，所述第一导电类型掺杂区中的第一导电类型浓度在1*1015cm-3~12*1016cm-3之间。
本发明提供的低电容双向瞬态电压抑制器结构，通过沟槽的设置，将TVS二极管两个方向上的瞬态电压保护功能隔离并且分别实现；利用TVS二极管PN结与电容PN结串联使该结构在两个方向上分别具有超低的电容，从而实现在电性能上的双向高静电保护能力和低电容。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有技术中的单向沟槽低电容二极管结构示意图。
图2为图1的等效电路图。
图3为本发明提供的低电容双向瞬态电压抑制器结构的剖面示意图。
图4为图3的等效电路图。
图5为本发明提供的低电容双向瞬态电压抑制器结构的应用电路示意图。
图6为本发明提供的低电容双向瞬态电压抑制器结构的制作方法的流程图。
图7为本发明提供地方第一导电类型衬底结构示意图。
图8为本发明提供的形成第二导电类型埋层的结构示意图。
图9为本发明提供的形成第二导电类型外延层的结构示意图。
图10为本发明提供的形成沟槽的结构示意图。
图11为本发明提供的形成第二导电类型阱区的结构示意图。
图12为本发明提供的形成第一导电类型掺杂区的结构示意图。
图13为本发明提供的形成介质层的结构示意图。
图14为本发明提供的形成金属层的结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
由于现有的TVS器件都是图1所示的单向沟槽低电容二极管结构示意图，单向沟槽低电容TVS二极管包括依次叠加设置的铝铜金属层、层间介质层、N型掺杂高阻外延层及P型重掺杂硅衬底。通过在P型重掺杂硅衬底上通过离子注入的方法形成N型埋层，形成立体的PN结，通过调节N型埋层的浓度来调节TVS器件的工作电压，另一个方面，通过P型注入区和轻掺杂N型外延层形成的PN结具有极低的结电容。结电容Cj0可以通过以下公式计算：
Figure 138345DEST_PATH_IMAGE001
，
其中：Na、Nd分别表示P型和N型区域掺杂浓度；q表示一个电子的电荷 (coulombs)；
Figure 499925DEST_PATH_IMAGE002
表示硅的介电常数；
Figure 303933DEST_PATH_IMAGE003
表示内建电势垒（built-in potential)；
Figure 501696DEST_PATH_IMAGE004
表示耗尽层宽度(depletion layer width)。公式表明结电容的大小与P型和N型区域的掺杂浓度的高低成正比。掺杂浓度降低，耗尽层宽度增加，结电容因此降低。在这里耗尽层的宽度主要是由轻掺杂N型外延层决定，所以近本征轻掺杂N型外延层是决定低电容的关键。
如图2所示，图2为图1所示结构的等效电路图。低电容单向的TVS二极管结构将具有超低结电容的PN结C1与TVS二极管C2串联使用，因而使器件的整体电容Ct减小，如以下公式所示：
Figure 49352DEST_PATH_IMAGE005
，
当C1远小于C2时，Ct≈C1。
本发明实施例为了能够提供一种低电容且小尺寸的瞬态电压抑制器，图3是根据本发明实施例提供的低电容双向瞬态电压抑制器结构的剖面示意图，如图3所示，包括：
第一双向TVS二极管器件和第二双向TVS二极管器件，所述第一双向TVS二极管器件和第二双向TVS二极管器件之间通过沟槽300隔离，所述沟槽300内填充绝缘材料，所述第一双向TVS二极管器件和所述第二双向TVS二极管器件均包括第一导电类型衬底110，
所述第一双向TVS二极管器件还包括在所述第一导电类型衬底110上设置的第二导电类型埋层120、设置在所述第二导电类型埋层120上的第二导电类型外延层130以及设置在所述第二导电类型外延层130内的第一导电类型掺杂区A 140，所述第二导电类型埋层120与所述第一导电类型衬底110形成第一TVS PN结，所述第一导电类型掺杂区A 140与所述第二导电类型外延层130形成第一电容PN结，所述第一TVS PN结和所述第一电容PN结串联；
所述第二双向TVS二极管器件还包括在所述第一导电类型衬底110上设置的第二导电类型外延层130、设置在所述第二导电类型外延层130内的第二导电类型阱区210以及设置在所述第二导电类型阱区210内的第一导电类型掺杂区B 220，所述第一导电类型掺杂区B 220与所述第二导电类型阱区210形成第二TVS PN结，所述第二导电类型外延层130与所述第一导电类型衬底110形成第二电容PN结，所述第二TVS PN结和所述第二电容PN结串联。
应当理解的是，图4是图3所示结构的等效电路图，通过图3和图4所示的结构可知，相较于现有技术中同型号同尺寸的产品，本发明结构可以将尺寸做到更小且也能够实现双向超低电容，超强的抗浪涌和静电保护能力。
本发明实施例提供的低电容双向瞬态电压抑制器结构，通过沟槽的设置，将TVS二极管两个方向上的瞬态电压保护功能隔离并且分别实现；利用TVS二极管PN结与电容PN结串联使该结构在两个方向上分别具有超低的电容，从而实现在电性能上的双向高静电保护能力和低电容。
需要说明的是，所述沟槽300内可以填充氧化硅。
如图5所示，双向TVS在电路上与被保护电路并联。电路正常时，TVS/ESD呈高阻态，不影响电路的正常工作；在电路受到过压（过流）干扰时，TVS迅速导通钳位，为产生的瞬态高电路提供一个低阻抗通路，使瞬态电流与能量通过并联的TVS泄放掉。
在本发明实施例中，所述沟槽300的深度大于5μm，且所述沟槽300的高宽比的范围为5：1~50:1。
优选地，所述沟槽300的深度大于10μm
具体地，所述第二导电类型外延层130的厚度在6μm~60μm之间。
具体地，所述第二导电类型外延层130的电阻率在50Ω*cm ~1500Ω*cm之间。
具体地，所述第一电容PN结的结电容大小和第二电容PN结的结电容大小均与所述第二导电类型外延层的掺杂浓度高低成正比。
具体地，所述第一电容PN结的结电容容值和第二电容PN结的结电容容值均小于1pF。
具体地，所述第一双向TVS二极管器件和所述第二双向TVS二极管器件均包括设置在所述第二导电类型外延层的上表面的介质层400以及设置在所述介质层上的金属层500。
具体地，当第一导电类型为P型时，第二导电类型为N型，当第一导电类型为N型时，第二导电类型为P型。
本发明实施例以第一导电类型为P型，第二导电类型为N型为例进行说明。
本发明实施例的低电容双向瞬态电压抑制器结构通过沟槽300隔离分成左右两个低电容TVS二极管工作。
左路TVS二极管具体而言，是在重掺杂P型硅衬底用离子注入的方式形成一个N型埋层，N型埋层与P型衬底形成TVS PN结，在P型衬底上的生长形成轻掺杂N型外延层，轻掺杂N型外延层中设有浅区P型注入区，浅区P型注入区与轻掺杂N型外延层形成低电容PN结，上述立体结构的TVS二极管与所述低电容PN结串联，因此该结构具有超低的电容。被深沟槽隔离出来的右路TVS二极管具体而言，是在轻掺杂N型外延层上还设有N型注入区，通过高温推进形成N型阱区，在N型阱区设有浅区P型注入区，该浅区P型注入区与N型阱区形成TVS PN结；轻掺杂N型外延层与重掺杂P型硅衬底形成了低电容PN结，所述的TVS PN结与低电容PN结串联形成低电容TVS二极管。
需要说明的是，本发明实施例的重掺杂P型硅衬底中的重掺杂与轻掺杂N型外延层中提到的轻掺杂主要区别体现在电阻率不同，重掺杂的电阻率在1 mΩ*cm ~1Ω*cm之间，轻掺杂的电阻率在50Ω*cm ~1500Ω*cm之间。
作为本发明的另一实施例，提供一种用于前文所述的低电容双向瞬态电压抑制器结构的制作方法，其中，如图6所示，包括：
S110、提供第一导电类型衬底；
在本发明实施例中，如图7所示，所述第一导电类型衬底110具体可以为第一导电类型重掺杂硅衬底。
S120、在所述第一导电类型衬底110通过离子注入的方式形成第二导电类型埋层120；
应当理解的是，如图8所示，在第一导电类型衬底110用离子注入的方式形成第二导电类型埋层120，不同的埋层浓度主要是用来调节击穿电压以适用于不同的电路中。
S130、在所述第一导电类型衬底110的上表面生长第二导电类型外延层130；
在本发明实施例中，如图9所示，在第一导电类型衬底110（本发明实施例中以第一导电类型重掺杂硅衬底为例）顶面生长一层厚度为6μm~60μm的具有第二导电类型的掺杂外延层，这里用到的外延层材料电阻率都是高阻50Ω*cm~1500Ω*cm，这样可以减少整个保护器件的电容。
S140、在所述第二导电类型埋层外围设置两道沟槽，且所述沟槽内填充绝缘材料；
在本发明实施例中，如图10所示，在第二导电类型埋层120外围设置两道隔离沟槽300（深度5μm~50μm）并且在沟槽300内填充绝缘材料。
S150、在被隔离出来的一部分第二导电类型外延层中通过离子注入的方式形成第二导电类型掺杂区，并通过高温推进的方式形成第二导电类型阱区210；
在本发明实施例中，如图11所示，在被隔离出来的第二导电类型掺杂外延层中用离子注入的方式形成第二导电类型掺杂区，并通过高温推进的方法形成第二导电类型阱区210。
S160、在所述第二导电类型掺杂区内以及被隔离出来的另一部分第二导电类型外延层内分别通过离子注入的方式形成第一导电类型掺杂区；
在本发明实施例中，如图12所示，在被隔离出来的具有第二导电类型的掺杂外延层与具有第二导电类型的掺杂阱区里分别通过离子注入的方式形成第一导电类型的重掺杂区。
应当理解的是，在本发明实施例中，如图12所示，所述第一导电类型掺杂区包括第一导电类型掺杂区A和第一导电类型掺杂区B，属于左路TVS二极管的第一导电类型掺杂区A为所述第二导电类型外延层130内的第一导电类型掺杂区A 140，属于右路TVS二极管的第一导电类型掺杂区B为所述第二导电类型阱区210内的第一导电类型掺杂区B 220。
需要说明的是，所述第二导电类型掺杂区中的第二导电类型浓度在1*1015cm-3~1*1016cm-3之间，所述第一导电类型掺杂区中的第一导电类型浓度在1*1015cm-3~12*1016cm-3之间。
S170、在所述第二导电类型外延层的上表面形成介质层，并在所述介质层上进行刻蚀形成接触孔；
在本发明实施例中，如图13所示，介质层400(ILD)的沉积，并利用高温回流使其表面平坦化。
S180、在所述介质层上生长金属层500。
在本发明实施例中，如图14所示，蚀刻介质层形成接触孔，生长金属层及刻蚀，最后如图3所示，在金属层500表面淀积一层绝缘材料形成钝化层600以保护TVS表面并进行刻蚀，仅露出封装时候需要用到的打线部位。
综上，本发明实施例提供的低电容双向瞬态电压抑制器结构的制作方法，正反向瞬态通流经过不同的电流路径，在保持低电容的特性下使其抗浪涌能力达到最大化，并且制作工艺简单。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种低电容双向瞬态电压抑制器结构，其特征在于，包括：
第一双向TVS二极管器件和第二双向TVS二极管器件，所述第一双向TVS二极管器件和第二双向TVS二极管器件之间通过沟槽隔离，所述沟槽内填充绝缘材料，所述第一双向TVS二极管器件和所述第二双向TVS二极管器件均包括第一导电类型衬底，
所述第一双向TVS二极管器件还包括在所述第一导电类型衬底上设置的第二导电类型埋层、设置在所述第二导电类型埋层上的第二导电类型外延层以及设置在所述第二导电类型外延层内的第一导电类型掺杂区A，所述第二导电类型埋层与所述第一导电类型衬底形成第一TVS PN结，所述第一导电类型掺杂区A与所述第二导电类型外延层形成第一电容PN结，所述第一TVS PN结和所述第一电容PN结串联；
所述第二双向TVS二极管器件还包括在所述第一导电类型衬底上设置的第二导电类型外延层、设置在所述第二导电类型外延层内的第二导电类型阱区以及设置在所述第二导电类型阱区内的第一导电类型掺杂区B，所述第一导电类型掺杂区B与所述第二导电类型阱区形成第二TVS PN结，所述第二导电类型外延层与所述第一导电类型衬底形成第二电容PN结，所述第二TVS PN结和所述第二电容PN结串联；
所述第一电容PN结的结电容容值和第二电容PN结的结电容容值均小于1pF。
2.根据权利要求1所述的低电容双向瞬态电压抑制器结构，其特征在于，所述沟槽的深度大于5μm，且所述沟槽的高宽比的范围为5：1~50:1。
3.根据权利要求1所述的低电容双向瞬态电压抑制器结构，其特征在于，所述第二导电类型外延层的厚度在6μm~60μm之间。
4.根据权利要求1所述的低电容双向瞬态电压抑制器结构，其特征在于，所述第二导电类型外延层的电阻率在50Ω*cm ~1500Ω*cm之间。
5.根据权利要求1所述的低电容双向瞬态电压抑制器结构，其特征在于，所述第一电容PN结的结电容大小和第二电容PN结的结电容大小均与所述第二导电类型外延层的掺杂浓度高低成正比。
6.根据权利要求1至5中任意一项所述的低电容双向瞬态电压抑制器结构，其特征在于，所述第一双向TVS二极管器件和所述第二双向TVS二极管器件均包括设置在所述第二导电类型外延层的上表面的介质层以及设置在所述介质层上的金属层。
7.根据权利要求1至5中任意一项所述的低电容双向瞬态电压抑制器结构，其特征在于，当第一导电类型为P型时，第二导电类型为N型，当第一导电类型为N型时，第二导电类型为P型。
8.一种用于权利要求1至7中任意一项所述的低电容双向瞬态电压抑制器结构的制作方法，其特征在于，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底通过离子注入的方式形成第二导电类型埋层；
在所述第一导电类型衬底的上表面生长第二导电类型外延层；
在所述第二导电类型埋层外围设置两道沟槽，且所述沟槽内填充绝缘材料；
在被隔离出来的一部分第二导电类型外延层中通过离子注入的方式形成第二导电类型掺杂区，并通过高温推进的方式形成第二导电类型阱区；
在所述第二导电类型掺杂区内以及被隔离出来的另一部分第二导电类型外延层内分别通过离子注入的方式形成第一导电类型掺杂区；
在所述第二导电类型外延层的上表面形成介质层，并在所述介质层上进行刻蚀形成接触孔；
在所述介质层上生长金属层。
9.根据权利要求8所述的制作方法，其特征在于，所述第二导电类型掺杂区中的第二导电类型浓度在1*1015cm-3~1*1016cm-3之间，所述第一导电类型掺杂区中的第一导电类型浓度在1*1015cm-3~12*1016cm-3之间。
CN202110740486.2A 2021-07-01 2021-07-01 一种低电容双向瞬态电压抑制器结构及其制作方法 Active CN113257807B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110740486.2A CN113257807B (zh) 2021-07-01 2021-07-01 一种低电容双向瞬态电压抑制器结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110740486.2A CN113257807B (zh) 2021-07-01 2021-07-01 一种低电容双向瞬态电压抑制器结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113257807A CN113257807A (zh) 2021-08-13
CN113257807B true CN113257807B (zh) 2021-09-24

Family

ID=77190506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110740486.2A Active CN113257807B (zh) 2021-07-01 2021-07-01 一种低电容双向瞬态电压抑制器结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113257807B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208530A (zh) * 2013-03-11 2013-07-17 江苏应能微电子有限公司 低电容超深沟槽瞬变电压抑制二极管结构
JP2015126149A (ja) * 2013-12-27 2015-07-06 パナソニックＩｐマネジメント株式会社 低容量半導体装置およびその製造方法
CN108109998A (zh) * 2017-12-29 2018-06-01 杭州士兰集成电路有限公司 单向低电容tvs器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698196B2 (en) * 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208530A (zh) * 2013-03-11 2013-07-17 江苏应能微电子有限公司 低电容超深沟槽瞬变电压抑制二极管结构
JP2015126149A (ja) * 2013-12-27 2015-07-06 パナソニックＩｐマネジメント株式会社 低容量半導体装置およびその製造方法
CN108109998A (zh) * 2017-12-29 2018-06-01 杭州士兰集成电路有限公司 单向低电容tvs器件及其制造方法

Also Published As

Publication number Publication date
CN113257807A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
TWI572003B (zh) 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法
CN105261616B (zh) 瞬态电压抑制器及其制造方法
CN104600069B (zh) 瞬态电压抑制器及其制造方法
US8377757B2 (en) Device and method for transient voltage suppressor
CN102623454B (zh) 具有电磁干扰滤波器的垂直瞬态电压抑制器
CN106449634B (zh) 瞬态电压抑制器及其制造方法
CN104851919B (zh) 双向穿通半导体器件及其制造方法
CN106449633B (zh) 瞬态电压抑制器及其制造方法
CN105633073B (zh) 竖直集成的半导体器件和制造方法
US10211058B2 (en) ESD protection device
CN105789332B (zh) 整流器件、整流器件的制造方法及esd保护器件
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
US20140070367A1 (en) Semiconductor device
EP2827373B1 (en) Protection device and related fabrication methods
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
JP2015126149A (ja) 低容量半導体装置およびその製造方法
CN109273521A (zh) 一种功率器件保护芯片及其制作方法
CN113257807B (zh) 一种低电容双向瞬态电压抑制器结构及其制作方法
US7968908B2 (en) Bidirectional electrostatic discharge protection structure for high voltage applications
CN109065634B (zh) 一种电流保护芯片及其制作方法
CN105679836A (zh) 一种超低电容tvs二极管结构及其制备方法
CN109037205B (zh) 瞬态电压抑制器及其制造方法
CN113937098A (zh) 用于快速充电管理系统的静电防护芯片及其制备方法
CN108987389B (zh) 一种电流保护芯片及其制作方法
CN109148442B (zh) 一种电压抑制器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000

Patentee after: Jiangsu Yingneng Microelectronics Co.,Ltd.

Address before: 213000 No. 8-5 Huashan Road, Xinbei District, Changzhou City, Jiangsu Province

Patentee before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd.

CP03 Change of name, title or address