CN107452622A - 双向沟槽tvs二极管及制作方法 - Google Patents
双向沟槽tvs二极管及制作方法 Download PDFInfo
- Publication number
- CN107452622A CN107452622A CN201610377990.XA CN201610377990A CN107452622A CN 107452622 A CN107452622 A CN 107452622A CN 201610377990 A CN201610377990 A CN 201610377990A CN 107452622 A CN107452622 A CN 107452622A
- Authority
- CN
- China
- Prior art keywords
- groove
- type
- layer
- epitaxial layer
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000003754 machining Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 7
- 230000002457 bidirectional effect Effects 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种双向沟槽TVS二极管及制作方法，包括：一P型衬底层；在P型衬底层上的一P型外延层；在P型外延层上的三道第一沟槽，其槽底深入P型衬底层内；填充于第一沟槽内的氧化物；在P型外延层上的两道第二沟槽，且第二沟槽位于相邻第一沟槽之间，其槽底深入P型外延层内；以第二沟槽空间为基准向P型外延层延伸的N型区域；填充于第二沟槽内的N型多晶硅；形成于P型外延层表面的一绝缘介质层，在绝缘介质层上设置介质孔，介质孔对应第二沟槽内的N型多晶硅；在介质孔内填充金属，金属上设电极线。本发明的双向沟槽TVS二极管及其制作方法，通过制作两组齐纳二极管，形成双向保护电路，刻蚀沟槽形成N型区域，增大放电面积，减小了芯片面积。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种双向沟槽TVS二极管及制作方法。
背景技术
瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。
静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。
目前所使用的TVS二极管的等效电路相当于一个齐纳二极管，其只能达到单向保护的目的，且二极管N型区域的放电面积较小，芯片面积的使用率低。
发明内容
本发明提供一种双向沟槽TVS二极管及制作方法，用于解决现有技术中TVS二极管只能实现单向保护的问题。
第一方面，本发明提供一种双向沟槽TVS二极管的制作方法，包括：
制备一P型衬底层；
在所述P型衬底层上形成一P型外延层；
在所述P型外延层上形成一第一氧化层；
通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的三道第一沟槽，且所述第一沟槽的槽底深入所述P型衬底层内；
在所述第一沟槽内填充与所述第一氧化层同一物质的氧化物；
通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的两道第二沟槽，且所述第二沟槽位于相邻第一沟槽之间，所述第二沟槽的槽底深入所述P型外延层内；
以所述第二沟槽空间为基准向所述P型外延层进行N型注入形成N型区域；
在所述第二沟槽内填充N型多晶硅；
通过干法刻蚀去除所述P型外延层上表面的第一氧化层和N型多晶硅层；
在所述P型外延层表面形成一绝缘介质层，并在绝缘介质层上刻蚀介质孔，所述介质孔对应所述第二沟槽内的N型多晶硅；
在所述介质孔内填充金属，金属上设电极线。
优选地，所述第一氧化层为氧化硅层。
优选地，所述P型衬底层的电阻率为0.001ohm·cm-0.006ohm·cm。
优选地，所述P型外延层的0.05ohm·cm-0.1ohm·cm。
优选地，所述第一沟槽的宽度为1μm-3μm，第一沟槽的深度为55μm-70μm。
优选地，所述第二沟槽的宽度为2μm-6μm，第二沟槽的深度为20μm-40μm。
优选地，所述N型区域的厚度为0.5μm-1.5μm。
第二方面，本发明提供一种双向沟槽TVS二极管，包括：
一P型衬底层；
形成于所述P型衬底层上的一P型外延层；
形成于所述P型外延层上的三道第一沟槽，且所述的第一沟槽的槽底深入所述P型衬底层内；
填充于所述第一沟槽内的氧化物；
形成于所述P型外延层上的两道第二沟槽，且所述第二沟槽位于相邻第一沟槽之间，所述第二沟槽的槽底深入所述P型外延层内；
形成于以所述第二沟槽空间为基准向所述P型外延层延伸的N型区域；
填充于所述第二沟槽内的N型多晶硅；
形成于所述P型外延层表面的一绝缘介质层，在绝缘介质层上设置介质孔，所述介质孔对应所述第二沟槽内的N型多晶硅；
在所述介质孔内填充金属，金属上设电极线。
优选地，所述P型衬底层的电阻率为0.001ohm·cm-0.006ohm·cm；所述P型外延层的电阻率为0.05ohm·cm-0.1ohm·cm。
优选地，所述第一沟槽的宽度为1μm-3μm，第一沟槽的深度为55μm-70μm；所述第二沟槽的宽度为2μm-6μm，第二沟槽的深度为20μm-40μm；所述N型区域的厚度为0.5μm-1.5μm。
由上述技术方案可知，本发明的双向沟槽TVS二极管及其制作方法，通过制作两组齐纳二极管，形成双向保护电路，刻蚀沟槽形成N型区域，增大放电面积，减小了芯片面积。在工作过程中，当从任意方向有高压时，都有一条电流支路上的齐纳二极管反方向击穿，起到放电保护作用。
附图说明
图1为本发明一实施例提供的双向沟槽TVS二极管的制作方法的流程示意图；
图2为本发明一实施例提供的双向沟槽TVS二极管的流程示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
图1示出了本发明实施例1提供的一种双向沟槽TVS二极管的制作方法，包括：
S11、制备一P型衬底层。在本步骤中，所述P型衬底层的电阻率为0.006ohm·cm。其中，其掺杂杂质可为硼。
S12、在所述P型衬底层上形成一P型外延层。在本步骤中，所述P型外延层的电阻率为0.1ohm·cm。其中，其掺杂杂质可为硼。
S13、在所述P型外延层上形成一第一氧化层。在本步骤中，所述第一氧化层可为氧化硅。
S14、通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的三道第一沟槽，且所述第一沟槽的槽底深入所述P型衬底层内。在本步骤中，所述第一沟槽的宽度可为3μm，第一沟槽的深度可为70μm。
S15、在所述第一沟槽内填充与所述第一氧化层同一物质的氧化物。该氧化物还为氧化硅。
S16、通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的两道第二沟槽，且所述第二沟槽位于相邻第一沟槽之间，所述第二沟槽的槽底深入所述P型外延层内。在本步骤中，所述第二沟槽的宽度可为6μm，第二沟槽的深度可为40μm。
S17、以所述第二沟槽空间为基准向所述P型外延层进行N型注入形成N型区域。在本步骤中，所述N型区域的厚度可为1.5μm。需要说明的是，所述N型区域采用刻蚀第二沟槽后，且在第二沟槽内形成，增加了放电面积，提高了芯片面积利用率。
S18、在所述第二沟槽内填充N型多晶硅。
S19、通过干法刻蚀去除所述P型外延层上表面的第一氧化层和N型多晶硅层。
S110、在所述P型外延层表面形成一绝缘介质层，并在绝缘介质层上刻蚀介质孔，所述介质孔对应所述第二沟槽内的N型多晶硅。
S111、在所述介质孔内填充金属，金属上设电极线。
本发明实施例1所述制作方法，通过制作两组齐纳二极管，形成双向保护电路，刻蚀沟槽形成N型区域，增大放电面积，减小了芯片面积。在工作过程中，当从任意方向有高压时，都有一条电流支路上的齐纳二极管反方向击穿，起到放电保护作用。
本发明实施例2提供的一种双向沟槽TVS二极管的制作方法，包括：
S21、制备一P型衬底层。在本步骤中，所述P型衬底层的电阻率为0.001ohm·cm。其中，其掺杂杂质可为硼。
S22、在所述P型衬底层上形成一P型外延层。在本步骤中，所述P型外延层的电阻率为0.05ohm·cm。其中，其掺杂杂质可为硼。
S23、在所述P型外延层上形成一第一氧化层。在本步骤中，所述第一氧化层可为氧化硅。
S24、通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的三道第一沟槽，且所述第一沟槽的槽底深入所述P型衬底层内。在本步骤中，所述第一沟槽的宽度可为1μm，第一沟槽的深度可为55μm。
S25、在所述第一沟槽内填充与所述第一氧化层同一物质的氧化物。该氧化物还为氧化硅。
S26、通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的两道第二沟槽，且所述第二沟槽位于相邻第一沟槽之间，所述第二沟槽的槽底深入所述P型外延层内。在本步骤中，所述第二沟槽的宽度可为2μm，第二沟槽的深度可为20μm。
S27、以所述第二沟槽空间为基准向所述P型外延层进行N型注入形成N型区域。在本步骤中，所述N型区域的厚度可为0.5μm。需要说明的是，所述N型区域采用刻蚀第二沟槽后，且在第二沟槽内形成，增加了放电面积，提高了芯片面积利用率。
S28、在所述第二沟槽内填充N型多晶硅。
S29、通过干法刻蚀去除所述P型外延层上表面的第一氧化层和N型多晶硅层。
S210、在所述P型外延层表面形成一绝缘介质层，并在绝缘介质层上刻蚀介质孔，所述介质孔对应所述第二沟槽内的N型多晶硅。
S211、在所述介质孔内填充金属，金属上设电极线。
本发明实施例2所述制作方法，通过制作两组齐纳二极管，形成双向保护电路，刻蚀沟槽形成N型区域，增大放电面积，减小了芯片面积。在工作过程中，当从任意方向有高压时，都有一条电流支路上的齐纳二极管反方向击穿，起到放电保护作用。
如图2示出了本发明实施例3提供一种双向沟槽TVS二极管，包括：
一P型衬底层1，其中，所述P型衬底层的电阻率为0.001ohm·cm-0.006ohm·cm。
形成于所述P型衬底层上的一P型外延层2，其中，所述P型外延层的电阻率为0.05ohm·cm-0.1ohm·cm。
形成于所述P型外延层上的三道第一沟槽3，且所述的第一沟槽的槽底深入所述P型衬底层内，其中，所述第一沟槽的宽度可为1μm-3μm，第一沟槽的深度可为55μm-70μm。
填充于所述第一沟槽内的氧化物4；
形成于所述P型外延层上的两道第二沟槽5，且所述第二沟槽位于相邻第一沟槽之间，所述第二沟槽的槽底深入所述P型外延层内，其中，所述第二沟槽的宽度可为2μm-6μm，第二沟槽的深度可为20μm-40μm。
形成于以所述第二沟槽空间为基准向所述P型外延层延伸的N型区域7，其中，所述N型区域的厚度可为0.5μm-1.5μm。
填充于所述第二沟槽内的N型多晶硅6；
形成于所述P型外延层表面的一绝缘介质层8，在绝缘介质层上设置介质孔，所述介质孔对应所述第二沟槽内的N型多晶硅；
在所述介质孔内填充金属9，金属上设电极线10。
本发明实施例3所述TVS二极管，通过制作两组齐纳二极管，形成双向保护电路，刻蚀沟槽形成N型区域，增大放电面积，减小了芯片面积。在工作过程中，当从任意方向有高压时，都有一条电流支路上的齐纳二极管反方向击穿，起到放电保护作用。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
本领域普通技术人员可以理解：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。
Claims (10)
1.一种双向沟槽TVS二极管的制作方法，其特征在于，包括：
制备一P型衬底层；
在所述P型衬底层上形成一P型外延层；
在所述P型外延层上形成一第一氧化层；
通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的三道第一沟槽，且所述第一沟槽的槽底深入所述P型衬底层内；
在所述第一沟槽内填充与所述第一氧化层同一物质的氧化物；
通过光刻和干法刻蚀在所述第一氧化层上形成平行设置的两道第二沟槽，且所述第二沟槽位于相邻第一沟槽之间，所述第二沟槽的槽底深入所述P型外延层内；
以所述第二沟槽空间为基准向所述P型外延层进行N型注入形成N型区域；
在所述第二沟槽内填充N型多晶硅；
通过干法刻蚀去除所述P型外延层上表面的第一氧化层和N型多晶硅层；
在所述P型外延层表面形成一绝缘介质层，并在绝缘介质层上刻蚀介质孔，所述介质孔对应所述第二沟槽内的N型多晶硅；
在所述介质孔内填充金属，金属上设电极线。
2.根据权利要求1所述的制作方法，其特征在于，所述第一氧化层为氧化硅层。
3.根据权利要求1所述的制作方法，其特征在于，所述P型衬底层的电阻率为0.001ohm·cm-0.006ohm·cm。
4.根据权利要求1所述的制作方法，其特征在于，所述P型外延层的电阻率为0.05ohm·cm-0.1ohm·cm。
5.根据权利要求1所述的制作方法，其特征在于，所述第一沟槽的宽度为1μm-3μm，第一沟槽的深度为55μm-65μm。
6.根据权利要求1所述的制作方法，其特征在于，所述第二沟槽的宽度为2μm-6μm，第二沟槽的深度为20μm-40μm。
7.根据权利要求1所述的制作方法，其特征在于，所述N型区域的厚度为0.5μm-1.5μm。
8.一种双向沟槽TVS二极管，其特征在于，包括：
一P型衬底层；
形成于所述P型衬底层上的一P型外延层；
形成于所述P型外延层上的三道第一沟槽，且所述的第一沟槽的槽底深入所述P型衬底层内；
填充于所述第一沟槽内的氧化物；
形成于所述P型外延层上的两道第二沟槽，且所述第二沟槽位于相邻第一沟槽之间，所述第二沟槽的槽底深入所述P型外延层内；
形成于以所述第二沟槽空间为基准向所述P型外延层延伸的N型区域；
填充于所述第二沟槽内的N型多晶硅；
形成于所述P型外延层表面的一绝缘介质层，在绝缘介质层上设置介质孔，所述介质孔对应所述第二沟槽内的N型多晶硅；
在所述介质孔内填充金属，金属上设电极线。
9.根据权利要求8所述的TVS二极管，其特征在于，所述P型衬底层的电阻率为0.001ohm·cm-0.006ohm·cm；所述P型外延层的0.05ohm·cm-0.1ohm·cm。
10.根据权利要求8所述的TVS二极管，其特征在于，所述第一沟槽的宽度为1μm-3μm，第一沟槽的深度为55μm-65μm；所述第二沟槽的宽度为2μm-6μm，第二沟槽的深度为20μm-40μm；所述N型区域的厚度为0.5μm-1.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610377990.XA CN107452622A (zh) | 2016-05-31 | 2016-05-31 | 双向沟槽tvs二极管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610377990.XA CN107452622A (zh) | 2016-05-31 | 2016-05-31 | 双向沟槽tvs二极管及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107452622A true CN107452622A (zh) | 2017-12-08 |
Family
ID=60485900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610377990.XA Pending CN107452622A (zh) | 2016-05-31 | 2016-05-31 | 双向沟槽tvs二极管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107452622A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273439A (zh) * | 2018-09-14 | 2019-01-25 | 深圳市心版图科技有限公司 | 一种功率器件保护芯片及其制作方法 |
| CN109950326A (zh) * | 2019-04-15 | 2019-06-28 | 深圳市槟城电子有限公司 | 一种双向二极管及其制作方法、过电压保护装置 |
| CN110164954A (zh) * | 2019-03-25 | 2019-08-23 | 无锡力芯微电子股份有限公司 | 双向瞬态电压抑制器及其制造方法 |
| CN111584480A (zh) * | 2020-04-17 | 2020-08-25 | 深圳方正微电子有限公司 | 半导体器件及其制造方法 |
| WO2024012342A1 (zh) * | 2022-07-11 | 2024-01-18 | 华为技术有限公司 | 芯片和制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102171826A (zh) * | 2008-07-30 | 2011-08-31 | 特里昂科技公司 | 分立半导体器件和形成密封沟槽结终端的方法 |
| CN103208530A (zh) * | 2013-03-11 | 2013-07-17 | 江苏应能微电子有限公司 | 低电容超深沟槽瞬变电压抑制二极管结构 |
| CN103377916A (zh) * | 2012-04-19 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
-
2016
- 2016-05-31 CN CN201610377990.XA patent/CN107452622A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102171826A (zh) * | 2008-07-30 | 2011-08-31 | 特里昂科技公司 | 分立半导体器件和形成密封沟槽结终端的方法 |
| CN103377916A (zh) * | 2012-04-19 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103208530A (zh) * | 2013-03-11 | 2013-07-17 | 江苏应能微电子有限公司 | 低电容超深沟槽瞬变电压抑制二极管结构 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273439A (zh) * | 2018-09-14 | 2019-01-25 | 深圳市心版图科技有限公司 | 一种功率器件保护芯片及其制作方法 |
| CN110164954A (zh) * | 2019-03-25 | 2019-08-23 | 无锡力芯微电子股份有限公司 | 双向瞬态电压抑制器及其制造方法 |
| CN109950326A (zh) * | 2019-04-15 | 2019-06-28 | 深圳市槟城电子有限公司 | 一种双向二极管及其制作方法、过电压保护装置 |
| CN109950326B (zh) * | 2019-04-15 | 2024-05-17 | 马鞍山市槟城电子有限公司 | 一种双向二极管及其制作方法、过电压保护装置 |
| CN111584480A (zh) * | 2020-04-17 | 2020-08-25 | 深圳方正微电子有限公司 | 半导体器件及其制造方法 |
| CN111584480B (zh) * | 2020-04-17 | 2023-10-31 | 深圳方正微电子有限公司 | 半导体器件及其制造方法 |
| WO2024012342A1 (zh) * | 2022-07-11 | 2024-01-18 | 华为技术有限公司 | 芯片和制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107452622A (zh) | 双向沟槽tvs二极管及制作方法 | |
| CN106449634B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN101847663B (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| TWI726354B (zh) | 改善靜電放電防護能力之暫態電壓抑制裝置 | |
| CN108063137B (zh) | 瞬态电压抑制器及其制作方法 | |
| TWI709219B (zh) | 雙向式矽控整流器 | |
| JP2014067986A (ja) | 半導体装置 | |
| CN104995740A (zh) | 半导体二极管组合件 | |
| US9385115B2 (en) | Electrostatic discharge protection device | |
| CN106298653B (zh) | 双向瞬态电压抑制器件及其制造方法 | |
| US10186509B2 (en) | Method and system for a semiconductor device with integrated transient voltage suppression | |
| US10784253B2 (en) | Low voltage trench metal oxide semiconductor field effect transistor | |
| TWI712148B (zh) | 垂直式暫態電壓抑制裝置 | |
| CN106298509B (zh) | 瞬态抑制二极管的制造方法和瞬态抑制二极管 | |
| TW202008600A (zh) | 散熱式齊納二極體 | |
| CN106298773A (zh) | 集成型沟槽瞬态电压抑制器件及其制造方法 | |
| JP2014175324A (ja) | 低容量半導体装置 | |
| US9035349B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges, usable on silicon on insulator | |
| CN204720449U (zh) | 电压浪涌保护器件 | |
| CN106298972B (zh) | 双向瞬态电压抑制器件及其制造方法 | |
| CN108091649A (zh) | 瞬态电压抑制器及其制作方法 | |
| US9659921B2 (en) | Power switch device | |
| CN103972304B (zh) | 双向瞬态电压抑制半导体器件 | |
| US20160260707A1 (en) | Semiconductor device | |
| JP2014165317A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171208 |
|
| RJ01 | Rejection of invention patent application after publication |