CN106298653B - 双向瞬态电压抑制器件及其制造方法 - Google Patents

双向瞬态电压抑制器件及其制造方法 Download PDF

Info

Publication number
CN106298653B
CN106298653B CN201510303267.2A CN201510303267A CN106298653B CN 106298653 B CN106298653 B CN 106298653B CN 201510303267 A CN201510303267 A CN 201510303267A CN 106298653 B CN106298653 B CN 106298653B
Authority
CN
China
Prior art keywords
semiconductor device
manufacturing
groove
silicon layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510303267.2A
Other languages
English (en)
Other versions
CN106298653A (zh
Inventor
李理
马万里
赵圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510303267.2A priority Critical patent/CN106298653B/zh
Publication of CN106298653A publication Critical patent/CN106298653A/zh
Application granted granted Critical
Publication of CN106298653B publication Critical patent/CN106298653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种双向瞬态电压抑制器件及其制造方法，方法包括：在硅片的上表面上制备第一掺杂硅层；在硅片的下表面上制备第二掺杂硅层；在所述硅片上刻蚀多个沟槽，并在每个沟槽内填充氧化硅；去除填充氧化硅后的硅片表面的氧化硅，并制备介质层；制备多个金属孔，并在所述第二掺杂硅层的下表面上制备金属层；将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口。通过本发明的技术方案，可以在提高瞬态电压抑制器件性能的同时降低瞬态电压抑制器件的制造成本。

Description

双向瞬态电压抑制器件及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种双向瞬态电压抑制器件的制造方法和一种双向瞬态电压抑制器件。
背景技术
瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容TVS适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。低电容二极管需要在高掺杂P型衬底上生长高电阻率。
静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器(TVS)通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。为了节省芯片面积，并且获得更高的抗浪涌能力，沟槽TVS的概念已经被提出和研究。沟槽TVS的结面形成于纵向的沟槽的侧壁，这样，在相同的芯片面积下，它有更多的有效结面积,即更强的放电能力。沟槽TVS的小封装尺寸对应用于保护高端IC非常关键。
目前常用的沟槽TVS的结构示意图如图1所示：包括P型硅片102，N型扩散/注入区域104，多晶硅/金属106。
目前常用的沟槽TVS只能实现单向保护，如果需要进行双向保护需要将多个TVS串联或并联在一起，增大了器件面积和制造成本。
因此，如何在提高器件性能的同时降低器件的制造成本，成为目前亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的技术方案，在提高瞬态电压抑制器件性能的同时降低瞬态电压抑制器件的制造成本。
有鉴于此，本发明提出了一种双向瞬态电压抑制器件的制造方法，包括：在硅片的上表面上制备第一掺杂硅层；在硅片的下表面上制备第二掺杂硅层；在所述硅片上刻蚀多个沟槽，并在每个沟槽内填充氧化硅；去除填充氧化硅后的硅片表面的氧化硅，并制备介质层；制备多个金属孔，并在所述第二掺杂硅层的下表面上制备金属层；将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口。
在该技术方案中，在传统沟槽瞬态电压抑制器件基础上，通过工艺改进使两支瞬态电压抑制器件集成到一起，器件面积小，工艺难度低，减小了器件制造成本。改进后的瞬态电压抑制器件能实现双路双向保护功能，器件的保护特性和可靠性都得到了提升。
在上述技术方案中，优选地，所述在所述硅片上刻蚀多个沟槽，包括：
在所述第一掺杂硅层上制备掩膜材料，以形成掩膜图形；
对形成掩膜图形的硅片进行刻蚀，以形成所述多个沟槽。
在上述技术方案中，优选地，所述在每个沟槽内填充氧化硅，包括：
对形成所述多个沟槽的硅片进行热氧化，并在所述多个沟槽中的每个沟槽内填充氧化硅。
在上述技术方案中，优选地，所述制备多个金属孔，包括：
在所述介质层上制备掩膜材料，以刻蚀形成多个介质孔；
使用金属材料填充每个所述介质孔，以得到所述多个金属孔。
在上述技术方案中，优选地，所述硅片为P型硅片，所述第一掺杂硅层和所述第二掺杂硅层为N型掺杂硅层。
在上述技术方案中，优选地，所述掩膜材料包括光刻胶。
在上述技术方案中，优选地，所述沟槽的底部位于所述第二掺杂硅层的范围内。
在上述技术方案中，优选地，第一掺杂硅层和所述第二掺杂硅层使用外延、扩散和/或注入的方式形成。
在上述技术方案中，优选地，在刻蚀形成所述沟槽时，刻蚀方法包括干法刻蚀。
在该技术方案中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。
在上述技术方案中，优选地，在刻蚀形成所述介质孔时，刻蚀方法包括干法刻蚀。
在该技术方案中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。
根据本发明的另一方面，还提供了一种双向瞬态电压抑制器件，所述双向瞬态电压抑制器件由如上述技术方案中任一项所述的双向瞬态电压抑制器件的制造方法制作而成。
通过以上技术方案，在提高瞬态电压抑制器件性能的同时降低瞬态电压抑制器件的制造成本。
附图说明
图1示出了相关技术中沟槽型瞬态电压抑制器件的结构示意图；
图2示出了根据本发明的一个实施例的双向瞬态电压抑制器件的制造方法的流程示意图；
图3示出了根据本发明的实施例的双向瞬态电压抑制器件的等效电路图；
图4至图10示出了根据本发明的一个实施例的双向瞬态电压抑制器件在制造过程中的结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的一个实施例的双向瞬态电压抑制器件的制造方法的流程示意图。
如图2所示，本发明的实施例的双向瞬态电压抑制器件的制造方法，包括：步骤202，在硅片的上表面上制备第一掺杂硅层；步骤204，在硅片的下表面上制备第二掺杂硅层；步骤206，在所述第一掺杂硅层上制备掩膜材料，以形成掩膜图形；步骤208，对形成掩膜图形的硅片进行刻蚀，以形成多个沟槽；步骤210，对形成所述多个沟槽的硅片进行热氧化，并在所述沟槽中的每个沟槽内填充氧化硅，去除填充氧化硅后的硅片表面的氧化硅；步骤212，在去除氧化硅后的硅片上制备介质层；步骤214，在所述介质层上制备掩膜材料，以刻蚀形成多个介质孔；步骤216，使用金属材料填充每个所述介质孔，以得到多个金属孔，并在所述第二掺杂硅层的下表面上制备金属层；步骤218，将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口。
在该技术方案中，在传统沟槽瞬态电压抑制器件基础上，通过工艺改进使五支瞬态电压抑制器件集成到一起，器件面积小，工艺难度低，减小了器件制造成本。改进后的瞬态电压抑制器件能实现双路双向保护功能，器件的保护特性和可靠性都得到了提升。
在上述技术方案中，优选地，所述硅片为P型硅片，所述第一掺杂硅层和所述第二掺杂硅层为N型掺杂硅层。
在上述技术方案中，优选地，所述掩膜材料包括光刻胶。
在上述技术方案中，优选地，所述沟槽的底部位于所述第二掺杂硅层的范围内。
在上述技术方案中，优选地，第一掺杂硅层和所述第二掺杂硅层使用外延、扩散和/或注入的方式形成。
在上述技术方案中，优选地，在刻蚀形成所述沟槽时，刻蚀方法包括干法刻蚀。
在该技术方案中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。
在上述技术方案中，优选地，在刻蚀形成所述介质孔时，刻蚀方法包括干法刻蚀。
在该技术方案中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。
图3示出了根据本发明的实施例的双向瞬态电压抑制器件的等效电路图。
如图3所示，根据本发明的实施例的双向瞬态电压抑制器件通过工艺改进使五支瞬态电压抑制器件集成到一起，器件面积小，工艺难度低，减小了器件制造成本。改进后的瞬态电压抑制器件能实现双向保护功能，器件的保护特性和可靠性都得到了提升。
双向瞬态电压抑制器件的制造方法，具体包括：
如4所示，在P型硅片402正面制备N型掺杂硅404，可以使用外延，扩散或注入方式形成。
如图5所示，在P型硅片反面制备N型掺杂硅406，可以使用外延，扩散或注入方式形成。
如图6所示，使用光刻胶作为掩膜，干法刻蚀形成沟槽。
如图7所示，进行热氧化使用氧化硅408填充沟槽，刻蚀去除表面的氧化硅，保留沟槽内的氧化硅。
如图8所示，制备介质材料410。
如图9所示，使用光刻胶作为掩膜，在表面形成介质孔，填充金属。在硅片背面制备金属层412。
最终形成器件的连线示意图如图10所示。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，在传统沟槽瞬态电压抑制器件基础上，通过工艺改进使五支瞬态电压抑制器件集成到一起，器件面积小，工艺难度低，减小了器件制造成本。改进后的瞬态电压抑制器件能实现双路双向保护功能，器件的保护特性和可靠性都得到了提升。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种双向瞬态电压抑制器件的制造方法，其特征在于，包括：
在硅片的上表面上制备第一掺杂硅层；
在硅片的下表面上制备第二掺杂硅层；
在所述硅片上刻蚀多个沟槽，并在每个沟槽内填充氧化硅；
去除填充氧化硅后的硅片表面的氧化硅，并制备介质层；
制备多个金属孔，并在所述第二掺杂硅层的下表面上制备金属层；
将所述多个金属孔等分为两部分，分别作为第一输入/输出端口和第二输入/输出端口，将所述金属层作为第三输入/输出端口；
所述在所述硅片上刻蚀多个沟槽，包括：
在所述第一掺杂硅层上制备掩膜材料，以形成掩膜图形；
对形成掩膜图形的硅片进行刻蚀，以形成所述多个沟槽；
所述制备多个金属孔，包括：
在所述介质层上制备掩膜材料，以刻蚀形成多个介质孔；
使用金属材料填充每个所述介质孔，以得到所述多个金属孔。
2.根据权利要求1所述的双向瞬态电压抑制器件的制造方法，其特征在于，所述在每个沟槽内填充氧化硅，包括：
对形成所述多个沟槽的硅片进行热氧化，并在所述多个沟槽中的每个沟槽内填充氧化硅。
3.根据权利要求1所述的双向瞬态电压抑制器件的制造方法，其特征在于，所述硅片为P型硅片，所述第一掺杂硅层和所述第二掺杂硅层为N型掺杂硅层。
4.根据权利要求1所述的双向瞬态电压抑制器件的制造方法，其特征在于，所述掩膜材料包括光刻胶。
5.根据权利要求1所述的双向瞬态电压抑制器件的制造方法，其特征在于，所述沟槽的底部位于所述第二掺杂硅层的范围内。
6.根据权利要求1所述的双向瞬态电压抑制器件的制造方法，其特征在于，第一掺杂硅层和所述第二掺杂硅层使用外延、扩散和/或注入的方式形成。
7.根据权利要求1所述的双向瞬态电压抑制器件的制造方法，其特征在于，在刻蚀形成所述沟槽和所述介质孔时，刻蚀方法包括干法刻蚀。
8.一种双向瞬态电压抑制器件，其特征在于，所述双向瞬态电压抑制器件由如权利要求1至7中任一项所述的双向瞬态电压抑制器件的制造方法制作而成。
CN201510303267.2A 2015-06-05 2015-06-05 双向瞬态电压抑制器件及其制造方法 Active CN106298653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510303267.2A CN106298653B (zh) 2015-06-05 2015-06-05 双向瞬态电压抑制器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510303267.2A CN106298653B (zh) 2015-06-05 2015-06-05 双向瞬态电压抑制器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106298653A CN106298653A (zh) 2017-01-04
CN106298653B true CN106298653B (zh) 2019-08-06

Family

ID=57656652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510303267.2A Active CN106298653B (zh) 2015-06-05 2015-06-05 双向瞬态电压抑制器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106298653B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192724B (zh) * 2018-09-18 2020-08-28 南京溧水高新创业投资管理有限公司 半导体器件及其制造方法
CN109360822B (zh) * 2018-09-19 2021-04-20 张辉 一种瞬态电压抑制器及其制作方法
CN109449152B (zh) * 2018-10-31 2020-12-22 深圳市巴达木科技有限公司 一种抑制芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306649A (zh) * 2011-08-24 2012-01-04 浙江大学 一种双向双通道的瞬态电压抑制器
CN103840013A (zh) * 2014-01-26 2014-06-04 上海韦尔半导体股份有限公司 双向tvs二极管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981425B2 (en) * 2013-04-24 2015-03-17 Alpha And Omega Semiconductor Incorporated Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306649A (zh) * 2011-08-24 2012-01-04 浙江大学 一种双向双通道的瞬态电压抑制器
CN103840013A (zh) * 2014-01-26 2014-06-04 上海韦尔半导体股份有限公司 双向tvs二极管及其制造方法

Also Published As

Publication number Publication date
CN106298653A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN107301994B (zh) 瞬态电压抑制器及其制作方法
CN108054164B (zh) 瞬态电压抑制器及其制作方法
CN106449634A (zh) 瞬态电压抑制器及其制造方法
CN108063137B (zh) 瞬态电压抑制器及其制作方法
CN106298653B (zh) 双向瞬态电压抑制器件及其制造方法
CN107359159B (zh) 瞬态电压抑制器及其制作方法
CN108063138B (zh) 瞬态电压抑制器及其制作方法
CN106298510B (zh) 沟槽型瞬态电压抑制器件及其制造方法
CN106298773B (zh) 集成型沟槽瞬态电压抑制器件及其制造方法
CN108063135A (zh) 瞬态电压抑制器及其制作方法
CN104617157A (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN107301995B (zh) 瞬态电压抑制器及其制作方法
CN106384710A (zh) 防止衬底杂质外扩散的方法
CN106298509B (zh) 瞬态抑制二极管的制造方法和瞬态抑制二极管
CN107452622A (zh) 双向沟槽tvs二极管及制作方法
CN107316864B (zh) 瞬态电压抑制器及其制作方法
CN106298972B (zh) 双向瞬态电压抑制器件及其制造方法
CN104617158B (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN106898656A (zh) 低电容tvs二极管及其制造方法
CN104616988B (zh) 一种具有超深沟槽的瞬态电压抑制器结构的制造方法
CN210443555U (zh) 一种集成高密度静电防护芯片
CN204696123U (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN108091649A (zh) 瞬态电压抑制器及其制作方法
CN108063136A (zh) 瞬态电压抑制器及其制作方法
CN108417534A (zh) 一种功率元件的保护器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220725

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.