CN106298509B - 瞬态抑制二极管的制造方法和瞬态抑制二极管 - Google Patents
瞬态抑制二极管的制造方法和瞬态抑制二极管 Download PDFInfo
- Publication number
- CN106298509B CN106298509B CN201510303497.9A CN201510303497A CN106298509B CN 106298509 B CN106298509 B CN 106298509B CN 201510303497 A CN201510303497 A CN 201510303497A CN 106298509 B CN106298509 B CN 106298509B
- Authority
- CN
- China
- Prior art keywords
- type region
- transient suppression
- suppression diode
- deep
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 71
- 230000001629 suppression Effects 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 150000002500 ions Chemical group 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种瞬态抑制二极管的制造方法和一种瞬态抑制二极管，其中，瞬态抑制二极管的制造方法包括：在衬底上生长掺杂硅层；在所述掺杂硅层和所述衬底上刻蚀多个深沟槽，且多个所述深沟槽中的每个所述深沟槽的底部均位于所述衬底内；在多个深沟槽中的每个所述深沟槽中生长氧化层；在多个所述深沟槽中的任意两个相邻的深沟槽之间进行离子注入和/或扩散，以形成P型区域或N型区域；在所述P型区域或所述N型区域上刻蚀接触孔，以在所述接触孔内制备金属层。通过本发明的技术方案，可以降低瞬态抑制二极管的寄生电容、减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
Description
技术领域
本发明涉及瞬态抑制二极管技术领域，具体而言，涉及一种瞬态抑制二极管的制造方法和一种瞬态抑制二极管。
背景技术
瞬态抑制二极管(TVS)是一种用来保护敏感半导体的器件，使敏感半导体免遭瞬态电压浪涌破坏的一种固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。静电放电(ESD)以及其他一些以电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中，且半导体器件日益小型化、高密度和多功能的特点，使得电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。
因此，低电容TVS适用于高频电路的保护器件，所以，减少瞬态抑制二极管的寄生电容对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性，成为必要解决的问题。但目前的瞬态抑制二极管(TVS)的等效电路示意图如图1所示：该结构的输入/输出电容就相当于一个齐纳二极管的电容，这种瞬态抑制二极管(TVS)的等效寄生电容仍然很大，对电路的干扰仍然很大，且高频电路信号的衰减很大，TVS的反向特性和可靠性仍然很低。
因此，如何降低瞬态抑制二极管的寄生电容、减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本，成为亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的技术方案，可以降低瞬态抑制二极管的寄生电容、减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
有鉴于此，本发明的一方面提出了一种瞬态抑制二极管的制造方法，包括：在衬底上生长掺杂硅层；在所述掺杂硅层和所述衬底上刻蚀多个深沟槽，且多个所述深沟槽中的每个所述深沟槽的底部均位于所述衬底内；在多个深沟槽中的每个所述深沟槽中生长氧化层；在多个所述深沟槽中的任意两个相邻的深沟槽之间进行离子注入和/或扩散，以形成P型区域或N型区域；在所述P型区域或所述N型区域上刻蚀接触孔，以在所述接触孔内制备金属层。
在该技术方案中，通过在掺杂硅层和衬底上刻蚀多个深沟槽，且使每个深沟槽的底部均位于衬底内，可以使每个深沟槽与其他深沟槽相互隔离，然后在任意两个相邻的深沟槽之间进行离子注入和/或扩散，以形成P型区域或N型区域，并在P型区域或N型区域上刻蚀接触孔，以完成金属层的填充，就可以使瞬态抑制二极管的电路图等效为多个相互并联的支电流路，且每个支路上的均为相互串联且导通方向相反的齐纳二极管和肖特基二极管，这样，当任意方向有高压时，都有一条电流支路上的齐纳二极管在反方向击穿方面起到放电保护作用，另一条电流支路上的肖特基二极管进入反向阻断状态；另外，这种电路结构包括多个并联电流支路，且每个电流支路上均串联了肖特基二极管和齐纳二极管，同时，由于肖特基二极管的电容又远小于齐纳二极管，因而可以大幅地减小瞬态抑制二极管的输入/输出电容，进而实现减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
在上述技术方案中，优选地，当多个所述深沟槽中的任一深沟槽的一侧为所述P型区域时，则所述任一深沟槽的另一侧为所述N型区域；以及当多个所述深沟槽中的任一深沟槽的一侧为所述N型区域时，则所述任一深沟槽的另一侧为所述P型区域。
在该技术方案中，通过确保任一深沟槽的两侧的离子区域不同，即任一深沟槽的两侧的离子区域分别为P型区域和N型区域，可以确保瞬态抑制二极管中的多个相互并联的支电流路中的每个支路上的均为相互串联且导通方向相反的齐纳二极管和肖特基二极管，同时，由于肖特基二极管的电容又远小于齐纳二极管，因而可以大幅地减小瞬态抑制二极管的输入/输出电容，进而实现减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
在上述技术方案中，优选地，还包括：在刻蚀所述接触孔之前，在所述掺杂硅层上生长第一介质层，以在所述第一介质层中为所述P型区域或所述N型区域刻蚀所述接触孔。
在该技术方案中，通过在第一介质层中为所P型区域或N型区域刻蚀接触孔，便于在接触孔中填充金属层，以使任一深沟槽的两侧的齐纳二极管和肖特基二极管的阳极可以通过金属层相连接，从而使得瞬态抑制二极管中的多个相互并联的支电流路中的每个支路上的均为相互串联且导通方向相反的齐纳二极管和肖特基二极管。
在上述技术方案中，优选地，为所述P型区域或所述N型区域刻蚀所述接触孔后，在所述第一介质层和所述接触孔的表面制备第二介质层。
在该技术方案中，通过在第一介质层和接触孔的表面制备第二介质层，即完成了等效电容较小的瞬态抑制二极管的制作。
在上述技术方案中，优选地，所述衬底为P型衬底或N型衬底。
在上述技术方案中，优选地，所述氧化层为氧化硅层。
在上述技术方案中，优选地，所述深沟槽采用干法刻蚀或湿法刻蚀形成。
在该技术方案中，所述刻蚀方法(包括氧化物刻蚀和沟槽刻蚀)可以分为干法刻蚀和湿法刻蚀，其中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高；湿法刻蚀是一个纯粹的化学反应，是利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分进而达到刻蚀的目的，且湿法刻蚀的重复性好、成本低、使用的设备简单，因此沟槽的刻蚀可以根据实际情况采用干法刻蚀或湿法刻蚀。
在上述技术方案中，优选地，采用干法刻蚀在所述P型区域或所述N型区域上所述刻蚀接触孔。
本发明的另一方面提出了一种瞬态抑制二极管，包括：所述瞬态抑制二极管由如上述技术方案中任一项所述的瞬态抑制二极管的制造方法制作而成。
在该技术方案中，通过采用如上述技术方案中任一项所述的瞬态抑制二极管的制造方法，可以制造出寄生电容较小的瞬态抑制二极管，以减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
通过本发明的技术方案，可以降低瞬态抑制二极管的寄生电容、减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
附图说明
图1示出了相关技术中瞬态抑制二极管(TVS)的等效电路的示意图；
图2示出了根据本发明的一个实施例的瞬态抑制二极管的制造方法的流程示意图；
图3至图10示出了根据本发明的另一个实施例的瞬态抑制二极管的制造方法的原理示意图，其中，
图3至图10中附图标记与部件名称之间的对应关系为：
1N型硅片(衬底)，2P型掺杂硅层，3深沟槽，4氧化层，5P型区域，6N型区域，7介质层，8接触孔，9金属层。
图11示出了根据本发明的一个实施例的瞬态抑制二极管(TVS)的等效电路的示意图。
具体实施方式
为了可以更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的一个实施例的瞬态抑制二极管的制造方法的流程示意图。
如图2所示，示出了根据本发明的一个实施例的瞬态抑制二极管的制造方法，包括：步骤202，在衬底上生长掺杂硅层；步骤204，在所述掺杂硅层和所述衬底上刻蚀多个深沟槽，且多个所述深沟槽中的每个所述深沟槽的底部均位于所述衬底内；步骤206，在多个深沟槽中的每个所述深沟槽中生长氧化层；步骤208，在多个所述深沟槽中的任意两个相邻的深沟槽之间进行离子注入和/或扩散，以形成P型区域或N型区域；步骤210，在所述P型区域或所述N型区域上刻蚀接触孔，以在所述接触孔内制备金属层。
在该技术方案中，通过在掺杂硅层和衬底上刻蚀多个深沟槽，且使每个深沟槽的底部均位于衬底内，可以使每个深沟槽与其他深沟槽相互隔离，然后在任意两个相邻的深沟槽之间进行离子注入和/或扩散，以形成P型区域或N型区域，并在P型区域或N型区域上刻蚀接触孔，以完成金属层的填充，就可以使瞬态抑制二极管的电路图等效为多个相互并联的支电流路，且每个支路上的均为相互串联且导通方向相反的齐纳二极管和肖特基二极管，这样，当任意方向有高压时，都有一条电流支路上的齐纳二极管在反方向击穿方面起到放电保护作用，另一条电流支路上的肖特基二极管进入反向阻断状态；另外，这种电路结构包括多个并联电流支路，且每个电流支路上均串联了肖特基二极管和齐纳二极管，同时，由于肖特基二极管的电容又远小于齐纳二极管，因而可以大幅地减小瞬态抑制二极管的输入/输出电容，进而实现减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
在上述技术方案中，优选地，当多个所述深沟槽中的任一深沟槽的一侧为所述P型区域时，则所述任一深沟槽的另一侧为所述N型区域；以及当多个所述深沟槽中的任一深沟槽的一侧为所述N型区域时，则所述任一深沟槽的另一侧为所述P型区域。
在该技术方案中，通过确保任一深沟槽的两侧的离子区域不同，即任一深沟槽的两侧的离子区域分别为P型区域和N型区域，可以确保瞬态抑制二极管中的多个相互并联的支电流路中的每个支路上的均为相互串联且导通方向相反的齐纳二极管和肖特基二极管，同时，由于肖特基二极管的电容又远小于齐纳二极管，因而可以大幅地减小瞬态抑制二极管的输入/输出电容，进而实现减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
在上述技术方案中，优选地，还包括：在刻蚀所述接触孔之前，在所述掺杂硅层上生长第一介质层，以在所述第一介质层中为所述P型区域或所述N型区域刻蚀所述接触孔。
在该技术方案中，通过在第一介质层中为所P型区域或N型区域刻蚀接触孔，便于在接触孔中填充金属层，以使任一深沟槽的两侧的齐纳二极管和肖特基二极管的阳极可以通过金属层相连接，从而使得瞬态抑制二极管中的多个相互并联的支电流路中的每个支路上的均为相互串联且导通方向相反的齐纳二极管和肖特基二极管。
在上述技术方案中，优选地，为所述P型区域或所述N型区域刻蚀所述接触孔后，在所述第一介质层和所述接触孔的表面制备第二介质层。
在该技术方案中，通过在第一介质层和接触孔的表面制备第二介质层，即完成了等效电容较小的瞬态抑制二极管的制作。
在上述技术方案中，优选地，所述衬底为P型衬底或N型衬底。
在上述技术方案中，优选地，所述氧化层为氧化硅层。
在上述技术方案中，优选地，所述深沟槽采用干法刻蚀或湿法刻蚀形成。
在该技术方案中，所述刻蚀方法(包括氧化物刻蚀和沟槽刻蚀)可以分为干法刻蚀和湿法刻蚀，其中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高；湿法刻蚀是一个纯粹的化学反应，是利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分进而达到刻蚀的目的，且湿法刻蚀的重复性好、成本低、使用的设备简单，因此沟槽的刻蚀可以根据实际情况采用干法刻蚀或湿法刻蚀。
在上述技术方案中，优选地，采用干法刻蚀在所述P型区域或所述N型区域上所述刻蚀接触孔。
本发明的另一方面提出了一种瞬态抑制二极管，包括：所述瞬态抑制二极管由如上述技术方案中任一项所述的瞬态抑制二极管的制造方法制作而成。
在该技术方案中，通过采用如上述技术方案中任一项所述的瞬态抑制二极管的制造方法，可以制造出寄生电容较小的瞬态抑制二极管，以减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
图3至图10示出了根据本发明的另一个实施例的瞬态抑制二极管的制造方法的原理示意图，图11示出了根据本发明的一个实施例的瞬态抑制二极管(TVS)的等效电路的示意图。
下面将结合图3至图11详细说明本发明的另一个实施例的瞬态抑制二极管的制造方法，包括：
步骤一，在N型硅片(即衬底)1上使用外延，扩撒或注入的方式制备P型掺杂硅层2，其结果如图3所示。
步骤二，使用光刻胶或介质材料做掩膜，干法刻蚀形成隔离深沟槽3，深沟槽3底部必须位于N型硅片1的范围内，其结果如图4所示。
步骤三，在深沟槽3中填充氧化层(氧化硅层)4，其结果如图5所示。
步骤四，使用光刻胶作为掩膜，形成P型扩散/注入区域即P型区域5，其结果如图6所示。
步骤五，使用光刻胶作为掩膜，形成N型扩散/注入区域即N型区域6，其结果如图7所示。
步骤六，生长介质层7，并使用光刻胶作为掩膜，干法刻蚀形成接触孔8，并在接触孔8内填充金属层9，其结果如图8所示。
步骤七，在表面制备介质层7，其结果如图9所示。
步骤八，最终形成瞬态抑制二极管的连线，其结果如图10所示，且该瞬态抑制二极管的等效电路如图11所示。
以上结合附图详细说明了本发明的技术方案，可以降低瞬态抑制二极管的寄生电容、减少瞬态抑制二极管对电路的干扰，降低高频电路信号的衰减，提高TVS的反向特性，提高器件可靠性并降低器件成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种瞬态抑制二极管的制造方法，其特征在于，包括：
在衬底上生长P型掺杂硅层；
在所述P型掺杂硅层和所述衬底上刻蚀多个深沟槽，且多个所述深沟槽中的每个所述深沟槽的底部均位于所述衬底内；
在多个深沟槽中的每个所述深沟槽中生长氧化层；
在多个所述深沟槽中的任意两个相邻的深沟槽之间进行离子注入和/或扩散，以形成P型区域或N型区域；
在所述P型区域或所述N型区域上刻蚀接触孔，以在所述接触孔内制备金属层，使所述多个深沟槽中任一深沟槽的两侧的齐纳二极管和肖特基二极管的阳极可以通过金属层相连接；
当多个所述深沟槽中的任一深沟槽的一侧为所述P型区域时，则所述任一深沟槽的另一侧为所述N型区域；以及
当多个所述深沟槽中的任一深沟槽的一侧为所述N型区域时，则所述任一深沟槽的另一侧为所述P型区域；
还包括：
在刻蚀所述接触孔之前，在所述P型掺杂硅层上生长第一介质层，以在所述第一介质层中为所述P型区域或所述N型区域刻蚀所述接触孔。
2.根据权利要求1所述的瞬态抑制二极管的制造方法，其特征在于，
为所述P型区域或所述N型区域刻蚀所述接触孔后，在所述第一介质层和所述接触孔的表面制备第二介质层。
3.根据权利要求1所述的瞬态抑制二极管的制造方法，其特征在于，所述衬底为P型衬底或N型衬底。
4.根据权利要求1所述的瞬态抑制二极管的制造方法，其特征在于，所述氧化层为氧化硅层。
5.根据权利要求1所述的瞬态抑制二极管的制造方法，其特征在于，所述深沟槽采用干法刻蚀或湿法刻蚀形成。
6.根据权利要求1至5中任一项所述的瞬态抑制二极管的制造方法，其特征在于，采用干法刻蚀在所述P型区域或所述N型区域上所述刻蚀接触孔。
7.一种瞬态抑制二极管，其特征在于，所述瞬态抑制二极管由如权利要求1至6中任一项所述的瞬态抑制二极管的制造方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510303497.9A CN106298509B (zh) | 2015-06-05 | 2015-06-05 | 瞬态抑制二极管的制造方法和瞬态抑制二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510303497.9A CN106298509B (zh) | 2015-06-05 | 2015-06-05 | 瞬态抑制二极管的制造方法和瞬态抑制二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298509A CN106298509A (zh) | 2017-01-04 |
| CN106298509B true CN106298509B (zh) | 2020-06-23 |
Family
ID=57656558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510303497.9A Active CN106298509B (zh) | 2015-06-05 | 2015-06-05 | 瞬态抑制二极管的制造方法和瞬态抑制二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298509B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109360822B (zh) * | 2018-09-19 | 2021-04-20 | 张辉 | 一种瞬态电压抑制器及其制作方法 |
| CN109244071B (zh) * | 2018-09-29 | 2021-06-18 | 深圳市物芯智能科技有限公司 | 功率器件保护芯片及其制备方法 |
| CN117353263B (zh) * | 2023-12-04 | 2024-02-23 | 江苏帝奥微电子股份有限公司 | 一种超低漏电esd保护电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290419A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8431999B2 (en) * | 2011-03-25 | 2013-04-30 | Amazing Microelectronic Corp. | Low capacitance transient voltage suppressor |
-
2015
- 2015-06-05 CN CN201510303497.9A patent/CN106298509B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290419A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298509A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381341B2 (en) | Transient-voltage-suppression (TVS) diode device and method of fabricating the same | |
| CN108054164B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN108063137B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| KR20070118659A (ko) | 비대칭 양방향 과도 전압 억제 장치 및 그 제조 방법 | |
| CN108063138B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106298509B (zh) | 瞬态抑制二极管的制造方法和瞬态抑制二极管 | |
| CN107301995B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN109037204B (zh) | 一种功率器件及其制作方法 | |
| TWI657556B (zh) | 半導體二極體組件及製造包含二極體之複數個半導體裝置之程序 | |
| CN106298510B (zh) | 沟槽型瞬态电压抑制器件及其制造方法 | |
| JP2015126149A (ja) | 低容量半導体装置およびその製造方法 | |
| CN106298653B (zh) | 双向瞬态电压抑制器件及其制造方法 | |
| CN107316864B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106298773A (zh) | 集成型沟槽瞬态电压抑制器件及其制造方法 | |
| TW202044540A (zh) | 具有二極體及矽控整流器的半導體元件 | |
| CN113937098B (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| KR101006768B1 (ko) | 티브이에스 다이오드 어레이와 그 제조방법 | |
| CN210443555U (zh) | 一种集成高密度静电防护芯片 | |
| CN111584480B (zh) | 半导体器件及其制造方法 | |
| CN108109964B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106206548B (zh) | 半导体元件及其制造方法 | |
| CN108417534B (zh) | 一种功率元件的保护器件及其制作方法 | |
| CN109326592B (zh) | 瞬态电压抑制器及其制造方法 | |
| KR101407273B1 (ko) | 서지 보호용 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |