CN108417534B - 一种功率元件的保护器件及其制作方法 - Google Patents

一种功率元件的保护器件及其制作方法 Download PDF

Info

Publication number
CN108417534B
CN108417534B CN201810257531.7A CN201810257531A CN108417534B CN 108417534 B CN108417534 B CN 108417534B CN 201810257531 A CN201810257531 A CN 201810257531A CN 108417534 B CN108417534 B CN 108417534B
Authority
CN
China
Prior art keywords
layer
silicon oxide
type epitaxial
epitaxial layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810257531.7A
Other languages
English (en)
Other versions
CN108417534A (zh
Inventor
于洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Hengzhong Information Technology Co.,Ltd.
Original Assignee
Nanjing Hengzhong Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Hengzhong Information Technology Co ltd filed Critical Nanjing Hengzhong Information Technology Co ltd
Priority to CN201810257531.7A priority Critical patent/CN108417534B/zh
Publication of CN108417534A publication Critical patent/CN108417534A/zh
Application granted granted Critical
Publication of CN108417534B publication Critical patent/CN108417534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Abstract

本发明提供了一种功率元件的保护器件及其制作方法，涉及半导体器件技术领域，首先，提供N型衬底，在N型衬底内形成第一氧化硅层，刻蚀去除第一氧化硅层的底部；其次，依次形成第一P型外延层、N型外延层和第二P型外延层，在第一P型外延层的下表面形成氧化硅底层；再次，在第一P型外延层、N型外延层和第二P型外延层内凹槽的侧壁形成第二氧化硅层；然后，形成第三氧化硅层及金属层，形成第一电极和第二电极；最后，表面形成氧化硅钝化层。该技术方案通过采用埋层工艺实现了TVS的集成，提高了器件抗浪涌能力，减小了器件的面积，实现了高端IC的小尺寸封装，缓解了现有技术存在的抗浪涌能力低、器件面积大的技术问题。

Description

一种功率元件的保护器件及其制作方法
技术领域
本发明涉及半导体器件技术领域，尤其是涉及一种功率元件的保护器件及其制作方法。
背景技术
静电放电以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致器件的致命伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰功率器件保护芯片通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。
目前，功率器件保护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容功率器件保护芯片适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。
在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现有的功率元件的保护芯片抗浪涌能力有限，且器件面积大，有效结面积小，放电能力低，导致现有的保护芯片难以实现高端IC的小尺寸封装，严重阻碍了瞬变抑制二极管的应用发展，因此，现有技术存在抗浪涌能力低、器件面积大的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种功率元件的保护器件及其制作方法，以缓解现有技术中存在的抗浪涌能力低、器件面积大的技术问题。
第一方面，本发明实施例提供了一种功率元件的保护器件的制作方法，包括以下步骤：
步骤一：提供N型衬底，在N型衬底上通过干法刻蚀形成沟槽，在沟槽的侧壁形成第一氧化硅层；
步骤二：刻蚀去除第一氧化硅层的底部；
步骤三：在沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；
步骤四：由N型衬底的背面进行氧注入，在第一P型外延层的下表面形成氧化硅底层；
步骤五：在第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，凹槽的底部延伸至第一P型外延层内，在凹槽的侧壁形成第二氧化硅层；
步骤六：在N型衬底和第二P型外延层的上方形成第三氧化硅层；
步骤七：在第三氧化硅层上分别形成通孔，在通孔中形成金属层，在第二氧化硅层上形成贯穿的接触孔，在接触孔和凹槽中沉积形成第一电极，在N型衬底的底部形成第二电极；
步骤八：在第三氧化硅层和第一电极的上表面形成氧化硅钝化层。
进一步的，本发明实施例提供的功率元件的保护器件的制作方法中，步骤三还包括：对N型衬底的表面进行机械研磨，去除N型衬底表面的外延层，保留沟槽内的外延层。
进一步的，本发明实施例提供的功率元件的保护器件的制作方法中，第一P型外延层、N型外延层和第二P型外延层为横向间隔层状排列，且第一P型外延层和第二P型外延层的层厚度大于N型外延层的层厚度。
进一步的，本发明实施例提供的功率元件的保护器件的制作方法中，第三氧化硅层的厚度大于第一氧化硅层或第二氧化硅层的厚度，且小于氧化硅钝化层的厚度。
第二方面，本发明实施例提供了一种功率元件的保护器件，功率元件的保护器件根据上述功率元件的保护器件的制作方法所制备，包括：N型衬底、第一氧化硅层、氧化硅底层、第二氧化硅层、第三氧化硅层、第一P型外延层、第二P型外延层、N型外延层、金属层、第一电极、第二电极和氧化硅钝化层；
第一氧化硅层和氧化硅底层设置于N型衬底的沟槽内，与第一氧化硅层相接触的沟槽中由下到上依次设置有第一P型外延层、第二P型外延层和N型外延层，且N型外延层与氧化硅底层连接，第一P型外延层、N型外延层和第二P型外延层内部凹槽的侧壁设置有第二氧化硅层， N型衬底和第二P型外延层的上方设置有第三氧化硅层，金属层设置在第三氧化硅层内，与第二氧化硅层相接触的凹槽中设置有第一电极，第二电极位于N型衬底的底部，氧化硅钝化层位于第三氧化硅层和第一电极的上表面。
本发明实施例带来了以下有益效果：本发明实施例所提供的功率元件的保护器件及其制作方法，首先，提供N型衬底，在N型衬底上通过干法刻蚀形成沟槽，在沟槽的侧壁形成第一氧化硅层；刻蚀去除第一氧化硅层的底部；其次，在沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；由N型衬底的背面进行氧注入，在第一P型外延层的下表面形成氧化硅底层；再次，在第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，凹槽的底部延伸至第一P型外延层内，在凹槽的侧壁形成第二氧化硅层；然后，在N型衬底和第二P型外延层的上方形成第三氧化硅层；在第三氧化硅层上分别形成通孔，在通孔中形成金属层，在第二氧化硅层上形成贯穿的接触孔，在接触孔和凹槽中沉积形成第一电极，在N型衬底的底部形成第二电极；最后，在第三氧化硅层和第一电极的上表面形成氧化硅钝化层。该技术方案通过采用埋层工艺实现了TVS的集成，降低了器件的寄生电容，提高了器件抗浪涌能力，减小了器件的面积，降低了生产成本，增加器件的有效结面积，提高器件性能，实现了高端IC的小尺寸封装，提高了器件的保护特性和可靠性，进而缓解了现有技术存在的抗浪涌能力低、器件面积大的技术问题。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种功率元件的保护器件的制作方法的流程图；
图2为本发明实施例提供的功率元件的保护器件的制作方法中，步骤一的产品示意图；
图3为本发明实施例提供的功率元件的保护器件的制作方法中，步骤二的产品示意图；
图4为本发明实施例提供的功率元件的保护器件的制作方法中，步骤三的产品示意图；
图5为本发明实施例提供的功率元件的保护器件的制作方法中，步骤四的产品示意图；
图6为本发明实施例提供的功率元件的保护器件的制作方法中，步骤五的产品示意图；
图7为本发明实施例提供的功率元件的保护器件的制作方法中，步骤六的产品示意图；
图8为本发明实施例提供的功率元件的保护器件的制作方法中，步骤七的产品示意图；
图9为本发明实施例提供的功率元件的保护器件的制作方法中，步骤八的产品示意图；
图10为本发明实施例提供的一种功率元件的保护器件的等效电路图。
图标：
100-N型衬底；200-第一氧化硅层；210-氧化硅底层；300-第二氧化硅层；400-第三氧化硅层；510-第一P型外延层；520-第二P型外延层；530-N型外延层；600-金属层；700-第一电极；800-第二电极；900-氧化硅钝化层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，功率器件保护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容功率器件保护芯片适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减，然而，现有的功率元件的保护芯片抗浪涌能力有限，且器件面积大，有效结面积小，放电能力低，导致现有的保护芯片难以实现高端IC的小尺寸封装，严重阻碍了瞬变抑制二极管的应用发展，基于此，本发明实施例提供的一种功率元件的保护器件及其制作方法，可以实现TVS的集成，减小器件的面积，降低器件的寄生电容，提高器件抗浪涌能力。
实施例一：
参见图1，本发明实施例所提供的一种功率元件的保护器件的制作方法的流程图。本发明实施例提供的一种功率元件的保护器件的制作方法，包括以下步骤：
步骤一：提供N型衬底100，在N型衬底上通过干法刻蚀形成沟槽，在沟槽的侧壁形成第一氧化硅层200。参见图2，本发明实施例提供的功率元件的保护器件的制作方法中，步骤一的产品示意图。
步骤二：刻蚀去除第一氧化硅层的底部。参见图3，本发明实施例提供的功率元件的保护器件的制作方法中，步骤二的产品示意图。
步骤三：在沟槽内由下到上依次形成第一P型外延层510、N型外延层530和第二P型外延层520。
进一步的，本发明实施例提供的功率元件的保护器件的制作方法中，步骤三还包括：对N型衬底的表面进行机械研磨，去除N型衬底表面的外延层，保留沟槽内的外延层。参见图4，本发明实施例提供的功率元件的保护器件的制作方法中，步骤三的产品示意图。
步骤四：由N型衬底的背面进行氧注入，在第一P型外延层510的下表面形成氧化硅底层210。参见图5，本发明实施例提供的功率元件的保护器件的制作方法中，步骤四的产品示意图。
步骤五：在第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，凹槽的底部延伸至第一P型外延层内，在凹槽的侧壁形成第二氧化硅层300。参见图6，本发明实施例提供的功率元件的保护器件的制作方法中，步骤五的产品示意图。
进一步的，本发明实施例提供的功率元件的保护器件的制作方法中，第一P型外延层、N型外延层和第二P型外延层为横向间隔层状排列，且第一P型外延层和第二P型外延层的层厚度大于N型外延层的层厚度。
步骤六：在N型衬底和第二P型外延层的上方形成第三氧化硅层400。参见图7，本发明实施例提供的功率元件的保护器件的制作方法中，步骤六的产品示意图。
步骤七：在第三氧化硅层上分别形成通孔，在通孔中形成金属层600，在第二氧化硅层上形成贯穿的接触孔，在接触孔和凹槽中沉积形成第一电极700，在N型衬底的底部形成第二电极800。参见图8，本发明实施例提供的功率元件的保护器件的制作方法中，步骤七的产品示意图。
步骤八：在第三氧化硅层和第一电极的上表面形成氧化硅钝化层900。参见图9，本发明实施例提供的功率元件的保护器件的制作方法中，步骤八的产品示意图。
进一步的，本发明实施例提供的功率元件的保护器件的制作方法中，第三氧化硅层的厚度大于第一氧化硅层或第二氧化硅层的厚度，且小于氧化硅钝化层的厚度。
本发明实施例所提供的功率元件的保护器件的制作方法，首先，提供N型衬底，在N型衬底的上通过干法刻蚀形成沟槽，在沟槽的侧壁形成第一氧化硅层；刻蚀去除第一氧化硅层的底部；其次，在沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；由N型衬底的背面进行氧注入，在第一P型外延层的下表面形成氧化硅底层；再次，在第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，凹槽的底部延伸至第一P型外延层内，在凹槽的侧壁形成第二氧化硅层；然后，在N型衬底和第二P型外延层的上方形成第三氧化硅层；在第三氧化硅层上分别形成通孔，在通孔中形成金属层，在第二氧化硅层上形成贯穿的接触孔，在接触孔和凹槽中沉积形成第一电极，在N型衬底的底部形成第二电极；最后，在第三氧化硅层和第一电极的上表面形成氧化硅钝化层。该技术方案通过采用埋层工艺实现了TVS的集成，降低了器件的寄生电容，提高了器件抗浪涌能力，减小了器件的面积，降低了生产成本，增加器件的有效结面积，提高器件性能，实现了高端IC的小尺寸封装，提高了器件的保护特性和可靠性，进而缓解了现有技术存在的抗浪涌能力低、器件面积大的技术问题。
实施例二：
本发明实施例提供的一种功率元件的保护器件，功率元件的保护器件根据上述功率元件的保护器件的制作方法所制备，包括：N型衬底100、第一氧化硅层200、氧化硅底层210、第二氧化硅层300、第三氧化硅层400、第一P型外延层510、第二P型外延层520、N型外延层530、金属层600、第一电极700、第二电极800和氧化硅钝化层900。参见图9，上述实施例提供的功率元件的保护器件的制作方法中，步骤八的产品示意图中的产品，即为本发明实施例提供的功率元件的保护器件的结构示意图。
其中，第一氧化硅层200和氧化硅底层210设置于N型衬底100的沟槽内，与第一氧化硅层200相接触的沟槽中由下到上依次设置有第一P型外延层510、第二P型外延层520和N型外延层530，且N型外延层530与氧化硅底层210连接，第一P型外延层510、N型外延层530和第二P型外延层520内部凹槽的侧壁设置有第二氧化硅层，N型衬底100和第二P型外延层520的上方设置有第三氧化硅层400，金属层600设置在第三氧化硅层400内，与第二氧化硅层300相接触的凹槽中设置有第一电极700，第二电极位800于N型衬底100的底部，氧化硅钝化层900位于第三氧化硅层400和第一电极700的上表面。
本发明实施例提供的功率元件的保护器件，与上述实施例提供的功率元件的保护器件具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
本发明实施例所提供的功率元件的保护器件，包括：N型衬底、第一氧化硅层、氧化硅底层、第二氧化硅层、第三氧化硅层、第一P型外延层、第二P型外延层、N型外延层、金属层、第一电极、第二电极和氧化硅钝化层。其中，第一氧化硅层和氧化硅底层设置于N型衬底的沟槽内，与第一氧化硅层相接触的沟槽中由下到上依次设置有第一P型外延层、第二P型外延层和N型外延层，且N型外延层与氧化硅底层连接，第一P型外延层、N型外延层和第二P型外延层内部凹槽的侧壁设置有第二氧化硅层， N型衬底和第二P型外延层的上方设置有第三氧化硅层，金属层设置在第三氧化硅层内，与第二氧化硅层相接触的凹槽中设置有第一电极，第二电极位于N型衬底的底部，氧化硅钝化层位于第三氧化硅层和第一电极的上表面。该技术方案通过采用埋层工艺实现了TVS的集成，降低了器件的寄生电容，提高了器件抗浪涌能力，减小了器件的面积，降低了生产成本，增加器件的有效结面积，提高器件性能，实现了高端IC的小尺寸封装，提高了器件的保护特性和可靠性，进而缓解了现有技术存在的抗浪涌能力低、器件面积大的技术问题。
在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种功率元件的保护器件的制作方法，其特征在于，包括以下步骤：
步骤一：提供N型衬底，在所述N型衬底上通过干法刻蚀形成沟槽，在所述沟槽的侧壁形成第一氧化硅层；
步骤二：刻蚀去除所述第一氧化硅层的底部；
步骤三：在所述沟槽内由下到上依次形成第一P型外延层、N型外延层和第二P型外延层；
步骤四：由N型衬底的背面进行氧注入，在所述第一P型外延层的下表面形成氧化硅底层；
步骤五：在所述第一P型外延层、N型外延层和第二P型外延层由上到下刻蚀形成凹槽，所述凹槽的底部延伸至所述第一P型外延层内，在所述凹槽的侧壁形成第二氧化硅层；
步骤六：在所述N型衬底和所述第二P型外延层的上方形成第三氧化硅层；
步骤七：在所述第三氧化硅层上形成通孔，在所述通孔中形成金属层，在所述第二氧化硅层上形成贯穿的接触孔，在所述接触孔和凹槽中沉积形成第一电极，在所述N型衬底的底部形成第二电极；
步骤八：在所述第三氧化硅层和第一电极的上表面形成氧化硅钝化层。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤三还包括：对所述N型衬底的表面进行机械研磨，去除所述N型衬底表面的外延层，保留所述沟槽内的外延层。
3.根据权利要求1所述的制作方法，其特征在于，所述第一P型外延层、N型外延层和第二P型外延层为横向间隔层状排列，且所述第一P型外延层和第二P型外延层的层厚度大于所述N型外延层的层厚度。
4.根据权利要求1所述的制作方法，其特征在于，所述第三氧化硅层的厚度大于所述第一氧化硅层或第二氧化硅层的厚度，且小于所述氧化硅钝化层的厚度。
5.一种功率元件的保护器件，其特征在于，所述功率元件的保护器件根据权利要求1-4任一项所述的功率元件的保护器件的制作方法所制备，包括：N型衬底、第一氧化硅层、氧化硅底层、第二氧化硅层、第三氧化硅层、第一P型外延层、第二P型外延层、N型外延层、金属层、第一电极、第二电极和氧化硅钝化层；所述第一氧化硅层和氧化硅底层设置于所述N型衬底的沟槽内，与所述第一氧化硅层相接触的沟槽中由下到上依次设置有所述第一P型外延层、第二P型外延层和N型外延层，且所述N型外延层与所述氧化硅底层连接，所述第一P型外延层、N型外延层和第二P型外延层内部凹槽的侧壁设置有所述第二氧化硅层，所述N型衬底和所述第二P型外延层的上方设置有所述第三氧化硅层，所述金属层设置在所述第三氧化硅层内，与所述第二氧化硅层相接触的凹槽中设置有第一电极，所述第二电极位于所述N型衬底的底部，所述氧化硅钝化层位于第三氧化硅层和第一电极的上表面。
CN201810257531.7A 2018-03-27 2018-03-27 一种功率元件的保护器件及其制作方法 Active CN108417534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810257531.7A CN108417534B (zh) 2018-03-27 2018-03-27 一种功率元件的保护器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810257531.7A CN108417534B (zh) 2018-03-27 2018-03-27 一种功率元件的保护器件及其制作方法

Publications (2)

Publication Number Publication Date
CN108417534A CN108417534A (zh) 2018-08-17
CN108417534B true CN108417534B (zh) 2020-09-04

Family

ID=63132491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810257531.7A Active CN108417534B (zh) 2018-03-27 2018-03-27 一种功率元件的保护器件及其制作方法

Country Status (1)

Country Link
CN (1) CN108417534B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962854A (zh) * 2018-07-23 2018-12-07 深圳市诚朗科技有限公司 功率器件保护芯片及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312157A (zh) * 2007-05-24 2008-11-26 英飞凌科技股份公司 用来制造保护结构的方法
CN105261616A (zh) * 2015-09-22 2016-01-20 矽力杰半导体技术(杭州)有限公司 瞬态电压抑制器及其制造方法
CN106206720A (zh) * 2015-05-05 2016-12-07 北大方正集团有限公司 一种低栅漏电容沟槽型功率器件及其制造方法
CN107204361A (zh) * 2017-05-22 2017-09-26 安徽富芯微电子有限公司 一种低电容双向tvs器件及其制造方法
CN107301994A (zh) * 2017-07-12 2017-10-27 邓鹏飞 瞬态电压抑制器及其制作方法
CN206742245U (zh) * 2017-03-20 2017-12-12 苏州矽航半导体有限公司 一种双向对称的tvs二极管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312157A (zh) * 2007-05-24 2008-11-26 英飞凌科技股份公司 用来制造保护结构的方法
CN106206720A (zh) * 2015-05-05 2016-12-07 北大方正集团有限公司 一种低栅漏电容沟槽型功率器件及其制造方法
CN105261616A (zh) * 2015-09-22 2016-01-20 矽力杰半导体技术(杭州)有限公司 瞬态电压抑制器及其制造方法
CN206742245U (zh) * 2017-03-20 2017-12-12 苏州矽航半导体有限公司 一种双向对称的tvs二极管
CN107204361A (zh) * 2017-05-22 2017-09-26 安徽富芯微电子有限公司 一种低电容双向tvs器件及其制造方法
CN107301994A (zh) * 2017-07-12 2017-10-27 邓鹏飞 瞬态电压抑制器及其制作方法

Also Published As

Publication number Publication date
CN108417534A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
JP5405322B2 (ja) トレンチコンデンサを備えた半導体装置とその製造方法
US9438033B2 (en) Apparatus and method for protecting RF and microwave integrated circuits
CN108054164B (zh) 瞬态电压抑制器及其制作方法
US8971013B2 (en) Electronic devices with floating metal rings
CN108063137B (zh) 瞬态电压抑制器及其制作方法
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
CN108417534B (zh) 一种功率元件的保护器件及其制作方法
KR20080060447A (ko) 반도체 소자의 제조방법
CN108063138B (zh) 瞬态电压抑制器及其制作方法
CN107301995B (zh) 瞬态电压抑制器及其制作方法
CN106298509B (zh) 瞬态抑制二极管的制造方法和瞬态抑制二极管
CN106298653B (zh) 双向瞬态电压抑制器件及其制造方法
CN103426728B (zh) 电容器结构及其制作方法
CN108123039B (zh) Mim电容器及其制作方法
CN107316864B (zh) 瞬态电压抑制器及其制作方法
CN106298773A (zh) 集成型沟槽瞬态电压抑制器件及其制造方法
CN108109964B (zh) 瞬态电压抑制器及其制作方法
CN106898656A (zh) 低电容tvs二极管及其制造方法
CN113937098A (zh) 用于快速充电管理系统的静电防护芯片及其制备方法
CN109192724B (zh) 半导体器件及其制造方法
CN106469716B (zh) 一种垂直型电容器结构
CN108091649A (zh) 瞬态电压抑制器及其制作方法
CN108109995A (zh) 瞬态电压抑制器及其制作方法
TWI492338B (zh) 半導體封裝結構及其製作方法
CN112185939B (zh) 电容组件及其制作方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200417

Address after: 300 000 Xindu Building 1-1-505-1, southwest of the intersection of Weijin Road and Wandezhuang Street, Nankai District, Tianjin

Applicant after: HUIJIAWANG (TIANJIN) TECHNOLOGY Co.,Ltd.

Address before: 063000 No. 11, 1 floor, Ping Yuan Garden, Xingyuan Road, Xingyuan Road, Tangshan City, Hebei.

Applicant before: Yu Yang

Applicant before: HUIJIAWANG (TIANJIN) TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200811

Address after: 211200 Dongping Market Town, Lishui District, Nanjing City, Jiangsu Province

Applicant after: Nanjing Hengzhong Information Technology Co.,Ltd.

Address before: 300 000 Xindu Building 1-1-505-1, southwest of the intersection of Weijin Road and Wandezhuang Street, Nankai District, Tianjin

Applicant before: HUIJIAWANG (TIANJIN) TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant