CN109244071B - 功率器件保护芯片及其制备方法 - Google Patents
功率器件保护芯片及其制备方法 Download PDFInfo
- Publication number
- CN109244071B CN109244071B CN201811149742.5A CN201811149742A CN109244071B CN 109244071 B CN109244071 B CN 109244071B CN 201811149742 A CN201811149742 A CN 201811149742A CN 109244071 B CN109244071 B CN 109244071B
- Authority
- CN
- China
- Prior art keywords
- trench
- groove
- epitaxial layer
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 100
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 65
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001657 homoepitaxy Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明提供功率器件保护芯片，其包括衬底；形成在衬底上的外延层；间隔形成在外延层内的整流区，整流区包括自外延层的上表面向外延层内形成的第一沟槽、自第一沟槽的底部向外延层内形成的第二沟槽及自第二沟槽的底部向外延层内形成的第三沟槽，第一沟槽、第二沟槽及第三沟槽连通且宽度依次减小，第一沟槽、第二沟槽及第三沟槽内均填充第一金属层，第一沟槽、第二沟槽及第三沟槽内的第一金属层与外延层之间的肖特基势垒高度依次减小；位于两个整流区之间自外延层的上表面延伸至衬底的隔离区，隔离区包括第四沟槽及填满第四沟槽与衬底欧姆接触的第二金属层。本发明还提供功率器件保护芯片的制备方法，增强稳定性型，缩小封装面积和降低制备成本。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域,尤其涉及功率器件保护芯片及其制备方法。
背景技术
随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰。静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压存在于各种电子器件中。
浪涌保护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。基于不同的应用，浪涌保护芯片不仅用于保护敏感电路免遭浪涌的冲击，还可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。在高频电路中，由于浪涌保护芯片也会存在寄生电容而导致电路信号衰减较大，甚至影响整个电路的稳定性。
发明内容
有鉴于此，本发明提供一种降低寄生电容、减小封装面积、防浪涌能力强的功率器件保护芯片，来解决上述存在的技术问题，一方面，本发明采用以下技术方案来实现。
一种功率器件保护芯片，其包括：
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的外延层；
间隔形成在所述外延层内的整流区，所述整流区包括自所述外延层的上表面向所述外延层内形成的第一沟槽、自所述第一沟槽的底部向所述外延层内形成的第二沟槽及自所述第二沟槽的底部向所述外延层内形成的第三沟槽，所述第一沟槽、所述第二沟槽及所述第三沟槽连通且宽度依次减小，所述第一沟槽、所述第二沟槽及所述第三沟槽的侧壁均形成有第一阻挡层，所述第一沟槽、所述第二沟槽及所述第三沟槽内均填充有第一金属层，所述第一沟槽、所述第二沟槽及所述第三沟槽内的第一金属层与所述外延层之间的肖特基势垒高度依次减小；
位于两个所述整流区之间自所述外延层的上表面延伸至所述衬底的隔离区，所述隔离区包括第四沟槽、形成在所述第四沟槽的侧壁的第二阻挡层及填满所述第四沟槽且与所述衬底形成欧姆接触的第二金属层。
本发明提供一种功率器件保护芯片的有益效果为：通过在所述衬底上形成外延层，在所述外延层内间隔形成整流区，在所述整流区依次形成深度相同的第一沟槽、第二沟槽及第三沟槽，并在所述第一沟槽、所述第二沟槽及所述第三沟槽内依次形成位于所述第一沟槽、所述第二沟槽及所述第三沟槽的侧壁的阻挡层，分别在所述第一沟槽、所述第二沟槽及所述第三沟槽内填充金属层，降低了所述整流区的寄生电容，从而防止所述功率器件保护芯片导通时控制电流的流向，阻断电流出现不均匀，从而提高所述功率器件保护芯片的稳定性。所述第一沟槽、所述第二沟槽及所述第三沟槽内填充的金属层分别与所述外延层形成肖特基接触，降低了寄生电容，减少了所述功率器件保护芯片的导通损耗，同样也增加了所述功率器件保芯片内的电流支路实现分流，从而提高所述功率器件保护芯片的防浪涌能力。所述隔离区内填充的第二金属层延伸至所述衬底并贯穿所述外延层的上表面可以引出相应的电极，缩小了所述功率器件保护芯片的封装面积，降低了制备成本。在所述整流区之间形成延伸至所述衬底的隔离区，使所述整理区的电流阻断，确保了所述功率器件保护芯片的可靠性。
另一方面，本发明还提供一种功率器件保护芯片的制备方法，其包括以下步骤：
S501：提供一个第一导电类型的衬底，在所述衬底上形成第二导电类型的外延层；
S502：在所述外延层内形成自所述外延层的上表面向所述外延层内的第一沟槽、自所述第一沟槽的底部向所述外延层内形成第二沟槽及自所述第二沟槽的底部向所述外延层内形成第三沟槽，所述第一沟槽、所述第二沟槽及所述第三沟槽连通且宽度依次减小；
S503：先在所述第一沟槽之间形成位于所述外延层的上表面延伸至所述衬底的第四沟槽；
S504：在所述第一沟槽、所述第二沟槽、所述第三沟槽、所述第四沟槽及所述外延层上沉积氧化硅，之后去除所述第一沟槽、所述第二沟槽、所述第三沟槽、所述第四沟槽的底部及所述外延层上的氧化硅形成位于所述第一沟槽、所述第二沟槽及所述第三沟槽的侧壁的第一阻挡层，形成位于所述第四沟槽的侧壁的第二阻挡层；
S505：分别在所述第一沟槽、所述第二沟槽及所述第三沟槽内填充第一金属层形成整流区，所述第一沟槽、所述第二沟槽及所述第三沟槽内的第一金属层与所述外延层之间的肖特基势垒高度依次减小；
S508：向所述第四沟槽内填充金属且与所述衬底形成欧姆接触的第二金属层。
本发明通过在第一导电类型的衬底上形成第二导电类型的外延层，在所述外延层内间隔形成整流区，在所述整流区之间形成隔离区，所述整流区包括三个沿垂直于所述衬底的下表面的方向上设置的第一沟槽、第二沟槽及第三沟槽，分别在所述第一沟槽的侧壁、第二狗操的侧壁及第三沟槽的侧壁形成阻挡层，在所述第一沟槽、所述第二沟槽及所述第三沟槽内用填充相应的第一金属层与所述外延层之间形成肖特基接触，从而得到肖特基势垒二极管，在所述功率器件保护芯片导通时，所述第三沟槽内填充的第一金属层与所述外延层对应的肖特基二极管优先导通，具有较低的导通电压，降低了寄生电容。在所述外延层内形成的多个并联的肖特基二极管的支路实现分流，从而增强所述功率器件保护芯片的防浪涌能力，所述隔离区自所述外延层延伸至所述衬底，有效阻断了所述外延层内的电流不均匀的流通路径，从而提高了所述功率器件保护芯片的工作稳定性。随着所述第三沟槽内填充的第一金属层对应的肖特基接触的导通，所述第二沟槽及所述第一沟槽内填充的第一金属层分别对应的肖特基接触依次导通，确保了电流的稳定性，同时也提高了所述功率器件芯片保护芯片的可靠性。所述隔离区内填充的第二金属层贯穿所述外延层的上表面并延伸至所述衬底，这样可以将所述功率器件保护芯片的第一金属区与第二金属区设置在所述外延层的上方，缩小了所述功率器件保护芯片的封装面积，降低了制备成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明功率器件保护芯片的结构示意图；
图2至图11为本发明功率器件保护芯片的制备过程图；
图12为本发明功率器件保护芯片的制备流程图；
图13为本发明功率器件保护芯片的等效电路图。
图中：功率器件保护芯片1；衬底10；外延层20；整流区30；第一沟槽31；第二沟槽32；第三沟槽33；第四沟槽34；隔离区40；第一阻挡层41；第二阻挡层42；第一金属层51；第二金属层52；第一氧化硅层61；第二氧化硅层62；第一金属区71；第二金属区72。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
参阅图1，一方面，本发明提供一种功率器件保护芯片1，采用以下技术方案来实现。
一种功率器件保护芯片1，其包括：
第一导电类型的衬底10；
形成在所述衬底10上的第二导电类型的外延层20；
间隔形成在所述外延层20内的整流区30，所述整流区30包括自所述外延层20的上表面向所述外延层20内形成的第一沟槽31、自所述第一沟槽31的底部向所述外延层20内形成的第二沟槽20及自所述第二沟槽20的底部向所述外延层20内形成的第三沟槽33，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33连通且宽度依次减小，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33的侧壁均形成有第一阻挡层41，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内均填充有第一金属层51，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内的第一金属层51与所述外延层20之间的肖特基势垒高度依次减小；
位于两个所述整流区30之间自所述外延层20的上表面延伸至所述衬底10的隔离区40，所述隔离区40包括第四沟槽34、形成在所述第四沟槽34的侧壁的第二阻挡层42及填满所述第四沟槽34且与所述衬底10形成欧姆接触的第二金属层52。
本发明提供一种功率器件保护芯片1的有益效果为：通过在所述衬底10上形成外延层20，在所述外延层20内间隔形成整流区30，在所述整流区30依次形成深度相同的第一沟槽31、第二沟槽32及第三沟槽33，并在所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内依次形成位于所述第一沟槽31、所述第二沟槽32及所述第三沟槽33的侧壁的第一阻挡层41，分别在所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内填充第一金属层51，降低了所述整流区30的寄生电容，从而防止所述功率器件保护芯片1导通时控制电流的流向，阻断电流出现不均匀，从而提高所述功率器件保护芯片1的稳定性。所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内填充的第一金属层51分别与所述外延层20形成肖特基接触，降低了寄生电容，减少了所述功率器件保护芯片1的导通损耗，同样也增加了所述功率器件保芯片1内的电流支路实现分流，从而提高所述功率器件保护芯片1的防浪涌能力。所述隔离区40内填充的第二金属层52延伸至所述衬底10并贯穿所述外延层20的上表面可以引出相应的电极，缩小了所述功率器件保护芯片1的封装面积，降低了制备成本。在所述整流区30之间形成延伸至所述衬底10的隔离区40，使所述整理区30的电流阻断，确保了所述功率器件保护芯片1的可靠性。
进一步地，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33的深度均相同。在本实施方式中，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33依次连通并深度相同形成在所述衬底10内，有效实现在后续所述功率器件保护芯片1导通时电流均匀流通，便于后续制备所述金属层50。
进一步地，所述第四沟槽34的宽度大于所述第三沟槽33的宽度的一半。在本实施方式中，在所述第一沟槽31、所述第二沟槽32、所述第三沟槽33及所述第四沟槽34内同时沉积氧化硅，形成位于上述所有沟槽侧壁的氧化硅阻挡层，便于后续在所述第四沟槽34内形成所述第二外延层44，节省制备工艺流程，提高制备效率，降低制备成本。
进一步地，所述功率器件保护芯片1还包括间隔形成在所述外延层20的上表面的第一氧化硅层61、形成在所述第一氧化硅层61的上表面并延伸至所述第一沟槽31的上表面的第一金属区71、形成在所述隔离区40的上表面的两侧的第二氧化硅层62及形成在所述第二氧化硅层62的上表面与所述第二金属层52的上表面垂直相连的第二金属区72，所述第二金属层52的上表面贯穿所述第二氧化硅层62与所述第二金属区72相连。在本实施方式中，在所述外延层20上形成间隔排列的第一氧化硅层61及第二氧化硅层62，并在所述第一氧化硅层61与所述第二氧化硅层62之间形成第一金属区71作为所述功率器件保护芯片1的正面金属，并将传统的所述功率器件保护芯片1的背面金属与正面金属制备到位于所述外延层20的上方，可以缩小所述功率器件保护芯片1的面积，节省了成本。
参阅图2至图11及图12，另一方面，本发明还提供一种功率器件保护芯片1的制备方法，其包括以下工艺步骤：
S501：提供一个第一导电类型的衬底10，在所述衬底10上形成第二导电类型的外延层20；
参阅图2，具体的，提供一个第一导电类型的衬底10，所述衬底10的材料可以是硅或锗，在本实施方式中，选用高纯度硅作为衬底10的材料，如此，便于实现，且可以降低制造成本。外延生长可以是同质外延层，也可以是异质外延层，本实施方式中优选同质外延，即所述衬底为第一导电类型，所述外延层20为第二导电类型，在其他实施方式中，根据实际情况，所述衬底10与所述外延层20的导电类型可以相同也可以不同。同样实现外延生长也有很多方法，包括分子束外延，超高真空化学气相沉积，常压及减压外延等，可以得到满足要求的所述外延层20。本实施方式中，采用低压同质外延，外延：是指在单晶衬底上、按衬底10晶向生长单晶薄膜的工艺过程。同质外延：生长外延层20和衬底10是同一种材料，这种工艺为同质外延，这类工艺简单，但成本较高。异质外延：外延生长的薄膜材料和衬底10材料不同，或者说生长化学组分、甚至是物理结构和衬底完全不同的外延层20，相应的工艺就叫做异质外延，这类工艺复杂、成本较低，可以得到满足要求的一定厚度的外延层20，便于后续制备工艺。
S502：在所述外延层20内形成自所述外延层20的上表面向所述外延层20内的第一沟槽31、自所述第一沟槽31的底部向所述外延层20内形成第二沟槽32及自所述第二沟槽32的底部向所述外延层20内形成第三沟槽33，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33连通且宽度依次减小；
参阅图3，具体的，先在所述外延层20上间隔涂覆光刻胶，对未被光刻胶覆盖的所述外延层20进行光刻，依次形成所述第一沟槽31、所述第二沟槽32及所述第三沟槽33。在本实施方式中，形成所述第一沟槽31的具体过程为：在所述外延层20上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述第一沟槽31图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述第一沟槽31图形的光刻胶层。以具有所述第一沟槽31图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述第一沟槽31的图形开口(图未示)。然后以具有所述第一沟槽31图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述外延层20区域，进而在所述外延层20内形成所述第一沟槽31，此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。在完成所述第一沟槽31之后，接着在所述第一沟槽31内采用上述相同的光刻技术形成与所述第一沟槽31的深度相同但宽度小于所述第一沟槽31的第二沟槽32，完成后采用上述相同的光刻技术形成与所述第二沟槽32的深度相同但宽度小于所述第二沟槽32的第三沟槽33，在垂直于所述衬底10的上表面的方向上，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33呈梯形结构排列，便于后续在所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内填充金属及形成氧化硅侧墙，所述氧化硅侧墙可以防止电流向所述外延层20内流通不均匀，从而提高所述功率器件保护芯片1的工作性能。
S503：对所述第一沟槽31之间的所述外延层20进行光刻，形成自所述外延层20的上表面延伸至所述衬底10的第四沟槽34；
参阅图4，具体的，先在所述外延层20上间隔涂覆光刻胶，采用干法刻蚀技术在所述整流区30之间的外延层20进行光刻，形成延伸至所述衬底10的第四沟槽34。在本实施方式中，形成所述第四沟槽34的具体过程为：在所述外延层20上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述第四沟槽34图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述第四沟槽34图形的光刻胶层。以具有所述第四沟槽34图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述第四沟槽34的图形开口(图未示)。然后以具有所述第四沟槽34图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述外延层20区域，进而在所述外延层20内形成所述第四沟槽34，此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。形成所述第四沟槽34的宽度小于所述第三沟槽33的宽度的一半，便于后续在所述第一沟槽31、所述第二沟槽32、所述第三沟槽33及所述第四沟槽34内同时沉积氧化硅，使所述第四沟槽34内充满氧化硅，便于在所述功率器件芯片保护芯片1导通时，所述隔离区40能有效隔离所述整流区30的电流，提高了所述功率器件保护芯片1的稳定性。
S504：在所述第一沟槽31、所述第二沟槽32、所述第三沟槽33、所述第四沟槽34及所述外延层20上沉积氧化硅，之后去除所述第一沟槽31、所述第二沟槽32、所述第三沟槽33、所述第四沟槽34的底部及所述外延层20上的氧化硅形成位于所述第一沟槽31、所述第二沟槽32及所述第三沟槽33的侧壁的第一阻挡层41，形成位于所述第四沟槽34的侧壁的第二阻挡层42；
参阅图5及图6，具体的，在本实施方式中，先在所述第一沟槽31、所述第二沟槽32、所述第三沟槽33、所述第四沟槽34及所述外延层20上采用化学气相沉积技术沉积氧化硅，直至在所述第四沟槽34内充满氧化硅，之后采用干法刻蚀去除所述第一沟槽31、所述第二沟槽32、所述第三沟槽33、所述第四沟槽34的底部及所述外延层20上的氧化硅。采用低压化学气相沉积法将气源在低压条件下进行热分解，从而在使所述第四沟槽34内沉积氧化硅，由于所述第四沟槽34的宽度大于所述第三沟槽33的宽度的一半，且所述第四沟槽34的深度大于所述第三沟槽33的深度，因此，在所述第四沟槽34内未充满氧化硅。之后采用干法刻蚀去除所有沟槽的底部的氧化硅形成位于所述第一沟槽31、所述第二沟槽32、所述第三沟槽33的侧壁的第一阻挡层41及所述第四沟槽34内的第二阻挡层42，所述第一阻挡层41与所述第二阻挡层42的材料可以是氮化硅、氧化硅等具有阻挡电流的绝缘材料。本实施方式中优选氧化硅，可以直接在所有沟槽内沉积一层氧化硅，从而提高所述功率器件保护芯片1的制备效率，同时也便于后续在所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内填充金属并与所述外延层20形成相应的肖特基接触，从而形成相应的三个并联的肖特基势垒二极管。
S505：分别在所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内填充第一金属层51形成整流区30，所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内的第一金属层51与所述外延层20之间的肖特基势垒高度依次减小；
参阅图7，具体的，先在所述第三沟槽33内采用磁控溅射填充金属，之后采用干法刻蚀去除所述第二沟槽32的底部的金属，完成后在所述第二沟槽33内采用磁控溅射填充金属，之后采用干法刻蚀去除所述第一沟槽31的底部的金属，最后在所述第一沟槽31内采用磁控溅射填充金属，之后采用干法刻蚀去除所述第一沟槽31的上表面的金属。在本实施方式中，所述金属层50的材料可以相同，也可以不同，只需所述第一金属层51的材料为贵金属，如金、银和铜等与P型硅或者N型硅形成肖特基接触，且所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内的第一金属层51与所述外延层20形成的肖特基势垒高度依次减小，即所述第三沟槽33内的第一金属层51与所述外延层20形成的肖特基接触导通压降最小优先导通，在后续所述功率器件保护芯片1导通时，所述第一沟槽31内填充的第一金属层51与所述外延层20形成的肖特基接触优先导通，之后所述第二沟槽32及所述第一沟槽31内的第一金属层51分别与所述外延层20形成的肖特基接触依次导通，从而增强了所述功率器件保护芯片1的防浪涌能力。
S506：先在所述第一沟槽31、所述隔离区40及所述外延层20的上表面沉积一层氧化硅，刻蚀去除所述第一沟槽31的上表面对应的氧化硅形成间隔排列在所述外延层20上的第一氧化硅层61，去除自所述第四沟槽34的上表面延伸至所述第四沟槽34的底部的氧化硅形成间隔排列在所述外延层20上的第二氧化硅层62，保留所述第四沟槽34的侧壁的氧化硅；
参阅图8及图9，具体的，在本实施方式中，先在所述第一沟槽31、所述隔离区40及所述外延层20的上表面采用热氧化法沉积一层氧化硅，再用干法刻蚀去除所述第一沟槽31的上表面对应的氧化硅形成间隔排列在所述外延层20上的第一氧化硅层61，采用干法刻蚀去除自所述第四沟槽34的上表面延伸至所述第四沟槽34的底部的氧化硅，保留所述第四沟槽34的侧壁的氧化硅形成间隔排列在所述外延层20上的第二氧化硅层62。其中，热氧化生长，热分解淀积，外延生长，真空蒸发，反应溅射及阳极氧化法等。其中热生长氧化在集成电路工艺中较为普遍，其操作简便，且氧化层致密，可以作为扩散掩蔽层，通过光刻易形成定域或扩散图形等，所述第一氧化硅层61及所述第二氧化硅层62有效避免所述功率器件保护芯片1接入集成电路中产生短路的问题，从而提高所述功率器件保护芯片1的稳定性。
S508：在所述第一氧化硅层61、所述第二氧化硅层62及所述第四沟槽34内填充金属，刻蚀去除所述第四沟槽34的上方两侧的金属，形成位于所述第一氧化硅层61的上表面并部分延伸至所述第一沟槽31的上表面的第一金属区71、填满所述第四沟槽34且与所述衬底10形成欧姆接触的第二金属层52及形成与所述第二金属层52的上表面相连的第二金属区72，最后得到功率器件保护芯片1。
参阅图10及图11，具体的，在本实施方式中，先在所述第一氧化硅层61、所述第二氧化硅层62及所述第四沟槽34内采用磁控溅射的技术填充金属，之后采用干法刻蚀去除所述第四沟槽34的上方两侧的金属。其中，所述第二金属层52与所述衬底10之间接触并具有线性的电流-电压特性或其接触电阻相对于所述衬底10可以忽略形成欧姆接触，使所述第二金属层52与所述衬底10之间具有低电阻和高稳定性，从而保证所述第二金属层52与所述衬底10之间的接触点(图未示)不产生明显的附加电阻，所述电阻不随温度、电流等改变而改变，从而保证了所述功率器件保护芯片1的驱动性能。需要说明的是，在本实施方式中，由于制备所述第一金属区71与所述第二金属区72采用磁控溅射技术，需要填充金属后快速热退火，因此，所述第二金属层52与所述第一金属区71及所述第二金属区72通过相同的制备方法同时形成，提高制备效率。
参阅图13，在本实施方式中，第一导电类型为N型，第二导电类型为P型，所述第一金属区71为所述功率器件保护芯片1的阳极，所述第二金属区72为所述功率器件保护芯片1的阴极。
本发明通过在第一导电类型的衬底10上形成第二导电类型的外延层20，在所述外延层20内间隔形成整流区30，在所述整流区30之间形成隔离区40，所述整流区30包括三个沿垂直于所述衬底10的下表面的方向上设置的第一沟槽31、第二沟槽32及第三沟槽33，分别在所述第一沟槽31的侧壁、所述第二沟槽32的侧壁及所述第三沟槽33的侧壁形成第一阻挡层41，在所述第一沟槽31、所述第二沟槽32及所述第三沟槽33内用填充相应的第一金属层51与所述外延层20之间形成肖特基接触，从而得到肖特基势垒二极管，在所述功率器件保护芯片1导通时，所述第三沟槽33内填充的第一金属层51与所述外延层20对应的肖特基二极管优先导通，具有较低的导通电压，降低了寄生电容。在所述外延层20内形成的多个并联的肖特基二极管的支路实现分流，从而增强所述功率器件保护芯片1的防浪涌能力，所述隔离区40自所述外延层20延伸至所述衬底10，有效阻断了所述外延层20内的电流不均匀的流通路径，从而提高了所述功率器件保护芯片1的工作稳定性。随着所述第三沟槽33内填充的第一金属层51对应的肖特基接触的导通，所述第二沟槽32及所述第一沟槽31内填充的第一金属层51分别对应的肖特基接触依次导通，确保了电流的稳定性，同时也提高了所述功率器件芯片保护芯片1的可靠性。所述隔离区40内填充的第二金属层52贯穿所述外延层20的上表面并延伸至所述衬底10，这样可以将所述功率器件保护芯片1的第一金属区71与第二金属区72设置在所述衬底10的上方，缩小了所述功率器件保护芯片1的封装面积，降低了制备成本。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (3)
1.一种功率器件保护芯片，其特征在于：其包括：
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的外延层；
间隔形成在所述外延层内的整流区，所述整流区包括自所述外延层的上表面向所述外延层内形成的第一沟槽、自所述第一沟槽的底部向所述外延层内形成的第二沟槽及自所述第二沟槽的底部向所述外延层内形成的第三沟槽，所述第一沟槽、所述第二沟槽及所述第三沟槽连通且宽度依次减小，所述第一沟槽、所述第二沟槽及所述第三沟槽的侧壁均形成有第一阻挡层，所述第一沟槽、所述第二沟槽及所述第三沟槽内均填充有第一金属层，所述第一沟槽、所述第二沟槽及所述第三沟槽内的第一金属层与所述外延层之间的肖特基势垒高度依次减小，所述第一沟槽、所述第二沟槽及所述第三沟槽的深度均相同；
位于两个所述整流区之间自所述外延层的上表面延伸至所述衬底的隔离区，所述隔离区包括第四沟槽、形成在所述第四沟槽的侧壁的第二阻挡层及填满所述第四沟槽且与所述衬底形成欧姆接触的第二金属层，所述第四沟槽的宽度大于所述第三沟槽的宽度的一半；
所述功率器件保护芯片还包括间隔形成在所述外延层的上表面的第一氧化硅层、形成在所述第一氧化硅层的上表面并延伸至所述第一沟槽的上表面的第一金属区、形成在所述隔离区的上表面的两侧的第二氧化硅层及形成在所述第二氧化硅层的上表面与所述第二金属层的上表面垂直相连的第二金属区，所述第二金属层的上表面贯穿所述第二氧化硅层与所述第二金属区相连。
2.一种如权利要求1所述的功率器件保护芯片的制备方法，其特征在于，其包括以下工艺步骤：
S501：提供一个第一导电类型的衬底，在所述衬底上形成第二导电类型的外延层；
S502：在所述外延层内形成自所述外延层的上表面向所述外延层内的第一沟槽、自所述第一沟槽的底部向所述外延层内形成第二沟槽及自所述第二沟槽的底部向所述外延层内形成第三沟槽，所述第一沟槽、所述第二沟槽及所述第三沟槽连通且宽度依次减小；
S503：先在所述第一沟槽之间形成位于所述外延层的上表面延伸至所述衬底的第四沟槽，采用干法刻蚀形成所述第四沟槽，所述第四沟槽的宽度大于所述第三沟槽的宽度的一半；
S504：在所述第一沟槽、所述第二沟槽、所述第三沟槽、所述第四沟槽及所述外延层上沉积氧化硅，之后去除所述第一沟槽、所述第二沟槽、所述第三沟槽、所述第四沟槽的底部及所述外延层上的氧化硅形成位于所述第一沟槽、所述第二沟槽及所述第三沟槽的侧壁的第一阻挡层，形成位于所述第四沟槽的侧壁的第二阻挡层；
S505：分别在所述第一沟槽、所述第二沟槽及所述第三沟槽内填充第一金属层形成整流区，所述第一沟槽、所述第二沟槽及所述第三沟槽内的第一金属层与所述外延层之间的肖特基势垒高度依次减小，所述第一沟槽、所述第二沟槽及所述第三沟槽的深度相同，所述第一沟槽的宽度小于所述第一沟槽之间的距离；
S506：先在所述第一沟槽、所述隔离区及所述外延层的上表面沉积一层氧化硅，刻蚀去除所述第一沟槽的上表面对应的氧化硅形成间隔排列在所述外延层上的第一氧化硅层，去除自所述第四沟槽的上表面延伸至所述第四沟槽的底部的氧化硅形成间隔排列在所述外延层上的第二氧化硅层，保留所述第四沟槽的侧壁的氧化硅；
S508：向所述第四沟槽内填充金属且与所述衬底形成欧姆接触的第二金属层，其中，在所述第一氧化硅层、所述第二氧化硅层及所述第四沟槽内填充金属，刻蚀去除所述第四沟槽的上方两侧的金属，形成位于所述第一氧化硅层的上表面并部分延伸至所述第一沟槽的上表面的第一金属区及形成与所述第二金属层的上表面相连的第二金属区。
3.根据权利要求2所述的功率器件保护芯片的制备方法，其特征在于：所述步骤S505中，采用磁控溅射依次在所述第三沟槽、所述第二沟槽及所述第一沟槽内填充第一金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811149742.5A CN109244071B (zh) | 2018-09-29 | 2018-09-29 | 功率器件保护芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811149742.5A CN109244071B (zh) | 2018-09-29 | 2018-09-29 | 功率器件保护芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109244071A CN109244071A (zh) | 2019-01-18 |
| CN109244071B true CN109244071B (zh) | 2021-06-18 |
Family
ID=65054727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811149742.5A Active CN109244071B (zh) | 2018-09-29 | 2018-09-29 | 功率器件保护芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244071B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1565051A (zh) * | 2001-10-04 | 2005-01-12 | 通用半导体公司 | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 |
| CN106298509A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 瞬态抑制二极管的制造方法和瞬态抑制二极管 |
| CN107359159A (zh) * | 2017-07-12 | 2017-11-17 | 顾海昌 | 瞬态电压抑制器及其制作方法 |
| CN108063138A (zh) * | 2017-12-14 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 瞬态电压抑制器及其制作方法 |
-
2018
- 2018-09-29 CN CN201811149742.5A patent/CN109244071B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1565051A (zh) * | 2001-10-04 | 2005-01-12 | 通用半导体公司 | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 |
| CN106298509A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 瞬态抑制二极管的制造方法和瞬态抑制二极管 |
| CN107359159A (zh) * | 2017-07-12 | 2017-11-17 | 顾海昌 | 瞬态电压抑制器及其制作方法 |
| CN108063138A (zh) * | 2017-12-14 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 瞬态电压抑制器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109244071A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9576841B2 (en) | Semiconductor device and manufacturing method | |
| JP6344483B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8071482B2 (en) | Manufacturing method of a silicon carbide semiconductor device | |
| US9324782B2 (en) | Semiconductor device | |
| US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
| US20230197788A1 (en) | Methods, devices, and systems related to forming semiconductor power devices with a handle substrate | |
| CN112713192A (zh) | 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN109300894B (zh) | 功率器件保护芯片及其制备方法 | |
| CN109037204A (zh) | 一种功率器件及其制作方法 | |
| CN109244071B (zh) | 功率器件保护芯片及其制备方法 | |
| CN108987389B (zh) | 一种电流保护芯片及其制作方法 | |
| CN113690231A (zh) | 一种浪涌防护芯片及其制备方法 | |
| CN109065634B (zh) | 一种电流保护芯片及其制作方法 | |
| EP3886175A1 (en) | Fast recovery diode and manufacturing method thereof | |
| US10847647B2 (en) | Power semiconductor devices having top-side metallization structures that include buried grain stop layers | |
| CN109768076A (zh) | 一种双向瞬态电压抑制器及其制作方法 | |
| CN109360854A (zh) | 一种功率器件终端结构及其制作方法 | |
| US11640975B2 (en) | Silicided collector structure | |
| CN116978957A (zh) | 一种快恢复二极管及其制备方法 | |
| CN109037314B (zh) | 一种晶体管及其制作方法 | |
| CN109300893A (zh) | 功率器件保护芯片及其制备方法 | |
| CN116705604A (zh) | 双沟槽mosfet器件及其提高耐压能力的制备方法 | |
| CN117199132A (zh) | 一种集成sbd二极管的vdmosfet及其制备方法 | |
| CN117276334A (zh) | 一种氮化镓器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210527 Address after: 518000 15th floor, tefa information technology building, 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Wuxin Intelligent Technology Co.,Ltd. Address before: 518000 building 902, block 8, sijiyu garden, Liantang street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN NANSHUO MINGTAI TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211115 Address after: 518000 15 / F, tefa information technology building, No. 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen, Guangdong Province Patentee after: Shenzhen Wuxin Technology Holding Group Co., Ltd Address before: 518000 15 / F, tefa information technology building, No. 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen, Guangdong Province Patentee before: Shenzhen Wuxin Intelligent Technology Co., Ltd |
|
| TR01 | Transfer of patent right |