CN109768076A - 一种双向瞬态电压抑制器及其制作方法 - Google Patents

Abstract

本发明提供一种双向瞬态电压抑制器及其制作方法，包括：提供第二导电类型的衬底，刻蚀所述衬底形成沟槽，在所述沟槽的侧壁形成第二导电类型的第二外延层，第三外延层，在所述衬底上表面形成第一导电类型的第四外延层，在所述衬底下表面形成第一导电类型的第五外延层，在所述第四外延层上表面形成第一金属层，在所述第五外延层下表面形成第二金属层。该双向瞬态电压抑制器通过多组PN结提高了双向瞬态电压抑制器的抗击穿电压能力，该双向瞬态电压抑制器具有多路双向功能，方便应用过程中对多个电路同时保护，降低了功率器件的应用成本。同时该双向瞬态电压抑制器只需进行1次刻蚀工艺，降低了制作成本。

Description

一种双向瞬态电压抑制器及其制作方法

技术领域

本发明涉及半导体技术领域，具体涉及一种双向瞬态电压抑制器及其制作方法。

背景技术

静电放电以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害，从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰。

瞬态电压抑制器是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容瞬态电压抑制器适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减，低电容二极管需要在高掺杂P型衬底上生长高电阻率。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。为了节省芯片面积，并且获得更高的抗浪涌能力，沟槽瞬态电压抑制器的概念已经被提出和研究。沟槽瞬态电压抑制器的结面形成于纵向的沟槽的侧壁，这样，在相同的芯片面积下，它有更多的有效结面积,即更强的放电能力。

目前常用的沟槽瞬态电压抑制器只能实现单向保护，如果需要进行双向保护需要将多个瞬态电压抑制器串联或并联在一起，增大了器件面积和制造成本。因此，如何在提高器件性能的同时降低器件的面积和制造成本，成为目前亟待解决的问题。

发明内容

本发明基于上述问题，提出了一种双向瞬态电压抑制器及其制作方法，在提高器件性能的同时降低器件的面积和制造成本。

有鉴于此，一方面，本发明提供了一种双向瞬态电压抑制器的制作方法，该方法包括：

提供第二导电类型的衬底；

刻蚀所述衬底形成沟槽；

在所述沟槽的侧壁形成第二导电类型的第二外延层；

在所述衬底上表面和所述沟槽的剩余部分形成第一导电类型的第三外延层；

在所述第三外延层上表面形成树脂层；

在所述树脂层上表面注入氧离子和氩离子；

湿法刻蚀去掉所述树脂层和所述衬底上表面的所述第三外延层；

在所述衬底上表面形成第一导电类型的第四外延层，所述第四外延层的离子浓度高于所述第三外延层的离子浓度；

在所述衬底下表面形成第一导电类型的第五外延层；

在所述第四外延层上表面形成第一金属层；

在所述第五外延层下表面形成第二金属层。

进一步地，所述沟槽的数量至少为两个。

进一步地，在所述沟槽的侧壁形成第二导电类型的第二外延层，具体包括：

在所述衬底上表面和所述沟槽的侧壁和底面形成第二导电类型的第一外延层；

刻蚀去掉所述衬底上表面和所述沟槽底面的第一外延层以形成所述第二外延层。

进一步地，在所述树脂层上表面注入氧离子和氩离子，具体包括：

在所述树脂层上表面交替注入氧离子和氩离子；

在氮气保护下进行退火，温度为950℃，时间至少为30秒，升温速率大于30℃/s。

进一步地，所述第四外延层的离子浓度与所述第五外延层的离子浓度大致相等。

进一步地，所述第二外延层的离子浓度大于所述衬底的离子浓度。

另一方面，本发明提供了一种双向瞬态电压抑制器，该双向瞬态电压抑制器包括：

第二导电类型的衬底；

刻蚀所述衬底形成的沟槽；

形成于所述沟槽侧壁的第二导电类型的第二外延层；

填充于所述沟槽剩余部分的第一导电类型的第三外延层；

形成于所述衬底上表面的第一导电类型的第四外延层，所述第四外延层的离子浓度高于所述第三外延层的离子浓度；

形成于所述衬底下表面的第一导电类型的第五外延层；

形成于所述第四外延层上表面的第一金属层；

形成于所述第五外延层下表面的第二金属层。

进一步地，所述沟槽的数量至少为两个。

进一步地，所述第四外延层的离子浓度与所述第五外延层的离子浓度大致相等。

进一步地，所述第二外延层的离子浓度大于所述衬底的离子浓度。

本发明通过上述技术方案，提出了一种双向瞬态电压抑制器，该双向瞬态电压抑制器通过多组PN结提高了双向瞬态电压抑制器的抗击穿电压能力，该双向瞬态电压抑制器具有多路双向功能，方便应用过程中对多个电路同时保护，降低了功率器件的应用成本。同时该双向瞬态电压抑制器只需进行1次刻蚀工艺，降低了制作成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的一个实施例提供的双向瞬态电压抑制器的制作方法的流程示意图；

图2至图8是本发明的一个实施例提供的双向瞬态电压抑制器的制作方法步骤的结构示意图；

附图标记说明：

1-衬底；2-第一外延层；3-第二外延层；4-第三外延层；5-第四外延层；6-第五外延层；7-沟槽；8-树脂层；9-第一金属层；10-第二金属层。

具体实施方式

以下将参阅附图更详细地描述本发明。在各个附图中，相同的元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。

在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

以下结合图1至图8对本发明实施例提供的一种双向瞬态电压抑制器及其制作方法进行详细说明。

本发明实施例提供一种双向瞬态电压抑制器的制作方法，如图1所示的一个实施例提供的双向瞬态电压抑制器的制作方法的流程示意图，该双向瞬态电压抑制器的制作方法包括：

步骤S1：提供第二导电类型的衬底1；

步骤S2：刻蚀所述衬底1形成沟槽7；

步骤S3：在所述沟槽7的侧壁形成第二导电类型的第二外延层3；

步骤S4：在所述衬底1上表面和所述沟槽7的剩余部分形成第一导电类型的第三外延层4；

步骤S5：在所述第三外延层4上表面形成树脂层8；

步骤S6：在所述树脂层8上表面注入氧离子和氩离子；

步骤S7：湿法刻蚀去掉所述树脂层8和所述衬底1上表面的所述第三外延层4；

步骤S8：在所述衬底1上表面形成第一导电类型的第四外延层5，所述第四外延层5的离子浓度高于所述第三外延层4的离子浓度；

步骤S9：在所述衬底1下表面形成第一导电类型的第五外延层6；

步骤S10：在所述第四外延层5上表面形成第一金属9层；

步骤S11：在所述第五外延层6下表面形成第二金属10层。

本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。

具体地，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第二导电类型的衬底1，所述第二导电类型为P型，所述衬底1的掺杂离子为硼元素或铟元素或铝元素或三者的任意组合等，所述衬底1掺杂浓度为高掺杂。

下面参阅附图，对上述所述双向瞬态电压抑制器的制作方法加以详细阐述。

请参阅附图2，执行步骤S1、S2，具体为：提供第二导电类型的衬底,刻蚀所述衬底形成沟槽。所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第二导电类型的衬底1，所述第二导电类型为P型，所述衬底1的掺杂离子为硼元素或铟元素或铝元素或三者的任意组合等，所述衬底1掺杂浓度为高掺杂。在本发明的一些实施例中，在所述衬底1的上表面制备掩膜材料，所述掩膜材料具体为第一光刻胶，在所述第一光刻胶层上通过刻蚀形成贯穿所述衬底1的所述沟槽7，再去除所述第一光刻胶，所述沟槽7不与所述衬底1的底面连接。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。所述沟槽7的数量可以是一个，也可以是更多个，所述沟槽7彼此不连接，所述沟槽7的深度小于所述衬底1的厚度。所述沟槽7的数量会影响到后续工艺PN结的数量，所述沟槽7的数量越多，形成的PN结越多，进而所述双向瞬态电压抑制器的抗静电能力越好。

请参阅附图3和4，执行步骤S3，具体为：在所述沟槽7的侧壁形成第二导电类型的第二外延层3。在所述衬底1上表面和所述沟槽7的侧壁和底面形成第二导电类型的第一外延层2；刻蚀去掉所述衬底1上表面和所述沟槽7底面的第一外延层2以形成所述第二外延层3。其中所述第一外延层2可以使用外延生长形成，还可以通过离子注入和/或扩散的方法在所述衬底1上表面和所述沟槽7内形成所述第一外延层2。进一步地，所述第一外延层2可以使用外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法形成。具体地，所述外延或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述衬底1上表面和所述沟槽7内形成所述第一外延层2，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述衬底1和所述沟槽7内使用化学气相沉积形成所述第一外延层2，化学气相沉积包括气相外延工艺。在生产中，化学气相沉积大多使用气相外延工艺，在所述衬底1上表面和所述沟槽7内使用气相外延工艺形成所述第一外延层2，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。在本发明的一些实施例中，之后通过干法刻蚀，去掉所述衬底1上表面和所述沟槽7底面的第一外延层2以形成所述第二外延层3。进一步地，所述第二外延层3的离子浓度大于所述衬底1的离子浓度。此时所述第二外延层3的电阻率比所述衬底1的电阻率低，有利于提高所述双向瞬态电压抑制器的抗静电能力。

请参阅附图5，执行步骤S4，具体为：在所述衬底1上表面和所述沟槽7的剩余部分形成第一导电类型的第三外延层4。其中可以使用外延、扩散和/或注入的方法形成所述第三外延层4，具体地，所述外延或扩散的方法包括沉积工艺。进一步地，可以使用外延、扩散和/或注入磷元素或砷元素或两者的任意组合的方法形成所述第三外延层4。在本发明的一些实施例中，使用沉积工艺在所述沟槽7的剩余部分和所述衬底1上表面形成所述第三外延层4，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。其中，化学气相沉积包括气相外延工艺，优选的，在所述沟槽7的剩余部分和所述衬底1上表面使用气相外延工艺形成第三外延层4，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。所述第三外延层4与所述第四外延层5形成PN结，提高了所述双向瞬态电压抑制器的抗静电能力，同时通过多组PN结，所述双向瞬态电压抑制器可以实现对多个电路同时保护的作用，降低了器件的应用成本。

请参阅附图6，执行步骤S5、S6，具体为：在所述第三外延层4上表面形成树脂层8，在所述树脂层8上表面注入氧离子和氩离子。通过外延生长的方式，在所述第三外延层4上表面形成所述树脂层8，所述树脂层8设有一定的厚度，在所述树脂层8上表面交替注入氧离子和氩离子；在氮气保护下进行退火，温度为950℃，时间至少为30秒，升温速率大于30℃/s。在树脂层8保护下注入氧离子和氩离子可以修复所述双向瞬态电压抑制器的外延形成和刻蚀过程中的界面缺陷。

请参阅附图7，执行步骤S7，具体为：湿法刻蚀去掉所述树脂层8和所述衬底1上表面的所述第三外延层4。湿法刻蚀是一种纯化学刻蚀，具有优良的选择性，刻蚀完所述树脂层8和所述衬底1上表面的所述第三外延层4就会停止，而不会损坏下面一层其他材料。

请参阅附图7，执行步骤S8、S9，具体为：在所述衬底1上表面形成第一导电类型的第四外延层5，所述第四外延层5的离子浓度高于所述第三外延层4的离子浓度；在所述衬底1下表面形成第一导电类型的第五外延层6。其中可以使用外延、扩散和/或注入的方法形成所述第四外延层5，具体地，所述外延或扩散的方法包括沉积工艺。进一步地，可以使用外延、扩散和/或注入磷元素或砷元素或两者的任意组合的方法形成所述第四外延层5。在本发明的一些实施例中，使用沉积工艺在所述衬底1上表面形成所述第四外延层5，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。其中，化学气相沉积包括气相外延工艺，优选的，在所述衬底1上表面使用气相外延工艺形成第四外延层5，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。在本发明的一些实施例中可以使用同样的方法在所述衬底1下表面形成所述第五外延层6。进一步地，所述第四外延层5的离子浓度与所述第五外延层6的离子浓度大致相等。

请参阅附图8，执行步骤S10、S11，具体为：在所述第四外延层5上表面形成第一金属9层，在所述第五外延层6下表面形成第二金属10层。所述双向瞬态电压抑制器可以通过所述第一金属9层和所述第二金属10层与所要保护的功率器件连接使用。

以下结合图1至图8对本发明实施例提供的一种双向瞬态电压抑制器进行详细说明。

本发明实施提供一种双向瞬态电压抑制器，所述双向瞬态电压抑制器包括：

第二导电类型的衬底1；

刻蚀所述衬底1形成的沟槽7；

形成于所述沟槽7侧壁的第二导电类型的第二外延层3；

填充于所述沟槽7剩余部分的第一导电类型的第三外延层4；

形成于所述衬底1上表面的第一导电类型的第四外延层5，所述第四外延层5的离子浓度高于所述第三外延层4的离子浓度；

形成于所述衬底1下表面的第一导电类型的第五外延层6；

形成于所述第四外延层5上表面的第一金属9层；

形成于所述第五外延层6下表面的第二金属10层。

本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。

具体地，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第二导电类型的衬底1，所述第二导电类型为P型，所述衬底1的掺杂离子为硼元素或铟元素或铝元素或三者的任意组合等，所述衬底1掺杂浓度为高掺杂。

下面参阅附图，对上述所述双向瞬态电压抑制器加以详细阐述。

在本发明的一些实施例中，如图2所示，所述双向瞬态电压抑制器包括第二导电类型的衬底，刻蚀所述衬底形成的沟槽。所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第二导电类型的衬底1，所述第二导电类型为P型，所述衬底1的掺杂离子为硼元素或铟元素或铝元素或三者的任意组合等，所述衬底1掺杂浓度为高掺杂。在本发明的一些实施例中，在所述衬底1的上表面制备掩膜材料，所述掩膜材料具体为第一光刻胶，在所述第一光刻胶层上通过刻蚀形成贯穿所述衬底1的所述沟槽7，再去除所述第一光刻胶，所述沟槽7不与所述衬底1的底面连接。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。所述沟槽7的数量可以是一个，也可以是更多个，所述沟槽7彼此不连接，所述沟槽7的深度小于所述衬底1的厚度。所述沟槽7的数量会影响到后续工艺PN结的数量，所述沟槽7的数量越多，形成的PN结越多，进而所述双向瞬态电压抑制器的抗静电能力越好。

在本发明的一些实施例中，如图4所示，所述双向瞬态电压抑制器包括形成于所述沟槽7侧壁的第二导电类型的第二外延层3。所述第二外延层3可以使用外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法形成。进一步地，所述第二外延层3的离子浓度大于所述衬底1的离子浓度。此时所述第二外延层3的电阻率比所述衬底1的电阻率低，有利于提高所述双向瞬态电压抑制器的抗静电能力。

在本发明的一些实施例中，如图5所示，所述双向瞬态电压抑制器包括填充于所述沟槽7剩余部分的第一导电类型的第三外延层4。其中可以使用外延、扩散和/或注入的方法形成所述第三外延层4，具体地，所述外延或扩散的方法包括沉积工艺。进一步地，可以使用外延、扩散和/或注入磷元素或砷元素或两者的任意组合的方法形成所述第三外延层4。所述第三外延层4与所述第四外延层5形成PN结，提高了所述双向瞬态电压抑制器的抗静电能力，同时通过多组PN结，所述双向瞬态电压抑制器可以实现对多个电路同时保护的作用，降低了器件的应用成本。

在本发明的一些实施例中，如图7所示，所述双向瞬态电压抑制器包括形成于所述衬底1上表面的第一导电类型的第四外延层5，所述第四外延层5的离子浓度高于所述第三外延层4的离子浓度；形成于所述衬底1下表面的第一导电类型的第五外延层6。所述第四外延层5的离子浓度与所述第五外延层6的离子浓度大致相等。

在本发明的一些实施例中，如图7所示，所述双向瞬态电压抑制器包括形成于所述第四外延层5上表面的第一金属9层，形成于所述第五外延层6下表面的第二金属10层。所述双向瞬态电压抑制器可以通过所述第一金属9层和所述第二金属10层与所要保护的功率器件连接使用。

以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，提出了一种双向瞬态电压抑制器，该双向瞬态电压抑制器通过在衬底上设置多组沟槽，在所述沟槽内填充不同导电类型的外延层，形成多组PN结提高了双向瞬态电压抑制器的抗击穿电压能力，该双向瞬态电压抑制器具有多路双向功能，方便应用过程中对多个电路同时保护，降低了功率器件的应用成本。同时该双向瞬态电压抑制器只需进行1次刻蚀工艺，降低了制作成本。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种双向瞬态电压抑制器的制作方法，其特征在于，包括：

提供第二导电类型的衬底；

刻蚀所述衬底形成沟槽；

在所述沟槽的侧壁形成第二导电类型的第二外延层；

在所述衬底上表面和所述沟槽的剩余部分形成第一导电类型的第三外延层；

在所述第三外延层上表面形成树脂层；

在所述树脂层上表面注入氧离子和氩离子；

湿法刻蚀去掉所述树脂层和所述衬底上表面的所述第三外延层；

在所述衬底上表面形成第一导电类型的第四外延层，所述第四外延层的离子浓度高于所述第三外延层的离子浓度；

在所述衬底下表面形成第一导电类型的第五外延层；

在所述第四外延层上表面形成第一金属层；

在所述第五外延层下表面形成第二金属层。

2.根据权利要求1所述的双向瞬态电压抑制器的制作方法，其特征在于，所述沟槽的数量至少为两个。

3.根据权利要求1所述的双向瞬态电压抑制器的制作方法，其特征在于，在所述沟槽的侧壁形成第二导电类型的第二外延层，具体包括：

在所述衬底上表面和所述沟槽的侧壁和底面形成第二导电类型的第一外延层；

刻蚀去掉所述衬底上表面和所述沟槽底面的第一外延层以形成所述第二外延层。

4.根据权利要求1所述的双向瞬态电压抑制器的制作方法，其特征在于，在所述树脂层上表面注入氧离子和氩离子，具体包括：

在所述树脂层上表面交替注入氧离子和氩离子；

在氮气保护下进行退火，温度为950℃，时间至少为30秒，升温速率大于30℃/s。

5.根据权利要求1所述的双向瞬态电压抑制器的制作方法，其特征在于，所述第四外延层的离子浓度与所述第五外延层的离子浓度大致相等。

6.根据权利要求1所述的双向瞬态电压抑制器的制作方法，其特征在于，所述第二外延层的离子浓度大于所述衬底的离子浓度。

7.一种双向瞬态电压抑制器，其特征在于，包括：

第二导电类型的衬底；

刻蚀所述衬底形成的沟槽；

形成于所述沟槽侧壁的第二导电类型的第二外延层；

填充于所述沟槽剩余部分的第一导电类型的第三外延层；

形成于所述衬底上表面的第一导电类型的第四外延层，所述第四外延层的离子浓度高于所述第三外延层的离子浓度；

形成于所述衬底下表面的第一导电类型的第五外延层；

形成于所述第四外延层上表面的第一金属层；

形成于所述第五外延层下表面的第二金属层。

8.根据权利要求7所述的双向瞬态电压抑制器，其特征在于，所述沟槽的数量至少为两个。

9.根据权利要求7所述的双向瞬态电压抑制器，其特征在于，所述第四外延层的离子浓度与所述第五外延层的离子浓度大致相等。

10.根据权利要求7所述的双向瞬态电压抑制器，其特征在于，所述第二外延层的离子浓度大于所述衬底的离子浓度。