CN104167432B - 射频ldmos器件的边缘隔离结构及制造方法 - Google Patents

射频ldmos器件的边缘隔离结构及制造方法 Download PDF

Info

Publication number
CN104167432B
CN104167432B CN201310187583.9A CN201310187583A CN104167432B CN 104167432 B CN104167432 B CN 104167432B CN 201310187583 A CN201310187583 A CN 201310187583A CN 104167432 B CN104167432 B CN 104167432B
Authority
CN
China
Prior art keywords
metal layer
region
isolation
ldmos device
ring region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310187583.9A
Other languages
English (en)
Other versions
CN104167432A (zh
Inventor
马彪
周正良
遇寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310187583.9A priority Critical patent/CN104167432B/zh
Publication of CN104167432A publication Critical patent/CN104167432A/zh
Application granted granted Critical
Publication of CN104167432B publication Critical patent/CN104167432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种射频LDMOS器件边缘隔离优化结构，在大功率器件中，由于较大的栅宽导致的漏电，在边缘进行隔离时，将源极金属层向漏极金属层与隔离环区交界的区域延伸，利用源极金属层的接地，将漏极金属层与隔离环进行屏蔽，防止漏极金属中较高的电压导致隔离环区反型而产生漏电，方法简单易于实施且效果良好。本发明还公开了所述射频LDMOS器件边缘隔离优化结构的制造方法。

Description

射频LDMOS器件的边缘隔离结构及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是指一种射频LDMOS器件的边缘隔离结构，本发明还涉及所述射频LDMOS器件的边缘隔离结构的制造方法。
背景技术
高频率器件，要求器件本身有比较好的频率特性以满足频率要求，同时也要做大功率，N型大功率射频LDMOS，由多个栅极形成阵列以得到大电流，被广泛用于各种信号发射基站。大的阵列意味栅极总宽度很大，如何做好器件间隔离以保持低漏电是很大的挑战。因此对于漏电有较高的要求。
在现有的射频LDMOS器件中，其结构如图1所示，在P型隔离环下面有一段区域是在第二层金属的下面，第二层金属连接的是漏极，在工作状态下，漏极会连接很大的电压，在P型隔离环的上面也会有高电压，高压电场导致P型隔离环里面的掺杂区反型(图1中圆圈处所示)，或者掺杂浓度变低，导致漏电流增加。由于不太良好的器件隔离，造成较大的漏电，容易造成器件发热，最终导致器件性能降低或者失效。因此，做好器件隔离是一个良好的射频LDMOS器件的重要因素。
发明内容
本发明所要解决的技术问题在于提供一种射频LDMOS器件的边缘隔离结构。
本发明所要解决的另一技术问题在于提供所述射频LDMOS器件的边缘隔离结构的制造方法。
为解决上述问题，本发明所述的一种射频LDMOS器件的边缘隔离结构，是隔离环区环绕包围有源区，在有源区中，多个源区和漏区交替间隔排列，且源区和漏区之间的沟道区上具有多晶硅栅极，源区上覆盖第一金属层并通过接触孔相互连接，漏区上具有第二金属层并通过接触孔相互连接，第二金属层跨过隔离环区，将漏极引出隔离环区之外；
连接源区的第一金属层向第二金属层将漏极引出的引出方向上延伸，并位于隔离环区与第二金属层之间，且相邻的第一金属层连接在一起，将隔离环区与第二金属层隔离。
进一步地，所述的隔离环区为P型高掺杂隔离区，掺杂浓度为1×1014/CM3以上。
进一步地，所述的连接源区的第一金属层接地，在第二金属层和隔离环区的交界区域形成隔离。
为解决上述问题，本发明所述的射频LDMOS器件边缘隔离结构的制造方法，包含如下步骤：
第1步，定义场氧化区域；
第2步，定义隔离环区，在场氧化层内部定义一个隔离环区，包围整个有源区；
第3步，在隔离环区内的有源区分别注入形成源区及漏区，制作多晶硅栅极，形成器件；
第4步，制作第一金属层，并通过接触孔连接源区；第一金属层同时盖住后续第二金属层跨过隔离环区的交界区域，形成第二金属层与隔离环区之间的隔离；
第5步，淀积金属层间介质；
第6步，制作第二金属层，通过接触孔连接漏区，第二金属层将漏区引出隔离环区外。
进一步地，所述第1步中，实现半等平面的场氧化工艺，场氧的厚度为
进一步地，所述第2步中，隔离环区的环宽度为3～5μm，包围整个有源区；隔离环区采用硼离子注入，注入能量为300～500KeV,浓度为2×1014/CM3以上。
进一步地，所述第4步中，第一金属层的厚度为
进一步地，所述第5步中，金属层间介质的厚度为
进一步地，所述第6步中，第二金属层的厚度为3～4μm。
本发明所述的射频LDMOS器件边缘隔离结构及制造方法，将连接源极的第一金属层往外延伸，利用其接地的特点，隔离环区和第二金属层之间形成隔离，避免了连接漏区的第二金属层由于电压过高，引起位于其下方的隔离环区反型而产生漏电的问题，工艺简单易于实施，降低成本。
附图说明
图1是传统的射频LDMOS器件结构示意图；
图2～5是本发明工艺步骤示意图；
图6是隔离优化区域的剖面图；
图7是本发明工艺流程图；
附图标记说明
1是有源区，2是栅极，3是P型隔离环区，4是P型重掺杂区，5是源区，6是接触孔，7是第一金属层，8是第二金属层，9是P型沟槽掺杂，10是漏区。
具体实施方式
本发明所述的射频LDMOS器件边缘隔离结构，如图5、6所示，适用于大功率器件应用领域，由多个栅极2并联形成，其总输出电流大于20安培，总栅极宽度大于30毫米，可达200毫米。有源区1中源区与漏区10是互相间隔交替排列，其间具有多晶硅栅极2，隔离环区3环绕包围有源区1。
源区5上覆盖第一金属层7并通过接触孔6相互连接，漏区10上具有第二金属层8并通过接触孔6相互连接，第二金属层8跨过隔离环区3，将漏极10引出隔离环区3之外。
第一金属层7和第二金属层8之间具有介质层(即图6中第一金属层7和第二金属层8之间的空白区域)，P型隔离环区3和第一金属层7之间具有场氧。
第二金属层8跨过隔离环区3，位于隔离环区3上方，由于第二金属层8连接漏极10，电压较高，高压电场容易引起位于其下方的隔离环区3反型而形成漏电，因此，本发明将连接源区5的第一金属层7往外延伸(即第二金属层7的引出方向)，使第一金属层7延伸的部分位于第二金属层8和隔离环区3之间，将第二金属层8与隔离环区3进行隔离。由于连接源区5的第一金属层7的电性属性为接地，因此第一金属层7延伸部分下方的隔离环区3具有了地线屏蔽的效果，阻止了第二金属层8的高压电场引起的隔离环区3反型，解决了器件漏电的问题。
本发明所述的射频LDMOS器件边缘隔离结构的制造工艺如下：
第1步，定义场氧化层区域，在工艺上实现半等平面的场氧化工艺。厚度在
第2步，定义P型隔离环区域3，如图2所示，在场氧化层内部定义一个宽度在3～5um的隔离环带3，包围整个有源区1，工艺上用高能量300～500KeV，浓度在2×1014/CM3以上注入B离子。
第3步，在隔离环区包围的有源区内分别注入形成源区5及漏区10，制作多晶硅栅极2，形成所述的LDMOS器件，如图3所示。
第4步，定义第一金属层，如图4所示，第一金属层为源极连接层，与衬底通过穿孔一起接地，在金属层定义的时候，让第一金属层走线盖住P型隔离环区将被第二金属层盖住的区域，保护P型隔离环。第一金属层厚度为
第5步，形成厚度为的金属层间介质层。
第6步，定义制作第二金属层，如图5所示，厚度为3～4um。第二金属层通过接触孔连接漏极。即可形成射频LDMOS器件的边缘隔离。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种射频LDMOS器件边缘隔离结构，P型掺杂隔离环区环绕包围有源区；在有源区中，多个源区和漏区交替间隔排列，且源区和漏区之间的沟道区上具有多晶硅栅极，源区上覆盖第一金属层并通过接触孔相互连接，漏区上具有第二金属层并通过接触孔相互连接，第二金属层跨过隔离环区，将漏极引出隔离环区之外，所述的边缘隔离结构，其特征在于：
连接源区的第一金属层向第二金属层将漏极引出的引出方向上延伸，并位于隔离环区与第二金属层之间，且相邻的第一金属层连接在一起，将隔离环区与第二金属层隔离。
2.如权利要求1所述的射频LDMOS器件边缘隔离结构，其特征在于：所述的隔离环区为P型高掺杂隔离区，掺杂浓度为1×1014/CM3以上。
3.如权利要求1所述的射频LDMOS器件边缘隔离结构，其特征在于：所述的连接源区的第一金属层接地，在第二金属层和隔离环区的交界区域形成隔离。
4.如权利要求1所述的射频LDMOS器件边缘隔离结构的制造方法，其特征在于：包含：
第1步，定义场氧化区域；
第2步，定义隔离环区，在场氧化层内部定义一个隔离环区，包围整个有源区；
第3步，在隔离环区内的有源区分别注入形成源区及漏区，制作多晶硅栅极，形成器件；
第4步，制作第一金属层，并通过接触孔连接源区；第一金属层同时盖住后续第二金属层跨过隔离环区的交界区域，形成第二金属层与隔离环区之间的隔离；
第5步，淀积金属层间介质；
第6步，制作第二金属层，通过接触孔连接漏区，第二金属层将漏区引出隔离环区外。
5.如权利要求4所述的射频LDMOS器件边缘隔离结构的制造方法，其特征在于：所述第1步中，实现半等平面的场氧化工艺，场氧的厚度为
6.如权利要求4所述的射频LDMOS器件边缘隔离结构的制造方法，其特征在于：所述第2步中，隔离环区的环宽度为3～5μm，包围整个有源区；隔离环区采用硼离子注入，注入能量为300～500KeV,浓度为2×1014/CM3以上。
7.如权利要求4所述的射频LDMOS器件边缘隔离结构的制造方法，其特征在于：所述第4步中，第一金属层的厚度为
8.如权利要求4所述的射频LDMOS器件边缘隔离结构的制造方法，其特征在于：所述第5步中，金属层间介质的厚度为
9.如权利要求4所述的射频LDMOS器件边缘隔离结构的制造方法，其特征在于：所述第6步中，第二金属层的厚度为3～4μm。
CN201310187583.9A 2013-05-20 2013-05-20 射频ldmos器件的边缘隔离结构及制造方法 Active CN104167432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310187583.9A CN104167432B (zh) 2013-05-20 2013-05-20 射频ldmos器件的边缘隔离结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310187583.9A CN104167432B (zh) 2013-05-20 2013-05-20 射频ldmos器件的边缘隔离结构及制造方法

Publications (2)

Publication Number Publication Date
CN104167432A CN104167432A (zh) 2014-11-26
CN104167432B true CN104167432B (zh) 2017-02-08

Family

ID=51911178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310187583.9A Active CN104167432B (zh) 2013-05-20 2013-05-20 射频ldmos器件的边缘隔离结构及制造方法

Country Status (1)

Country Link
CN (1) CN104167432B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349733B (zh) * 2020-09-09 2022-09-06 湖北长江新型显示产业创新中心有限公司 阵列基板、阵列基板的制造方法及显示装置
CN113141192B (zh) * 2021-04-27 2024-01-02 芯朴科技(上海)有限公司 射频芯片结构和增加射频芯片隔离度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683416A (zh) * 2012-05-17 2012-09-19 中国科学院微电子研究所 Soi mos晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0922302A2 (en) * 1997-05-23 1999-06-16 Koninklijke Philips Electronics N.V. Lateral mos transistor device
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683416A (zh) * 2012-05-17 2012-09-19 中国科学院微电子研究所 Soi mos晶体管

Also Published As

Publication number Publication date
CN104167432A (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
CN101777556B (zh) 一种沟槽型大功率mos器件及其制造方法
CN102832234B (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
US8575691B2 (en) Lateral-diffusion metal-oxide semiconductor device
CN103035721B (zh) 超级结器件及其制造方法
CN105070759A (zh) Nldmos器件及其制造方法
CN103733344A (zh) 半导体装置
CN104716177A (zh) 一种改善漏电的射频ldmos器件及其制造方法
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
CN104659091A (zh) Ldmos器件及制造方法
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN104167432B (zh) 射频ldmos器件的边缘隔离结构及制造方法
CN112447822A (zh) 一种半导体功率器件
CN106024892A (zh) 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法
CN103943612B (zh) 静电放电保护装置
CN103151380A (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN105514040A (zh) 集成jfet的ldmos器件及工艺方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN104362091A (zh) 双沟槽场效应管的制造方法
CN210379056U (zh) 具有屏蔽栅的sj mos器件终端结构
CN104576731A (zh) 一种射频ldmos器件及其制造方法
CN209626228U (zh) 一种削减光罩层数的半导体功率器件
CN102983161A (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN202307903U (zh) 一种无外延层的rf-ldmos器件结构
CN105185832A (zh) 超高压隔离结构
CN110676312A (zh) 具有阶梯型氧化层的屏蔽栅mos器件终端结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant