CN112349733B - 阵列基板、阵列基板的制造方法及显示装置 - Google Patents

阵列基板、阵列基板的制造方法及显示装置 Download PDF

Info

Publication number
CN112349733B
CN112349733B CN202010943446.3A CN202010943446A CN112349733B CN 112349733 B CN112349733 B CN 112349733B CN 202010943446 A CN202010943446 A CN 202010943446A CN 112349733 B CN112349733 B CN 112349733B
Authority
CN
China
Prior art keywords
region
area
source
drain
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010943446.3A
Other languages
English (en)
Other versions
CN112349733A (zh
Inventor
曹中欢
余丰
王亚男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Original Assignee
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Changjiang New Display Industry Innovation Center Co Ltd filed Critical Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority to CN202010943446.3A priority Critical patent/CN112349733B/zh
Publication of CN112349733A publication Critical patent/CN112349733A/zh
Application granted granted Critical
Publication of CN112349733B publication Critical patent/CN112349733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种阵列基板、阵列基板的制造方法及显示装置，阵列基板包括衬底基板和位于衬底基板一侧的多个薄膜晶体管；薄膜晶体管包括：有源结构，设置于衬底基板的一侧，有源结构包括第一区域和第二区域，第一区域的电阻率小于第二区域的电阻率，第一区域包括源区和漏区，第二区域包括沟道区和辅助区，沟道区位于源区和漏区之间，辅助区围绕至少部分源区和/或漏区；源漏电极，包括源极和漏极，源极连接于源区，漏极连接于漏区；第一绝缘层，设置于有源结构的一侧；栅极，设置于第一绝缘层背离有源结构的一侧，栅极在衬底基板上的正投影覆盖至少部分沟道区在衬底基板上的正投影。本发明实施例能够降低薄膜晶体管的截止电流。

Description

阵列基板、阵列基板的制造方法及显示装置
技术领域
本发明涉及半导体设备技术领域，尤其涉及一种阵列基板、阵列基板的制造方法及显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode；OLED)是主动发光器件。与传统的液晶显示(Liquid Crystal Display；LCD)显示方式相比，OLED显示技术无需背光灯，具有自发光的特性。OLED采用较薄的有机材料膜层和玻璃基板，当有电流通过时，有机材料就会发光。因此OLED显示面板能够显著节省电能，可以做得更轻更薄，比LCD显示面板耐受更宽范围的温度变化，而且可视角度更大。OLED显示面板有望成为继LCD之后的下一代平板显示技术，是目前平板显示技术中受到关注最多的技术之一。
在OLED显示屏中，由于刷新频率较高，对驱动半导体元件的的截止电流要求较高。但是目前的半导体元件中，由于源漏电极之间存在微短路，导致截止电流无法达到理想值。
因此，亟需一种新的阵列基板、阵列基板的制造方法及显示装置。
发明内容
本发明实施例提供一种阵列基板、阵列基板的制造方法及显示装置，旨在降低薄膜晶体管的截止电流。
本发明第一方面的实施例提供了一种阵列基板，阵列基板包括衬底基板和设置于衬底基板一侧的多个薄膜晶体管；薄膜晶体管包括：有源结构，设置于衬底基板的一侧，有源结构包括第一区域和第二区域，第一区域的电阻率小于第二区域的电阻率，第一区域包括源区和漏区，第二区域包括沟道区和辅助区，在平行于衬底基板所在平面的方向上，沟道区位于源区和漏区之间，辅助区围绕至少部分源区和/或漏区；源漏电极，包括源极和漏极，源极连接于源区，漏极连接于漏区；第一绝缘层，设置于有源结构的一侧；栅极，设置于第一绝缘层背离有源结构的一侧，栅极在衬底基板上的正投影覆盖至少部分沟道区在衬底基板上的正投影。
本发明第二方面的实施例提供了一种阵列基板的制造方法，包括：
在衬底基板上形成有源层；
对有源层进行刻蚀处理形成多个有源结构，有源结构包括第一区域和第二区域，第一区域的电阻率小于第二区域的电阻率，第一区域包括源区和漏区，第二区域包括沟道区和辅助区，在平行于衬底基板所在平面的方向上，沟道区位于源区和漏区之间，辅助区围绕至少部分源区和/或漏区；
在有源层背离衬底基板的一侧形成第一绝缘层；
在第一绝缘层背离有源层的一侧形成栅极，栅极在衬底基板上的至少部分正投影覆盖沟道区在衬底基板上的正投影；
对有源结构的第一区域进行导电化处理；
在栅极背离第一绝缘层的一侧形成第二绝缘层；
对第一绝缘层和第二绝缘层进行图案化处理，以使源区和漏区由第一绝缘层和第二绝缘层露出；
在第二绝缘层背离第一绝缘层的一侧形成源漏电极，源漏电极包括源极和漏极，源极连接于源区，漏极连接于漏区。
本发明第三方面的实施例提供了一种显示装置，包括上述任一第一方面实施例的阵列基板。
在本发明实施例的阵列基板中，阵列基板包括衬底基板和设置于衬底基板的薄膜晶体管。薄膜晶体管包括有源结构、源漏电极、第一绝缘层和栅极。有源结构中，第一区域的电阻率小于第二区域的电阻率，即向薄膜晶体管通电时，第一区域的电流大于第二区域的电流。第一区域包括源区和漏区，源区和漏区分别连接源极和漏极，第一区域的电流较大能够保证有源结构和源漏电极之间的过流量较大。栅极覆盖至少部分沟道区，当栅极通电时能够改变沟道区的导电性能，使得源漏区相互连通。第一绝缘层保证栅极与有源结构之前相互绝缘。第二区域包括沟道区和辅助区，辅助区围绕至少部分源区和/或漏区设置，能够提高源区和漏区之间的电阻率，减小源区和漏区之间的电流，避免源区和漏区之间形成微短路而使得薄膜晶体管的截止电流无法降低到理想值。因此本发明实施例的阵列基板能够降低薄膜晶体管的截止电流。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征。
图1是现有技术中一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板的平面结构示意图；
图3是图2中A-A处的剖视图；
图4是本发明实施例提供的一种阵列基板中有源结构的结构示意图；
图5是本发明另一实施例提供的一种阵列基板中有源结构的结构示意图；
图6是本发明又一实施例提供的一种阵列基板中有源结构的结构示意图；
图7是图2中I处的局部放大结构示意图；
图8是本发明再一实施例提供的一种阵列基板的结构示意图；
图9是图8中B-B处的剖视图；
图10是本发明实施例提供的一种阵列基板的制造方法流程图；
图11是本发明另一实施例提供的一种阵列基板的制造方法流程图；
图12是本发明又一实施例提供的一种阵列基板的制造方法流程图；
图13至图23是本发明实施例提供的一种阵列基板的制造过程图；
图24是本发明再一实施例提供的一种阵列基板的制造方法流程图；
图25是本发明再一实施例提供的一种阵列基板的制造方法中某一步骤的制造过程图；
图26至图40是本发明再一实施例提供的一种阵列基板的制造过程图。
附图标记说明：
100、衬底基板；
200、薄膜晶体管；
210、有源结构；201、第一连接区；202、第二连接区；211、源区；212、漏区；213、沟道区；214、辅助区；214a、辅助单元；
220、源漏电极；221、源极；222、漏极；
230、第一绝缘层；231、第一开口；
240、栅极；
250、第二绝缘层；
260、遮挡部；261、收窄部；
270、金属掩膜层；271、第二开口；272、掩模部；273、栅极部；274、连接部。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本发明造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
在本发明的描述中，需要说明的是，除非另有说明，“多个”的含义是两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
下述描述中出现的方位词均为图中示出的方向，并不是对本发明的实施例的具体结构进行限定。在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本发明中的具体含义。
OLED显示面板采用较薄的有机材料膜层和玻璃基板，当有电流通过时，有机材料就会发光。为了进一步减少OLED显示面板的功耗，OLED显示面板的刷新频率需要降低到最够小，例如OLED显示面板的刷新频率需要低至1Hz。OLED显示面板的驱动电路通常包括薄膜晶体管和电容。OLED显示面板的刷新频率低至1Hz要求像素驱动电路中的电容在1s之内电压不会有较大的下降，需要连接电容的薄膜晶体管的关态电流低至1E-16A以下。为了达到这一要求，现有技术中通常在薄膜晶体管通常采用In-Ga-Zn-O系氧化物半导体膜(IGZO)。
如图1所示，OLED显示面板的阵列基板包括衬底基板100’和薄膜晶体管，薄膜晶体管包括有源结构210’、栅极240’及源漏电极220’。有源结构210’包括源区211’和漏区212’。
IGZO薄膜晶体管制作过程中首先在衬底基板100’上形成IGZO层。然后利用光刻以及干刻或者湿刻的方法对IGZO层进行图案化处理，以形成源区211’和漏区212’。并对源区211’和漏区212’进行导电化处理，以降低源区211’和漏区212’的电阻率。但是在对IGZO层进行刻蚀时，IGZO层容易产生氧空缺，从而导电化。导致刻蚀完成后在有源结构210’的边缘侧壁上形成一圈导电化层215’，这层导电化层215’从源区211’连接到漏区212’，从而形成微短路，这种微短路使得截止电流无法达到理想的1E-16以下。
为了解决上述技术问题，提出本发明。为了更好地理解本发明，下面结合图2至图40对本发明实施例的阵列基板、阵列基板的制造方法及显示装置进行详细描述。
请一并参阅图2和图3，图2为本发明第一方面实施例提供的一种阵列基板的平面结构示意图，图3为图2中A-A处的剖视图。为了更好的展示阵列基板内各层结构之间的位置关系，图2中略去了部分层结构。
根据本发明实施例提供的阵列基板，阵列基板包括衬底基板100和设置于衬底基板100一侧的多个薄膜晶体管200；薄膜晶体管200包括：有源结构210，设置于衬底基板100的一侧，有源结构210包括第一区域和第二区域，第一区域的电阻率小于第二区域的电阻率，第一区域包括源区211和漏区212，第二区域包括沟道区213和辅助区214，在平行于衬底基板100所在平面的方向上，沟道区213位于源区211和漏区212之间，辅助区214围绕至少部分源区211和/或漏区212；源漏电极220，包括源极221和漏极222，源极221连接于源区211，漏极222连接于漏区212；第一绝缘层230，设置于有源结构210的一侧；栅极240，设置于第一绝缘层230背离有源结构210的一侧，栅极240在衬底基板100上的正投影覆盖至少部分沟道区213在衬底基板100上的正投影。
有源结构210的材料例如包括金属氧化物。可选的，有源结构210包括IGZO系氧化物半导体膜。
辅助区214围绕至少部分源区211和/或漏区212是指，辅助区214围绕至少部分源区211的外周侧，和/或，辅助区214围绕至少部分漏区212的外周侧。即源区211的至少部分外周侧对应设置有辅助区214，和/或，漏区212的至少部分外周侧对应设置有辅助区214。
在本发明实施例的阵列基板中，阵列基板包括衬底基板100和设置于衬底基板100的薄膜晶体管200。薄膜晶体管200包括有源结构210、源漏电极220、第一绝缘层230和栅极240。有源结构210中，第一区域的电阻率小于第二区域的电阻率，即向薄膜晶体管200通电时，第一区域的电流大于第二区域的电流。第一区域包括源区211和漏区212，源区211和漏区212分别连接源极221和漏极222，第一区域的电流较大能够保证有源结构210和源漏电极220之间的过流量较大。栅极240覆盖至少部分沟道区213，当栅极240通电时能够改变沟道区213的导电性能，使得源漏区212相互连通。第一绝缘层230保证栅极240与有源结构210之前相互绝缘。第二区域包括沟道区213和辅助区214，辅助区214围绕至少部分源区211和/或漏区212设置，能够提高源区211和漏区212之间的电阻率，减小源区211和漏区212之间的电流，避免源区211和漏区212之间形成微短路而使得薄膜晶体管200的截止电流无法降低到理想值。因此本发明实施例的阵列基板能够降低薄膜晶体管200的截止电流。
第一区域和第二区域的制造方法有多种，在一些可选的实施例中，例如在衬底基板100上设置半导体层，半导体层本身的电阻率较高。对半导体层进行图案化处理形成有源结构210，对第一区域进行导电化处理，使得第一区域的电阻率小于第二区域的电阻率。因此，第二区域未经导电化处理，而使得第二区域的电阻率较高。即对半导体层进行导电化处理形成源区211和漏区212，半导体层上未被导电化处理的区域形成辅助区214和沟道区213。
请一并参阅图4，图4中示出了阵列基板的部分层结构示意图。为了更好的展示阵列基板内的层结构，图4中略去了有源结构210背离衬底基板100一侧设置的第一绝缘层230、栅极240和源漏电极220。
如图4所示，辅助层包括多个辅助单元214a，多个辅助单元214a环绕源区211和漏区212设置。在另一些实施例中，多个辅助单元214a还可以环绕源区211设置，或者多个辅助单元214a环绕漏区212设置。
在另一些可选的实施例中，请一并参阅图5，图5示出另一实施例中有源结构210的结构示意图。图5中略去了有源结构210背离衬底基板100一侧设置的第一绝缘层230、栅极240和源漏电极220。
如图5所示，辅助区214呈U型，且辅助区214的U型两端连接于沟道区213，辅助区214和沟道区213环绕围合于源区211和漏区212中至少一者的外周。
在这些可选的实施例中，辅助区214呈U型，辅助区214和沟道区213相互连接并围合于源区211和漏区212中至少一者的外周。使得源区211和漏区212中至少一者的外周侧均被电阻率较高的第二区域围绕，能够进一步提高源区211和漏区212之间的电阻率，减小源区211和漏区212之间的电流。
请一并参阅图6，图6示出又一实施例中有源结构210的结构示意图。图6中略去了有源结构210背离衬底基板100一侧设置的第一绝缘层230、栅极240和源漏电极220。
如图6所示，辅助区214为两个，两个辅助区214均呈U型，且两个辅助区214的U型开口相对设置，两个U型辅助区214连接于沟道区213的两侧，以使辅助区214和沟道区213环绕围合于源区211和漏区212两者的外周。即源区211和漏区212的外周侧均被电阻率较高的第二区域围绕，能够进一步提高源区211和漏区212之间的电阻率，减小源区211和漏区212之间的电流。
在一些实施例中，源区211和漏区212的外周侧均设置有辅助区214。例如源区211和漏区212的外周侧均设置有多个辅助单元214a。或者如上所述，两个U型辅助区214连接于沟道区213的两侧，以使辅助区214和沟道区213环绕围合于源区211和漏区212两者的外周。能够进一步提高源区211和漏区212之间的电阻率，减小源区211和漏区212之间的电流。
请继续参阅图6，在一些实施例中，第一区域包括分别设置于源区211和漏区212的第一连接区201，源区211和漏区212分别通过第一连接区201与源极221和漏极222相互连接。即源区211上设置有用于与源极221相互连接的第一连接区201，漏区212上也设置有用于与漏极222相互连接的第一连接区201。
辅助区214在阵列基板上形成第一正投影，第一连接区201在阵列基板上形成第二正投影，第一正投影的外边缘至第二正投影的外边缘的最小距离D1大于或等于0.5μm。
在这些可选的实施例中，第一正投影的外边缘至第二正投影的外边缘的最小距离D1大于或等于0.5μm，即辅助区214的外边缘距离第一连接区201的边缘的距离较大，辅助区214的尺寸较大，能够保证源区211和漏区212之间的电阻率较大，减小源区211和漏区212之间的电流。
请继续参阅图6，在一些实施例中，第一区域还包括第二连接区202，第二连接区202位于第一连接区201与沟道区213之间。即源区211设置有第二连接区202，源区211的第二连接区202连接于源区211的第一连接区201和沟道区213之间；漏区212设置有第二连接区202，漏区212的第二连接区202连接于漏区212的第一连接区201和沟道区213之间。图6中以虚线示出第一连接区201和第二连接区202的分界线，虚线并不构成对本发明实施例的结构上的限定。
在第一连接区201至沟道区213的方向上，第二连接区202的延伸宽度逐渐增大。即源区211的第二连接区202在源区211的第一连接区201至沟道区213的方向上延伸宽度逐渐增大，漏区212的第二连接区202在漏区212的第一连接区201至沟道区213的方向上延伸宽度逐渐增大。
可选的，有源结构210中，源区211和漏区212沿第一方向(图2中的Y方向)间隔分布，沟道区213位于源区211和漏区212之间。第二连接区202具有沿第二方向(图2中的X方向)上的预设宽度，第二连接区202的延伸宽度是指第二连接区202在第二方向上的预设宽度。
在这些可选的实施例中，第二连接区202的延伸宽度逐渐增大，使得第二连接区202的延伸宽度逐渐接近沟道区213的延伸宽度，令沟道区213和源区211及漏区212的宽长比逐渐接近预设值。且当沟道区213导电时，能够增大沟道区213和源区211及漏区212的过流量。
请一并参阅图7，图7为图2中I处的局部放大结构示意图。
在一些实施例中，第二连接区202在阵列基板上形成第三正投影，第一正投影的外边缘至第三正投影的外边缘的最小距离D2为0.3μm～0.5μm。即第二连接区202外围的辅助区214的延伸宽度为0.3μm～0.5μm。
请一并参阅图8和图9，图8示出另一实施例中阵列基板的平面结构示意图，图9示出图8中B-B处的剖视图。为了更清晰地展示阵列基板内部层结构，图8中略去了栅极240背离衬底基板100一侧的层结构。
在一些实施例中，第一绝缘层230设置于有源结构210背离基板的一侧，栅极240和源漏电极220之间还设置有第二绝缘层250；薄膜晶体管200还包括遮挡部260，遮挡部260和栅极240同层设置，遮挡部260在衬底基板100上的正投影覆盖至少部分辅助区214在衬底基板100上的正投影。
在这些可选的实施例中，薄膜晶体管200还包括遮挡部260，遮挡部260在衬底基板100上的正投影覆盖至少部分辅助区214在衬底基板100上的正投影，即遮挡部260覆盖至少部分辅助区214。在薄膜晶体管200的使用过程中，当显示面板发光，光照射到薄膜晶体管200时，由于遮挡部260的遮挡作用，能够减少照射至辅助区214的光。因而能够减少辅助区214内的光生载流子量，保证辅助区214具有的电阻率较大，进而能够保证源区211和漏区212之间的电阻率较大，减小源区211和漏区212之间的电流。
此外，栅极240通常由金属层图案化形成，金属具有挡光作用。遮挡部260和栅极240同层设置，使得遮挡部260能够选择和栅极240相同的材料同步成型，简化阵列基板的成型工艺，提高阵列基板的成型效率。
在一些可选的实施例中，遮挡部260呈U形并具有开口，遮挡部260的开口朝向栅极240设置，遮挡部260在衬底基板100上的正投影和第一区域在衬底基板100上的正投影交错设置。
在这些可选的实施例中，遮挡部260呈U形，使得源区211和/或漏区212能够对应位于遮挡部260U形空间内而不被遮挡部260遮挡。遮挡部260在衬底基板100上的正投影和第一区域在衬底基板100上的正投影交错设置，即第一区域不被遮挡部260遮挡，源区211和漏区212不被遮挡部260遮挡。在薄膜晶体管200的使用过程中，当显示面板发光，光照射到薄膜晶体管200时，由于遮挡部260不会遮挡源区211和漏区212，能够保证足够的光照射至源区211和漏区212。因而能够保证源区211和漏区212内具有足够的光生载流子量，进一步减小源区211和漏区212的电阻率，保证源区211和源极221电连接的稳定性，漏区212和漏极222电连接的稳定性。
可选的，遮挡部260的两端连接于栅极240。使得在阵列基板的成型过程中，可以通过遮挡部260和栅极240作为掩膜板而形成辅助区214。例如，在对有源结构210进行导电化处理时，由于遮挡部260和栅极240的存在，遮挡部260和栅极240的遮挡作用能够使得辅助区214不被导电化。
在一些实施例中，遮挡部260和栅极240相互绝缘设置，遮挡部260朝向栅极240的两端设置有收窄部261，在遮挡部260至栅极240的方向上，收窄部261的延伸宽度逐渐减小。
在这些可选的实施例中，遮挡部260上设置有收窄部261，且收窄部261的延伸宽度逐渐减小。在阵列基板的成型过程中，例如在对第一区域进行导电化处理的过程中，由于遮挡部260的遮挡作用，使得被遮挡部260遮挡的部分不会被导电化处理形成辅助区214。而遮挡部260上的收窄部261令第二连接区202的延伸宽度逐渐增大。
请一并参阅图10，图10为本发明第二方面的实施例提供的一种阵列基板的制造方法，根据本发明实施例提供的阵列基板的制造方法，方法包括：
步骤S101：在衬底基板100上形成有源层。
有源层的材料例如包括金属氧化物。有源层例如为IGZO系氧化物半导体膜。
步骤S102：对有源层进行刻蚀处理形成多个有源结构210，有源结构210包括第一区域和第二区域。
第一区域包括源区211和漏区212，第二区域包括沟道区213和辅助区214，在平行于衬底基板100所在平面的方向上，沟道区213位于源区211和漏区212之间，辅助区214围绕至少部分源区211和/或漏区212。
步骤S103：在有源层背离衬底基板100的一侧形成第一绝缘层230。
步骤S104：在第一绝缘层230背离有源层的一侧形成栅极240，栅极240在衬底基板100上的至少部分正投影覆盖沟道区213在衬底基板100上的正投影。
步骤S105：对有源结构210的第一区域进行导电化处理。
步骤S106：在栅极240背离第一绝缘层230的一侧形成第二绝缘层250。
步骤S107：对第一绝缘层230和第二绝缘层250进行图案化处理，以使源区211和漏区212由第一绝缘层230和第二绝缘层250露出。
步骤S108：在第二绝缘层250背离第一绝缘层230的一侧形成源漏电极220，源漏电极220包括源极221和漏极222，源极221连接于源区211，漏极222连接于漏区212。
在本发明实施例的阵列基板的方法中，步骤S102中形成的第二区域包括沟道区213和辅助区214，辅助区214围绕至少部分源区211和/或漏区212设置。步骤S105中对第一区域进行导电化处理，使得第一区域的电阻率较低。第二区域没有导电化处理，第二区域的电阻率较高。第二区域的辅助区214环绕至少部分源区211和/或漏区212设置，能够提高源区211和漏区212之间的电阻率，减小源区211和漏区212之间的电流，避免源区211和漏区212之间形成微短路而使得薄膜晶体管200的截止电流无法降低到理想值。因此本发明实施例的阵列基板能够降低薄膜晶体管200的截止电流。
阵列基板制造方法中步骤的顺序的设置方式有多种，例如步骤S105可以在步骤S104之前也行，步骤S105也可以在步骤S104之后进行。
在步骤S105中，对有源结构210的第一区域进行导电化处理而不影响第二区域的方式有多种。
例如，在一些实施例中，利用第一绝缘层230、或者第一绝缘层230及第二绝缘层250作为掩膜板，使得第一绝缘层230、或者第一绝缘层230及第二绝缘层250遮挡第二区域，第一区域由第一绝缘层230、或者第一绝缘层230及第二绝缘层250露出，使得在对第一区域进行导电化处理时不会影响第二区域的电阻率。
请一并参阅图11，图11为本发明第二方面实施例提供的另一种阵列基板的制造方法流程图。
在这些实施例中，步骤S103进一步还包括，对第一绝缘层230进行图案化处理形成第一开口231。使得第一区域由第一绝缘层230的第一开口231露出，第二区域被第一绝缘层230覆盖。
步骤S105可以在步骤S104之前进行。步骤S105包括：对由第一开口231露出的第一区域进行导电化处理。例如可以利用等离子轰击的方法对由第一开口231露出的第一区域进行导电化处理。在另一些实施例中，步骤S105还可以在步骤104之后进行。
请一并参阅图12，图12为本发明第二方面实施例提供的又一种阵列基板的制造方法流程图。
在一些可选的实施例中，利用第一绝缘层230和第二绝缘层250作为掩模板。在这些可选的实施例中，步骤S105在步骤S107之后进行。在步骤S105例如可以利用等离子轰击的方法对第一区域进行导电化处理。
在这些可选的实施例中，利用第一绝缘层230、或者第一绝缘层230和第二绝缘层250作为掩模板，无需另外设置掩膜板，能够简化阵列基板的成型工艺并节省能源。
下面以图11所示的流程图为例，一并参阅图13至图23举例说明本发明实施例提供的一种阵列基板的制造方法。
步骤一：请一并参阅图13和图14，图14为图13中C-C处的剖视图。在衬底基板100上形成有源层，对有源层进行刻蚀处理形成有源结构210。有源结构210包括第一区域和第二区域。第一区域包括源区211和漏区212，第二区域包括沟道区213和辅助区214，在平行于衬底基板100所在平面的方向上，沟道区213位于源区211和漏区212之间，辅助区214围绕源区211和漏区212设置。在图13中以虚线示出源区211和漏区212的区域。该步骤中，还未对第一区域进行导电化处理，第一区域的电阻率和第二区域的电阻率接近或相等。
步骤二：请一并参阅图15和图16，图16为图15中D-D处的剖视图。在有源结构210背离衬底基板100的一侧形成第一绝缘层230，对第一绝缘层230进行图案化处理形成第一开口231，源区211和漏区212由第一开口231处露出。
步骤三：请一并参阅图17，选用等离子轰击的方法对源区211和漏区212进行导电化处理。由于第一绝缘层230的遮挡作用，第二区域不会被导电化。使得第一区域的电阻率小于第二区域的电阻率。辅助区214能够增大源区211和漏区212之间的电阻率。
步骤四：请一并参阅图18和图19，图19为图18中E-E处的剖视图。在第一绝缘层230背离有源结构210的一侧形成栅极240，栅极240在衬底基板100上的至少部分正投影覆盖沟道区213在衬底基板100上的正投影。
步骤五：请一并参阅图20和图21。图21为图20中F-F处的剖视图。在栅极240背离第一绝缘层230的一侧形成第二绝缘层250。对第二绝缘层250进行图案化处理，以使源区211和漏区212由第一绝缘层230和第二绝缘层250露出。
在形成第二绝缘层250的过程中，至少部分绝缘层材料会沉积在第一开口231内。如果将沉积于第一开口231内的绝缘层材料认为是第一绝缘层230的一部分。则需要对第一绝缘层230和第二绝缘层250进行图案化处理，以使源区211和漏区212由第一绝缘层230和第二绝缘层250露出。
步骤六：请一并参阅图22和图23，图23为图22中G-G处的剖视图。在第二绝缘层250背离第一绝缘层230的一侧形成源漏电极220，源漏电极220包括源极221和漏极222，源极221连接于源区211，漏极222连接于漏区212。
在另一些实施例中，步骤三还可以在步骤四和步骤五之间进行。或者步骤三可以在步骤五之后并在步骤六之前进行。只要在形成源极221和漏极222之前，能够对对源区211和漏区212进行导电化处理，使得源区211和漏区212的电阻率较低即可。
在另一些可选的实施例中，在形成栅极240时，可以对栅极240所在的金属层进行图案化处理形成掩膜板，使得栅极240所在的金属层遮挡第二区域，第一区域由栅极240所在的金属层露出，使得在对第一区域进行导电化处理时不会影响第二区域的电阻率。
请一并参阅图24，图24示再一种实施例提供的一种阵列基板的制造方法流程图。
根据本发明实施例提供的制造方法，步骤S105之前还包括：步骤S105’：在第一绝缘层230背离有源结构210的一侧形成金属掩模层270，金属掩模层270包括第二开口271，令第一区域由第二开口271露出，第二区域被金属掩模层270覆盖。
在步骤S105中，采用等离子注入的方法对由第二开口271露出的第一区域进行导电化处理。等离子能够直接穿过第一绝缘层230并注入源区211和漏区212内。
步骤S104在步骤S105之后进行，且在步骤S104中：对金属掩模层270进行图案化处理以形成栅极240。
在这些实施例中，利用栅极240所在的金属层形成金属掩模层270，金属掩模层270上形成有第二开口271，第一区域由第二开口271露出，第二区域被金属掩膜层覆盖。在步骤S105中对第一区域进行导电化处理时，不会影响第二区域，保证第二区域具有足够大的电阻率。利用栅极240所在的金属层形成金属掩模层270，能够简化阵列基板的成型工艺。无需另外设置掩膜板还能够减少能源的浪费。
请一并参阅图25，图25示出阵列基板制造过程中某一步骤的结构示意图。
在一些实施例中，在步骤S105’中，在第一绝缘层230背离有源结构210的一侧形成金属层，对金属层进行图案化处理形成金属掩模层270。金属掩膜层包括掩模部272及栅极部273，掩模部272呈U形，且掩模部272与栅极部273相互连接围合形成第二开口271。
掩模部272的形状例如和辅助区214对应，栅极部273的形状例如和沟道区213对应。即掩模部272在衬底基板100的正投影覆盖辅助区214在衬底基板100的正投影。栅极部273在衬底基板100的正投影覆盖沟道区213在衬底基板100的正投影。
在步骤S104中对金属掩模层270进行图案化处理形成栅极240的步骤中，例如可以对金属掩模层270进行刻蚀处理，将掩模部272直接刻蚀掉，使得栅极部273形成栅极240。
在另一些可选的实施例中，对金属层进行刻蚀处理，使得掩模部272与栅极部273之间断开，掩模部272被刻蚀成为遮挡部260，栅极部273被刻蚀成为栅极240。
当需要刻蚀形成遮挡部260时，掩模部272的两端设置有连接部274，掩模部272通过连接部274与栅极部273相互连接。在掩模部272至栅极部273的方向上，连接部274的延伸宽度逐渐减小。连接部274的尺寸较小，在刻蚀过程中，连接部274易发生断裂，使得掩模部272和栅极部273之间断开。连接部274的延伸宽度例如为0.3μm～0.5μm。连接部274的尺寸较小，便于在刻蚀过程中将连接部274刻断。刻蚀完成后，连接部274被刻蚀形成收窄部261。
以图24的流程图为例，请一并结合图26至图40，举例说明本发明实施例提供的一种阵列基板的制造方法。
步骤一：请一并参阅图26和图27，图27为图26中H-H处的剖视图。在衬底基板100上形成有源层，对有源层进行刻蚀处理形成有源结构210。有源结构210包括第一区域和第二区域。第一区域包括源区211和漏区212，第二区域包括沟道区213和辅助区214，在平行于衬底基板100所在平面的方向上，沟道区213位于源区211和漏区212之间，辅助区214围绕源区211和漏区212设置。在图27中以虚线示出源区211和漏区212的区域。该步骤中，还未对第一区域进行导电化处理，第一区域的电阻率和第二区域的电阻率接近或相等。
步骤二：请一并参阅图28和图29，图29为图28中I-I处的剖视图。在有源结构210背离衬底基板100的一侧形成第一绝缘层230。
步骤三：请一并参阅图30和图31，图31为图30中G-G处的剖视图。在第一绝缘层230背离有源结构210的一侧形成金属掩模层270，金属掩模层270包括第二开口271，令第一区域由第二开口271露出，第二区域被金属掩模层270覆盖。金属掩膜层包括掩模部272及栅极部273，掩模部272呈U形，且掩模部272与栅极部273相互连接围合形成第二开口271。
步骤四：请一并参阅图32，选用等离子注入的方法对由第二开口271露出的源区211和漏区212进行导电化处理。由于掩模部272与栅极部273的遮挡作用，第二区域不会被导电化。使得第一区域的电阻率小于第二区域的电阻率。辅助区214能够增大源区211和漏区212之间的电阻率。
步骤五：请一并参阅图33和图34，图34为图33中K-K处的剖视图。对金属掩模层270进行图案化处理，刻蚀掉掩模部272以形成栅极240，栅极240在衬底基板100上的至少部分正投影覆盖沟道区213在衬底基板100上的正投影。
请一并参阅图35和图36，图36为图35中L-L处的剖视图。对金属掩模层270进行图案化处理，使得掩模部272与栅极部273断开，掩模部272形成遮挡部260，连接部273形成收窄部261，栅极部273形成栅极240，栅极240在衬底基板100上的至少部分正投影覆盖沟道区213在衬底基板100上的正投影。
步骤六：请一并参阅图37和图38。图38为图37中M-M处的剖视图。在栅极240背离第一绝缘层230的一侧形成第二绝缘层250。对第二绝缘层250进行图案化处理，以使源区211和漏区212由第一绝缘层230和第二绝缘层250露出。
在形成第二绝缘层250的过程中，至少部分绝缘层材料会沉积在第一开口231内。如果将沉积于第一开口231内的绝缘层材料认为是第一绝缘层230的一部分。则需要对第一绝缘层230和第二绝缘层250进行图案化处理，以使源区211和漏区212由第一绝缘层230和第二绝缘层250露出。
步骤七：请一并参阅图39和图40，图40为图39中N-N处的剖视图。在第二绝缘层250背离第一绝缘层230的一侧形成源漏电极220，源漏电极220包括源极221和漏极222，源极221连接于源区211，漏极222连接于漏区212。
本发明第三方面的实施例还提供一种显示装置，包括上述任一第一方面的显示面板。因为本发明实施例的显示装置包括上述的显示面板，因此本发明实施例的显示装置包括上述显示面板的有益效果，在此不再赘述。
本发明实施例中的显示装置包括但不限于手机、个人数字助理(PersonalDigital Assistant，简称：PDA)、平板电脑、显示器、电子书、电视机、门禁、智能固定电话、控制台等具有显示功能的设备。
虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (16)

1.一种阵列基板，其特征在于，
所述阵列基板包括衬底基板和位于所述衬底基板一侧的多个薄膜晶体管；
所述薄膜晶体管包括：
有源结构，设置于所述衬底基板的一侧，所述有源结构包括第一区域和第二区域，所述第一区域的电阻率小于所述第二区域的电阻率，所述第一区域包括源区和漏区，所述源区和所述漏区均设置有第一连接区与第二连接区，所述第二区域包括沟道区和辅助区，在平行于所述衬底基板所在平面的方向上，所述沟道区位于所述源区和所述漏区之间，所述辅助区围绕至少部分所述源区和/或漏区；
源漏电极，包括源极和漏极，所述源极连接于所述源区，所述漏极连接于所述漏区；
第一绝缘层，设置于所述有源结构的一侧；
栅极，设置于所述第一绝缘层背离所述有源结构的一侧，所述栅极在所述衬底基板上的正投影覆盖至少部分所述沟道区在所述衬底基板上的正投影，
其中，所述源区和所述漏区分别通过所述第一连接区与所述源极和所述漏极相互连接，所述第二连接区位于所述第一连接区与所述沟道区之间，且在所述第一连接区至所述沟道区的方向上，所述第二连接区的延伸宽度逐渐增大。
2.根据权利要求1所述的阵列基板，其特征在于，所述辅助区呈U型，且所述辅助区的U型两端连接于所述沟道区，所述辅助区和所述沟道区环绕围合于所述源区和所述漏区中至少一者的外周。
3.根据权利要求1所述的阵列基板，其特征在于，所述源区和所述漏区的外周侧均设置有所述辅助区。
4.根据权利要求3所述的阵列基板，其特征在于，所述辅助区在所述阵列基板上形成第一正投影，所述第一连接区在所述阵列基板上形成第二正投影，所述第一正投影的外边缘至所述第二正投影的外边缘的最小距离大于或等于0.5μm。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二连接区在所述阵列基板上形成第三正投影，所述第一正投影的外边缘至所述第三正投影的外边缘的最小距离为0.3μm~ 0.5μm。
6.根据权利要求1所述的阵列基板，其特征在于，
所述第一绝缘层设置于所述有源结构背离所述基板的一侧，所述栅极和所述源漏电极之间还设置有第二绝缘层；
所述薄膜晶体管还包括遮挡部，所述遮挡部和所述栅极同层设置，所述遮挡部在所述衬底基板上的正投影覆盖至少部分所述辅助区在所述衬底基板上的正投影。
7.根据权利要求6所述的阵列基板，其特征在于，所述遮挡部呈U形并具有开口，所述遮挡部的所述开口朝向所述栅极设置，所述遮挡部在所述衬底基板上的正投影和所述第一区域在所述衬底基板上的正投影交错设置。
8.根据权利要求7所述的阵列基板，其特征在于，所述遮挡部的两端连接于所述栅极。
9.根据权利要求7所述的阵列基板，其特征在于，所述遮挡部和所述栅极相互绝缘设置，所述遮挡部朝向所述栅极的两端设置有收窄部，在所述遮挡部至所述栅极的方向上，所述收窄部的延伸宽度逐渐减小。
10.根据权利要求1所述的阵列基板，其特征在于，所述有源结构的材料包括金属氧化物。
11.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上形成有源层；
对所述有源层进行刻蚀处理形成多个有源结构，所述有源结构包括第一区域和第二区域，所述第一区域的电阻率小于所述第二区域的电阻率，所述第一区域包括源区和漏区，所述源区和所述漏区均设置有第一连接区与第二连接区，所述第二区域包括沟道区和辅助区，在平行于所述衬底基板所在平面的方向上，所述沟道区位于所述源区和所述漏区之间，所述辅助区围绕至少部分所述源区和/或漏区，所述第二连接区位于所述第一连接区与所述沟道区之间，且在所述第一连接区至所述沟道区的方向上，所述第二连接区的延伸宽度逐渐增大；
在所述有源层背离所述衬底基板的一侧形成第一绝缘层；
在所述第一绝缘层背离所述有源层的一侧形成栅极，所述栅极在所述衬底基板上的至少部分正投影覆盖所述沟道区在所述衬底基板上的正投影；
对所述有源结构的所述第一区域进行导电化处理；
在所述栅极背离第一绝缘层的一侧形成第二绝缘层；
对所述第一绝缘层和所述第二绝缘层进行图案化处理，以使所述源区和所述漏区由所述第一绝缘层和所述第二绝缘层露出；
在所述第二绝缘层背离所述第一绝缘层的一侧形成源漏电极，所述源漏电极包括源极和漏极，所述源极连接于所述源区的所述第一连接区，所述漏极连接于所述漏区的所述第一连接区。
12.根据权利要求11所述的方法，其特征在于，在所述对所述有源结构的所述第一区域进行导电化处理的步骤之前还包括：
对所述第一绝缘层进行图案化处理形成第一开口，令所述第一区域由所述第一开口露出，所述第二区域被所述第一绝缘层覆盖；
在对所述有源结构的所述第一区域进行导电化处理的步骤中，对由所述第一开口露出的所述第一区域进行导电化处理。
13.根据权利要求12所述的方法，其特征在于，在对所述有源结构的所述第一区域进行导电化处理的步骤中，采用等离子轰击的方法对由所述第一开口露出的所述第一区域进行导电化处理。
14.根据权利要求11所述的方法，其特征在于，
在对所述有源结构的所述导电区进行导电化处理的步骤之前还包括：
在所述第一绝缘层背离所述有源结构的一侧形成金属掩模层，所述金属掩模层包括第二开口，令所述第一区域由所述第二开口露出，所述第二区域被所述金属掩模层覆盖；
在所述第一绝缘层背离所述有源结构的一侧形成栅极的步骤在所述对所述有源结构的所述导电区进行导电化处理的步骤之后进行，且在所述第一绝缘层背离所述有源结构的一侧形成栅极的步骤中：对所述金属掩模层进行图案化处理以形成栅极。
15.根据权利要求14所述的方法，其特征在于，在对所述有源结构的所述第一区域进行导电化处理的步骤中，采用等离子注入的方法对由所述第二开口露出的所述第一区域进行导电化处理。
16.一种显示装置，其特征在于，包括权利要求1-10任一项所述的阵列基板。
CN202010943446.3A 2020-09-09 2020-09-09 阵列基板、阵列基板的制造方法及显示装置 Active CN112349733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010943446.3A CN112349733B (zh) 2020-09-09 2020-09-09 阵列基板、阵列基板的制造方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010943446.3A CN112349733B (zh) 2020-09-09 2020-09-09 阵列基板、阵列基板的制造方法及显示装置

Publications (2)

Publication Number Publication Date
CN112349733A CN112349733A (zh) 2021-02-09
CN112349733B true CN112349733B (zh) 2022-09-06

Family

ID=74357836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010943446.3A Active CN112349733B (zh) 2020-09-09 2020-09-09 阵列基板、阵列基板的制造方法及显示装置

Country Status (1)

Country Link
CN (1) CN112349733B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115917758A (zh) * 2021-03-15 2023-04-04 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及其制作方法和显示装置
CN114156290A (zh) * 2021-12-31 2022-03-08 京东方科技集团股份有限公司 驱动背板及显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1125900A (zh) * 1994-10-28 1996-07-03 佳能株式会社 半导体器件以及使用该半导体器件的信号处理系统
JPH09270518A (ja) * 1996-04-01 1997-10-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2003209254A (ja) * 2002-01-11 2003-07-25 Sharp Corp 半導体装置及びその製造方法
CN1953159A (zh) * 2003-11-14 2007-04-25 株式会社瑞萨科技 半导体器件的制造方法
JP2007324453A (ja) * 2006-06-02 2007-12-13 Kyushu Univ 有機電界効果トランジスタ並びにそれを用いた集積回路及び電子デバイス
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
CN103348483A (zh) * 2011-03-11 2013-10-09 夏普株式会社 薄膜晶体管及其制造方法、以及显示装置
CN104167432A (zh) * 2013-05-20 2014-11-26 上海华虹宏力半导体制造有限公司 射频ldmos器件的边缘隔离结构及制造方法
WO2019171505A1 (ja) * 2018-03-07 2019-09-12 シャープ株式会社 薄膜トランジスタおよびその製造方法並びに表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026397B2 (ja) * 2007-11-27 2012-09-12 株式会社半導体エネルギー研究所 成膜装置及び成膜方法
EP2786404A4 (en) * 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1125900A (zh) * 1994-10-28 1996-07-03 佳能株式会社 半导体器件以及使用该半导体器件的信号处理系统
JPH09270518A (ja) * 1996-04-01 1997-10-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2003209254A (ja) * 2002-01-11 2003-07-25 Sharp Corp 半導体装置及びその製造方法
CN1953159A (zh) * 2003-11-14 2007-04-25 株式会社瑞萨科技 半导体器件的制造方法
JP2007324453A (ja) * 2006-06-02 2007-12-13 Kyushu Univ 有機電界効果トランジスタ並びにそれを用いた集積回路及び電子デバイス
CN103348483A (zh) * 2011-03-11 2013-10-09 夏普株式会社 薄膜晶体管及其制造方法、以及显示装置
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
CN104167432A (zh) * 2013-05-20 2014-11-26 上海华虹宏力半导体制造有限公司 射频ldmos器件的边缘隔离结构及制造方法
WO2019171505A1 (ja) * 2018-03-07 2019-09-12 シャープ株式会社 薄膜トランジスタおよびその製造方法並びに表示装置

Also Published As

Publication number Publication date
CN112349733A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
CN104538399B (zh) 一种ltps阵列基板及其制造方法
KR100787464B1 (ko) 박막 트랜지스터, 및 그 제조방법
TWI401802B (zh) 薄膜電晶體板及其製造方法
US8470624B2 (en) Fabricating method of organic electro-luminescence display unit
CN112289841B (zh) 显示面板及显示装置
CN107154407A (zh) 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
TWI406419B (zh) 垂直式薄膜電晶體及其製造方法以及包括該垂直式薄膜電晶體之顯示裝置及其製造方法
CN112349733B (zh) 阵列基板、阵列基板的制造方法及显示装置
CN110993610A (zh) 阵列基板及其制备方法、显示面板
CN107507839B (zh) 一种阵列基板及其制造方法
US10756117B2 (en) Array substrate, method for manufacturing the same and display panel
US6703665B1 (en) Transistor
CN113178492A (zh) 显示面板及显示装置
CN102496621A (zh) 半导体组件及电致发光组件及其制作方法
CN115483227A (zh) 阵列基板及其制作方法、显示面板
CN114792694A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN110047848B (zh) 一种阵列基板及其制备方法
CN114141865A (zh) 显示面板及其制作方法、移动终端
JPH09312405A (ja) 薄膜トランジスタ及びその製造方法
CN221057433U (zh) 阵列基板和显示面板
CN114203732B (zh) Ltpo基板及其制作方法、显示面板
CN116207131B (zh) 薄膜晶体管及其制备方法
US8927995B2 (en) Thin film transistor with anti-diffusion area that prevents metal atoms and/or ions from source/drain electrodes from shortening the channel length and display substrate having the thin film transistor
CN114203726A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant