CN114156290A - 驱动背板及显示面板 - Google Patents

Abstract

本公开是关于一种驱动背板及显示面板，涉及显示技术领域。该驱动背板包括：衬底基板和驱动层，驱动层包括遮挡层和电路层，电路层形成有多个像素电路；像素电路包括驱动晶体管和第一开关晶体管；遮挡层包括第一遮挡片，驱动晶体管和第一遮挡片在垂直衬底基板的方向上存在交叠区域，第一遮挡片与驱动晶体管的第一极电连接。本公开实施方式中，通过第一遮挡片实现对驱动晶体管的遮挡，避免受外界光照的影响，从而避免光生载流子的增多，进而避免驱动晶体管的阈值电压出现波动的情况；其次通过第一遮挡片与驱动晶体管的第一极的电连接，避免了第一遮挡片上电荷的累积，延长了第一遮挡片的使用寿命。

Description

驱动背板及显示面板

技术领域

本公开涉及显示技术领域，具体而言，涉及一种驱动背板及显示面板。

背景技术

显示面板已经广泛的应用于手机、计算机和电视等电子设备中。其中，显示面板的显示区具有像素电路，显示面板的显示亮度主要与像素电路有关，通常会对像素电路进行调整，以避免显示面板出现显示不均Mura的问题。比如布置补偿电路等。然而，技术人员在对像素电路进行补偿后，发现部分电子设备仍存在显示不均的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种驱动背板及显示面板，能够减小显示面板的均一性问题，提高显示效果。

根据本公开的一个方面，提供了一种驱动背板，包括：

衬底基板；

驱动层，位于所述衬底基板的一侧，所述驱动层包括向背离所述衬底基板的方向分布的遮挡层和电路层，所述电路层形成有多个像素电路；

所述像素电路包括驱动晶体管和第一开关晶体管，所述驱动晶体管的第一极与所述第一开关晶体管的第一极电连接，所述驱动晶体管的第一极用于输入第一电源信号，所述驱动晶体管的第二极用于与发光器件电连接，所述第一开关晶体管的第二极用于输入数据信号；

所述遮挡层包括第一遮挡片，所述驱动晶体管和所述第一遮挡片在垂直所述衬底基板的方向上存在交叠区域，所述第一遮挡片与所述驱动晶体管的第一极电连接。

根据本公开任一所述的驱动背板BP，所述电路层PC包括：

有源层，位于所述遮挡层背离所述衬底基板的一侧，且包括第一有源部，所述第一有源部包括第一沟道区和位于所述第一沟道区两侧的第一连接部和第二连接部；

第一栅极绝缘层，位于所述有源层背离所述衬底基板的一侧，且至少覆盖所述第一有源部；

第一栅金属层，位于所述第一栅极绝缘层背离所述衬底基板的一侧，且包括第一导电部，所述第一导电部和所述第一沟道区在垂直所述衬底基板的方向上存在交叠区域；

第二栅极绝缘层，位于所述第一栅金属层背离所述衬底基板的一侧，且至少覆盖所述第一导电部；

第一源漏金属层，位于所述第二栅极绝缘层背离所述衬底基板的一侧，且包括第一连接线，所述第一连接线的第一端与所述第一连接部电连接，所述第一连接线的第二端与所述第一遮挡片电连接；

所述第一连接部、所述第二连接部对应形成所述驱动晶体管的第一极、第二极，所述第一导电部上与所述第一沟道区交叠的区域形成所述驱动晶体管的控制极。

根据本公开任一所述的驱动背板，所述第一遮挡片包括本体部和凸出部；

所述第一导电部在所述本体部所在平面的投影位于所述本体部所在的区域内，所述凸出部分别与所述本体部和所述第一连接线的第二端电连接。

根据本公开任一所述的驱动背板，所述本体部和所述凸出部沿行方向分布，所述第一连接线沿列方向延伸。

根据本公开任一所述的驱动背板，所述第一源漏金属层包括数据线和第一电源信号线；

所述数据线和所述第一电源信号线沿行方向分布，且沿列方向延伸，所述第一电源信号线与所述第一连接部电连接；

所述第一电源信号线具有背离所述数据线的弯折部，所述弯折部与所述第一导电部在垂直所述衬底基板的方向上存在交叠区域，所述第一连接线位于所述数据线和所述弯折部围城的区域内。

根据本公开任一所述的驱动背板，所述第一开关晶体管的控制极用于输入扫描信号；

所述遮挡层包括第二遮挡片，所述第一开关晶体管和所述第二遮挡片在垂直所述衬底基板的方向上存在交叠区域，所述第二遮挡片与所述第一开关晶体管的控制极电连接。

根据本公开任一所述的驱动背板，所述有源层包括第二有源部，所述第二有源部包括第二沟道区和位于所述第二沟道区两侧的第三连接部和第四连接部，所述第一栅极绝缘层覆盖所述第二有源部；

所述第一栅金属层包括扫描信号线，所述扫描信号线与所述第二沟道区在垂直所述衬底基板的方向上存在交叠区域，所述第二栅极绝缘层覆盖所述扫描信号线；

所述第一源漏金属层包括第二连接线，所述第二连接线的第一端与所述扫描信号线电连接，所述第二连接线的第二端与所述第二遮挡片电连接；

所述第三连接部、所述第四连接部对应构成所述第一开关晶体管的第一极、第二极，所述扫描信号线上与所述第二沟道区交叠的区域构成所述第一开关晶体管的控制极。

根据本公开任一所述的驱动背板，所述驱动层具有显示区和位于所述显示区外围的非显示区；

所述第二连接线位于所述非显示区，所述扫描信号线和所述第二遮挡片均由所述显示区延伸至所述非显示区，所述扫描信号线位于所述非显示区的部分、所述第二遮挡片位于所述非显示区的部分均与所述第二连接线电连接。

根据本公开任一所述的驱动背板，所述显示区域内，所述扫描信号线位于所述第二遮挡片的正上方；

所述扫描信号线上与所述第二沟道区交叠区域的宽度小于所述第二遮光片与所述第二沟道区交叠区域的宽度。

根据本公开任一所述的驱动背板，所述像素电路包括第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管和电容；

所述第二开关晶体管的第一极分别与所述第三开关晶体管的第一极、所述驱动晶体管的控制极、所述电容的第一极板电连接，所述第二开关晶体管的第二极用于输入第一初始电压信号，所述第二开关晶体管的控制极用于输入复位信号；

所述第三开关晶体管的第二极分别与所述驱动晶体管的第二极、所述第四开关晶体管的第一极电连接，所述第三开关晶体管的控制极用于输入扫描信号；

所述第四开关晶体管的第二极与所述第五开关晶体管的第一极电连接，且用于与所述发光器件电连接，所述第四开关晶体管的控制极用于输入发光控制信号；

所述第五开关晶体管的第二极用于输入第二初始电压信号，所述第五开关晶体管的控制极用于输入所述复位信号；

所述第六开关晶体管的第一极与所述驱动晶体管的第一极电连接，所述第六开关晶体管的第二极与所述电容的第二极板电连接，且用于输入所述电源信号，所述第六开关晶体管的控制极用于输入所述发光控制信号；

所述第三开关晶体管与所述第二遮挡片在垂直所述衬底基板的方向上存在交叠区域，所述第三开关晶体管的控制极与所述第二遮挡片电连接；

所述遮挡层还包括第三遮挡片和第四遮挡片，所述第四开关晶体管、所述第六开关晶体管与所述第三遮挡片在垂直所述衬底基板的方向上均存在交叠区域，所述第四开关晶体管的控制极、所述第六开关晶体管的控制极均与所述第三遮挡片电连接；

在同一列像素电路中，第n个像素电路的第五开关晶体管、第n+1个像素电路的第二开关晶体管与所述第四遮挡片在垂直所述衬底基板的方向上均存在交叠区域，所述第n个像素电路的第五开关晶体管的控制极、所述第n+1个像素电路的第二开关晶体管的控制极均与所述第四遮挡片电连接。

根据本公开的第二方面，提供了一种显示面板，包括：

上述第一方面所述的驱动背板；

发光器件，位于所述驱动层背离所述衬底基板的一侧，且与所述驱动晶体管的第二极电连接。

本公开实施方式中，驱动晶体管和第一遮挡片在垂直衬底基板的方向上存在交叠区域，从而通过第一遮挡片实现对驱动晶体管的遮挡，避免受外界光照的影响，从而避免光生载流子的增多，进而避免驱动晶体管的阈值电压出现波动的情况；其次通过第一遮挡片与驱动晶体管的第一极的电连接，避免了第一遮挡片上电荷的累积，延长了第一遮挡片的使用寿命，还保证了第一遮挡片始终维持着驱动晶体管的第一极的电压，即保证驱动晶体管的阈值电压始终都维持着同一状态，从而进一步避免了驱动晶体管的阈值电压出现波动的情况，保证驱动晶体管始终工作在正常状态。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施例提供的一种驱动晶体管的Id-Vg曲线。

图2为本公开实施例提供的另一种驱动晶体管的Id-Vg曲线。

图3为本公开实施例提供的又一种驱动晶体管的Id-Vg曲线。

图4为本公开实施例提供的一种驱动晶体管在外界光照下的Id-Vg曲线。

图5为本公开实施例提供的另一种驱动晶体管在外界光照下的Id-Vg曲线。

图6为本公开实施例提供的又一种驱动晶体管在外界光照下的Id-Vg曲线。

图7为本公开实施例提供的一种驱动背板的结构示意图。

图8为本公开实施例提供的一种像素电路的示意图。

图9为本公开实施例提供的一种有源层层的结构版图。

图10为本公开实施例提供的一种第一栅金属层的结构版图。

图11为本公开实施例提供的一种有源层层和第一栅金属层层叠的结构版图。

图12为本公开实施例提供的一种第二栅金属层的结构版图。

图13为本公开实施例提供的一种第一栅金属层和第二栅金属层层叠的结构版图。

图14为本公开实施例提供的一种第一源漏金属层的结构版图。

图15为本公开实施例提供的一种像素电路的结构版图。

图16为本公开实施例提供的另一种驱动背板的结构示意图。

图17为本公开实施例提供的一种第二源漏金属层的结构版图。

图18为本公开实施例提供的一种第一源漏金属层和第二源漏金属层层叠的结构版图。

图19为本公开实施例提供的又一种驱动背板的结构示意图。

图20为本公开实施例提供的一种第二源漏金属层、第一电极层、像素定义层层叠的结构版图。

图21为本公开实施例提供的一种遮挡层的结构版图。

图22为本公开实施例提供的另一种像素电路的结构版图。

图23为本公开实施例提供的又一种像素电路的结构版图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

此外，在附图中，为了清楚起见夸大了各层的厚度及区域。应当理解的是，当提到层、区域、或组件在别的部分“上”时，指其直接位于别的部分上，或者也可能有别的组件介于其间。

本公开实施方式中所涉及的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。以晶体管为例，晶体管是指至少包括控制极、第一极和第二极这三个端子的元件。晶体管在第一极与第二极之间具有沟道区，并且电流可以流过第一极、沟道区以及第二极。沟道区是指电流主要流过的区域。其中，第一极为源极，第二极为漏极，或者第一极为漏极，第二极为源极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“第一极”及“第二极”的功能有时互相调换。

随着显示技术的不断发展，显示面板(比如AMOLED(Active-matrix organiclight emitting diode，主动矩阵有机发光二极体))的市场占有率也在逐年上升，终端市场对显示面板的品质要求也越来越高，这就促使显示面板在设计上需要不断提升以满足市场的需求。显示均一性问题是显示面板目前广泛存在的一种问题，随着产品更新迭代的需求和客户对于品质要求的不断提升，对于均一性的检测限度也在不断收严。

显示面板包括驱动背板BP和发光器件，驱动背板BP中形成有多个像素电路，多个像素电路分别与对应的发光器件电连接，每个像素电路经过复位、充电和发光三个阶段驱动发光器件发光。为了保证多个发光器件发光的均一性，同时避免残像的问题，像素电路包括的晶体管的工作状态都需要精确和严苛的控制。比如，调整像素电路的数据电压、像素电路的晶体管的尺寸参数、调整驱动层CL的工艺制程等，然而，发明人发现这些方案改善程度有限，且经过细致研究后发现，像素电路的晶体管的特性也容易受外界环境因素的影响，从而导致至少部分晶体管未工作在正常状态。

比如，在充电阶段，像素电路的驱动晶体管DT收到外界光照影响时，驱动晶体管DT的沟道的光生载流子增多，使得电流增大，驱动晶体管DT的阈值电压发生波动，导致充电未能得到饱和状态，进而使得发光阶段驱动发光器件发光时亮度不足，造成显示面板的均一性问题。另外，像素电路的各开关晶体管在开启和关闭的瞬间状态未能及时打开或者关闭，也会造成显示面板的均一性问题。

基于外界光照影响晶体管的阈值电压的问题，发明人经过仔细研究，并通过实验论证后，首创性的提出在晶体管的下方设置遮挡片，同时将遮挡片与晶体管电连接，以保证晶体管的阈值电压处于稳定状态。

以驱动晶体管DT为例，设置无遮挡片、有遮挡片且遮挡片的相对电压为0V、以及有遮挡片且遮挡片的相对电压为4.6V这三种情况，且对这三种情况分别进行实验，得到如图1、图2和图3所示的Id(漏源电流)-Vg(栅源电压)曲线。

其中，遮挡片的相对电压是指遮挡片与驱动晶体管DT电连接后遮挡片所具有的电压与驱动晶体管DT用于与第一电源信号电连接的一极所具有的电压之间的差值，驱动晶体管DT的另一极用于与发光器件电连接。图1、图2和图3中的横坐标均为栅源电压，纵坐标均为漏源电流，且曲线1是指出厂前驱动晶体管DT的Id-Vg曲线，曲线2是指出厂后驱动晶体管DT的Id-Vg曲线。

结合图1、图2和图3可知，曲线2上Vg大于0的一端的坡度越平缓，则驱动晶体管DT的Id越稳定，此时驱动晶体管DT的阈值电压也越稳定，不易出现波动。

另外，对于上述三种情况，通过实验分析分别得到对应的特性参数，且如下表所示。

从上表中可以看出：驱动晶体管DT在有遮挡片且相对电压为0V时的阈值电压更接近参考阈值电压-2.8V；驱动晶体管DT在有遮挡片且相对电压为4.6V时驱动晶体管DT的漏电流最小；驱动晶体管DT在有遮挡片且相对电压为0V时的亚阈值摆幅为0.65，最接近参考值0.69。

虽然驱动晶体管DT在有遮挡片且相对电压为4.6V时驱动晶体管DT的漏电流最小，但由于此时的阈值电压为-3.4V，偏差较大，使得修正难度大，因此选择阈值电压的偏差最小，且漏电流较小时对应的情况，也即是选择有遮挡片且相对电压为0V的情况，对驱动晶体管DT的阈值电压进行改善。

另外，对于上述三种情况，均在正常的外界光照下进行测试，得到如图4、图5和图6所示的Id-Vg曲线，图4、图5和图6中的横坐标均为栅源电压，纵坐标均为漏源电流。经分析可知，图5中驱动晶体管DT在有遮挡片且相对电压为0V时的曲线更加集中，也即是驱动晶体管DT的Id波动更小，如此驱动晶体管DT的阈值电压也就更为稳定。

结合上述论述，本公开实施方式提供了一种驱动背板BP，如图7所示，该驱动背板BP包括衬底基板SU和驱动层CL，驱动层CL位于衬底基板SU的一侧，驱动层CL包括向背离衬底基板SU的方向分布的遮挡层BSM和电路层PC，电路层PC形成有多个像素电路。其中，像素电路包括驱动晶体管DT和第一开关晶体管ST1，驱动晶体管DT的第一极DT-a1与第一开关晶体管ST1的第一极电连接，驱动晶体管的第一极DT-a1用于输入第一电源信号，驱动晶体管DT的第二极用于与发光器件电连接，第一开关晶体管ST1的第二极用于输入数据信号，遮挡层BSM包括第一遮挡片SM1，驱动晶体管DT和第一遮挡片SM1在垂直衬底基板SU的方向上存在交叠区域，第一遮挡片SM1与驱动晶体管的第一极DT-a1电连接。

本公开实施方式中，驱动晶体管DT和第一遮挡片SM1在垂直衬底基板SU的方向上存在交叠区域，从而通过第一遮挡片SM1实现对驱动晶体管DT的遮挡，避免受外界光照的影响，从而避免光生载流子的增多，进而避免驱动晶体管DT的阈值电压出现波动的情况；其次通过第一遮挡片SM1与驱动晶体管的第一极DT-a1的电连接，避免了第一遮挡片SM1上电荷的累积，延长了第一遮挡片SM1的使用寿命，还保证了第一遮挡片SM1始终维持着驱动晶体管的第一极DT-a1的电压，即保证驱动晶体管DT的阈值电压始终都维持着同一状态，从而进一步避免了驱动晶体管DT的阈值电压出现波动的情况，保证驱动晶体管DT始终工作在正常状态。

接下来对本公开实施方式中电路层PC形成的像素电路进行详细解释：

本公开实施方式中，驱动层CL可至少划分为显示区AA和位于显示区AA外围的非显示区WA，也即是驱动层CL具有显示区AA和非显示区WA，电路层PC形成的多个像素电路位于显示区AA。像素电路的数量与发光器件的数量相同，且一一对应地与各发光器件连接，以便分别控制各个发光器件发光。当然，也可以是同一像素电路驱动多个发光器件发光，本公开实施方式对此不做限定。

其中，多个像素电路可呈矩阵分布，像素电路可以是6T1C、7T1C等电路，只要能驱动发光器件发光即可，本公开实施方式对此不做特殊限定。nTmC表示一个像素电路包括n个晶体管(用字母“T”表示)和个电容Cst(用字母“C”表示)。

在本公开的一些实施方式中，如图8所示，像素电路包括驱动晶体管DT和第一开关晶体管ST1，驱动晶体管的第一极DT-a1用于输入第一电源信号，驱动晶体管DT的第二极用于与发光器件电连接，第一开关晶体管ST1的第一极与驱动晶体管的第一极DT-a1电连接，第一开关晶体管ST1的第二极用于输入数据信号，第一开关晶体管的控制极ST1-g用于输入扫描信号。其中，发光器件上位于驱动晶体管DT连接的一端用于输入第二电源信号。

需要说明的是，像素电路除了包括驱动晶体管DT和第一开关晶体管ST1之外，还可以包括其他晶体管和电容Cst。示例地，以7T1C电路为例，如图8所示，像素电路包括驱动晶体管DT、第一开关晶体管ST1、第二开关晶体管ST2、第三开关晶体管ST3、第四开关晶体管ST4、第五开关晶体管ST5、第六开关晶体管ST6和电容Cst。

驱动晶体管的第一极DT-a1分别与第一开关晶体管ST1的第一极、第六开关晶体管ST6的第一极电连接，驱动晶体管DT的第二极分别与第三开关晶体管ST3的第二极、第四开关晶体管ST4的第一极电连接，驱动晶体管的控制极DT-g分别与第二开关晶体管ST2的第一极、第三开关晶体管ST3的第一极、电容Cst的第一极板电连接。

第一开关晶体管ST1的第二极用于输入数据信号，第一开关晶体管的控制极ST1-g用于输入扫描信号；第二开关晶体管ST2的第二极用于输入第一初始电压信号，第二开关晶体管的控制极ST2-g用于输入复位信号；第三开关晶体管的控制极ST3-g用于输入扫描信号；第四开关晶体管ST4的第二极与第五开关晶体管ST5的第一极电连接，且用于与发光器件电连接，第四开关晶体管的控制极ST4-g用于输入发光控制信号；第五开关晶体管ST5的第二极用于输入第二初始电压信号，第五开关晶体管的控制极ST5-g用于输入复位信号；第六开关晶体管ST6的第二极与电容Cst的第二极板电连接，且用于输入电源信号，第六开关晶体管的控制极ST6-g用于输入发光控制信号。

接下来对本公开实施方式中涉及的电路层PC的结构进行详细解释：

在本公开的一些实施方式中，如图7所示，电路层PC包括向背离衬底基板SU的方向分布的：缓冲层BUF、有源层POLY、第一栅极绝缘层GI1、第一栅金属层Ga1、第二栅极绝缘层GI2和第一源漏金属层SD1。其中，有源层POLY可以是多晶硅层，也可以是氧化物薄膜层，或者其他结构层，只要能够形成晶体管的沟道区和位于沟道区两侧的第两个连接部(具有导电性能)即可，本公开实时方式对此不做限定。

当然，电路层PC还可以包括其他结构层。示例地，如图7所示，电路层PC除了包括上述结构层外，还可以包括位于第一栅金属层Ga1和第二栅极绝缘层GI2之间，且向背离衬底基板SU的方向分布的第三栅极绝缘层GI3和第二栅金属层Ga2。

结合上述像素电路，当电路层PC形成的像素电路包括驱动晶体管DT时，如图9、图10和图11所示，有源层POLY包括第一有源部P1，第一有源部P1包括第一沟道区和位于第一沟道区两侧的第一连接部P11和第二连接部P12；第一栅极绝缘层GI1至少覆盖第一有源部P1；第一栅金属层Ga1包括第一导电部10，第一导电部10与第一沟道区在垂直衬底基板SU的方向上存在交叠区域；第二栅极绝缘层GI2至少覆盖第一导电部10。如此，通过第一连接部P11、第二连接部P12对应形成驱动晶体管的第一极DT-a1、第二极，通过第一导电部10上与第一沟道区交叠的区域形成驱动晶体管的控制极DT-g，以形成像素电路的驱动晶体管DT。

当电路层PC形成的像素电路包括第一开关晶体管ST1时，如图9、图10和图11所示，有源层POLY包括第二有源部P2，第二有源部P2包括第二沟道区和位于第二沟道区两侧的第三连接部P21和第四连接部P22，第一栅极绝缘层GI1覆盖第二有源部P2；第一栅金属层Ga1包括扫描信号线Gate，扫描信号线Gate与第二沟道区在垂直衬底基板SU的方向上存在交叠区域，第二栅极绝缘层GI2覆盖扫描信号线Gate。如此，通过第三连接部P21、第四连接部P22对应构成第一开关晶体管ST1的第一极、第二极，通过扫描信号线Gate上与第二沟道区交叠的区域构成第一开关晶体管的控制极ST1-g，以形成像素电路的第一开关晶体管ST1。

当电路层PC形成的像素电路包括第二开关晶体管ST2时，如图9、图10和图11所示，有源层POLY包括第三有源部P3，第三有源部P3包括第三沟道区和位于第三沟道区两侧的第五连接部P31和第六连接部P32，第一栅极绝缘层GI1覆盖第三有源部P3；第一栅金属层Ga1包括复位信号线Reset，复位信号线Reset与第三沟道区在垂直衬底基板SU的方向上存在交叠区域，第二栅极绝缘层GI2覆盖复位信号线Reset。如此，通过第五连接部P31、第六连接部P32对应构成第二开关晶体管ST2的第一极、第二极，通过复位信号线Reset上与第三沟道区交叠的区域构成第二开关晶体管的控制极ST2-g，以形成像素电路的第二开关晶体管ST2。

当电路层PC形成的像素电路包括第三开关晶体管ST3时，如图9、图10和图11所示，有源层POLY包括第四有源部P4，第四有源部P4包括第四沟道区和位于第四沟道区两侧的第七连接部P41和第八连接部P42，第一栅极绝缘层GI1覆盖第四有源部P4；第一栅金属层Ga1包括的扫描信号线Gate与第四沟道区在垂直衬底基板SU的方向上存在交叠区域。如此，通过第七连接部P41、第八连接部P42对应构成第三开关晶体管ST3的第一极、第二极，通过扫描信号线Gate上与第四沟道区交叠的区域构成第三开关晶体管的控制极ST3-g，以形成像素电路的第三开关晶体管ST3。

当电路层PC形成的像素电路包括第四开关晶体管ST4时，如图9、图10和图11所示，有源层POLY包括第五有源部P5，第五有源部P5包括第五沟道区和位于第五沟道区两侧的第九连接部P51和第十连接部P52，第一栅极绝缘层GI1覆盖第五有源部P5；第一栅金属层Ga1包括发光控制信号线EM，发光控制信号线EM与第五沟道区在垂直衬底基板SU的方向上存在交叠区域。如此，通过第九连接部P51、第十连接部P52对应构成第四开关晶体管ST4的第一极、第二极，通过发光控制线上与第五沟道区交叠的区域构成第四开关晶体管的控制极ST4-g，以形成像素电路的第四开关晶体管ST4。

当电路层PC形成的像素电路包括第五开关晶体管ST5时，如图9、图10和图11所示，有源层POLY包括第六有源部P6，第六有源部P6包括第六沟道区和位于第六沟道区两侧的第十一连接部P61和第十二连接部P62，第一栅极绝缘层GI1覆盖第六有源部P6；第一栅金属层Ga1包括的复位信号线Reset与第六沟道区在垂直衬底基板SU的方向上存在交叠区域。如此，通过第十一连接部P61、第十二连接部P62对应构成第五开关晶体管ST5的第一极、第二极，通过复位信号线Reset上与第六沟道区交叠的区域构成第五开关晶体管的控制极ST5-g，以形成像素电路的第五开关晶体管ST5。

当电路层PC形成的像素电路包括第六开关晶体管ST6时，如图9、图10和图11所示，有源层POLY包括第七有源部P7，第七有源部P7包括第七沟道区和位于第七沟道区两侧的第十三连接部P71和第十四连接部P72，第一栅极绝缘层GI1覆盖第七有源部P7；第一栅金属层Ga1包括的发光控制信号线EM与第七沟道区在垂直衬底基板SU的方向上存在交叠区域。如此，通过第十三连接部P71、第十四连接部P72对应构成第六开关晶体管ST6的第一极、第二极，通过发光控制信号线EM上与第七沟道区交叠的区域构成第六开关晶体管的控制极ST6-g，以形成像素电路的第六开关晶体管ST6。

当电路层PC形成的像素电路包括电容Cst时，如图10、图12和图13所示，第二栅金属层Ga2包括第二导电部20，第二导电部20与第一导电部10在垂直衬底基板SU的方向上存在交叠区域。如此，通过第一导电部10、第二导电部20分别构成电容Cst的两个极板。

其中，如图10所示，第一栅金属层Ga1包括第一导电部10、复位信号线Reset、扫描信号线Gate和发光控制信号线EM，复位信号线Reset、扫描信号线Gate、发光控制信号线EM沿行方向X延伸，多个第一导电部10沿行方向X依次分布，且复位信号线Reset、扫描信号线Gate、第一导电部10、发光控制信号线EM沿与行方向X垂直的列方向Y依次分布。如图12所示，第二栅金属层Ga2包括第一初始电压信号线Vinit1、第二初始电压信号线Vinit2、屏蔽层30和第二导电部20，第一初始电压信号线Vinit1、第二初始电压信号线Vinit2沿行方向X延伸，多个屏蔽层30、多个第二导电部20均沿行方向X分布，且第一初始电压信号线Vinit1、第二初始电压信号线Vinit2、屏蔽层30、第二导电部20沿与行方向X垂直的列方向Y分布，第二导电部20与对应的第一导电部10正对。

结合上述示例的7T1C电路，如图8所示，有源层POLY包括的第一有源部P1、第二有源部P2、第三有源部P3、第四有源部P4、第五有源部P5、第六有源部P6、第七有源部P7为一体式结构，以实现第一连接部P11、第三连接部P21和第十三连接部P71的电连接，第二连接部P12、第八连接部P42和第九连接部P51的电连接，第五连接部P31和第七连接部P41的电连接，以及第十连接部P52和第十一连接部P61的电连接。

如图14所示，第一源漏金属层SD1包括数据线Data、第一电源信号线VDD1、第三连接线C、第四连接线D、第五连接线E和第六连接线F，数据线Data、第一电源信号线VDD1沿列方向延伸，且沿行方向分布。

此时，如图15所示，第一导电部10通过过孔1、第三连接线CC和过孔2与第五连接部P31电连接；第一初始电压信号线Vinit1通过过孔3、第四连接线DD和过孔4与第六连接部P32电连接，第二初始电压信号线Vinit2通过过孔5、第五连接线EE和过孔6与第十二连接部P62电连接，第二导电部20通过过孔7与第一电源信号线VDD1电连接，屏蔽层30通过过孔8与第一电源信号线VDD1电连接；第一电源信号线VDD1通过过孔9与第十四连接部P72电连接，数据线Data通过过孔10与第四连接部P22电连接，第十连接部P52通过过孔11与第六连接线F的一端电连接，第六连接线F的另一端用于与发光器件电连接。

在本公开的另一些实施方式中，电路层PC除了包括上述所述的缓冲层BUF、有源层POLY、第一栅极绝缘层GI1、第一栅金属层Ga1、第三栅极绝缘层GI3、第二栅金属层Ga2第二栅极绝缘层GI2和第一源漏金属层SD1外，如图16所示，电路层PC还包括位于第一源漏金属层SD1远离衬底基板SU的一侧，且向背离衬底基板SU的方向分布的钝化层PVX、第一保护层PLN1和第二源漏金属层SD2。

其中，如图17所示，第二源漏金属层SD2包括第二电源信号线VDD2和第七连接线G，结合图18所示，第二电源信号线VDD2通过过孔11与第一电源信号线VDD1电连接，第七连接线G的一端通过过孔12与第六连接线F电连接，第七连接线G的另一端用于发光器件电连接。第二电源信号线VDD2与第一电源信号线VDD1的电连接，增大了第一电源信号的流通面积，从而降低了第一电源信号传输的电阻。

在本公开的又一些实施方式中，电路层PC除了包括上述所述的缓冲层BUF、有源层POLY、第一栅极绝缘层GI1、第一栅金属层Ga1、第三栅极绝缘层GI3、第二栅金属层Ga2第二栅极绝缘层GI2、第一源漏金属层SD1、钝化层PVX、第一保护层PLN1和第二源漏金属层SD2之外，为了便于后续驱动背板BP上发光器件的制作，如图19所示，电路层PC还包括位于第二源漏金属层SD2远离衬底基板SU的一侧，且向背离衬底基板SU的方向分布的第二保护层PLN2、第一电极层ANO和像素定义层PDL。

其中，第一电极层ANO包括电极片，结合图20所示，电极片通过过孔13与第二源漏金属层SD2的第七连接线G电连接，以实现第七连接线G与发光器件的电连接。

接下来对本公开实施方式中的遮挡层BSM进行详细解释：

本公开实施方式中，如图21和图22所示，遮挡层BSM包括第一遮挡片SM1，驱动晶体管DT和第一遮挡片SM1在垂直衬底基板SU的方向上存在交叠区域，第一遮挡片SM1与驱动晶体管的第一极DT-a1电连接。如此，通过第一遮挡片SM1实现对驱动晶体管DT的遮挡，避免受外界光照的影响；其次通过第一遮挡片SM1与驱动晶体管的第一极DT-a1的电连接，避免了第一遮挡片SM1上电荷的累积，还保证了第一遮挡片SM1始终维持着驱动晶体管的第一极DT-a1的电压。

其中，由于外界光照主要影响驱动晶体管的控制极DT-g，也即是主要会对第一导电部10上与第一沟道区交叠的区域产生影响，因此可通过第一遮挡片SM1对第一导电部10进行遮光，以避免驱动晶体管DT的阈值电压因外界光照产生的影响。示例地，可通过第一遮挡片SM1对第一导电部10上与第一沟道区交叠的区域进行遮挡，也即是第一导电部10上与第一沟道区交叠的区域在第一遮挡片SM1上的投影位于第一遮挡片SM1所在的区域内。当然，第一导电部10为整体的导电结构，此时为了保证第一遮挡片SM1对驱动晶体管DT的遮挡效果，也可以通过第一遮挡片SM1对第一导电部10整体进行遮挡，也即是第一导电部10在第一遮挡片SM1所在平面上的投影位于第一遮挡片SM1内。如此，通过第一遮挡片SM1实现对外界光照的遮挡，避免外界光照对第一导电部10的影响，进而避免第一沟道区光生载流子增多的情况。

其中，第一遮挡片SM1与驱动晶体管的第一极DT-a1直接电连接，或者，第一遮挡片SM1与驱动晶体管的第一极DT-a1通过连接线间接电连接。示例地，如图22所示，第一源漏金属层SD1还包括第一连接线A，第一连接线A的第一端与驱动晶体管的第一极DT-a1电连接，第一连接线A的第二端与第一遮挡片SM1电连接。结合上述描述的电路层PC层结构构成的驱动晶体管DT，第一遮挡片SM1与第一连接部P11直接电连接，或者，第一遮挡片SM1与第一连接部P11通过连接线间接电连接。示例地，第一源漏金属层SD1还包括第一连接线A，第一连接线A的第一端通过过孔14与第一连接部P11电连接，第一连接线A的第二端通过过孔15与第一遮挡片SM1电连接。

在本公开的一些实施方式中，如图21所示，第一遮挡片SM1包括本体部SM11和凸出部SM12，第一导电部10在本体部SM11所在平面的投影位于本体部SM11所在的区域内，凸出部SM12分别与本体部SM11和第一连接线A的第二端电连接。如此，通过本体部SM11上与沟道区交叠的区域构成驱动晶体管的控制极DT-g，且通过凸出部SM12的设置，使得本体部SM11与第一连接部P11电连接时能够避免第一导电部10造成的干扰

其中，本体部SM11和凸出部SM12可为一体式结构，以简化第一遮挡片SM1的形成工艺。如图21所述，本体部SM11和凸出部SM12沿行方向分布，示例地凸出部SM12位于本体部SM11的左侧。当然，本体部SM11与突出部也可以沿列方向分布，本公开实施方式对此不做限定。

当本体部SM11和凸出部SM12沿行方向分布时，为了便于第一连接线A与凸出部SM12、第一连接部P11的电连接，同时节省第一连接线A对空间的占用，第一连接线A的长度方向与数据线Data的延伸方向相同。示例地，如图22所示，第一连接线A沿列方向延伸，也即是第一连接线A的第一端和第二端分别为在列方向上的两个端部。

在本公开的一些实施方式中，为了简化工艺，同时保证第一连接线A分别与第一连接部P11、凸出部SM12电连接的稳定性，第一连接线A的第一端与第一连接部P11在垂直衬底基板SU的方向上存在交叠区域，第一连接线A的第二端与凸出部SM12在垂直衬底基板SU的方向上存在交叠区域。如此，第一连接线A的第一端与第一连接部P11之间可直接通过过孔电连接，第一连接线A的第二端与凸出部SM12也可直接通过过孔电连接。

在本公开的一些实施方式中，第一源漏金属层SD1包括数据线Data和第一电源信号线VDD1，数据线Data和第一电源信号线VDD1沿行方向分布，且沿列方向延伸，第一电源信号线VDD1与第一连接部P11电连接。

此时在第一源漏金属层SD1设置第一连接线A时，为了避免与数据线Data、第一电源信号线VDD1之间形成位置干扰，如图14所示，第一电源信号线VDD1具有背离数据线Data的弯折部VDD1-o，弯折部VDD1-o与第一导电部10在垂直衬底基板SU的方向上存在交叠区域，第一连接线A位于数据线Data和弯折部VDD1-o围城的区域内。

其中，通过弯折部VDD1-o的设计，不仅便于弯折部VDD1-o与第一导电部10的电连接，还能够实现避让，便于在第一连接线A的正下方设置与第一连接部P11、凸出部SM12电连接的过孔。

在本公开的一些实施方式中，如图21和图22所示，遮挡层BSM包括第二遮挡片SM2，第一开关晶体管ST1和第二遮挡片SM2在垂直衬底基板SU的方向上存在交叠区域，第二遮挡片SM2与第一开关晶体管的控制极ST1-g电连接。

如此，通过第一遮挡片SM1实现对第一开关晶体管ST1的遮挡，避免受外界光照的影响，从而避免光生载流子的增多，进而避免第一开关晶体管ST1的阈值电压出现波动的情况；其次通过第二遮挡片SM2与第一开关晶体管的控制极ST1-g的电连接，避免了第二遮挡片SM2上电荷的累积，延长了第二遮挡片SM2的使用寿命，还保证了第二遮挡片SM2始终维持着第一开关晶体管的控制极ST1-g的电压，即保证第一开关晶体管ST1的阈值电压始终都维持着同一状态，从而进一步避免了第一开关晶体管ST1的阈值电压出现波动的情况，保证第一开关晶体管ST1始终工作在正常状态。

对于同一行方向的多个像素电路，该多个像素电路的第一开关晶体管ST1和第二遮挡片SM2在垂直衬底基板SU的方向上均存在交叠区域，也即是通过一整片第二遮挡片SM2的设置，可同时阻挡外界光照对该多个像素电路的第一开关晶体管ST1的影响。同一行方向的多个像素电路接收同一扫描信号。

其中，第二遮挡片SM2与第一开关晶体管的控制极ST1-g直接电连接，或者，第二遮挡片SM2与第一开关晶体管的控制极ST1-g通过连接线间接电连接。示例地，第二源漏金属层SD2还包括第二连接线B，第二连接线B的第一端与第一开关晶体管的控制极ST1-g电连接，第一连接线A的第二端与第二遮挡片SM2电连接。结合上述描述的电路层PC构成的第一开关晶体管ST1，第二遮挡片SM2与扫描信号线Gate直接电连接，或者，第二遮挡片SM2与扫描信号线Gate通过连接线间接电连接。示例地，如图23所示第二源漏金属层SD2还包括第二连接线B，第二连接线B的第一端通过过孔16与扫描信号线Gate电连接，第一连接线A的第二端通过过孔17与第二遮挡片SM2电连接。

其中，对于同一行方向的多个像素电路的第一开关晶体管ST1，多个第一开关晶体管ST1的控制极ST1-g均与扫描信号线Gate电连接，进而实现多个第一开关晶体管ST1的控制极ST1-g同时通过第二连接线B与第二遮挡片SM2电连接，减少第一开关晶体管ST1与第二遮挡片SM2之间电连接点的设置，简化了结构图，从而简化了第一开关晶体管ST1与第二遮挡片SM2电连接的制造工艺。

在本公开的一些实施方式中，结合上述所述的驱动层CL所具有的显示区AA和非显示区WA，第二连接线B位于显示区AA，扫描信号线Gate位于显示区AA的部分、第二遮挡片SM2位于显示区AA的部分均与第二连接线B电连接。如此，可在显示区AA实现扫描信号线Gate与第二遮挡片SM2的电连接。

当然，为了简化显示区AA内像素电路布置的复杂度，也可在非显示区WA实现扫描信号线Gate与第二遮挡片SM2的电连接。如图23所述，第二连接线B位于非显示区WA，扫描信号线Gate和第二遮挡片SM2均由显示区AA延伸至非显示区WA，扫描信号线Gate位于非显示区WA的部分、第二遮挡片SM2位于非显示区WA的部分均与第二连接线B电连接。

需要说明的时，由于外界光照主要影响第一开关晶体管的控制极ST1-g，也即是主要会对扫描信号线Gate上与第二沟道区交叠的区域产生影响，因此可通过第二遮挡片SM2对扫描信号线Gate进行遮光，以避免第一开关晶体管ST1的阈值电压因外界光照产生的影响。示例地，可通过第二遮挡片SM2对扫描信号线Gate上与第一沟道区交叠的区域进行遮挡，也即是扫描信号线Gate上与第一沟道区交叠的区域在第二遮挡片SM2上的投影位于第二遮挡片SM2所在的区域内。当然，扫描信号线Gate为整体的导电结构，此时为了保证第二遮挡片SM2对第一开关晶体管ST1的遮挡效果，也可以通过第二遮挡片SM2对扫描信号线Gate整体进行遮挡，也即是显示区AA域内，扫描信号线Gate位于第二遮挡片SM2的正上方。示例地，在显示区AA内扫描信号线Gate在第二遮挡片SM2所在平面上的投影位于第二遮挡片SM2内。如此，通过第二遮挡片SM2实现对外界光照的遮挡，避免外界光照对扫描信号线Gate的影响，进而避免第二沟道区光生载流子增多的情况。

进一步地，如图21所示，扫描信号线Gate上与第二沟道区交叠区域的宽度小于第二遮挡片SM2与第二沟道区交叠区域的宽度。如此，以避免外界光照中非正射的光束对第一开关晶体管ST1的照射，使得第一开关晶体管ST1的阈值电压产生波动的情况，从而进一步保证第一开关晶体管ST1工作在正常状态。

在本公开的一些实施方式中，遮挡层BSM还包括用于遮挡第三开关晶体管ST3的遮挡片，且用于遮挡第三开关晶体管ST3的遮挡片与第三开关晶体管的控制极ST3-g电连接。

结合上述像素电路的描述，第三开关晶体管ST3同样用于接收扫描信号，且结合上述电路层PC层结构的描述，同一扫描信号线Gate上与第四沟道区交叠的区域构成第三开关晶体管的控制极ST3-g。因此如图22所示，在通过第二遮挡片SM2对扫描信号线Gate遮挡的情况下，能够同时实现对第一开关晶体管ST1、第三开关晶体管ST3的遮挡。也即是第三开关晶体管ST3与第二遮挡片SM2在垂直衬底基板SU的方向上存在交叠区域，第三开关晶体管的控制极ST3-g与第二遮挡片SM2电连接。如此，不仅能够避免外界光照对第一开关晶体管ST1、第三开关晶体管ST3的影响，还能够保证结构层的规整性、提高美观性、简化制造工艺。

其中，第三开关晶体管的控制极ST3-g与第二遮挡片SM2的电连接，实际为扫描信号线Gate与第二遮挡片SM2的电连接，对此可参考上述实施例所述，本公开实施方式对此不再赘述。

在本公开的一些实施方式中，结合上述像素电路的描述，第四开关晶体管ST4和第六开关晶体管ST6用于接收同一发光控制信号，且结合上述电路层PC层结构的描述，同一发光控制信号线EM上与第五沟道区交叠的区域构成第四开关晶体管的控制极ST4-g，与第七沟道区交叠的区域构成第六开关晶体管的控制极ST6-g。如此，在实现对第四开关晶体管ST4和/或第六开关晶体管ST6的遮挡时，可通过同一遮挡片进行遮挡。

如图21和图22所示，遮挡层BSM还包括第三遮挡片SM3，第四开关晶体管ST4、第六开关晶体管ST6与第三遮挡片SM3在垂直衬底基板SU的方向上均存在交叠区域，第四开关晶体管的控制极ST4-g、第六开关晶体管的控制极ST6-g均与第三遮挡片SM3电连接。如此，不仅能够避免外界光照对第四开关晶体管ST4、第六开关晶体管ST6的影响，还能够保证结构层的规整性、提高美观性、简化制造工艺。

另外，通过第三遮挡片SM3与第四开关晶体管的控制极ST4-g、第六开关晶体管的控制极ST6-g的电连接，避免了第三遮挡片SM3上电荷的累积，延长了第三遮挡片SM3的使用寿命，还保证了第三遮挡片SM3始终维持着第四开关晶体管的控制极ST4-g的电压。

对于同一行方向的多个像素电路，该多个像素电路的第四开关晶体管ST4、第六开关晶体管ST6与第三遮挡片SM3在垂直衬底基板SU的方向上均存在交叠区域，也即是通过一整片第三遮挡片SM3的设置，可同时阻挡外界光照对该多个像素电路的第四开关晶体管ST4、第六开关晶体管ST6的影响。此时多个第四开关晶体管的控制极ST4-g、多个第六开关晶体管的控制极ST6-g均与第三遮挡片SM3电连接。其中，该多个像素电路用于接收同一发光控制信号。

其中，结合上述描述的电路层PC的层结构，第三遮挡片SM3与发光控制信号线EM直接电连接，或者，第三遮挡片SM3与发光信号线通过连接线间接电连接。示例地，第二源漏金属层SD2还包括第八连接线，第八连接线的第一端与发光控制信号线EM电连接，第八连接线的第二端与第三遮挡片SM3电连接。具体可参考上述实施方式所述的通过第二连接线B电连接扫描信号线Gate和第二遮挡片SM2的描述，本公开实施方式对此不再赘述

示例地，第八连接线位于非显示区WA，发光控制信号线EM和第三遮挡片SM3均由显示区AA延伸至非显示区WA，发光控制信号线EM位于非显示区WA的部分、第三遮挡片SM3位于非显示区WA的部分均通过过孔与第八连接线电连接。

需要说明的时，第三遮挡片SM3的结构可参考上述实施方式所述的第二遮挡片SM2的结构，本公开实施方式对此不再赘述。

在本公开的一些实施方式中，结合上述像素电路的描述，第二开关晶体管ST2和第五开关晶体管ST5用于接收同一复位信号，且结合上述电路层PC层结构的描述，如图15所示，在同一列像素电路中，同一复位信号线Reset上与第n个像素电路的第五开关晶体管ST5的沟道区交叠的区域构成第n个像素电路的第五开关晶体管的控制极ST5-g，与第n+1个像素电路的第二开关晶体管ST2的沟道区交叠的区域构成第n+1个像素电路的第二开关晶体管的控制极ST2-g。如此，在实现对第n个像素电路的第五开关晶体管ST5和/或第n+1个像素电路的第二开关晶体管ST2的遮挡时，可通过同一遮挡片进行遮挡。

其中，n是指大于或等于1的整数，且第n个像素电路和第n+1个像素电路均是指在同一列方向上从显示面板的顶部至底部对像素电路进行计数后得到的。

如图21和图22所示，遮挡层BSM还包括第四遮挡片SM4，在同一列像素电路中，第n个像素电路的第五开关晶体管ST5、第n+1个像素电路的第二开关晶体管ST2与第四遮挡片SM4在垂直衬底基板SU的方向上均存在交叠区域，第n个像素电路的第五开关晶体管的控制极ST5-g、第n+1个像素电路的第二开关晶体管的控制极ST2-g均与第四遮挡片SM4电连接。如此，不仅能够避免外界光照对第n个像素电路的第五开关晶体管ST5、第n+1个像素电路的第二开关晶体管ST2的影响，还能够保证结构层的规整性、提高美观性、简化制造工艺。

另外，通过第四遮挡片SM4与第n个像素电路的第五开关晶体管的控制极ST5-g、第n+1个像素电路的第二开关晶体管的控制极ST2-g的电连接，避免了第四遮挡片SM4上电荷的累积，延长了第四遮挡片SM4的使用寿命，还保证了第四遮挡片SM4始终维持着第n个像素电路的第五开关晶体管的控制极ST5-g的电压。

对于每一列方向上的第n个像素电路的第五开关晶体管ST5、每一列方向上的第n+1个像素电路的第二开关晶体管ST2与第四遮挡片SM4在垂直衬底基板SU的方向上均存在交叠区域，也即是通过一整片第四遮挡片SM4的设置，可同时阻挡外界光照对每一列方向上的第n个像素电路的第五开关晶体管ST5、每一列方向上的第n+1个像素电路的第二开关晶体管ST2的影响。此时每一列方向上的第n个像素电路的第五开关晶体管的控制极ST5-g、每一列方向上的第n+1个像素电路的第二开关晶体管的控制极ST2-g均与第四遮挡片SM4电连接。其中，每一列方向上的第n个像素电路的第五开关晶体管ST5、每一列方向上的第n+1个像素电路的第二开关晶体管ST2均用于接收同一复位信号。

结合像素电路的实际工作原理，第m行像素电路的扫描信号可作为第m+1行像素电路的复位信号，如此，第m行像素电路对应的扫描信号线Gate与第m+1行像素电路的复位信号线Reset为一整体信号线。此时，对于复位信号线Reset与第四遮挡片SM4的电连接，可将第二遮挡片SM2与第四遮挡片SM4一体式设计。示例地，如图23所示，第m行像素电路对应的扫描信号线Gate与第m+1行像素电路的复位信号线Reset在非显示区WA合为一整体结构，第m行像素电路对应的第二遮挡片SM2与第m+1行像素电路对应的第四遮挡片SM4在非显示区WA合为以整体结构，此时扫描信号线Gate与第二遮挡片SM2电连接的同时实现复位信号线Reset与第四遮挡片SM4的电连接。

需要说明的时，第四遮挡片SM4的结构可参考上述实施方式所述的第二遮挡片SM2的结构，本公开实施方式对此不再赘述。

本公开实施方式还提供一种驱动背板BP的制造方法，该制造方法可包括步骤S110和步骤S120，其中：

步骤S110、在衬底基板的一侧形成遮挡层；

步骤S120、在遮挡层背离衬底基板的一侧形成电路层；电路层包括有源层，有源层包括第一有源部，第一有源部包括第一沟道区和位于第一沟道区两侧的第一连接部和第二连接部，第一连接部与遮挡层电连接。

在本公开的一些实施方式中，遮挡层BSM包括第一遮挡片SM1，以及第二遮挡片SM2、第三遮挡片SM3和第四遮挡片SM4中的至少一者。在形成遮挡层BSM时，可同时形成各个遮挡片，举例而言：可先在衬底基板SU上沉积遮光材料层，再通过曝光、显影和刻蚀对遮光材料层进行图案化，得到包含各个遮挡片的遮挡层BSM。

本公开实施方式的制造方法制造的驱动背板BP可为上文任意实施方式的驱动背板BP，其具体结构和有益效果已在上文中进行了详细说明，具体可以参考驱动背板BP的实施方式，在此不再详述。

本公开实施方式还提供一种显示显示面板，该显示面板包括驱动背板BP和发光器件，其中：

驱动背板BP可以是上述任意实施方式的驱动背板BP，其结构可参考上文中驱动背板BP的实施方式，在此不再详述。

发光器件设于驱动层CL背离衬底基板SU的一侧，且与驱动晶体管DT的第二极电连接。

下面对发光器件进行详细说明：

在本公开的一些实施方式中，发光器件为有机发光二极管(OLED)，其可包括沿背离驱动背板BP的方向依次层叠的第一电极层ANO、发光功能层和第二电极层，其中：

第一电极层ANO可设于第二保护层PLN2背离衬底基板SU的一侧，且通过贯穿第二保护层PLN2的过孔与第二源漏金属层SD2的连接线电连接，实现与像素电路的一薄膜晶体管的漏极或源极连接定。发光功能层可包括沿背离驱动背板BP的方向依次层叠的空穴注入层、空穴传输层、复合发光层、电子传输层和电子注入层，此外，空穴传输层和复合发光层之间还可设置电子阻挡层。第二电极层覆盖发光功能层，并可延伸至外围区，且与外围电路连接，可用于输入第二电源信号，有机发光二极管发光的具体原理在此不再详述。

发光器件的数量为多个，且阵列分布于驱动背板BP上，每个发光器件可连接一像素电路。各发光器件可被划分为多个发光单元，各发光单元阵列分布，每个发光单元包括多个发光颜色不同的发光器件，例如，同一发光单元可包括发红光的发光器件，发绿光的发光器件和发蓝光的发光器件。

本公开实施方式中，显示面板还包括像素定义层PDL。像素定义层PDL可采用遮光材质，例如，像素定义层PDL的材料可为黑色的光刻胶。

在本公开的一些实施方式中，显示面板还可包括多个支撑柱，其可设于像素定义层PDL背离衬底基板SU的表面，在通过蒸镀工艺形成发光功能层时，可利用支撑柱对掩膜版进行支撑。支撑柱的具体高度在此不做特殊限定。同时，为了进一步阻挡杂光，支撑柱也可采用遮光材质，其材料可与像素定义层PDL相同，从而可通过灰阶掩膜工艺同时形成像素定义层PDL和支撑柱，当然，也可分别独立形成。例如，支撑柱的材料可为黑色的光刻胶。

由于支撑柱形成在像素定义层PDL上，发光器件第二电极层可覆盖支撑柱，并在支撑柱处凸起，但不断开。

本公开实施方式中，显示面板还包括封装层，其可覆盖于发光层背离驱动背板BP的表面，且覆盖所有的发光器件，从而对发光层进行保护，并避免外界的水、氧对发光器件造成侵蚀。同时，封装层的边界沿延伸至外围区内，但不超出外围区，也可对外围区的外围电路进行保护。

在本公开的一些实施方式中，可采用薄膜封装(Thin-Film Encapsulation，TFE)的方式实现封装，封装层可包括第一无机层、有机层和第二无机层，第一无机层覆盖于发光层背离驱动背板BP的表面，有机层可设于第一无机层背离驱动背板BP的表面，且有机层的边界限定于第一无机层的边界的内侧，第二无机层覆盖有机层和未被有机层覆盖的第一无机层，可通过第二无机层阻挡水氧侵入，通过具有柔性的有机层实现平坦化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (11)

1.一种驱动背板，其特征在于，包括：

衬底基板；

驱动层，位于所述衬底基板的一侧，所述驱动层包括向背离所述衬底基板的方向分布的遮挡层和电路层，所述电路层形成有多个像素电路；

所述像素电路包括驱动晶体管和第一开关晶体管，所述驱动晶体管的第一极与所述第一开关晶体管的第一极电连接，所述驱动晶体管的第一极用于输入第一电源信号，所述驱动晶体管的第二极用于与发光器件电连接，所述第一开关晶体管的第二极用于输入数据信号；

所述遮挡层包括第一遮挡片，所述驱动晶体管和所述第一遮挡片在垂直所述衬底基板的方向上存在交叠区域，所述第一遮挡片与所述驱动晶体管的第一极电连接。

2.如权利要求1所述的驱动背板，其特征在于，所述电路层包括：

有源层，位于所述遮挡层背离所述衬底基板的一侧，且包括第一有源部，所述第一有源部包括第一沟道区和位于所述第一沟道区两侧的第一连接部和第二连接部；

第一栅极绝缘层，位于所述有源层背离所述衬底基板的一侧，且至少覆盖所述第一有源部；

第一栅金属层，位于所述第一栅极绝缘层背离所述衬底基板的一侧，且包括第一导电部，所述第一导电部和所述第一沟道区在垂直所述衬底基板的方向上存在交叠区域；

第二栅极绝缘层，位于所述第一栅金属层背离所述衬底基板的一侧，且至少覆盖所述第一导电部；

第一源漏金属层，位于所述第二栅极绝缘层背离所述衬底基板的一侧，且包括第一连接线，所述第一连接线的第一端与所述第一连接部电连接，所述第一连接线的第二端与所述第一遮挡片电连接；

所述第一连接部、所述第二连接部对应形成所述驱动晶体管的第一极、第二极，所述第一导电部上与所述第一沟道区交叠的区域形成所述驱动晶体管的控制极。

3.如权利要求2所述的驱动背板，其特征在于，所述第一遮挡片包括本体部和凸出部；

所述第一导电部在所述本体部所在平面的投影位于所述本体部所在的区域内，所述凸出部分别与所述本体部和所述第一连接线的第二端电连接。

4.如权利要求3所述的驱动背板，其特征在于，所述本体部和所述凸出部沿行方向分布，所述第一连接线沿列方向延伸。

5.如权利要求2-4任一所述的驱动背板，其特征在于，所述第一源漏金属层包括数据线和第一电源信号线；

所述数据线和所述第一电源信号线沿行方向分布，且沿列方向延伸，所述第一电源信号线与所述第一连接部电连接；

所述第一电源信号线具有背离所述数据线的弯折部，所述弯折部与所述第一导电部在垂直所述衬底基板的方向上存在交叠区域，所述第一连接线位于所述数据线和所述弯折部围城的区域内。

6.如权利要求2-4任一所述的驱动背板，其特征在于，所述第一开关晶体管的控制极用于输入扫描信号；

所述遮挡层包括第二遮挡片，所述第一开关晶体管和所述第二遮挡片在垂直所述衬底基板的方向上存在交叠区域，所述第二遮挡片与所述第一开关晶体管的控制极电连接。

7.如权利要求6所述的驱动背板，其特征在于，

所述有源层包括第二有源部，所述第二有源部包括第二沟道区和位于所述第二沟道区两侧的第三连接部和第四连接部，所述第一栅极绝缘层覆盖所述第二有源部；

所述第一栅金属层包括扫描信号线，所述扫描信号线与所述第二沟道区在垂直所述衬底基板的方向上存在交叠区域，所述第二栅极绝缘层覆盖所述扫描信号线；

所述第一源漏金属层包括第二连接线，所述第二连接线的第一端与所述扫描信号线电连接，所述第二连接线的第二端与所述第二遮挡片电连接；

所述第三连接部、所述第四连接部对应构成所述第一开关晶体管的第一极、第二极，所述扫描信号线上与所述第二沟道区交叠的区域构成所述第一开关晶体管的控制极。

8.如权利要求7所述的驱动背板，其特征在于，所述驱动层具有显示区和位于所述显示区外围的非显示区；

所述第二连接线位于所述非显示区，所述扫描信号线和所述第二遮挡片均由所述显示区延伸至所述非显示区，所述扫描信号线位于所述非显示区的部分、所述第二遮挡片位于所述非显示区的部分均与所述第二连接线电连接。

9.如权利要求8所述的驱动背板，其特征在于，所述显示区域内，所述扫描信号线位于所述第二遮挡片的正上方；

所述扫描信号线上与所述第二沟道区交叠区域的宽度小于所述第二遮光片与所述第二沟道区交叠区域的宽度。

10.如权利要求6所述的驱动背板，其特征在于，所述像素电路包括第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管和电容；

所述第二开关晶体管的第一极分别与所述第三开关晶体管的第一极、所述驱动晶体管的控制极、所述电容的第一极板电连接，所述第二开关晶体管的第二极用于输入第一初始电压信号，所述第二开关晶体管的控制极用于输入复位信号；

所述第三开关晶体管的第二极分别与所述驱动晶体管的第二极、所述第四开关晶体管的第一极电连接，所述第三开关晶体管的控制极用于输入扫描信号；

所述第四开关晶体管的第二极与所述第五开关晶体管的第一极电连接，且用于与所述发光器件电连接，所述第四开关晶体管的控制极用于输入发光控制信号；

所述第五开关晶体管的第二极用于输入第二初始电压信号，所述第五开关晶体管的控制极用于输入所述复位信号；

所述第六开关晶体管的第一极与所述驱动晶体管的第一极电连接，所述第六开关晶体管的第二极与所述电容的第二极板电连接，且用于输入所述电源信号，所述第六开关晶体管的控制极用于输入所述发光控制信号；

所述第三开关晶体管与所述第二遮挡片在垂直所述衬底基板的方向上存在交叠区域，所述第三开关晶体管的控制极与所述第二遮挡片电连接；

所述遮挡层还包括第三遮挡片和第四遮挡片，所述第四开关晶体管、所述第六开关晶体管与所述第三遮挡片在垂直所述衬底基板的方向上均存在交叠区域，所述第四开关晶体管的控制极、所述第六开关晶体管的控制极均与所述第三遮挡片电连接；

在同一列像素电路中，第n个像素电路的第五开关晶体管、第n+1个像素电路的第二开关晶体管与所述第四遮挡片在垂直所述衬底基板的方向上均存在交叠区域，所述第n个像素电路的第五开关晶体管的控制极、所述第n+1个像素电路的第二开关晶体管的控制极均与所述第四遮挡片电连接。

11.一种显示面板，其特征在于，包括：

权利要求1-10任一所述的驱动背板；

发光器件，位于所述驱动层背离所述衬底基板的一侧，且与所述驱动晶体管的第二极电连接。

Images