CN114203732B - Ltpo基板及其制作方法、显示面板 - Google Patents

Ltpo基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN114203732B
CN114203732B CN202111508832.0A CN202111508832A CN114203732B CN 114203732 B CN114203732 B CN 114203732B CN 202111508832 A CN202111508832 A CN 202111508832A CN 114203732 B CN114203732 B CN 114203732B
Authority
CN
China
Prior art keywords
layer
electrode
insulating layer
substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111508832.0A
Other languages
English (en)
Other versions
CN114203732A (zh
Inventor
马倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111508832.0A priority Critical patent/CN114203732B/zh
Publication of CN114203732A publication Critical patent/CN114203732A/zh
Application granted granted Critical
Publication of CN114203732B publication Critical patent/CN114203732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种LTPO基板及其制作方法、显示面板。该LTPO基板包括衬底、多晶硅有源层、第一绝缘层、第一电极层、第二绝缘层、氧化物有源层、第三绝缘层和第二电极层。多晶硅有源层设于衬底上。第一绝缘层设于多晶硅有源层和衬底上。第一电极层包括设于第一绝缘层上并间隔设置的第一栅极、遮光层和第一极板。第二绝缘层设于第一绝缘层和第一电极层上。氧化物有源层设于第二绝缘层上。第三绝缘层设于第二绝缘层和氧化物有源层上。第二电极层包括位于第三绝缘层上并间隔设置的第二栅极和第二极板。即本申请通过将第一栅极、遮光层及第一极板同层设置，将第二栅极和第二极板同层设置，可以减少绝缘层的数量，从而降低LTPO基板的厚度。

Description

LTPO基板及其制作方法、显示面板
技术领域
本申请涉及显示器件技术领域，尤其涉及一种LTPO基板及其制作方法、显示面板。
背景技术
电致发光二极管(OLED)具有制备工艺简单、成本低、发光效率高、易形成柔性结构、低功耗、高色饱和度以及广视角等优点，利用电致发光二极管的显示技术已经成为一种重要的显示技术。
OLED是电流型发光器件，其主要包括阳极、阴极以及有机材料功能层。OLED主要的工作原理是：有机材料功能层在阳极和阴极形成的电场的驱动下，通过载流子注入和复合而发光。
目前，低温多晶氧化物(Low Temperature Poly-Oxide，LTPO)基板技术是近年来新兴的技术。LTPO基板同时包含了氧化物薄膜晶体管和低温多晶硅(LTPS)薄膜晶体管，可以为显示屏可以节省5-15％的电量，让整块显示屏的功耗更低。然而，现有技术的LTPO基板中的膜层较多，导致厚度较厚。
发明内容
本申请提供一种LTPO基板及其制作方法、显示面板，以解决现有技术的LTPO基板中的膜层较多，导致厚度较厚的问题。
第一方面，本申请提供一种LTPO基板，包括：
衬底；
多晶硅有源层，所述多晶硅有源层设于所述衬底上；
第一绝缘层，所述第一绝缘层设于所述多晶硅有源层和所述衬底上；
第一电极层，所述第一电极层包括设于所述第一绝缘层上并间隔设置的第一栅极、遮光层和第一极板；所述第一栅极位于所述多晶硅有源层的上方；
第二绝缘层，所述第二绝缘层设于所述第一绝缘层和所述第一电极层上；
氧化物有源层，所述氧化物有源层设于所述第二绝缘层上，并位于所述遮光层的上方；
第三绝缘层，所述第三绝缘层设于所述第二绝缘层和所述氧化物有源层上；
第二电极层，所述第二电极层包括位于所述第三绝缘层上并间隔设置的第二栅极和第二极板；所述第二栅极位于所述氧化物有源层的上方，所述第二极板位于所述第一极板的上方。
在一些可能的实现方式中，所述多晶硅有源层包括第一沟道区和第一掺杂区，所述第一栅极位于所述第一沟道区的正上方。
在一些可能的实现方式中，所述衬底中设有第一静电屏蔽层，所述第一静电屏蔽层位于所述多晶硅有源层的下方。
在一些可能的实现方式中，所述氧化物有源层包括第二沟道区和第二掺杂区，所述第二栅极位于所述第二沟道区的正上方，所述遮光层位于所述第二沟道区的正下方。
在一些可能的实现方式中，LTPO基板还包括设于所述衬底上并与所述多晶硅有源层同层设置的信号走线或第二静电屏蔽层。
第二方面，本申请还提供一种显示面板，包括上述的LTPO基板。
第三方面，本申请还提供一种LTPO基板的制作方法，包括：
提供衬底，在所述衬底上制作多晶硅有源层；
在所述多晶硅有源层和所述衬底上制作第一绝缘层；
在所述第一绝缘层上制作第一电极层，所述第一电极层包括间隔设置的第一栅极、遮光层和第一极板；所述第一栅极位于所述多晶硅有源层的上方；
在所述第一绝缘层和所述第一电极层上制作第二绝缘层；
在所述第二绝缘层上制作氧化物有源层，所述氧化物有源层位于所述遮光层的上方；
在所述第二绝缘层和所述氧化物有源层上制作第三绝缘层；
在所述第三绝缘层上制作第二电极层，所述第二电极层包括间隔设置的第二栅极和第二极板；所述第二栅极位于所述氧化物有源层的上方，所述第二极板位于所述第一极板的上方。
在一些可能的实现方式中，所述在所述第一绝缘层上制作第一电极层之后，所述制作方法还包括：
将所述第一栅极作为遮挡层，对所述多晶硅有源层进行离子掺杂，形成位于所述第一栅极正下方的第一沟道区，及位于所述第一沟道区两侧的第一掺杂区。
在一些可能的实现方式中，所述在所述第三绝缘层上制作第二电极层，包括：
在所述第三绝缘层上沉积一层金属材料，对所述金属材料和所述第三绝缘层同时进行图案化处理，形成所述第二极板、位于所述第二极板正下方的第一子绝缘层、所述第二栅极，及位于所述第二栅极正下方的第二子绝缘层。
在一些可能的实现方式中，所述在所述第三绝缘层上制作第二电极层之后，所述制作方法还包括：
将所述第二栅极作为遮挡层，对所述氧化物有源层进行离子掺杂，形成位于所述第二栅极正下方的第二沟道区，及位于所述第二沟道区两侧的第二掺杂区。
本申请提供的LTPO基板包括衬底、多晶硅有源层、第一绝缘层、第一电极层、第二绝缘层、氧化物有源层、第三绝缘层和第二电极层。多晶硅有源层设于衬底上。第一绝缘层设于多晶硅有源层和衬底上。第一电极层包括设于第一绝缘层上并间隔设置的第一栅极、遮光层和第一极板。第一栅极位于多晶硅有源层的上方。第二绝缘层设于第一绝缘层和第一电极层上。氧化物有源层设于第二绝缘层上，并位于遮光层的上方。第三绝缘层设于第二绝缘层和氧化物有源层上。第二电极层包括位于第三绝缘层上并间隔设置的第二栅极和第二极板；第二栅极位于氧化物有源层的上方，第二极板位于第一极板的上方。该多晶硅有源层和第一栅极构成LTPS薄膜晶体管，氧化物有源层和第二栅极构成氧化物薄膜晶体管，第一极板和第二极板构成存储电容。即本申请通过将LTPS薄膜晶体管中的第一栅极、位于氧化物薄膜晶体管下方的遮光层及存储电容的第一极板同层设置，将氧化物薄膜晶体管中的第二栅极和存储电容的第二极板同层设置，可以减少绝缘层的数量，从而降低LTPO基板的厚度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的LTPO基板的示意图；
图2是本申请一实施例提供的LTPO基板的存储电容的示意图；
图3是本申请一实施例提供的LTPO基板的衬底的示意图；
图4是本申请一实施例提供的LTPO基板的制作方法的流程图；
图5是本申请一实施例提供的LTPO基板的制作方法的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式-和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1至图3，本申请实施例提供一种LTPO基板，包括：
衬底1；
多晶硅有源层2，多晶硅有源层2设于衬底1上；
第一绝缘层3，第一绝缘层3设于多晶硅有源层2和衬底1上；
第一电极层4，第一电极层4包括设于第一绝缘层3上并间隔设置的第一栅极41、遮光层42和第一极板43；第一栅极41位于多晶硅有源层2的上方；
第二绝缘层5，第二绝缘层5设于第一绝缘层3和第一电极层4上；
氧化物有源层6，氧化物有源层6设于第二绝缘层5上，并位于遮光层42的上方；
第三绝缘层7，第三绝缘层7设于第二绝缘层5和氧化物有源层6上；
第二电极层8，第二电极层8包括位于第三绝缘层7上并间隔设置的第二栅极81和第二极板82；第二栅极81位于氧化物有源层6的上方，第二极板82位于第一极板43的上方。
需要说明的是，该多晶硅有源层2和第一栅极41构成LTPS薄膜晶体管，由于LTPS薄膜晶体管有更好的开关速度，响应快，更强的电流驱动能力，因此LTPS薄膜晶体管可以作为驱动薄膜晶体管。氧化物有源层6和第二栅极81构成氧化物薄膜晶体管，由于氧化物薄膜晶体管漏电低，均一性高，因此氧化物薄膜晶体管可以作为开关薄膜晶体管。第一极板43和第二极板82构成存储电容。
本申请通过将LTPS薄膜晶体管中的第一栅极41、位于氧化物薄膜晶体管下方的遮光层42及存储电容的第一极板43同层设置，将氧化物薄膜晶体管中的第二栅极81和存储电容的第二极板82同层设置，即本申请的第一电极层4、氧化物有源层6和第二电极层8之间总共具有二层绝缘膜层。而现有技术通常是将第一极板43和第一栅极41同层设置作为第一层电极层，将第二极板82和遮光层42同层设置作为第二层电极层，再将第二栅极81单独制作于氧化物有源层6上作为第三层电极层，则现有技术的第一层电极层和第二层电极层之间具有一层绝缘膜层，第二层电极层和氧化物有源层6之间具有一层绝缘膜层，氧化物有源层6和第三层电极层之间具有一层绝缘膜层，即现有技术的第一层电极层、第二层电极层、氧化物有源层6和第三层电极层之间总共具有三层绝缘膜层。本申请相比于现有技术可以减少绝缘膜层的数量，从而降低LTPO基板的厚度。
此外，由于第一栅极41、遮光层42和第一极板43同层设置，因此，可以采用一张掩模板同时制作第一栅极41、遮光层42和第一极板43。由于第二栅极81和第二极板82同层设置，因此也可以采用一张掩模板同时制作第二栅极81和第二极板82。即本申请只需要两张掩模板即可制作第一栅极41、遮光层42、第一极板43、第二栅极81和第二极板82。而现有技术将第一极板43和第一栅极41同层设置作为第一层电极层，将第二极板82和遮光层42同层设置作为第二层电极层，再将第二栅极81单独制作于氧化物有源层6上作为第三层电极层，需要三张掩模板制作第一栅极41、遮光层42、第一极板43、第二栅极81和第二极板82。本申请相比于现有技术还可以减少掩模板的数量，简化工艺，降低生产成本。
另外需要说明的是，多晶硅有源层2和氧化物有源层6不能同层设置来降低LTPO基板的厚度。由于多晶硅有源层2制作完成后，其低温多晶硅材料具有缺陷，因此，后续在制作完第二绝缘层5之后需要对低温多晶硅进行氢修复，以修复低温多晶硅的缺陷。然而氢离子会影响氧化物有源层6的电性，使其丧失功能，因此，需要先制作多晶硅有源层2并进行氢修复后，才能制作氧化物有源层6。
另外，遮光层42位于氧化物有源层6的下方，不仅可以阻挡光线照射氧化物有源层6，还可以阻挡其他膜层的氢离子向氧化物有源层6中扩散。
在该实施例中，请参阅图1，LTPO基板还包括设于第二绝缘层5、氧化物有源层6和第二电极层8上的层间介电层9，及设于层间介电层9上的第三电极层10。第三电极层10包括间隔设置的第一源极101、第一漏极102、第二源极103和第二漏极104。
第一源极101和第一漏极102均与多晶硅有源层2连接，第二源极103和第二漏极104均与氧化物有源层6连接。上述的LTPS薄膜晶体管还包括第一源极101和第一漏极102。上述的氧化物薄膜晶体管还包括第二源极103和第二漏极104。
在该实施例中，层间介电层9的材料可以为氮化硅、氧化硅或有机材料。层间介电层9的厚度可以为。
第三电极层10的材料可以为氧化铟锡(ITO)、氧化铟锌(IZO)或其他金属材料。第三电极层10的厚度可以为。
在该实施例中，请参阅图1和图2，该第一极板43与第一栅极41间隔设置，第二极板82位于第一极板43的正上方，即第一极板43在第一绝缘层3上的正投影与第二极板82在第一绝缘层3上的正投影重叠设置。那么第二极板82与第一栅极41在竖直方向上错开设置，即第二极板82在第一绝缘层3上的正投影与第一栅极41在第一绝缘层3上的正投影间隔设置。
在一些实施例中，第一绝缘层3和第二绝缘层5的材料可以为氮化硅、氧化硅或氮化硅和氧化硅的层叠结构，有利于对低温多晶硅进行氢修复。当然，第一绝缘层3和第二绝缘层5也可以为其他材料，本申请在此不做限制。第一绝缘层3和第二绝缘层5的厚度可以为。
第一电极层4和第二电极层8的材料可以为钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。第一电极层4和第二电极层8的厚度可以为
氧化物有源层6的材料可以为氧化铟镓锌(IGZO)、氧化铟锡锌(IZTO)或氧化铟镓锌锡(IGZTO)。氧化物有源层6的厚度可以为。
在一些实施例中，请参阅图1，第三绝缘层7包括位于第二极板82正下方的第一子绝缘层71，及位于第二栅极81正下方的第二子绝缘层72。
在一些实施例中，请参阅图1，多晶硅有源层2包括第一沟道区21和第一掺杂区22，第一栅极41位于第一沟道区21的正上方。即第一栅极41在衬底1上的正投影与第一沟道区21在衬底1上的正投影重叠设置。在对多晶硅有源层2进行离子掺杂形成第一沟道区21和第一掺杂区22时，第一栅极41可以作为遮挡层进行自对准，使多晶硅有源层2被第一栅极41阻挡的部分形成第一沟道区21，未被第一栅极41阻挡的部分形成第一掺杂区22，可以减少掩模板的数量，简化工艺，降低生产成本。
在一些实施例中，请参阅图1和图3，衬底1中设有第一静电屏蔽层11，第一静电屏蔽层11位于多晶硅有源层2的下方。由于LTPO基板在制作时需要刚性支撑，通常在玻璃板上制作LTPO基板，因此，后续在制作完LTPO基板后，需要通过激光剥离方式将玻璃板和衬底1进行剥离，而剥离时会产生静电，本申请通过设置第一静电屏蔽层11，可以防止剥离时的静电影响多晶硅有源层2的电性，提高LTPO基板的品质。
在该实施例中，第一静电屏蔽层11的材料可以为非晶硅(a-si)、钼或者其他能够导出静电的材料，本申请在此不做限制。
在该实施例中，请参阅图1和图3，衬底1可以为柔性的，即衬底1可以包括层叠设置的第一柔性衬底12、缓冲层13、第二柔性衬底14、第一阻隔层15、第二阻隔层16和阻挡层17。第一静电屏蔽层11可以位于第一阻隔层15和第二阻隔层16之间。
在一些实施例中，请参阅图1，氧化物有源层6包括第二沟道区61和第二掺杂区62，第二栅极81位于第二沟道区61的正上方，遮光层42位于第二沟道区61的正下方。即第二栅极81在第二绝缘层5上的正投影与第二沟道区61在第二绝缘层5上的正投影重叠设置。在对氧化物有源层6进行离子掺杂形成第二沟道区61和第二掺杂区62时，第二栅极81可以作为遮挡层进行自对准，使氧化物有源层6被第二栅极81阻挡的部分形成第二沟道区61，未被第二栅极81阻挡的部分形成第二掺杂区62，可以减少掩模板的数量，简化工艺，降低生产成本。
并且遮光层42在第二绝缘层5上的正投影与第二沟道区61在第二绝缘层5上的正投影重叠设置，不仅可以阻挡光线照射第二沟道区61，还可以阻挡其他膜层的氢离子向第二沟道区61中扩散，提高LTPO基板的品质。
在该实施例中，遮光层42的长度和宽度均大于第二沟道区61的长度和宽度，以提高遮光层42的遮挡能力。
在一些实施例中，请参阅图1，LTPO基板还包括设于衬底1上并与多晶硅有源层2同层设置的信号走线23或第二静电屏蔽层24，从而可以节省设计空间，有利于减小LTPO基板的尺寸。并且第二静电屏蔽层24还可以进一步防止剥离时的静电影响多晶硅有源层2的电性，提高LTPO基板的品质。
此外，上述的第二源极103可以与信号走线23或第二静电屏蔽层24连接。
基于上述的LTPO基板，本申请实施例还提供一种显示面板，包括上述的LTPO基板。
本申请实施例对于显示面板的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备(如智能手环、智能手表等)、手机、虚拟现实设备、增强现实设备、车载显示、广告灯箱等任何具有显示功能的产品或部件。
请参阅图4和图5，基于上述的LTPO基板，本申请实施例还提供一种LTPO基板的制作方法，包括：
步骤S1、提供衬底1，在衬底1上制作多晶硅有源层2；
步骤S2、在多晶硅有源层2和衬底1上制作第一绝缘层3；
步骤S3、在第一绝缘层3上制作第一电极层4，第一电极层4包括间隔设置的第一栅极41、遮光层42和第一极板43；第一栅极41位于多晶硅有源层2的上方；
步骤S4、在第一绝缘层3和第一电极层4上制作第二绝缘层5；
步骤S5、在第二绝缘层5上制作氧化物有源层6，氧化物有源层6位于遮光层42的上方；
步骤S6、在第二绝缘层5和氧化物有源层6上制作第三绝缘层7；
步骤S7、在第三绝缘层7上制作第二电极层8，第二电极层8包括间隔设置的第二栅极81和第二极板82；第二栅极81位于氧化物有源层6的上方，第二极板82位于第一极板43的上方。
需要说明的是，该多晶硅有源层2和第一栅极41构成LTPS薄膜晶体管，氧化物有源层6和第二栅极81构成氧化物薄膜晶体管，第一极板43和第二极板82构成存储电容。即本申请通过将LTPS薄膜晶体管中的第一栅极41、位于氧化物薄膜晶体管下方的遮光层42及存储电容的第一极板43同层设置，将氧化物薄膜晶体管中的第二栅极81和存储电容的第二极板82同层设置，即本申请的第一电极层4、氧化物有源层6和第二电极层8之间总共具有二层绝缘膜层。而现有技术通常是将第一极板43和第一栅极41同层设置作为第一层电极层，将第二极板82和遮光层42同层设置作为第二层电极层，再将第二栅极81单独制作于氧化物有源层6上作为第三层电极层，则现有技术的第一层电极层和第二层电极层之间具有一层绝缘膜层，第二层电极层和氧化物有源层6之间具有一层绝缘膜层，氧化物有源层6和第三层电极层之间具有一层绝缘膜层，即现有技术的第一层电极层、第二层电极层、氧化物有源层6和第三层电极层之间总共具有三层绝缘膜层。本申请相比于现有技术可以减少绝缘膜层的数量，从而降低LTPO基板的厚度。
此外，由于第一栅极41、遮光层42和第一极板43同层设置，因此，可以采用一张掩模板同时制作第一栅极41、遮光层42和第一极板43。由于第二栅极81和第二极板82同层设置，因此也可以采用一张掩模板同时制作第二栅极81和第二极板82。即本申请只需要两张掩模板即可制作第一栅极41、遮光层42、第一极板43、第二栅极81和第二极板82。而现有技术将第一极板43和第一栅极41同层设置作为第一层电极层，将第二极板82和遮光层42同层设置作为第二层电极层，再将第二栅极81单独制作于氧化物有源层6上作为第三层电极层，需要三张掩模板制作第一栅极41、遮光层42、第一极板43、第二栅极81和第二极板82。本申请相比于现有技术还可以减少掩模板的数量，简化工艺，降低生产成本。
在一些实施例中，请参阅图5，步骤S3在第一绝缘层3上制作第一电极层4之后，LTPO基板的制作方法还包括：将第一栅极41作为遮挡层，对多晶硅有源层2进行离子掺杂，形成位于第一栅极41正下方的第一沟道区21，及位于第一沟道区21两侧的第一掺杂区22。即第一栅极41可以作为遮挡层进行自对准，使多晶硅有源层2被第一栅极41阻挡的部分形成第一沟道区21，未被第一栅极41阻挡的部分形成第一掺杂区22，可以减少掩模板的数量，简化工艺，降低生产成本。
在一些实施例中，请参阅图5，步骤S7在第三绝缘层7上制作第二电极层8，包括：在第三绝缘层7上沉积一层金属材料，对金属材料和第三绝缘层7同时进行图案化处理，形成第二极板82、位于第二极板82正下方的第一子绝缘层71、第二栅极81，及位于第二栅极81正下方的第二子绝缘层72。
即本申请可以先对金属材料进行图案化处理(例如采用黄光处理工艺)，形成第二极板82和第二栅极81，然后将第二极板82和第二栅极81作为遮挡层进行自对准，在对第三绝缘层7进行图案化处理，形成第一子绝缘层71和第二子绝缘层72，可以减少掩模板的数量，简化工艺，降低生产成本。
在该实施例中，请参阅图5，步骤S7在第三绝缘层7上制作第二电极层8之后，LTPO基板的制作方法还包括：将第二栅极81作为遮挡层，对氧化物有源层6进行离子掺杂，形成位于第二栅极81正下方的第二沟道区61，及位于第二沟道区61两侧的第二掺杂区62。即第二栅极81可以作为遮挡层进行自对准，使氧化物有源层6被第二栅极81阻挡的部分形成第二沟道区61，未被第二栅极81阻挡的部分形成第二掺杂区62，可以减少掩模板的数量，简化工艺，降低生产成本。
在一些实施例中，请参阅图5，LTPO基板的制作方法还包括：在第二绝缘层5、氧化物有源层6和第二电极层8上制作层间介电层9，在层间介电层9上制作第三电极层10。第三电极层10包括间隔设置的第一源极101、第一漏极102、第二源极103和第二漏极104。
第一源极101和第一漏极102均与多晶硅有源层2连接，第二源极103和第二漏极104均与氧化物有源层6连接。上述的LTPS薄膜晶体管还包括第一源极101和第一漏极102。上述的氧化物薄膜晶体管还包括第二源极103和第二漏极104。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本申请实施例所提供的一种LTPO基板及其制作方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请实施例的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请实施例的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种LTPO基板，其特征在于，包括：
衬底；
多晶硅有源层，所述多晶硅有源层设于所述衬底上；
第二静电屏蔽层，所述第二静电屏蔽层与所述多晶硅有源层同层设置；
第一绝缘层，所述第一绝缘层设于所述多晶硅有源层和所述衬底上；
第一电极层，所述第一电极层包括设于所述第一绝缘层上并间隔设置的第一栅极、遮光层和第一极板；所述第一栅极位于所述多晶硅有源层的上方；
第二绝缘层，所述第二绝缘层设于所述第一绝缘层和所述第一电极层上；
氧化物有源层，所述氧化物有源层设于所述第二绝缘层上，并位于所述遮光层的上方；
第三绝缘层，所述第三绝缘层设于所述第二绝缘层和所述氧化物有源层上；
第二电极层，所述第二电极层包括位于所述第三绝缘层上并间隔设置的第二栅极和第二极板；所述第二栅极位于所述氧化物有源层的上方，所述第二极板位于所述第一极板的上方；
层间介电层，所述层间介电层设于所述第二绝缘层、所述氧化物有源层和所述第二电极层上；
第三电极层，所述第三电极层设于所述层间介电层上，所述第三电极层包括间隔设置的第一源极、第一漏极、第二源极以及第二漏极，所述第一源极和第一漏极均与所述多晶硅有源层连接，所述第二源极和所述第二漏极均与所述氧化物有源层连接，所述第二源极还与所述第二静电屏蔽层连接。
2.根据权利要求1所述的LTPO基板，其特征在于，所述多晶硅有源层包括第一沟道区和第一掺杂区，所述第一栅极位于所述第一沟道区的正上方。
3.根据权利要求1所述的LTPO基板，其特征在于，所述衬底中设有第一静电屏蔽层，所述第一静电屏蔽层位于所述多晶硅有源层的下方。
4.根据权利要求1所述的LTPO基板，其特征在于，所述氧化物有源层包括第二沟道区和第二掺杂区，所述第二栅极位于所述第二沟道区的正上方，所述遮光层位于所述第二沟道区的正下方。
5.一种显示面板，其特征在于，包括：如权利要求1至4中任一项所述的LTPO基板。
6.一种LTPO基板的制作方法，其特征在于，包括：
提供衬底，在所述衬底上制作多晶硅有源层以及第二静电屏蔽层；
在所述多晶硅有源层和所述衬底上制作第一绝缘层；
在所述第一绝缘层上制作第一电极层，所述第一电极层包括间隔设置的第一栅极、遮光层和第一极板；所述第一栅极位于所述多晶硅有源层的上方；
在所述第一绝缘层和所述第一电极层上制作第二绝缘层；
在所述第二绝缘层上制作氧化物有源层，所述氧化物有源层位于所述遮光层的上方；
在所述第二绝缘层和所述氧化物有源层上制作第三绝缘层；
在所述第三绝缘层上制作第二电极层，所述第二电极层包括间隔设置的第二栅极和第二极板；所述第二栅极位于所述氧化物有源层的上方，所述第二极板位于所述第一极板的上方；
在所述第二电极层上制作层间介电层；
在所述层间介电层上制作第三电极层，所述第三电极层包括间隔设置的第一源极、第一漏极、第二源极以及第二漏极，所述第一源极和第一漏极均与所述多晶硅有源层连接，所述第二源极和所述第二漏极均与所述氧化物有源层连接，所述第二源极还与所述第二静电屏蔽层连接。
7.根据权利要求6所述的LTPO基板的制作方法，其特征在于，所述在所述第一绝缘层上制作第一电极层之后，所述制作方法还包括：
将所述第一栅极作为遮挡层，对所述多晶硅有源层进行离子掺杂，形成位于所述第一栅极正下方的第一沟道区，及位于所述第一沟道区两侧的第一掺杂区。
8.根据权利要求6所述的LTPO基板的制作方法，其特征在于，所述在所述第三绝缘层上制作第二电极层，包括：
在所述第三绝缘层上沉积一层金属材料，对所述金属材料和所述第三绝缘层同时进行图案化处理，形成所述第二极板、位于所述第二极板正下方的第一子绝缘层、所述第二栅极，及位于所述第二栅极正下方的第二子绝缘层。
9.根据权利要求8所述的LTPO基板的制作方法，其特征在于，所述在所述第三绝缘层上制作第二电极层之后，所述制作方法还包括：
将所述第二栅极作为遮挡层，对所述氧化物有源层进行离子掺杂，形成位于所述第二栅极正下方的第二沟道区，及位于所述第二沟道区两侧的第二掺杂区。
CN202111508832.0A 2021-12-10 2021-12-10 Ltpo基板及其制作方法、显示面板 Active CN114203732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111508832.0A CN114203732B (zh) 2021-12-10 2021-12-10 Ltpo基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111508832.0A CN114203732B (zh) 2021-12-10 2021-12-10 Ltpo基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN114203732A CN114203732A (zh) 2022-03-18
CN114203732B true CN114203732B (zh) 2023-07-25

Family

ID=80652275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111508832.0A Active CN114203732B (zh) 2021-12-10 2021-12-10 Ltpo基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN114203732B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951099A (ja) * 1995-08-04 1997-02-18 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法、表示装置及び表示装置の製造方法
KR20150017193A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105428355B (zh) * 2016-01-06 2019-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN113192978A (zh) * 2021-04-12 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示装置
CN113241351A (zh) * 2021-06-16 2021-08-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Also Published As

Publication number Publication date
CN114203732A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
CN106847743B (zh) Tft基板及其制作方法
US11335709B2 (en) Array substrate, display panel, display device and method for forming array substrate
CN102646699B (zh) 一种氧化物薄膜晶体管及其制备方法
US10186562B2 (en) Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel
US10804300B2 (en) Complementary thin film transistor drive back-plate and manufacturing method thereof, display panel
CN107611085B (zh) Oled背板的制作方法
US7474047B2 (en) Organic EL display and fabricating method thereof
CN208622728U (zh) 一种阵列基板、显示面板及显示装置
US20190386076A1 (en) Display panel and method for manufacturing the same
US20190393292A1 (en) Display panel and method for manufacturing the same
CN107046003B (zh) 低温多晶硅tft基板及其制作方法
CN111785740A (zh) 一种薄膜晶体管阵列基板及显示装置
US20190393281A1 (en) Display panel and method for manufacturing the same
CN102237372B (zh) 阵列基底和制造该阵列基底的方法
CN105655407A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
CN111584577A (zh) 显示面板及其制作方法
CN113178492A (zh) 显示面板及显示装置
CN114388625A (zh) 一种薄膜晶体管及其制作方法、驱动基板和电子设备
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
CN114203732B (zh) Ltpo基板及其制作方法、显示面板
US20220005842A1 (en) Display panel and method of fabricating same
CN114188389B (zh) Tft阵列基板及其制作方法、oled显示面板
CN112420944B (zh) 一种显示面板、制程方法及显示装置
CN114335011B (zh) 显示面板及显示面板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant