CN115483227A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN115483227A
CN115483227A CN202210980926.6A CN202210980926A CN115483227A CN 115483227 A CN115483227 A CN 115483227A CN 202210980926 A CN202210980926 A CN 202210980926A CN 115483227 A CN115483227 A CN 115483227A
Authority
CN
China
Prior art keywords
substrate
thin film
film transistor
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210980926.6A
Other languages
English (en)
Inventor
罗传宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202210980926.6A priority Critical patent/CN115483227A/zh
Priority to US18/081,125 priority patent/US20240063233A1/en
Publication of CN115483227A publication Critical patent/CN115483227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提供一种阵列基板及其制作方法、显示面板，该阵列基板包括至少一个低温多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；低温多晶硅薄膜晶体管包括有源层和第一栅极，氧化物薄膜晶体管包括氧化物半导体层、第二源极以及第二漏极；其中，第一栅极与第二源极以及第二漏极同层设置，且有源层与氧化物半导体层异层设置。本发明通过将低温多晶硅薄膜晶体管的栅极与氧化物薄膜晶体管的源极以及漏极采用同一道光罩制作，从而简化制作工艺。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示面板。
背景技术
有源驱动OLED、Micro LED、Mini LED等自发光显示，其驱动基板一般需要两个以上的薄膜晶体管控制单个像素显示状态，如常见的2T1C电路或者3T1C电路。另一方面随着5G和物联网LOT的迅速发展，移动终端的应用场景更加多元化。对于显示面板，在非必要高刷新频率条件下，降低显示刷新频率，可以有效降低显示功耗。目前主流的高解析度自发光显示主要是低温多晶硅薄膜晶体管，其主要特征是迁移率高、漏电流高，高漏电流使得驱动功耗维持较高。像素电路中，若把控制电容点位的晶体管换成具有低电流特性的晶体管，而像素发光驱动的晶体管保持为高迁移率晶体管，从而可以降低像素的刷新频率而无闪烁，降低刷新频率，可以有效降低驱动功耗。
但是，目前已有的低温多晶硅及氧化物薄膜晶体管混合像素结构方案需要光罩掩膜板较多，工艺复杂。而现有的一些技术为了节省光罩，将这两种薄膜晶体管放在同一制程中制作，使得低温多晶硅有源层和氧化物半导体层置于同一层，这样会导致制程中的激光退火工艺的高温对其中一种薄膜晶体管的电学特性造成影响。尤其是，氧化物薄膜晶体管中的氧化物半导体层对外界环境较为敏感，在温度、光照等因素影响下，内部会感应产生额外的载流子，并在电场作用下发生迁移，此时器件的性能会发生变化，其中最为重要的参数偏移是阈值电压。
因此，有必要提供一种方案以解决上述问题。
发明内容
本发明提供一种阵列基板及其制作方法、显示面板，能够解决现有技术中低温多晶硅及氧化物薄膜晶体管混合结构的阵列基板的制程工艺复杂的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，包括至少一个低温多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；
所述低温多晶硅薄膜晶体管包括有源层和第一栅极，所述氧化物薄膜晶体管包括氧化物半导体层、第二源极以及第二漏极；
其中，所述第一栅极与所述第二源极以及所述第二漏极同层设置，且所述有源层与所述氧化物半导体层异层设置。
可选的，在本发明的一些实施例中，所述阵列基板还包括基底，所述低温多晶硅薄膜晶体管和所述氧化物薄膜晶体管均设置在所述基底上；
所述第一栅极位于所述有源层远离所述基底的一侧，所述第二源极以及所述第二漏极位于所述氧化物半导体层靠近所述基底的一侧。
可选的，在本发明的一些实施例中，所述低温多晶硅薄膜晶体管还包括位于所述有源层靠近所述基底一侧的第一源极和第一漏极，所述有源层通过第一过孔与所述第一源极电连接，所述有源层通过第二过孔与所述第一漏极电连接；
所述氧化物薄膜晶体管还包括位于所述氧化物半导体层远离所述基底一侧的第二栅极，所述氧化物半导体层通过第三过孔与所述第二源极电连接，所述氧化物半导体层通过第四过孔与所述第二漏极电连接。
可选的，在本发明的一些实施例中，所述第二源极在所述基底上的正投影与所述第一漏极在所述基底上的正投影存在重叠，且所述第二源极在所述基底上的正投影与所述第一栅极在所述基底上的正投影相间隔。
可选的，在本发明的一些实施例中，所述第二源极位于所述第一栅极与所述第二漏极之间，所述氧化物半导体层在所述基底上的正投影与所述有源层在所述基底上的正投影存在重叠，且所述氧化物半导体层在所述基底上的正投影与所述第一源极在所述基底上的正投影相间隔。
可选的，在本发明的一些实施例中，所述氧化物半导体层包括对应所述第二栅极的沟道区以及位于所述沟道区两侧的导体区，所述导体区在所述基底上的正投影覆盖所述第一栅极在所述基底上的正投影，其中，所述导体区与所述第一栅极之间形成电容。
本发明实施例还提供一种显示面板，包括如上所述的阵列基板。
本发明还提供一种阵列基板的制作方法，包括以下步骤：
提供一基底；
在所述基底上制作至少一个低温多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管，所述低温多晶硅薄膜晶体管包括有源层和第一栅极，所述氧化物薄膜晶体管包括氧化物半导体层、第二源极以及第二漏极；
其中，所述有源层与所述氧化物半导体层异层设置，所述第一栅极与所述第二源极以及所述第二漏极采用同一道光罩制作而成。
可选的，在本发明的一些实施例中，在所述基底上制作至少一个低温多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管的步骤包括：
在所述基底上依次形成第一金属层和第一绝缘层，所述第一金属层包括相间隔的第一源极和第一漏极，所述第一绝缘层上形成有暴露所述第一源极的第一过孔和暴露所述第一漏极的第二过孔；
在所述第一绝缘层上依次形成有源层、第二绝缘层和第二金属层，所述有源层包括第一沟道区和位于所述第一沟道区两侧的第一导体区，所述第一导体区通过所述第一过孔与所述第一源极电连接，所述第一导体区通过所述第二过孔与所述第一漏极电连接，所述第二金属层包括相间隔的第一栅极、第二源极和第二漏极，所述第一栅极对应所述第一沟道区；
在所述第二金属层上依次形成第三绝缘层、氧化物半导体层、第四绝缘层和第二栅极，所述第三绝缘层上形成有暴露所述第二源极的第三过孔和暴露所述第二漏极的第四过孔，所述氧化物半导体层包括第二沟道区和位于所述第二沟道区两侧的第二导体区，所述第二导体区通过所述第三过孔与所述第二源极电连接，所述第二导体区通过所述第四过孔与所述第二漏极电连接，所述第二栅极对应所述第二沟道区；
其中，所述第一源极、所述第一漏极、所述有源层以及所述第一栅极构成低温多晶硅薄膜晶体管，所述第二源极、所述第二漏极、所述氧化物半导体层以及所述第二栅极构成氧化物薄膜晶体管。
可选的，在本发明的一些实施例中，所述第二源极在所述基底上的正投影与所述第一漏极在所述基底上的正投影存在重叠；
其中，在所述第一绝缘层上形成有源层之后，并在所述第二绝缘层和所述第二金属层制作之前，所述制作方法还包括以下步骤：
对所述有源层待导体化的区域进行离子掺杂处理，以形成所述第一导体区。
本发明的有益效果为：本发明提供的阵列基板及其制作方法、显示面板，通过将低温多晶硅薄膜晶体管的栅极与氧化物薄膜晶体管的源极以及漏极采用同一道光罩制作，实现部分膜层共用，简化制程。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的阵列基板的结构示意图；
图2是本发明实施例二提供的阵列基板的结构示意图；
图3是本发明实施例三提供的阵列基板的结构示意图；
图4是本发明实施例一提供的阵列基板的制作方法流程图；
图5A-5I是本发明实施例一提供的阵列基板的制作过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1-图3，本发明提供一种阵列基板，其包括至少一个低温多晶硅薄膜晶体管T1和至少一个氧化物薄膜晶体管T2。其中，所述低温多晶硅薄膜晶体管T1包括有源层15和第一栅极17，所述氧化物薄膜晶体管T2包括氧化物半导体层21、第二源极18以及第二漏极19。其中，所述第一栅极17与所述第二源极18以及第二漏极19同层设置，且所述有源层15与所述氧化物半导体层21异层设置。
本发明实施例通过将所述低温多晶硅薄膜晶体管T1的第一栅极17与氧化物薄膜晶体管T2的第二源极18以及第二漏极19同层设置，在制作时只需一道光罩工艺便可同时形成所述低温多晶硅薄膜晶体管T1的第一栅极17与氧化物薄膜晶体管T2的第二源极18以及第二漏极19，相较于传统结构中将低温多晶硅薄膜晶体管和氧化物薄膜晶体管分开单独制作，本发明实施例可以至少节省一道光罩工艺，简化制程。
以下结合具体实施例对本发明的阵列基板进行详细描述，具体阐述如下。
请参阅图1，图1是本发明实施例一提供的阵列基板的结构示意图。所述阵列基板包括基底11以及设置在所述基底11上的至少一个低温多晶硅薄膜晶体管T1和至少一个氧化物薄膜晶体管T2。其中，所述基底11可以是刚性基底，也可以是柔性基底，此处不做限制。所述阵列基板还包括设置在所述基底11上的无机堆叠层110，至少一个所述低温多晶硅薄膜晶体管T1和至少一个所述氧化物薄膜晶体管T2位于所述无机堆叠层110中。
其中，所述无机堆叠层110包括从下至上层叠设置的第一绝缘层14、第二绝缘层16、第三绝缘层20、第四绝缘层22以及第五绝缘层24，但不以此为限。
作为一种实施例，所述第一绝缘层14可以为缓冲层，所述第二绝缘层16可以为第一栅极绝缘层，所述第三绝缘层20可以为层间绝缘层，所述第四绝缘层22可以为第二栅极绝缘层，所述第五绝缘层24可以为钝化层。
其中，本实施例的所述低温多晶硅薄膜晶体管T1和所述氧化物薄膜晶体管T2均为顶栅结构，所述低温多晶硅薄膜晶体管T1还包括位于所述有源层15靠近所述基底11一侧的第一源极12和第一漏极13。所述氧化物薄膜晶体管T2还包括位于所述氧化物半导体层21远离所述基底11一侧的第二栅极23。
具体地，所述第一源极12和所述第一漏极13间隔的设置在所述基底11上，所述第一绝缘层14设置在所述第一源极12、所述第一漏极13以及所述基底11上，所述有源层15设置在所述第一绝缘层14上，且所述有源层15通过贯穿所述第一绝缘层14的第一过孔与所述第一源极12电连接，所述有源层15通过贯穿所述第一绝缘层14的第二过孔与所述第一漏极13电连接。所述有源层15包括第一沟道区152和位于所述第一沟道区152两侧的第一导体区151。所述第二绝缘层16设置在所述有源层15和所述第一绝缘层14上，所述第一栅极17、所述第二源极18和所述第二漏极19同层且相互间隔的设置在所述第二绝缘层16上，其中，所述第二绝缘层16包括分别对应所述第一栅极17、所述第二源极18和所述第二漏极19的绝缘层图案，所述第一栅极17、所述第二源极18和所述第二漏极19分别与对应的所述绝缘层图案形成堆叠结构。所述第三绝缘层20整层的设置在所述第一栅极17、所述第二源极18和所述第二漏极19上，所述氧化物半导体层21设置在所述第三绝缘层20上，且所述氧化物半导体层21通过贯穿所述第三绝缘层20的第三过孔与所述第二源极18电连接，所述氧化物半导体层21通过贯穿所述第三绝缘层20的第四过孔与所述第二漏极19电连接。所述氧化物半导体层21包括第二沟道区211和位于所述第二沟道区211两侧的第二导体区212。所述第四绝缘层22和所述第二栅极23对应所述第二沟道区211层叠的设置在所述氧化物半导体层21上。所述第五绝缘层24整层的设置在所述第二栅极23上。
在本实施例中，由于所述氧化物半导体层21位于所述有源层15上方的膜层上，一方面可以防止在对所述有源层15进行掺杂处理时，掺杂离子也进入所述氧化物半导体层21中，而降低所述氧化物薄膜晶体管T2的电学稳定性。另一方面，可以避免所述有源层15的非晶硅通过激光退火工艺转化为多晶硅时对所述氧化物半导体层21的结晶性能造成影响。因此，本发明实施例可以达到在简化制程工艺的同时，兼顾了器件的电学稳定性。此外，所述氧化物薄膜晶体管T2采用氧化物半导体层21的底部与第二源极18和第二漏极19的顶部相接触的形式，节省了传统结构中在氧化物半导体层上制作层间绝缘层(ILD)的工艺，由于所述层间绝缘层一般采用CVD工艺制作，CVD制程的高温会影响氧化物半导体的结晶性能，而本发明的薄膜晶体管采用该结构设计，可以进一步提升器件的电学稳定性。并且在本实施例中，所述氧化物半导体层21位于所述第三绝缘层(即层间绝缘层)20的上方，因此所述第三绝缘层的CVD制程的高温不会影响到器件的稳定性。
可以理解的是，在其他实施例中，所述基底11与所述第一源极12以及所述第一漏极13之间还可以包括其他常规膜层，例如遮光层等，此处不做限定。
进一步的，所述阵列基板还包括像素电极25，所述像素电极25设置于所述第五绝缘层24上，且所述像素电极25通过贯穿所述第五绝缘层24和所述第三绝缘层20的第五过孔与所述低温多晶硅薄膜晶体管T1的第一源极12电连接。其中，所述低温多晶硅薄膜晶体管T1可以作为驱动薄膜晶体管，其迁移率高，能够降低驱动电压，并实现高刷新频率和高分辨率；所述氧化物薄膜晶体管T2可以作为开关薄膜晶体管，其漏电流较小，可以使显示面板在低帧率下保持良好的显示效果，降低显示面板的功耗。
请参阅图2，图2是本发明实施例二提供的阵列基板的结构示意图。所述阵列基板包括基底11以及设置在所述基底11上的至少一个低温多晶硅薄膜晶体管T1和至少一个氧化物薄膜晶体管T2。所述阵列基板还包括设置在所述基底11上的无机堆叠层110，至少一个所述低温多晶硅薄膜晶体管T1和至少一个所述氧化物薄膜晶体管T2位于所述无机堆叠层110中。其中，所述低温多晶硅薄膜晶体管T1、所述氧化物薄膜晶体管T2以及所述无机堆叠层110的结构组成与上述实施例一中的结构相同，具体请参照上述实施例一中的描述，此处不再赘述。本实施例与上述实施例一的区别在于：本实施例阵列基板中的所述低温多晶硅薄膜晶体管T1和所述氧化物薄膜晶体管T2在垂直于所述阵列基板的方向上存在部分重叠，从而减小薄膜晶体管所占空间，能够增大像素开口率。
具体地，所述氧化物薄膜晶体管T2的第二源极18在所述基底11上的正投影与所述低温多晶硅薄膜晶体管T1的第一漏极13在所述基底11上的正投影存在重叠。
进一步的，所述第二源极18在所述基底11上的正投影与所述第一栅极17在所述基底11上的正投影相间隔。此外，又由于所述第二源极18与所述低温多晶硅薄膜晶体管T1的有源层15通过第二绝缘层16隔开，因此，此设计不会影响所述低温多晶硅薄膜晶体管T1和所述氧化物薄膜晶体管T2的性能。
进一步的，在一种实施例中，所述氧化物薄膜晶体管T2的氧化物半导体层21在所述基底11上的正投影与所述有源层15在所述基底11上的正投影存在重叠，并与所述第一栅极17在所述基底11上的正投影相间隔。
其中，所述第二源极18在所述基底11上的正投影与所述第一漏极13在所述基底11上的正投影部分重叠或者完全重叠。其中，平行于所述阵列基板的方向为第一方向，垂直于所述阵列基板的方向为第二方向，由于所述低温多晶硅薄膜晶体管T1和所述氧化物薄膜晶体管T2在第二方向上存在重叠，因此可以减小所述低温多晶硅薄膜晶体管T1和所述氧化物薄膜晶体管T2在第一方向上的空间占比，从而为像素开口提供更多空间，达到增大开口率的效果。因此，本实施例在简化制程、提高器件电学稳定性的基础上，还能够达到增大像素开口率的效果。
请参阅图3，图3是本发明实施例三提供的阵列基板的结构示意图。本实施例的阵列基板包括基底11以及设置在所述基底11上的无机堆叠层110，还包括设置在所述无机堆叠层110中的至少一个低温多晶硅薄膜晶体管T1和至少一个氧化物薄膜晶体管T2。其中，所述低温多晶硅薄膜晶体管T1、所述氧化物薄膜晶体管T2以及所述无机堆叠层110的结构组成与上述实施例一、二中的结构相同，具体请参照上述实施例一、二中的描述，此处不再赘述。
本实施例与上述实施例二的区别在于：本实施例的所述氧化物薄膜晶体管T2的氧化物半导体层21在所述基底11上的正投影与所述低温多晶硅薄膜晶体管T1的第一栅极17在所述基底11上的正投影存在重叠，且所述氧化物半导体层21在所述基底11上的正投影与所述低温多晶硅薄膜晶体管T1的第一源极12在所述基底11上的正投影相间隔。
其中，所述第一栅极17在所述基底11上的正投影落入所述氧化物半导体层21在所述基底11上的正投影的范围内。具体地，所述氧化物半导体层21包括对应所述第二栅极23的第二沟道区211以及位于所述第二沟道区211两侧的第二导体区212，所述第二导体区212在所述基底11上的正投影覆盖所述第一栅极17在所述基底11上的正投影。其中，所述第二导体区212与所述第一栅极17之间形成电容。
本实施例的阵列基板除了具有上述实施例一和二中的阵列基板的优势外，由于本实施例通过将所述氧化物半导体层21的第二导体区212延伸并与所述第一栅极17形成电容，因此，本实施例还可以进一步减少一道单独制作电容的工艺，并且所述第二导体区212与所述第一栅极17形成的电容无需额外占用空间，有利于增大像素的开口率。
本发明实施例还提供一种显示面板，所述显示面板包括如上所述的阵列基板。其中，所述显示面板可以选自于LCD显示面板、OLED显示面板、Mini-LED显示面板或Micro-LED显示面板，但不以此为限。
本发明实施例还提供一种阵列基板的制作方法，请参阅图4和图5A-5I，所述制作方法包括以下步骤：
步骤一，提供一基底11。
其中，所述基底11可以是玻璃基板，也可以是柔性基板。
步骤二，在所述基底11上制作至少一个低温多晶硅薄膜晶体管T1和至少一个氧化物薄膜晶体管T2，所述低温多晶硅薄膜晶体管T1包括有源层15和第一栅极17，所述氧化物薄膜晶体管T2包括氧化物半导体层21、第二源极18以及第二漏极19；其中，所述有源层15与所述氧化物半导体层21异层设置，所述第一栅极17与所述第二源极18以及第二漏极19采用同一道光罩制作而成。
具体地，所述步骤二中的在所述基底11上制作至少一个低温多晶硅薄膜晶体管T1和至少一个氧化物薄膜晶体管T2的步骤包括：
步骤S1，如图5A-5B所示，在所述基底11上依次形成第一金属层(12、13)和第一绝缘层14，所述第一金属层(12、13)包括相间隔的第一源极12和第一漏极13，所述第一绝缘层14上形成有暴露所述第一源极12的第一过孔100和暴露所述第一漏极13的第二过孔200。
具体地，在所述基底11上形成第一金属薄膜，通过第一道光罩工艺形成图案化的第一源极12和第一漏极13。并在所述第一源极12和所述第一漏极13上形成整层的第一绝缘层14，通过第二道光罩工艺在所述第一绝缘层14上形成贯穿所述第一绝缘层14的所述第一过孔100和所述第二过孔200。
其中，所述第一金属层(12、13)可以为Mo、Al或Ti等单膜层；也可以为Mo/Al、Mo/Cu、MoTi/Cu、MoTi/Cu/MoTi、Ti/Al/Ti、Ti/Cu/Ti、Mo/Cu/IZO、IZO/Cu/IZO或Mo/Cu/ITO等叠层结构。所述第一金属层(12、13)的制作方式可以采用物理气相溅射沉积方式，并通过蚀刻工艺形成所述第一源极12和所述第一漏极13。
步骤S2，如图5C-5D所示，在所述第一绝缘层14上依次形成有源层15、第二绝缘层16和第二金属层(17、18、19)，所述有源层15包括第一沟道区152和位于所述第一沟道区152两侧的第一导体区151，所述第一导体区151通过所述第一过孔100与所述第一源极12电连接，所述第一导体区151通过所述第二过孔200与所述第一漏极13电连接，所述第二金属层(17、18、19)包括相间隔的第一栅极17、第二源极18和第二漏极19，所述第一栅极17对应所述第一沟道区152。
具体地，在所述第一绝缘层14上形成非晶硅薄膜，通过第三道光罩工艺形成图案化的非晶硅图案，并通过激光退火晶化方法获得多晶硅材质的有源层15。形成所述有源层15后，在所述有源层15上连续沉积第二绝缘薄膜和第二金属薄膜，并通过第四道光罩工艺对所述第二绝缘薄膜和所述第二金属薄膜进行图形化，形成层叠的第二金属层(17、18、19)和第二绝缘图案16’。之后，以所述第一栅极17和与所述第一栅极17对应的所述第二绝缘图案16’为掩膜，对所述有源层15未被所述第二绝缘图案16’遮盖的部分进行掺杂处理，形成所述第一导体区151。具体地，可掺杂磷离子形成N型重掺、N轻掺，或者掺杂硼离子形成P型重掺，以制作NMOS或PMOS晶体管。
其中，所述第二金属层(17、18、19)的材质可以为Mo、Al或Ti等单膜层；也可以为Mo/Al、Mo/Cu、MoTi/Cu、MoTi/Cu/MoTi、Ti/Al/Ti、Ti/Cu/Ti、Mo/Cu/IZO、IZO/Cu/IZO或Mo/Cu/ITO等叠层结构。
步骤S3，如图5E-5G所示，在所述第二金属层(17、18、19)上依次形成第三绝缘层20、氧化物半导体层21、第四绝缘层22和第二栅极23，所述第三绝缘层20上形成有暴露所述第二源极18的第三过孔300和暴露所述第二漏极19的第四过孔400，所述氧化物半导体层21包括第二沟道区211和位于所述第二沟道区211两侧的第二导体区212，所述第二导体区212通过所述第三过孔300与所述第二源极18电连接，所述第二导体区212通过所述第四过孔400与所述第二漏极19电连接，所述第二栅极23对应所述第二沟道区211。
具体地，在所述第二金属层(17、18、19)上形成整层的第三绝缘层20，并通过第五道光罩工艺形成贯穿所述第三绝缘层20的所述第三过孔300和第四过孔400。在所述第三绝缘层20上形成氧化物半导体薄膜，并通过第六道光罩工艺形成所述氧化物半导体层21。在所述氧化物半导体层21上连续沉积第四绝缘薄膜和第三金属薄膜，并通过第七道光罩工艺对所述第四绝缘薄膜和所述第三金属薄膜进行图形化，形成层叠的第二栅极23和第四绝缘图案22’。之后，以所述第二栅极23和所述第四绝缘图案22’为掩膜，对所述氧化物半导体层21未被所述第四绝缘图案22’遮盖的部分进行导体化处理，形成所述第二导体区212。
其中，所述第一源极12、所述第一漏极13、所述有源层15以及所述第一栅极17构成低温多晶硅薄膜晶体管T1，所述第二源极18、所述第二漏极19、所述氧化物半导体层21以及所述第二栅极23构成氧化物薄膜晶体管T2。
其中，所述第二栅极23的材质与所述第一栅极17的材质相同。所述氧化物半导体层21的材质为IGZO、IGTO、IGZO、IGO、IZO、AIZO或ATZO等漏电流较低的金属氧化物材料。
在上述步骤二完成后，所述阵列基板的制作方法还包括以下步骤：
步骤三，如图5H-5I所示，在所述第二栅极23上依次形成第五绝缘层24和像素电极25，且所述像素电极25通过贯穿所述第五绝缘层24和所述第三绝缘层20的第五过孔500与所述低温多晶硅薄膜晶体管T1电连接。
其中，通过第八道光罩工艺形成所述第五过孔500，通过第九道光罩工艺形成所述像素电极25。
其中，所述第一绝缘层14、所述第三绝缘层20和所述第五绝缘层24的材质均可为SiOx或SiNx，也可以为SiOx/SiNx/SiOx、Al2O3/SiNx/SiOx的叠层。所述第二绝缘层16和所述第四绝缘层22的材质可为SiOx或SiOx/SiNx叠层。
至此，本实施例通过九道光罩工艺完成所述阵列基板的制作。
在本实施例中，由于所述低温多晶硅薄膜晶体管T1的第一栅极17与所述氧化物薄膜晶体管T2的第二源极18以及第二漏极19采用同一道光罩制作而成，因此可减少一道光罩工艺，简化制程。另外，所述低温多晶硅薄膜晶体管T1和所述氧化物薄膜晶体管T2还可以共用所述第二绝缘层16和所述第三绝缘层20作为绝缘层，可以减少阵列基板的膜层数量，进一步简化制程工艺。
在本实施例中，所述有源层15与所述氧化物半导体层21异层设置具有以下优势：一方面可以防止在对所述有源层15进行掺杂处理时，掺杂离子也进入所述氧化物半导体层21中。若较多的掺杂离子进入所述氧化物半导体层21中，会导致所述氧化物半导体层21呈现导体化效应，降低所述氧化物薄膜晶体管T2的电学稳定性。另一方面，也可以避免所述有源层15的非晶硅通过激光退火工艺形成多晶硅时对所述氧化物半导体层21的结晶性能造成影响。因此，本发明实施例可以达到在简化制程工艺的同时，兼顾了器件的电学稳定性。此外，所述氧化物薄膜晶体管T2采用氧化物半导体层21的底部与第二源极18和第二漏极19的顶部相接触的形式，节省了传统结构中在氧化物半导体层上制作层间绝缘层(ILD)的工艺，由于所述层间绝缘层一般采用CVD工艺制作，CVD制程的高温会影响氧化物半导体的结晶性能，而本发明的薄膜晶体管采用该结构设计，有利于提升器件的电学稳定性。并且在本实施例中，所述氧化物半导体层21位于所述第三绝缘层(即层间绝缘层)20的上方，因此CVD制程的高温不会影响到器件的稳定性。
结合图2和图3，本发明上述实施例二和三中提供的阵列基板的制作方法与上述实施例一的阵列基板的制作方法相似，具体请参照上文中的描述，区别在于：由于实施例二和三中的阵列基板的所述第二源极18在所述基底11上的正投影与所述第一漏极13在所述基底11上的正投影存在重叠，所以在所述第一绝缘层14上形成有源层15之后，并在所述第二绝缘层16和所述第二金属层(17、18、19)制作之前，所述制作方法还包括以下步骤：
对所述有源层15待导体化的区域进行离子掺杂处理，以形成所述第一导体区151。
也就是说，在制作实施例二和三中的阵列基板时，可以先对所述有源层15进行导体化，然后再在所述有源层15上形成所述第二绝缘层16和所述第二金属层(17、18、19)。
综上，本发明提供的阵列基板及其制作方法、显示面板，通过将低温多晶硅薄膜晶体管的栅极与氧化物薄膜晶体管的源极以及漏极采用同一道光罩制作，实现部分膜层共用，简化制程；并且将低温多晶硅薄膜晶体管的有源层与氧化物薄膜晶体管的氧化物半导体层异层设置，从而达到了在简化制程工艺的同时，兼顾了器件的电学稳定性。
以上对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括至少一个低温多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；
所述低温多晶硅薄膜晶体管包括有源层和第一栅极，所述氧化物薄膜晶体管包括氧化物半导体层、第二源极以及第二漏极；
其中，所述第一栅极、第二源极以及第二漏极同层设置，且所述有源层与所述氧化物半导体层异层设置。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括基底，所述低温多晶硅薄膜晶体管和所述氧化物薄膜晶体管均设置在所述基底上；
所述第一栅极位于所述有源层远离所述基底的一侧，所述第二源极以及第二漏极位于所述氧化物半导体层靠近所述基底的一侧。
3.根据权利要求2所述的阵列基板，其特征在于，所述低温多晶硅薄膜晶体管还包括位于所述有源层靠近所述基底一侧的第一源极和第一漏极，所述有源层通过第一过孔与所述第一源极电连接，所述有源层通过第二过孔与所述第一漏极电连接；
所述氧化物薄膜晶体管还包括位于所述氧化物半导体层远离所述基底一侧的第二栅极，所述氧化物半导体层通过第三过孔与所述第二源极电连接，所述氧化物半导体层通过第四过孔与所述第二漏极电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二源极在所述基底上的正投影与所述第一漏极在所述基底上的正投影存在重叠，且所述第二源极在所述基底上的正投影与所述第一栅极在所述基底上的正投影相间隔。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二源极位于所述第一栅极与所述第二漏极之间，所述氧化物半导体层在所述基底上的正投影与所述有源层在所述基底上的正投影存在重叠，且所述氧化物半导体层在所述基底上的正投影与所述第一源极在所述基底上的正投影相间隔。
6.根据权利要求5所述的阵列基板，其特征在于，所述氧化物半导体层包括对应所述第二栅极的沟道区以及位于所述沟道区两侧的导体区，所述导体区在所述基底上的正投影覆盖所述第一栅极在所述基底上的正投影，其中，所述导体区与所述第一栅极之间形成电容。
7.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制作方法，其特征在于，包括以下步骤：
提供一基底；
在所述基底上制作至少一个低温多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管，所述低温多晶硅薄膜晶体管包括有源层和第一栅极，所述氧化物薄膜晶体管包括氧化物半导体层、第二源极以及第二漏极；
其中，所述有源层与所述氧化物半导体层异层设置，所述第一栅极与所述第二源极以及所述第二漏极采用同一道光罩制作而成。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，在所述基底上制作至少一个低温多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管的步骤包括：
在所述基底上依次形成第一金属层和第一绝缘层，所述第一金属层包括相间隔的第一源极和第一漏极，所述第一绝缘层上形成有暴露所述第一源极的第一过孔和暴露所述第一漏极的第二过孔；
在所述第一绝缘层上依次形成有源层、第二绝缘层和第二金属层，所述有源层包括第一沟道区和位于所述第一沟道区两侧的第一导体区，所述第一导体区通过所述第一过孔与所述第一源极电连接，所述第一导体区通过所述第二过孔与所述第一漏极电连接，所述第二金属层包括相间隔的第一栅极、第二源极和第二漏极，所述第一栅极对应所述第一沟道区；
在所述第二金属层上依次形成第三绝缘层、氧化物半导体层、第四绝缘层和第二栅极，所述第三绝缘层上形成有暴露所述第二源极的第三过孔和暴露所述第二漏极的第四过孔，所述氧化物半导体层包括第二沟道区和位于所述第二沟道区两侧的第二导体区，所述第二导体区通过所述第三过孔与所述第二源极电连接，所述第二导体区通过所述第四过孔与所述第二漏极电连接，所述第二栅极对应所述第二沟道区；
其中，所述第一源极、所述第一漏极、所述有源层以及所述第一栅极构成低温多晶硅薄膜晶体管，所述第二源极、所述第二漏极、所述氧化物半导体层以及所述第二栅极构成氧化物薄膜晶体管。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述第二源极在所述基底上的正投影与所述第一漏极在所述基底上的正投影存在重叠；
其中，在所述第一绝缘层上形成有源层之后，并在所述第二绝缘层和所述第二金属层制作之前，所述制作方法还包括以下步骤：
对所述有源层待导体化的区域进行离子掺杂处理，以形成所述第一导体区。
CN202210980926.6A 2022-08-16 2022-08-16 阵列基板及其制作方法、显示面板 Pending CN115483227A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210980926.6A CN115483227A (zh) 2022-08-16 2022-08-16 阵列基板及其制作方法、显示面板
US18/081,125 US20240063233A1 (en) 2022-08-16 2022-12-14 Array substrate, method for fabricating same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210980926.6A CN115483227A (zh) 2022-08-16 2022-08-16 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN115483227A true CN115483227A (zh) 2022-12-16

Family

ID=84422630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210980926.6A Pending CN115483227A (zh) 2022-08-16 2022-08-16 阵列基板及其制作方法、显示面板

Country Status (2)

Country Link
US (1) US20240063233A1 (zh)
CN (1) CN115483227A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544244A (zh) * 2023-06-21 2023-08-04 惠科股份有限公司 阵列基板以及显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544244A (zh) * 2023-06-21 2023-08-04 惠科股份有限公司 阵列基板以及显示面板

Also Published As

Publication number Publication date
US20240063233A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
CN101997025B (zh) 有机发光二极管显示器及其制造方法
KR20170124523A (ko) Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스
JP7140780B2 (ja) アレイ基板及びその製造方法、表示装置
US11245042B2 (en) Thin film transistor, fabricating method thereof, display substrate and display apparatus
US11895870B2 (en) Display panel and display device
KR20150043073A (ko) 표시 기판 및 표시 기판의 제조 방법
CN108010850A (zh) 薄膜晶体管及其制作方法、tft基板
US20240063233A1 (en) Array substrate, method for fabricating same, and display panel
TW201310655A (zh) 半導體元件及其製作方法
WO2018227991A1 (zh) 薄膜晶体管及制备方法、显示基板及制备方法、显示装置
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
WO2021041060A1 (en) Hydrogen trap layer for display device and the same
CN114792694A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
KR20150066134A (ko) 어레이 기판 및 그 제조방법
CN115280500B (zh) 显示基板及其制作方法、显示装置
CN115360141B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法
CN116207132B (zh) 薄膜晶体管及其制备方法
US20230155031A1 (en) Oxide thin film transistor, display panel and preparation method thereof
CN115985920A (zh) 显示面板及其制备方法、显示装置
CN117096159A (zh) 一种显示基板及其制作方法及显示装置
CN116249393A (zh) 显示背板及其制作方法和显示面板
CN117476662A (zh) 显示面板及其制作方法、显示装置
KR20210117460A (ko) 표시 장치 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination