CN117096159A - 一种显示基板及其制作方法及显示装置 - Google Patents

一种显示基板及其制作方法及显示装置 Download PDF

Info

Publication number
CN117096159A
CN117096159A CN202311171528.0A CN202311171528A CN117096159A CN 117096159 A CN117096159 A CN 117096159A CN 202311171528 A CN202311171528 A CN 202311171528A CN 117096159 A CN117096159 A CN 117096159A
Authority
CN
China
Prior art keywords
thin film
film transistor
driving circuit
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311171528.0A
Other languages
English (en)
Inventor
田宏伟
牛亚男
王丽
赵西玉
田雪雁
李然
王晶
李良坚
刘利宾
刘政
史世明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202311171528.0A priority Critical patent/CN117096159A/zh
Publication of CN117096159A publication Critical patent/CN117096159A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示基板及其制作方法及显示装置，涉及显示技术领域。该显示基板具有显示区和周边区，显示基板具体包括：衬底基板；像素驱动电路和栅极驱动电路，均设置在衬底基板上，且像素驱动电路位于显示区，栅极驱动电路位于周边区；其中，像素驱动电路至少包括第一薄膜晶体管，栅极驱动电路至少包括第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管均为氧化物薄膜晶体管，且第二薄膜晶体管的有源层的电子迁移率大于第一薄膜晶体管的有源层的电子迁移率。通过本发明的方案，能够在不同分区实现不同的性能，既保证了像素驱动电路的性能稳定性，还实现了显示基板的较窄边框，且还不会增加生产成本。

Description

一种显示基板及其制作方法及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法及显示装置。
背景技术
目前，在显示领域，为了降低显示基板的功耗，LTPO(Low TemperaturePolycrystalline Oxide，低温多晶氧化物)已经被广泛应用。LTPO融合了LTPS和IGZO两个方案的特点，反应速度更快，且功耗更低。在此基础上，显示基板可以划分为显示区和周边区，显示基板在不同的区域可以实现不同的功能。通过在不同区域进行不同区域的频率刷新的方式，可以进一步降低功耗。但是在进行区域分区刷新过程中，需要用到N型电路。如果采用LTPS-NMOS(Low Temperature Poly-Silicon N-Metal-Oxide-Semiconductor，低温多晶硅N型金属氧化物半导体)进行N型电路的制备，则需要较多的工艺和成本，同时其整体成本也较高；如果采用常规Oxide(氧化物)器件进行N型电路制备，则需要较大的边框面积，不利于显示基板窄边框的实现。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种显示基板及其制作方法及显示装置，通过在不同区域形成不同的氧化物有源层来使显示基板能够达成不同的性能，并且能够使显示基板在周边区具有窄边框，而且也不增加较多成本。
本公开实施例的一方面提供了一种显示基板，具有显示区和周边区，所述显示基板具体包括：
衬底基板；
像素驱动电路和栅极驱动电路，均设置在所述衬底基板上，且所述像素驱动电路位于所述显示区，所述栅极驱动电路位于所述周边区；其中，
所述像素驱动电路至少包括第一薄膜晶体管，所述栅极驱动电路至少包括第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管均为氧化物薄膜晶体管，且所述第二薄膜晶体管的有源层的电子迁移率大于所述第一薄膜晶体管的有源层的电子迁移率。
在一些实施方式中，所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层同层设置；或者，所述第一薄膜晶体管的有源层相较于所述第二薄膜晶体管的有源层更靠近所述衬底基板；亦或者，所述第一薄膜晶体管的有源层相较于所述第二薄膜晶体管的有源层更远离所述衬底基板。
在一些实施方式中，所述像素驱动电路还包括第三薄膜晶体管，所述第三薄膜晶体管为低温多晶硅薄膜晶体管。
在一些实施方式中，所述第三薄膜晶体管的有源层相较于所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层更靠近所述衬底基板。
在一些实施方式中，所述第一薄膜晶体管和所述第二薄膜晶体管为双栅晶体管；所述显示基板还包括沿背离所述衬底基板方向依次设置的第三导电层、第一导电层和第二导电层；
所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极位于所述第一导电层；
所述第一薄膜晶体管的第二栅极位于所述第二导电层；
所述第二薄膜晶体管的第一栅极位于所述第三导电层。
在一些实施方式中，显示基板还包括设置在所述第一薄膜晶体管的有源层背离所述衬底基板一侧的第四导电层；
所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极，以及所述第三薄膜晶体管的源极和漏极均位于第四导电层。
在一些实施方式中，显示基板还包括设置在所述第三薄膜晶体管的有源层靠近所述衬底基板一侧的第五导电层；
所述第三薄膜晶体管的栅极位于所述第五导电层。
在一些实施方式中，所述第三薄膜晶体管为顶栅型薄膜晶体管，所述显示基板还包括位于所述第三薄膜晶体管的有源层靠近所述衬底基板一侧的遮光层；
所述遮光层覆盖所述第一薄膜晶体管的有源层、所述第二薄膜晶体管的有源层，以及所述第三薄膜晶体管的有源层。
本公开实施例的另一方面，还提供了一种显示基板的制作方法，所述显示基板具有显示区和周边区，所述方法包括：
形成衬底基板；
在所述衬底基板上形成像素驱动电路和栅极驱动电路，所述像素驱动电路位于所述显示区，所述栅极驱动电路位于所述周边区；其中，
所述像素驱动电路至少包括第一薄膜晶体管，所述栅极驱动电路至少包括第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管均为氧化物薄膜晶体管，且所述第二薄膜晶体管的有源层的电子迁移率大于所述第一薄膜晶体管的有源层的电子迁移率。
本公开实施例的又一方面，还提供了一种显示装置，包括如上所述的显示基板。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为一种示例性的显示基板的结构示意图；
图2为图1所示的显示基板沿A-A’方向的剖面结构示意图；
图3为一种示例性的显示基板的像素驱动电路的结构示意图；
图4为一种示例性的显示基板的CMOS反相器的结构示意图；
图5为本公开实施例提供的一种显示基板的结构示意图；
图6为本公开实施例提供的一种显示基板的结构示意图；
图7a和图7b为本公开实施例提供的驱动电路层的制作过程示意图；
图8为本公开实施例提供的一种显示基板的结构示意图；
图9为本公开实施例提供的一种显示基板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开实施例进一步详细说明。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本申请的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。术语“和/或”当用于列举两个或更多个项目时意指本身可以采用所列项目中的任一个，或可以采用所列项目的两个或更多个的任何组合。
参照图1和图2，显示基板具有显示区1和周边区2，显示基板包括衬底基板10，和设置在衬底基板10上的像素驱动电路20和栅极驱动电路30。其中，像素驱动电路20位于显示区1，栅极驱动电路30位于周边区2。位于周边区的栅极驱动电路30可以包括如图4所示的CMOS(Complementary Metal-Oxide-Semiconductor，互补金属-氧化物半导体)反相器，基于CMOS反相器来实现驱动功能，但不限于此。栅极驱动电路30还可以包括其他电子器件，例如，N型晶体管或P型晶体管，栅极驱动电路30通过N型晶体管或P型晶体管的相互配合来实现栅极驱动功能。
参照图3，像素驱动电路20可以包括：第一晶体管T1、第二晶体管T、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容Cst。
在此需要说明的是，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，为了清楚起见，图2中的像素驱动电路以其中的第一晶体管T1和第二晶体管T2为N型晶体管(例如：氧化物薄膜晶体管)，第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7采用P型晶体管(例如：低温多晶硅薄膜晶体管)为例进行说明。对于每个晶体管其均包括第一极、第二极和控制极；其中，控制极作为晶体管的栅极，第一极和第二极中的一者作为晶体管的源极，另一者作为晶体管的漏极；而晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中第一极为源极，第二极为漏极，所以本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。
继续参照图3，第四晶体管T4的漏极与第三晶体管T3的源极电连接，第四晶体管T4的源极被配置为与数据线Data电连接以接收数据信号Vdata，第四晶体管T4的栅极被配置为与第一扫描信号线G1电连接以接收扫描信号；存储电容Cst的第二极板与第一电源端VDD电连接，存储电容Cst的第一极板与第三晶体管T3的栅极电连接；第二晶体管T2的源极与第三晶体管T3的栅极电连接，第二晶体管T2的漏极与第三晶体管T3的漏极电连接，第二晶体管T2的栅极被配置为与第二扫描信号线G2电连接以接收补偿控制信号；第一晶体管T1的源极被配置为与第一初始信号线Vinit1电连接以接收第一复位信号，第一晶体管T1的漏极与第三晶体管T3的栅极电连接，第一晶体管T1的栅极被配置为与复位信号端Re电连接以接收复位控制信号；第七晶体管T7的漏极被配置为与第一初始信号线Vinit1电连接以接收第一复位信号，第七晶体管T7的源极与发光器件OLED的第一极电连接，第七晶体管T7的栅极被配置为与复位信号端Re电连接以接收复位控制信号；第五晶体管T5的源极与第一电源端VDD电连接，第五晶体管T5的漏极与第三晶体管T3的源极电连接，第五晶体管T5的栅极被配置为与使能信号端EM电连接以接收发光控制信号；第六晶体管T6的源极与第三晶体管T3的漏极电连接，第六晶体管T6的漏极与发光器件OLED的第一极电连接，第六晶体管T6的栅极被配置为与使能信号端EM电连接以接收发光控制信号；发光器件OLED的第二电极与第一电源端VDD电连接。
例如，第一电源线和第二电源线之一为高压电源线，另一个为低压电源线。例如，如图3所示，第一电源线为电压源以输出恒定的第一电压，第一电压为正电压；而第二电源线可以为电压源以输出恒定的第二电压，第二电压为负电压等。例如，在一些示例中，第一电源端VDD可以接地。
继续参照图3，第五晶体管T5的栅极和第六晶体管T6的栅极可以分别连接不同的信号线，即连接不同的使能信号端，而两个使能信号端传输的信号相同，当然，第五晶体管T5的栅极和第六晶体管T6的栅极也可以电连接到同一条信号线，例如使能信号端EM，以接收相同的信号(例如，发光控制信号)，此时，显示基板可以只需要一个使能信号端，减少端口的数量。
需要说明的是，当第五晶体管T5和第六晶体管T6为不同类型的晶体管，例如，第五晶体管T5为P型晶体管，而第六晶体管T6为N型晶体管时，二者所接收的发光控制信号也可以不相同，本公开的实施例对此不作限制。在本公开实施例中以第五晶体管T5和第六晶体管T6的栅极均连接使能信号端EM为例进行说明。
继续参照图3，由于第一晶体管T1和第七晶体管T7的开关特性相反，故二者的栅极电连接不同的复位信号线。在一些示例中，为了减少布线可以将本行第一晶体管T1的栅极所连接的复位信号线和上一行的第七晶体管T7的栅线所连接复位信号线复用。例如，第一晶体管T1的源极和第七晶体管T7的漏极分别连接到第一初始信号线Vinit1和第二初始信号线Vinit2，第一初始信号线Vinit1和第二初始信号线Vinit2可以为直流参考电压端，以输出恒定的直流参考电压。第一初始信号线Vinit1和第二初始信号线Vinit2可以相同，例如第一晶体管T1的源极和第七晶体管T7的漏极连接到同一初始信号线。第一初始信号线Vinit1和第二初始信号线Vinit2可以为高压端，也可以为低压端，只要其能够提供第一复位信号和第一复位信号以对第三晶体管T3的栅极和发光元件的第一极进行复位即可，本公开对此不作限制。例如，第一晶体管T1的源极和第七晶体管T7的漏极可以均连接至复位电源信号线Vinit。
需要说明的是，在本公开实施例中，子像素的像素电路除了可以为图3所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管和电容的电路结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。
随着对分区功能的需求增强，周边区的栅极驱动电路30可以有多种匹配，其占用面积会更大，因此，不利于显示基板窄边框的实现。尤其是当栅极驱动电路30需要采用N型电路时，由于N型电路通常基于常规Oxide器件来制备，而常规Oxide器件在周边区占用的面积较大，十分不利于窄边框的实现。
为了解决以上问题，本公开实施例的第一个方面，提出了一种显示基板。图5为本公开实施例提供的一种显示基板的结构示意图。如图5所示，该显示基板具有显示区1和周边区2。在如图5所示的实施例中，该显示基板具体包括：衬底基板10、像素驱动电路20和栅极驱动电路30。其中，像素驱动电路20和栅极驱动电路30均设置在衬底基板10上，且像素驱动电路20位于显示区1，栅极驱动电路30位于周边区2。像素驱动电路20至少包括第一薄膜晶体管21，栅极驱动电路30至少包括第二薄膜晶体管31，第一薄膜晶体管21和第二薄膜晶体管31均为氧化物薄膜晶体管，且第二薄膜晶体管31的有源层的电子迁移率大于第一薄膜晶体管21的有源层的电子迁移率。
本公开实施例，通过使位于显示基板的周边区的第二薄膜晶体管的有源层的电子迁移率大于位于显示基板的显示区的第一薄膜晶体管的有源层的电子迁移率，能够在不同分区实现不同的性能，既保证了像素驱动电路的性能稳定性，还实现了显示基板的较窄边框，且还不会增加生产成本。
以下为了更清楚本公开实施例的技术方案，下面结合具体实施例进行说明。
实施例1：
图6为本公开实施例提供的一种显示基板的结构示意图。如图6所示，显示基板可以包括设置在衬底基板10上的驱动电路层11、设置在驱动电路层11远离衬底基板一侧的发光结构层12以及设置在发光结构层12远离衬底基板一侧的封装层。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。衬底基板11可以是柔性衬底基板，或者可以是刚性衬底基板等，本公开在此不做限定。
在一些示例中，驱动电路层11可以包括多个信号线、像素驱动电路和栅极驱动电路，像素驱动电路可以包括多个晶体管和存储电容，栅极驱动电路可以包括多个晶体管。像素驱动电路和栅极驱动电路中包含的晶体管可以为顶栅型晶体管，也可以为底栅型薄膜晶体管，还可以为双栅型薄膜晶体管等，本公开在此不做限定。
在如图6所示的实施例中，显示基板具有显示区1和周边区2。其中，像素驱动电路和栅极驱动电路均设置在衬底基板10上，且像素驱动电路位于显示区1，栅极驱动电路位于周边区2。像素驱动电路包括第一薄膜晶体管21，栅极驱动电路包括第二薄膜晶体管31，第一薄膜晶体管21和第二薄膜晶体管31均为氧化物薄膜晶体管，且第二薄膜晶体管31的有源层313的电子迁移率大于第一薄膜晶体管21的有源层213的电子迁移率。
图6中仅以像素驱动电路20包括一个第一薄膜晶体管21，栅极驱动电路30包括一个第二薄膜晶体管31，且第一薄膜晶体管和第二薄膜晶体管为双栅晶体管为例进行示意。具体的，如图6所示，驱动电路层11可以包括：沿背离衬底基板10的方向上依次设置的第一缓冲层1101、第一导电层1102、第一层间绝缘层1103、第二缓冲层1113、第一半导体层1104、第三半导体层1112、第一栅极绝缘层1105、第二导电层1106、第二层间绝缘层1109、第四导电层1110和平坦化层1111。其中，第一薄膜晶体管21的第一栅极211和第二薄膜晶体管31的第一栅极311位于第一导电层1102；第一薄膜晶体管21的第二栅极212和第二薄膜晶体管31的第二栅极312位于第二导电层1106；第一薄膜晶体管21的源极214和漏极215以及第二薄膜晶体管31的源极314和漏极315位于第四导电层1110；第一薄膜晶体管21的有源层位于第一半导体层1104，第二薄膜晶体管31的有源层位于第三半导体层1112。在本公开示例中，第一薄膜晶体管21为氧化物薄膜晶体管，第二薄膜晶体管31为氧化物薄膜晶体管，且第二薄膜晶体管31的有源层313的电子迁移率大于第一薄膜晶体管21的有源层213的电子迁移率。也即是，第一薄膜晶体管21的有源层213的材料为第一氧化物，第二薄膜晶体管31的有源层313的材料为第二氧化物，且第二氧化物的电子迁移率大于第一氧化物的电子迁移率。在本公开示例中，第一薄膜晶体管21的有源层213和第二薄膜晶体管31的有源层313是同层设置的。
在一些示例中，像素驱动电路20不仅包括第一薄膜晶体管21，还可以包括第三薄膜晶体管22。第三薄膜晶体管22可以为低温多晶硅薄膜晶体管，即第三薄膜晶体管的有源层材料为低温多晶硅。第三薄膜晶体管22可以为顶栅型薄膜晶体管，也可以为底栅型薄膜晶体管，还可以为双栅型薄膜晶体管，在如图6所示的示例中，第三薄膜晶体管为顶栅型薄膜晶体管。
具体的，如图6所示，驱动电路层11还可以包括沿背离衬底基板10的方向，依次设置在第一缓冲层1101和第一导电层1102之间的第二半导体层1114、第四栅极绝缘层1115、第五导电层1116和第五栅极绝缘层1117。第三薄膜晶体管22的栅极221位于第五导电层1116，第三薄膜晶体管22的有源层222位于第二半导体层1114，第三薄膜晶体管22的源极223和漏极224位于第四导电层1110。
在一些示例中，如图6所示，驱动电路层11还可以包括位于第三薄膜晶体管22的有源层靠近衬底基板10一侧的遮光层1118。遮光层1118覆盖第一薄膜晶体管21的有源层、第二薄膜晶体管31的有源层，以及第三薄膜晶体管22的有源层。
在一些示例中，如图6所示，发光结构层12可以包括构成发光器件的多个膜层，多个膜层可以包括阳极121、像素定义层122、支撑层123、有机发光层和阴极，阳极121可以通过过孔与驱动晶体管的源极或漏极连接。在本公开示例中，阳极121通过过孔与第三薄膜晶体管22的漏极224连接。有机发光层与阳极连接，阴极与有机发光层连接，有机发光层在阳极121和阴极驱动下出射相应颜色的光线。封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层12。
以下给出第一种实施例的显示基板的制作方法。该方法具体包括：在衬底基板10上依次形成驱动电路层11、发光结构层12和封装层。其中，驱动电路层11包括：像素驱动电路和栅极驱动电路，像素驱动电路位于显示区1，栅极驱动电路位于周边区2。其中，像素驱动电路至少包括第一薄膜晶体管21，栅极驱动电路至少包括第二薄膜晶体管31，第一薄膜晶体管21和第二薄膜晶体管31均为氧化物薄膜晶体管，且第二薄膜晶体管31的有源层313的电子迁移率大于第一薄膜晶体管21的有源层213的电子迁移率。
下面通过具体示例对实施例1中驱动电路层11的制作过程进行说明。图7a和图7b为本公开实施例提供的驱动电路层的制作过程示意图。如图7a和图7b所示，驱动电路层的制作过程具体包括如下步骤：
S100、在衬底基板10的一侧依次形成遮光层1118和第一缓冲层1101，第一缓冲层1101覆盖遮光层1118。第一缓冲层1101的材料可以氧化硅，厚度可以在2000A～5000A之间。
S101、在第一缓冲层1101背离衬底基板10的一侧形成第二半导体层1114，并进行图形化得到第三薄膜晶体管22的有源层222。第三薄膜晶体管22的有源层222的材料为低温多晶硅，因此在形成第二半导体层1114时，可以在第一缓冲层1101先沉积非晶硅(a-Si)，并通过ELA设备将非晶硅转换为多晶硅(P-Si)，将其图形化，得到第三薄膜晶体管22的有源层。
S102、在第二半导体层1114背离衬底基板10的一侧依次形成第四栅极绝缘层1115和第五导电层1116，并对第五导电层1116进行图形化得到第三薄膜晶体管22的栅极221。
S103、在第二半导体层1114背离衬底基板10的一侧形成第五栅极绝缘层1117，第五栅极绝缘层1117覆盖第二半导体层1114和图形化后的第五导电层1116，即第三薄膜晶体管22的栅极221。
S104、在第五栅极绝缘层1117背离衬底基板10的一侧形成第一导电层1102，并对第一导电层1102进行图形化，得到第一薄膜晶体管21的第一栅极211和第二薄膜晶体管31的第一栅极311。
S105、在第五栅极绝缘层1117背离衬底基板10的一侧依次形成第一层间绝缘层1103、第二缓冲层1113，第一层间绝缘层1103覆盖图形化后的第一导电层1102。
S106、在第二缓冲层1113背离衬底基板10的一侧形成第一半导体层1104，并对第一半导体层1104进行图形化得到第一薄膜晶体管21的有源层，并对图形化后的第一半导体层1104进行退火(Anneal)处理，以将图形化后的第一半导体层1104进行多晶化。其中，第一半导体层1104的材料为常规氧化物(Oxide)。在一些示例中，在形成常规Oxide时，为了降低第一薄膜晶体管21的漏电流，可以对常规Oxide进行高O含量处理。
S107、在第二缓冲层1113背离衬底基板10的一侧形成第三半导体层1112，并对第三半导体层1112进行图形化得到第二薄膜晶体管31的有源层。图形化后的第三半导体层1112与图形化后的第一半导体层1104位于同一层。第三半导体层1112的材料为高迁氧化物。因图形化后的第一半导体层1104已经非晶化，高迁氧化物图形化时的工艺对图形化后的第一半导体层1104无影响。
S108、在第二缓冲层1113背离衬底基板10的一侧依次形成第一栅极绝缘层1105和第二导电层1106，并对第二导电层1106进行图形化得到第一薄膜晶体管21的第二栅极212和第二薄膜晶体管31的第二栅极312。
S109、在第一栅极绝缘层1105背离衬底基板10的一侧依次形成第二层间绝缘层1109和第四导电层1110，并对第四导电层1110进行图形化得到第一薄膜晶体管21的源极214和漏极215，第二薄膜晶体管31的源极314和漏极315以及第三薄膜晶体管22的源极223和漏极224。
S110、在第一栅极绝缘层1105背离衬底基板10的一侧形成平坦化层1111，平坦化层1111覆盖第一薄膜晶体管21的源极214和漏极215，第二薄膜晶体管31的源极314和漏极315以及第三薄膜晶体管22的源极223和漏极224。
之后，可以根据产品的实际需求，在平坦化层1111层形成过孔，以使发光结构层12的阳极121与第三薄膜晶体管22的漏极以及第二薄膜晶体管31的源极314连接。
实施例2：
图8为本公开实施例提供的一种显示基板的结构示意图。如图8所示，显示基板可以包括设置在衬底基板10上的驱动电路层11。驱动电路层11可以包括：沿背离衬底基板10的方向上依次设置的第一缓冲层1101、第二半导体层1114、第四栅极绝缘层1115、第五导电层1116和第五栅极绝缘层1117、第一导电层1102、第一层间绝缘层1103、第二缓冲层1113、第一半导体层1104、第三栅极绝缘层1119、第三半导体层1112、第一栅极绝缘层1105、第二导电层1106、第二层间绝缘层1109、第四导电层1110和平坦化层1111。其中，第一薄膜晶体管21的第一栅极211和第二薄膜晶体管31的第一栅极311位于第一导电层1102；第一薄膜晶体管21的第二栅极212和第二薄膜晶体管31的第二栅极312位于第二导电层1106；第一薄膜晶体管21的源极214和漏极215以及第二薄膜晶体管31的源极314和漏极315位于第四导电层1110；第一薄膜晶体管21的有源层213位于第一半导体层1104和第二薄膜晶体管31的有源层313位于第三半导体层1112。在本公开示例中，第三薄膜晶体管22可以为低温多晶硅薄膜晶体管，第一薄膜晶体管21为氧化物薄膜晶体管，第二薄膜晶体管31为氧化物薄膜晶体管，且第二薄膜晶体管31的有源层313的电子迁移率大于第一薄膜晶体管21的有源层213的电子迁移率。本公开实施例与实施例1的区别在于，在本公实施例中，第一薄膜晶体管21的有源层213和第二薄膜晶体管31的有源层313之间还设置有第三栅极绝缘层1119，也即第一薄膜晶体管21的有源层213相较于第二薄膜晶体管31的有源层313更靠近衬底基板10。
本公开实施例的显示基板的驱动电路层的制作过程与实施例1的显示基板的驱动电路层的制作过程的区别在于：在第一半导体层1104和第三半导体层1112之间，形成第三栅极绝缘层1119，该第三栅极绝缘层1119的厚度为5～50nm，用于对图形化后的第一半导体层1104进行保护，其余步骤均与实施例1相同，此处不再赘述。
当然，在一些实施例中，还可以使第三半导体层1112相较于第一半导体层1104更靠近衬底基板10，其余结构与实施例2完全相同，此处不再赘述。
实施例3：所述第一薄膜晶体管的有源层相较于所述第二薄膜晶体管的有源层更远离所述衬底基板。
图9为本公开实施例提供的一种显示基板的结构示意图。如图9所示，显示基板可以包括设置在衬底基板10上的驱动电路层11。驱动电路层11可以包括：沿背离衬底基板10的方向上依次设置的第一缓冲层1101、第二半导体层1114、第四栅极绝缘层1115、第三导电层1120、第二栅极绝缘层1107、第五导电层1116、第六栅极绝缘层1121、第三半导体层1112、第五栅极绝缘层1117、第一导电层1102、第一层间绝缘层1103、第二缓冲层1113、第一半导体层1104、第三栅极绝缘层1119、第二导电层1106、第二层间绝缘层1109、第四导电层1110和平坦化层1111。其中，第一薄膜晶体管21的第一栅极211和第二薄膜晶体管31的第二栅极312位于第一导电层1102；第一薄膜晶体管21的第二栅极212位于第二导电层1106；第二薄膜晶体管31的第一栅极312位于第三导电层1120；第一薄膜晶体管21的源极214和漏极215以及第二薄膜晶体管31的源极314和漏极315位于第四导电层1110；第一薄膜晶体管21的有源层213位于第一半导体层1104和第二薄膜晶体管31的有源层313位于第三半导体层1112。在本公开示例中，第三薄膜晶体管22可以为低温多晶硅薄膜晶体管，第一薄膜晶体管21为氧化物薄膜晶体管，第二薄膜晶体管31为氧化物薄膜晶体管，且第二薄膜晶体管31的有源层313的电子迁移率大于第一薄膜晶体管21的有源层213的电子迁移率。本公开实施例与实施例1的区别在于，在本公实施例中，第二薄膜晶体管31的有源层313相较于第一薄膜晶体管21的有源层213更靠近衬底基板10，第二薄膜晶体管31的有源层313的第一栅极311和第二栅极312的位置进行了相应的调整。
本公开实施例的显示基板的驱动电路层的制作过程与实施例1的显示基板的驱动电路层的制作过程的类似，此处不再赘述。
基于同一发明构思，本公开实施例的第二个方面，提出了一种显示装置，包括如上所述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本公开实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。上述本公开实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。此外，尽管本公开实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

Claims (10)

1.一种显示基板，具有显示区和周边区，所述显示基板包括：
衬底基板；
像素驱动电路和栅极驱动电路，均设置在所述衬底基板上，且所述像素驱动电路位于所述显示区，所述栅极驱动电路位于所述周边区；其中，
所述像素驱动电路至少包括第一薄膜晶体管，所述栅极驱动电路至少包括第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管均为氧化物薄膜晶体管，且所述第二薄膜晶体管的有源层的电子迁移率大于所述第一薄膜晶体管的有源层的电子迁移率。
2.根据权利要求1所述的显示基板，其中，所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层同层设置；或者，所述第一薄膜晶体管的有源层相较于所述第二薄膜晶体管的有源层更靠近所述衬底基板；亦或者，所述第一薄膜晶体管的有源层相较于所述第二薄膜晶体管的有源层更远离所述衬底基板。
3.根据权利要求1或2所述的显示基板，其中，所述像素驱动电路还包括第三薄膜晶体管，所述第三薄膜晶体管为低温多晶硅薄膜晶体管。
4.根据权利要求3所述的显示基板，其中，所述第三薄膜晶体管的有源层相较于所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层更靠近所述衬底基板。
5.根据权利要求1所述的显示基板，其中，所述第一薄膜晶体管和所述第二薄膜晶体管为双栅晶体管；所述显示基板还包括沿背离所述衬底基板方向依次设置的第三导电层、第一导电层和第二导电层；
所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极位于所述第一导电层；
所述第一薄膜晶体管的第二栅极位于所述第二导电层；
所述第二薄膜晶体管的第一栅极位于所述第三导电层。
6.根据权利要求3所述的显示基板，其中，还包括设置在所述第一薄膜晶体管的有源层背离所述衬底基板一侧的第四导电层；
所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极，以及所述第三薄膜晶体管的源极和漏极均位于第四导电层。
7.根据权利要求3所述的显示基板，其中，还包括设置在所述第三薄膜晶体管的有源层靠近所述衬底基板一侧的第五导电层；
所述第三薄膜晶体管的栅极位于所述第五导电层。
8.根据权利要求3所述的显示基板，其中，所述第三薄膜晶体管为顶栅型薄膜晶体管，所述显示基板还包括位于所述第三薄膜晶体管的有源层靠近所述衬底基板一侧的遮光层；
所述遮光层覆盖所述第一薄膜晶体管的有源层、所述第二薄膜晶体管的有源层，以及所述第三薄膜晶体管的有源层。
9.一种显示基板的制作方法，所述显示基板具有显示区和周边区，所述方法包括：
形成衬底基板；
在所述衬底基板上形成像素驱动电路和栅极驱动电路，所述像素驱动电路位于所述显示区，所述栅极驱动电路位于所述周边区；其中，
所述像素驱动电路至少包括第一薄膜晶体管，所述栅极驱动电路至少包括第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管均为氧化物薄膜晶体管，且所述第二薄膜晶体管的有源层的电子迁移率大于所述第一薄膜晶体管的有源层的电子迁移率。
10.一种显示装置，包括如权利要求1-8任一项所述的显示基板。
CN202311171528.0A 2023-09-12 2023-09-12 一种显示基板及其制作方法及显示装置 Pending CN117096159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311171528.0A CN117096159A (zh) 2023-09-12 2023-09-12 一种显示基板及其制作方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311171528.0A CN117096159A (zh) 2023-09-12 2023-09-12 一种显示基板及其制作方法及显示装置

Publications (1)

Publication Number Publication Date
CN117096159A true CN117096159A (zh) 2023-11-21

Family

ID=88775371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311171528.0A Pending CN117096159A (zh) 2023-09-12 2023-09-12 一种显示基板及其制作方法及显示装置

Country Status (1)

Country Link
CN (1) CN117096159A (zh)

Similar Documents

Publication Publication Date Title
CN112071882B (zh) 显示基板及其制备方法、显示装置
US11903257B2 (en) Display panel and display apparatus
US10020354B2 (en) Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
US10332919B2 (en) Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device
US9065077B2 (en) Back channel etch metal-oxide thin film transistor and process
US20100182223A1 (en) Organic light emitting display device
JP6125155B2 (ja) 半導体装置およびそれを備える平板表示装置
US8896044B1 (en) Organic light emitting diode display
CN102263123A (zh) 有机发光二极管显示器及其制造方法
WO2022179142A1 (zh) 显示面板及其制作方法和显示装置
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
US11367741B2 (en) Array substrate, manufacturing method thereof, display panel, and electronic device
KR20150043073A (ko) 표시 기판 및 표시 기판의 제조 방법
US20230371333A1 (en) Display panel and display device
CN109427820A (zh) 一种基板及其制备方法、显示面板
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN113972223A (zh) 显示基板和显示装置
US20240063233A1 (en) Array substrate, method for fabricating same, and display panel
CN215771149U (zh) 一种显示基板、显示面板
CN113097232B (zh) 一种显示面板、显示面板的制作方法及显示装置
CN112397527B (zh) 阵列基板及其制作方法
CN117096159A (zh) 一种显示基板及其制作方法及显示装置
CN111384071B (zh) 一种像素结构、阵列基板、显示装置和制作方法
TWI703735B (zh) 半導體基板、陣列基板、逆變器電路及開關電路
CN115735427A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination